KR100244449B1

KR100244449B1 - 박막 트랜지스터 검사용 단락 배선을 갖는 액정 표시 장치와 그 제조 방법(liquid crystal display having shorting bar for testing tft and method for manufacturing the same)

Info

Publication number: KR100244449B1
Application number: KR1019970004003A
Authority: KR
Inventors: 이성수
Original assignee: 구본준; 엘지.필립스 엘시디주식회사; 론 위라하디락사
Priority date: 1997-02-11
Filing date: 1997-02-11
Publication date: 2000-02-01
Anticipated expiration: 2017-02-11
Also published as: US6184948B1; KR19980067741A

Abstract

본 발명은 액정 표시 장치를 제조하는데 있어서, 액정 표시 장치를 제조한 후에 각 소자들의 성능을 검사하는 검사용 단자를 액정 표시 장치를 제조하는 공정을 거치면서 동시에 형성하는 방법에 관련된 것이다. 본 발명에서는 게이트 배선과 소스배선을 검사하는 단락 배선을 형성할 때, 홀수 번째 단락 배선과 짝수 번째 단락 배선을 서로 다른 층에 형성 하였다. 그리고, 화소 전극을 형성할 때 패드와 단락 배선을 연결하도록 하였다. 그럼으로써, 패드 구조가 패드 금속과 ITO로 이루어진 패드 연결 단자로만 구성되어 비교적 간단히 형성할 수 있었다. 그리고, 이웃하는 배선간의 단락 불량을 검출할 수 있었다. 또한, 본 발명은 알루미늄을 포함하는 게이트 배선을 양극 산화하지 않는 공정에 적용하는 것으로 제조 공정 마스크 수를 줄여 공정을 단순화 할 수 있다.

Description

박막 트랜지스터 검사용 단락 배선을 갖는 액정 표시 장치와 그 제조 방법

본 발명은 박막 트랜지스터(혹은 Thin Film Transistor(TFT))와 상기 박막 트랜지스터에 연결된 화소 전극이 행렬 방식으로 배열된 액티브 패널을 포함하는 능동 매트릭스 액정 표시 장치(또는 Active Matrix Liquid Crystal Display, 이하 액정 표시 장치 혹은 AMLCD로 표기함)를 제조하는 방법에 관련된 것이다. 특히, 본 발명은 완성된 액티브 패널을 검사하는데 있어서, 제조 공정중에 검사를 수행하기 위해서 검사용 단자를 액티브 패널을 제작할 때 동시에 설치하는 방법에 관련된 것이다.

화상 정보를 화면에 나타내는 화면 표시 장치들 중에서, 박막형 평판 표시 장치가 가볍고, 어느 장소에들지 쉽게 사용할 수 있다는 장점 때문에 근래에 집중적인 개발의 대상이 되고 있다. 특히, 액정 표시 장치는 해상도가 높고, 동화상을 실현하기에 충분할 만큼 반응 속도가 빠르기 때문에, 가장 활발한 연구가 이루어지고 있는 제품이다.

액정 표시 장치의 원리는 액정의 광학적 이방성과 분극 성질을 이용한 것이다. 방향성을 갖고 있는 액정 분자의 배향 방향을 분극성을 이용하여 인위적으로 조절함으로써, 배향 방향에 따른 광학적 이방성으로 빛의 투과, 차단이 가능하다. 이것을 응용하여 화면 표시 장치로 사용한다. 현재에는 박막 트랜지스터와 그것에 연결된 화소 전극이 행렬 방식으로 배열된 능동 매트릭스 액정 표시 장치가 뛰어난 화질을 제공하기 때문에 가장 많이 사용되고 있다. 일반적인 액정 표시 장치의 구조를 자세히 살펴보면 다음과 같다.

액정 표시 장치의 한쪽 패널(혹은 칼라 필터 패널)은 투명 기판 위에 픽셀의 위치에 빨강, 파랑, 초록의 칼라 필터가 순차적으로 배치된 구조로 이루어져 있다. 이들 칼라 필터 사이에는 블랙 매트릭스가 그물 모양으로 형성되어 있다. 그리고, 이들 칼라 필터 위에 공통 전극이 형성되어 있다. 액정 표시 장치의 다른 쪽 패널(혹은 액티브 패널)은 투명 기판 위에 행렬 방식으로 설계된 화소의 위치에 화소 전극들이 배열된 구조로 이루어져 있다. 화소 전극의 수평 방향을 따라서 신호 배선이 형성되어 있고, 수직 방향을 따라서 데이터 배선이 형성되어 있다. 화소 전극의 한쪽 구석에는 화소 전극을 구동하기 위한 박막 트랜지스터가 형성되어 있다. 박막 트랜지스터의 게이트 전극은 신호 배선에 연결되어 있고(따라서, "게이트 배선"이라고 부르기도 한다), 박막 트랜지스터의 소스 전극이 데이터 배선에 연결되어 있다(따라서, "데이터 배선" 혹은 "소스 배선"이라고 부르기도 한다). 그리고, 각 배선의 끝단에는 외부의 구동 회로와 연결하기 위한 패드부가 형성된다.

이러한 구조를 갖는 두 개의 패널이 일정 간격(이 간격을 "셀갭(cell gap)"이라고 부른다)을 두고 서로 대향하여 부착되고, 그 사이에 액정 물질이 채워진다.

액정 표시 장치에 사용되는 액티브 기판을 제작하는데 있어서, 기판을 완성한 후에 각 소자들의 구동 상태를 점검하기 위한 검사 단자를 기판 제조 과정에서 동시에 형성하는 방법에 대하여 일아보면 다음과 같다. 이해를 돕기 위해서, 액티브 기판의 한 부분을 나타내는 도 1과, 제조 공정의 단면을 나타내는 도면으로서 도 1의 절단선 II-II로 자른 도 2와, 절단선 III-III로 자른 도 3 그리고, 절단선 IV-IV로 자른 도 4를 이용하여 설명한다.

투명한 유리 기판(1)에 알루미늄이나 알루미늄 합금중 한 금속을 증착한다. 포토리소그래피(Photo-lithography : 사진 식각) 법을 사용하여 게이트 전극(11), 게이트 배선(13), 게이트 패드(15), 소스 패드(25) 그리고, 단락 배선(45)을 형성한다. 여기서, 상기 게이트 전극(11)은 설계된 화소 배열을 따라 행렬식으로 배열되어 있으며, 상기 게이트 배선(13)은 행 배열 방향의 게이트 전극(11)들을 연결한다. 게이트 패드(15)는 상기 게이트 배선(13)의 끝단에 그리고, 소스 패드(25)는 나중에 형성될 소스 배선(23)의 끝단에 형성된다. 단락 배선(45)은 상기 게이트 패드(15)와 상기 소스 패드(25)를 연결하면서, 기판(1)의 외주부에 형성되어 있다(도 1, 도 2a, 도 3a, 도 4a).

알루미늄을 포함하는 금속층의 표면에는 힐락(Hillock)이 성장하기 쉽고, 이 힐락은 추후에 적층되는 다른 물질들이 증착될 때 장애를 유발할 수 있다. 그러므로, 힐락을 방지하고자 상기 금속 층을 양극 산화하여 표면에 양극 산화막(19)을 형성한다. 이 때, 상기 소자들은(게이트 전극, 게이트 배선, 게이트 패드, 소스 패드) 상기 단락 배선(45)을 통해 서로 연결되어 있으므로, 양극 산화하기에 적합하다. 그러나 양극 산화된 표면에는 전류를 잘 통하지 않으므로, 외부 단자와 연결된 게이트 패드(15)와 소스 패드(25)에는 양극 산화시키지 않는 것이 바람직하다. 그러므로, 게이트 패드(15)와소스 패드(25)에 포토레지스트를 이용하여 양극 산화를 방지하는 막을 형성하고, 양극 산화 공정을 수행한다. 그 결과 박막 트랜지스터 부분은 도 2a와 같이 기판(1) 위에 표면에 양극 산화막(19)을 포함하는 게이트 전극(11)이 형성된다. 그리고, 상기 게이트 패드(15)와 상기 단락 배선(45)이 형성되는 부분은 도 3a와 같이 상기 기판(1) 위에 약극 산화막(19)을 포함하는 단락 배선(45)과 게이트 배선(13)이 형성되고, 표면에 양극 산화막(19)을 포함하지 않는 게이트 패드(15)가 형성된다. 상기 소스 패드(25)와 상기 단락 배선(45)이 형성되는 부분은 도 4a와 같이 상기 기판(1) 위에 약극 산화막(19)을 포함하는 단락 배선(45)과 소스 배선(13)이 형성되고, 표면에 양극 산화막(19)을 포함하지 않는 게이트 패드(15)가 형성된다.

그리고, 게이트 전극(11), 게이트 배선(13), 게이트 패드(15), 소스 패드(25) 그리고, 단락 배선(45)이 형성된 기판 전면에 산화 실리콘이나 질화 실리콘 등을 증착하여 게이트 절연막(17)을 형성한다. 다음에 진성 반도체 물질과 불순물이 첨가된 반도체 물질을 상기 게이트 절연막(17) 위에 차례로 증착한다. 포토 리소그래피 법으로 패턴하여 반도체 층(35)과 불순물 층(37)을 형성한다(도 2b).

그리고, 상기 게이트 절연막(17)중 상기 게이트 패드(15)와 상기 소스 패드(25)를 덮는 부분에 제 1 콘택 홀들을 형성한다. 상기 게이트 패드(15)에 형성되는 제 1 게이트 콘택 홀(51)은 게이트 패드(15) 부분에서 양극 산화되지 않은 부분을 노출 시킨다(도 3b). 그리고, 소스 패드(25)에 형성되는 제 1 소스 콘택 홀(61)은 소스 패드(25) 부분에서 양극 산화되지 않은 부분을 노출 시킨다(도 4b).

상기 반도체 층(35)과 불순물 반도체 층(37)이 형성된 기판 전면에 크롬과 같은 금속을 전면 증착한 후 포토 리소그래피 법으로 식각하여 소스 전극(21), 드레인 전극(31), 소스 배선(23), 게이트 패드 중간 전극(55) 그리고, 소스 패드 중간 전극(65)을 형성한다. 박막 트랜지스터가 형성되는 부분에는 상기 소스 전극(21)과 상기 드레인 전극(31)은 상기 게이트 전극(11)을 가운데 두고 서로 대향하도록 형성된다. 이때, 상기 소스 전극(21)과 상기 드레인 전극(31)을 마스크로 하여 밑에 있는 상기 불순물 반도체 층(37)을 식각하여 불순물 반도체 층(37)이 상기 소스 전극(21)과 상기 드레인 전극(31)을 연결하지 않도록 한다(도 2c). 상기 게이트 패드(15)에는 상기 게이트 절연막(17)에 형성된 상기 제1게이트 콘택 홀(51)을 통해서 상기 게이트 패드(15)와 연결하기 위한 게이트 패드 중간 전극(55)이 형성된다(도 3c). 소스 배선(23)을 행 방향의 소스 전극(21)들을 서로 연결하고 있고, 상기 소스 배선(23)의 끝단에는 상기 게이트 절연막(17)에 형성된 상기 제1소스 콘택 홀(61)을 통해서 상기 소스 패드(25)와 연결하기 위한 소스 패드 중간 전극(65)이 형성된다(도 4c).

상기 소스 전극(21), 상기 소스 배선(23), 상기 드레인 전극(31), 상기 게이트 패드 중간 전극(55) 그리고, 상기 소스 패드 중간 전극(65)등이 형성된 기판 위에 질화 실리콘이나 산화 실리콘을 전면 증착하여 보호막(41)을 형성한다. 그리고, 포토 리소그래피 법으로 패턴하여 상기 게이트 패드(15)가 형성된 부분에는 제2게이트 콘택홀( 53)을(도 3d), 상기 소스 패드(25)가 형성된 부분에는 제2소스 콘택 홀(63)을 형성한다(도 4d). 또한, 상기 드레인 전극(31)에도 추후에 형성되는 화소 전극(33)과 연결될 수 있도록 하는 드레인 콘택 홀(71)을 형성한다(도 2d). 상기 제2게이트 콘택 홀(53)은 상기 게이트 패드 중간 전극(55)을 노출 시킨다(도 3d). 그리고, 상기 제 2소스 콘택 홀(63)은 상기 소스 패드 중간 전극(65)을 노출 시킨다(도 4d). 그리고, 상기 드레인 콘택 홀(71)은 상기 드레인 전극(31)의 일부를 노출 시킨다.(도 2d).

상기 게이트 패드(15)와 상기 소스 패드(25)를 연결하는 상기 단락 배선(45)이 교차되는 부분은 더 이상 연결될 필요가 없으므로 연결을 끊는다(도 1a). 이 때 포토 리스그래피 법으로 식각하여 끊고자 하는 부분의 금속 층을 제거한다. 그 결과 행 방향으로 진행하는 상기 단락 배선(45)은 소스 패드(25)들을 연결하게 된다(따라서, "소스 단락 배선"이라고도 한다). 한편, 열 방향으로 진행하는 상기 단락 배선(45)은 게이트 패드(15)들을 연결하게 된다(따라서, "홀수 게이트 단락 배선"이라고도 한다).

상기 보호막(41) 위에 ITO(Indium-Tin-Oxide)와 같은 투명 도전 물질을 전면에 증착한다. 그리고, 포토 리소그래피 법으로 상기 투명 조전 물질을 식각하여 상기 드레인 전극(31)에 연결된 화소 전극(33)과(도 2e), 상기 게이트 패드 중간 전극(55)에 연결된 게이트 패드 연결 단자(57)(도 3e) 그리고, 상기 소스 패드 중간 전극(65)에 연결된 소스 패드 연결 단자(67)들을 형성한다(도 4e).

앞에서 살펴본 바와 같이 종래의 기술로 액티브 기판을 제조하는 과정에서는 검사 공정을 위해 게이트 패드와 소스 패드를 연결하는 단락 배선이 게이트 배선을 형성할 때 모두 연결된 상태로 함께 형성된다. 이는 양극 산화를 수행하기 쉽게 하기 위함이다. 그리고, 나중에 게이트 패드를 연결하는 부분과 소스 패드를 연결하는 부분으로 나누었다. 그리하여 검사용 단자로 사용하는 단락 배선이 게이트 패드들과 소스 패드들을 각각 연결하게 된다. 그러므로 게이트 배선이나 소스 배선에서 단선 불량이 발싱하였을 때 알아낼 수 있다.

그러나, 종래의 기술에는 다음과 같은 단점이 있다. 첫 번째로, 이웃하는 게이트 배선끼리 혹은 이웃하는 소스 배선끼리 단락이 발생하였을 경우의 불량은 검출이 불가능하다. 두 번째로, 양극 산화 공정과 단선 공정(Cut)이 필수적이어서 적어도 8개의 마스크 공정을 사용하여 제조하고 있다. 마스크 공정수가 많을수록 제조 시간이 늘어나고, 마스크 정렬시 오차에 의한 불량 발생율이 증가한다는 것은 주지의 사실이다. 그러므로, 마스크 공정 수를 단출하는 것은 그 만큼 생산 수율을 향상시키고, 제조 원가를 절감하며, 불량 발생을 억제 시키는 기본적인 방법이된다.

본 발명의 목적은 박막 트랜지스터와 상기 박막 트랜지스터를 검사하기 위한 단락 배선을 포함하는 액정 표시 장치의 액티브 패널 제작 공정을 단순화 하는데 있다. 본 발명의 다른 목적은 박막 트랜지스터와 기판 검사용 단락 배선을 포함하는 액정 표시 장치의 액티브 기판을 제작하는데 있어서, 마스크 공정 수를 줄이는데 있다. 본 발명의 또 다른 목적은 액정 표시 장치의 배선에서 단락과 단선에 의한 불량을 검출하는 방법을 제공하는데 있다.

제1도는 종래 액티브 기판의 한 부분을 나타내는 평면 확대도이다.

제2도는 종래 액티브 기판에서 박막 트랜지스터 부분의 제조 공정을 나타내는 단면 확대도이다.

제3도는 종래 액티브 기판에서 게이트 패드와 단락 배선이 형성된 부분의 제조 공정을 나타내는 단면 확대도이다.

제4도는 종래 액티브 기판에서 소스 패드와 단락 배선이 형성된 부분의 제조 공정을 나타내는 단면 확대도이다.

제5도는 본 발명에 의한 액티브 기판의 한 부분을 나타내는 평면 확대도이다.

제6도는 본 발명에 의한 액티브 기판에서 박막 트랜지스터 부분의 제조 공정을 나타내는 단면 확대도이다.

제7도는 본 발명에 의한 액티브 기판에서 게이트 패드와 단락 배선이 형성된 부분의 제조 공정을 나타내는 단면 확대도이다.

제8도는 본 발명에 의한 액티브 기판에서 소스 패드와 단락 배선이 형성된 부분의 제조 공정을 나타내는 단면 확대도이다.

* 도면의 주요부분에 대한 부호의 설명

1 : 기판 11, 111 : 게이트 전극

13, 113 : 게이트 배선 113a : 저 저항 게이트 배선

15, 115 : 게이트 패드 17, 117 : 게이트 절연막

19 : 양극 산화막 21, 121 : 소스 전극

23, 123 : 소스 배선 25, 125 : 소스 패드

31, 131 : 드레인 전극 33, 133 : 화소 전극

35, 135 : 반도체 층 37, 137 : 불순물 반도체 층

41, 141 : 보호막 45 : 단락 배선(Shorting Bar)

145G : 제 1 게이트 단락 배선 145S : 제 2 소스 단락 배선

147G : 제 1게이트 단락 배선 145S : 제 2 소스 단락 배선

51 : 제 1 게이트 콘택홀 53 : 제 2 게이트 콘택홀

55 : 게이트 패드 중간 전극 57 : 게이트 패드 연결 단자

61 : 제 1 소스 콘택홀 63 : 제 2 소스 콘택홀

65 : 소스 패드 중간 단자 67 : 소스 패드 연결 단자

71 : 드레인 콘택홀 181 : 게이트 패드 콜택홀

185 : 게이트 단락 배선 콘택홀 191 : 소스 패드 콘택홀

193 : 소스 패드 콘택홀 195 : 소스 단락 배선 콘택홀

본 발명에서는 액정 표시 장치의 소자들을 검사하는 검사 단자를 액티브 기판을 제조할 때 동시에 형성하는 제조 방법에 있어서, 종래보다 적은 수의 마스크 공정을 사용하는 제조 방법을 제시한다. 또한, 게이트 배선과 소스 배선에서 서로 이웃하는 배선끼리 단락이 발생하였을 경우에 이를 감지할 수 있는 방법을 제시한다.

본 실시예에서는, 액티브 기판의 한 부분을 나타내는 도 5와, 제조 공정의 단면을 나타내는 도면으로서 도 5의 절단선 VI-VI로 자른 도 6과, 절단선 VII-VII로 자른 도 7 그리고, 절단선 VIII-VIII로 자른 도 8을 이용하여 설명한다.

[실시예]

투명 기판(101) 위에 알루미늄 혹은 알루미늄 합금과 같이 저항이 낮은 금속을 증착한다. 그리고, 포토 리소그래피 법을 사용하여 저 저항 게이트 배선(113a)을 형성한다.

상기 저 저항 게이트 배선(113a)이 형성된 기판 위에 크롬, 몰리브덴, 탄탈 혹은 주석과 같이 표면 안정성이 좋은 금속을 전면 증착한다. 그리고, 포토 리소그래피법으로 식각하여 게이트 전극(111), 게이트 배선(113), 게이트 패드(115), 제1게이트 단락 배선(145G), 소스 패드(125) 그리고, 제1소스 단락 배선(145S)을 형성한다(도 7a, 도 8a). 여기서, 게이트 전극(111)은 설계된 화소 배열을 따라 행렬식으로 배열되어 있으며, 단일 금속 층으로만 이루어져 있다(도 6a). 게이트 배선(113)은 행배열 방향의 게이트 전극(111)들을 연결하며 상기 저 저항 게이트 배선(113a)을 덮고 있다. 게이트 패드(115)는 게이트 배선(113)의 끝단에 그리고, 소스 패드(125)는 나중에 형성될 소스 배선(123)의 끝단에 형성된다. 제1게이트 단락 배선(145G)은 홀수 번째 게이트 패드(115)를 서로 연결하고, 제1소스 단락 배선(145S)은 홀수 번째 소스 패드(125)들을 연결하고 있다. 여기에서 도면으로 표시하지는 않았지만, 당연히 제1게이트 단락 배선과 제1소스 단락 배선이 짝수 번째 게이트 패드들과 짝수 번째 소스 패드들을 연결하도록 형성할 수도 있다.

그리고, 상기 게이트 전극(111), 게이트 배선(113), 게이트 패드(115) 그리고, 제1게이트 단락 배선(145G) 그리고 제1소스 단락 배선(145S)이 형성된 기판 전면에 산화 실리콘이나 질화 실리콘 등을 증착하여 게이트 절연막(117)을 형성한다. 그리고, 차례로 진성 반도체 물질과 불순물이 첨가된 반도체 물질을 상기 게이트 절연막(117) 위에 증착한다. 상기 반도체 물질들을 포토 리소그래피 법으로 식각하여, 반도체 층(135)과 불순물 반도체 층(137)을 형성한다(도 6b).

상기 반도체 층(135)과 불순물 반도체 층(137)이 형성된 기판 전면에 크롬과 같은 금속을 전면 증착한 후 포토 리소그래피 법으로 식각하여 소스 전극(121), 드레인 전극(131), 소스 배선(123), 제2게이트 단락 배선(147G) 그리고, 제2소스 단락 배선 (147S)을 형성한다. 상기 소스 전극(121)과 드레인 전극(131)은 게이트 전극(111)을 가운데 두고 서로 대향호도록 형성된다(도 6c). 소스 배선(123)은 열 방향의 소스 전극(121)들을 서로 연결하고 있다. 이 때, 소스 배선(123)의 끝단은 소스 패드 연결 단자(167)와 연결하기 위한 소스 배선 콘택 홀(193)이 용이하게 형성될 수 있도록 약간 크게 형성하는 것이 바람직하다. 그리고, 제2게이트 단락 배선(147G)은 짝수 번째 게이트 패드 연결 단자(157)와 연결하기 위한 게이트 단락 배선 콘택 홀(185)을 형성하기 쉽도록 짝수 번째 게이트 패드 부분과 대응하는 부분을 약간 넓게 형성하는 것이 바람직하다. 또한 제2 소스 단락 배선(147S)도 짝수 번째 소스 패드 연결 단자(167)들과 연결하기 위한 소스 단락 배선 콘택 홀(195)을 형성하기 쉽도록 짝수 번째 소스 패드와 대응하는 부분을 약간 넓게 형성한다. 여기에서 제1단락 배선들을 형성할 때와 비교하여, 제1단락 배선들이 짝수 번째 패드들과 연결되도록 형성하였다면, 제2단락 배선들은 홀수 번째 패드들과 연결한다. 이 때, 상기 소스 전극(121)과 드레인 전극(131)을 마스크로 하여 밑에 있는 불순물 반도체 층을 식각하여 불순물 반도체 층(137)이 소스 전극(121)과 드레인 전극(131)을 연결하지 않도록 한다(도 7b, 도 8b).

상기 소스 전극(121), 소스 배선(123), 드레인 전극(131) 그리고, 제 2 단락 배선(147)이 형성된 기판 위에 질화 실리콘이나 산화 실리콘을 전면 증착하여 보호막( 141)을 형성한다. 포토 리소그래피 법으로 식각하여 게이트 패드(115)에 게이트 패드 콘택 홀(181)을, 소스 패드(125)에 소스 패드 콘택 홀(191)을 형성한다. 또한, 드레인 전극(131) 부분에는 드레인 콘택 홀(171)을 형성한다(도 6d). 그리고, 소스 배선(1 23)의 끝단은 보호막(141)과 게이트 절연막(117)을 함께 식각하여 소스 패드(125)와 소스 패드 연결단자(167)가 연결될 수 있는 소스 배선 콘택 홀(193)을 형성한다. 또한, 짝수 번째 소스 배선(123)과 짝수 번째 게이트 배선(113)의 끝단에 상응하는 위치에 있는 제2게이트 단락 배선(147G)과 제2소스 단락 배선(147S) 부분에 게이트, 소스 패드들과, 게이트, 소스 패드 연결 단자들이 연결될 수 있는 게이트 단락 배선 콘택 홀(185)과 소스 단락 배선 콘택 홀(195)을 형성한다(도 7c, 도 8c).

상기 보호막(141) 위에 ITO(Indium-Tin-Oxide)와 같은 투명 도전 물질을 전면에 증착한다. 그리고, 포토 리소그래피 법으로 식각하여 상기 투명 도전 물질을 식각하여 화소 전극(133)과 게이트 패드 연결 단자(157)와 소스 패드 연결 단자(167)를 형성한다. 상기 화소 전극(133)은 드레인 콘택 홀(171)을 통하여 드레인 전극(131)과 연결된다(도 6c). 상기 게이트 패드 연결 단자(157)중 홀수 번째 단자들은 제1게이트 단락 배선(145G)에 연결된 게이트 배선(113)을 연결하고, 짝수 번째 단자들은 제2게이트 단락 배선(147G)과 짝수 번째 게이트 배선(113)을 연결한다. 또한, 소스 패드 연결 단자(167)중 홀수 번째 단자들은 제1소스 단락 배선(145S)에 연결된 소스 패드(125)와 홀수 번째 소스 배선(123)과 함께 연결되고, 짝수 번째 단자들은 제2소스 단락 배선(147S)과 짝수 번째 소스 배선(123) 그리고, 짝수 번째 소스 패드(135)를 연결하면서 형성된다. 물론, 제1게이트 단락 배선과 제1소스 단락 배선이 짝수 번째 게이트 패드들과 소스 패드들에 연결되었다면, 제2게이트 단락 배선과 제2소스 단락 배선은 홀수 번째 게이트 패드들과 소스 패드들을 연결한다(도 7d, 도 8d).

본 발명은 게이트 버스 배선을 형성할 때, 알루미늄 표면에 발생하는 힐락을 방지하기 위해 양극 산화하는 방법을 택하지 않고, 알루미늄을 크롬과 같이 표면 안정성이 좋은 금속으로 보호하였기 때문에 양극 산화 단계와 단선 단계 및 패드 부분 콘택 홀 형성단계에서 사용하는 마스크 수를 줄일 수 있었다. 그럼으로써, 액정 표시 제조 공정을 단순화 하였다. 그럼으로써, 마스크 공정에 수반되는 정렬 오차에 의한 불량을 줄일 수 있었다. 따라서, 액정 표시 장치의 제조 수율이 향상되고, 제조 시간이 단축되는 효과를 얻을 수 있었다.

또한, 액티브 패널을 완성한 후에 게이트 배선과 소스 배선의 불량을 검출하는 단락 배선이 홀수 번째 배선과 짝수 번째 배선으로 분리하여 형성하였다. 그럼으로써, 각 배선의 중간이 끊김으로 인한 단선 불량을 감지할 수 있을 뿐아니라, 이웃하는 두 개의 배선이 연결되는 단락 불량이 발생하였을 경우 이를 알아낼 수 있었다. 그럼으로써, 배선 불량을 정확히 판별해내고, 이를 정확히 교정함으로써 생산 수율을 증대하는 효과를 얻을 수 있었다. 결론적으로 본 발명에서는 액정 표시 장치 제조 후 검사를 위한 회로 구성을 하는데 있어서, 게이트 배선과 소스 배선을 홀수번째와 짝수번째로 나누어 검사할 수 있도록 구성하면서 제조 공정을 단순화 하였다.

Claims

기판 위에 제1금속으로 게이트 전극과, 게이트 배선과, 게이트 패드와, 소스 패드와, 제1게이트 단락 배선 그리고, 제1소스 단락 배선을 형성하는 단계와; 상기 게이트 전극이 형성된 기판 전면에 절연 물질과 진성 반도체 물질 그리고 불순물이 첨가된 반도체 물질을 연속으로 증착하고 패턴하여 게이트 절연막과, 반도체 층 그리고, 불순물 반도체 층을 형성하는 단계와; 상기 불순물 반도체 층이 형성된 기판 위에 제2금속으로 소스 전극과, 소스 배선과 드레인 전극과, 제2게이트 단락 배선 그리고, 제2소스 단락 배선을 형성하는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치 제조 방법.
청구항 1항에 있어서, 상기 소스 전극이 형성된 기판 위에 절연 물질로 보호막을 형성하는 단계와; 상기 보호막을 패턴하여 상기 게이트 패드가 있는 부분에 게이트 패드 콘택 홀과, 소스 패드가 있는 부분에 소스 패드 콘택 홀과, 제2게이트 단락 배선이 있는 부분에 게이트 단락 배선 콘택 홀과, 제2소스 단락 배선이 있는 부분에 소스 단락 배선 콘택 홀을 형성하는 단계와; 상기 보호막 위에 투명 도전막으로 소소 패드 연결 단자와 게이트 패드 연결단자를 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정 표시 장치 제조 방법.
청구항 1항에 있어서, 상기 제1게이트 단락 배선이 홀수 번째 게이트 패드들과 연결되고, 제2게이트 단락 배선이 짝수 번째 게이트 패드들과 연결되는 것을 특징으로 하는 액정 표시 장치 제조 방법.
청구항 1항에 있어서, 상기 제1게이트 단락 배선이 짝수 번째 게이트 패드들과 연결되고, 제2게이트 단락 배선이 홀수 번째 게이트 패드들과 연결되는 것을 특징으로 하는 액정 표시 장치 제조 방법.
청구항 1항에 있어서, 상기 제1소스 단락 배선이 홀수 번째 소스 패드들과 연결되고, 제2소스 단락 배선이 짝수 번째 소스 패드들과 연결되는 것을 특징으로 하는 액정 표시 장치 제조 방법.
청구항 1항에 있어서, 상기 제1소스 단락 배선이 짝수 번째 소스 패드들과 연결되고, 제2소스 단락 배선이 홀수 번째 소드 패드들과 연결되는 것을 특징으로 하는 액정 표시 장치 제조 방법.
청구항 2항에 있어서, 상기 보호막을 패턴하는 단계에서, 드레인 전극이 형성된 부분에 드레인 콘택홀을 더 형성하고, 상기 소스 패드 연결 단자와 게이트 패드 연결 단자를 형성할 때 동시에 화소 전극 을 더 형성하는 것을 특징으로 하는 액정 표시 장치 제조 방법.
기판 위에 제1금속으로 제1게이트 배선을 형성하는 단계와; 상기 제1게이트 배선 위에 제2금속으로 게이트 전극과, 상기 제1게이트 배선을 덮는 제2게이트 배선과, 상기 제2게이트 배선의 끝단에 개이트 패드와, 상기 게이트 패드를 연결하는 제1게이트 단락 배선과, 소스 패드와 그리고, 상기 소스 패드들 연결하는 제1소스 단락 배선을 형성하는 단계와; 상기 게이트 전극이 형성된 기판 전면에 절연 물질을 증착하고, 진성 반도체 물질과 불순물이 첨가된 반도체 물질을 연속 증착하고, 패턴하여 반도체 층과, 불순물 반도체 층을 형성하는 단계와; 상기 불순물 반도체 층 위에 제3금속으로 소스 전극과, 상기 소스 전극을 연결한는 소스 배선과, 상기 소스 전극과 대향하는 드레인 전극과, 제2게이트 단락 배선 그리고, 제2소스 단락 배선을 형성하는 단계와; 상기 소스 전극이 형성된 기판 전면에 절연 물질로 보호막을 형성하는 단계와; 상기 보호막을 식각하여 드레인 전극부에 드레인 콘택 홀과, 제 2 게이트 단락 배선부에 게이트 단락 배선 콘택 홀과, 소스 배선의 끝단에 소스 배선 콘택홀 그리고, 제 2 소스 단락 배선부에 소스 단락 배선 콘택 홀을 형성하고, 상기 보호막과 상기 게이트 절연막을 식각하여 게이트 패드부에 게이트 패드 콘택 홀과 소스 패드부에 소스 패드 콘택 홀을 형성하는 단계와; 상기 보호막 위에 투명 도전막으로 화소 전극과 게이트 패드 연결 단자 그리고 소스 패드 연결 단자를 형성하는 단계를 포함하는 액정 표시 장치 제조 방법.
청구항 8항에 있어서, 상기 제1게이트 단락 배선은 상기 게이트 패드중 홀수 번째 게이트 패드와 연결되고, 상기 제2게이트 단락 배선은 상기 게이트 패드중 짝수 번째 게이트 패드와 연결되는 것을 특징으로 하는 액정 표시 장치 제조 방법.
청구항 8항에 있어서, 상기 제1게이트 단락 배선은 상기 게이트 패드중 짝수 번째 게이트 패드와 연결되고, 제2게이트 단락 배선은 상기 게이트 패드중 홀수 번째 게이트 패드와 연결되는 것을 특징으로 하는 액정 표시 장치 제조 방법.
청구항 8항에 있어서, 상기 제1소스 단락 배선은 상기 소스 패드중 짝수 번째 소스 패드와 연결되고, 제2소스 단락 배선은 상기 소스 패드중 홀수 번째 소스 패드와 연결되는 것을 특징으로 하는 액정 표시 장치 제조 방법.
청구항 8항에 있어서, 상기 제1소스 단락 배선은 상기 소스 패드중 홀수 번째 소스 패드와 연결되고, 제2소스 단락 배선은 상기 소스 패드중 짝수 번째 소스 패드와 연결되는 것을 특징으로 하는 액정 표시 장치 제조 방법.
기판과, 상기 기판 위에 배열된 복수의 게이트 배선들과, 상기 게이트 배선들을 덮는 게이트 절연막 그리고, 상기 게이트 절연막 위에 형성된 복수의 소스 배선들을 포함하는 액정 표시 장치에 있어서, 상기 각 게이트 배선의 끝단에 제1금속으로 형성된 게이트 패드들과; 상기 게이트 패드들 중 홀수 번째 패드들을 연결하는 제1게이트 단락 배선과; 상기 홀수 번째 패드와 연결된 홀수 번째 게이트 패드 연결 단자와; 상기 게이트 절연막 위에 제2금속으로 형성된 제2게이트 단락 배선과; 상기 게이트 패드들 중 짝수 번째 패드들과 상기 제2게이트 단락 배선과 연결된 도전성 물질로 형성된 짝수 번째 게이트 패트 연결 단자를 포함하는 액정 표시 장치.
청구항 13항에 있어서, 상기 각 소스 배선의 끝 부분에 상기 제1금속으로 형성된 소스 패드들과; 상기 소스 패드들 중 홀수 번째 패드들을 연결하며 상기 제1금속으로 형성된 제1소스 단락 배선과; 상기 홀수 번째 패드와 연결되며 제3금속으로 형성된 홀수 번째 소스 패드 연결 단자와; 상기 게이트 절연막 위에 제2금속으로 형성된 제2소스 단락 배선과; 상기 소스 패드들 중 짝수 번째 패드들과 상기 제2소스 단락 배선과 연결되며 도전성 물질로 형성된 짝수 번째 소스 패드 연결 단자를 더 포함하는 액정 표시 장치.