KR100226486B1 - 고출력 전압 생성용 반도체 회로 - Google Patents
고출력 전압 생성용 반도체 회로 Download PDFInfo
- Publication number
- KR100226486B1 KR100226486B1 KR1019960069652A KR19960069652A KR100226486B1 KR 100226486 B1 KR100226486 B1 KR 100226486B1 KR 1019960069652 A KR1019960069652 A KR 1019960069652A KR 19960069652 A KR19960069652 A KR 19960069652A KR 100226486 B1 KR100226486 B1 KR 100226486B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- terminal
- input
- semiconductor circuit
- signal
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 230000015556 catabolic process Effects 0.000 abstract description 11
- 238000010586 diagram Methods 0.000 description 8
- 239000000758 substrate Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/10—Modifications for increasing the maximum permissible switched voltage
- H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Logic Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
Description
Claims (6)
- 소정크기와 일정주기를 갖되 서로 상반된 위상을 갖는 제 1, 제 2 콘트롤신호중 제 1 콘트롤신호에 따라 온/오프 동작하여 온동작시 외부로부터 입력되는 신호를 출력하되 서로 반동적으로 동작하는 제 1, 제 2 스위칭소자와 ; 상기 제 2 콘트롤신호에 따라 온/오프 동작하여 온동작시 입력되는 제 1 콘트롤신호를 출력하되 서로 반동적으로 동작하는 제 3, 제 4 스위칭소자와 ; PMOS 트랜지스터와 NMOS 트랜지스터의 결합 구조인 CMOS형 인버터 구조로 구성되어 게이트 단자에 입력되는 상기 제 2 콘트롤신호의 상태에 따라 공통 드레인 단자에 걸리는 전압을 상기 PMOS 트랜지스터의 소스단에 걸리는 전압으로 풀업하거나 상기 NMOS 트랜지스터의 소스단자에 걸리는 전압으로 풀다운하는 신호출력부와 ; 상기 제 1 스위칭소자가 온동작시 로우상태의 신호를 게이트 단자에 입력받아 소스단자에 입력되는 구동전압을 드레인 단자에 출력하는 제 1 PMOS 트랜지스터와 ; 상기 제 3 스위칭소자가 온동작시 하이상태의 신호를 게이트 단자에 입력받아 소스단자에 입력되는 구동전압을 임시저장하고 상기 제 3 스위칭소자가 오프동작시 턴온되어 상기 신호출력부측의 PMOS 트랜지스터의 소스단에 임시 저장하고 있던 전압을 걸어주는 제 2 PMOS 트랜지스터와 상기 제 4 스위칭소자가 온동작시 로우상태의 신호를 게이트 단자에 입력받아 드레인 단자에 입력되는 신호출력부측의 NMOS 트랜지스터의 소스단에 걸리는 전압을 임시저장하고 상기 제 4 스위칭소자가 오프동작시 턴온되어 드레인 단자에 임시 저장하고 있던 전압을 소스 단자로 출력하는 제 1 NMOS 트랜지스터 ; 및 상기 제 2 스위칭소자가 온동작시 하이상태의 신호를 게이트 단자에 입력받아 드레인 단자에 걸리는 상기 제 1 NMOS 트랜지스터의 소스 단자의 전압을 접지전위로 도통시키는 제 2 NMOS 트랜지스터를 포함하는 것을 특징으로 하는 고출력 전압 생성용 반도체 회로.
- 제1항에 있어서, 상기 제 1, 제 2 콘트롤신호는 최고치가 상기 구동전압의 약 66%인 것을 특징으로 하는 고출력 전압 생성용 반도체 회로.
- 제1항에 있어서, 상기 제 1, 제 2 콘트롤신호는 최저치가 상기 구동전압의 약 33%인 것을 특징으로 하는 고출력 전압 생성용 반도체 회로.
- 제1항에 있어서, 상기 제 1, 제 2 콘트롤신호중 제 1 콘트롤신호는 외부로부터 입력되는 신호의 위상과 동일한 것을 특징으로 하는 고출력 전압 생성용 반도체 회로.
- 제1항에 있어서, 상기 제 1, 제 2 콘트롤신호중 제 2 콘트롤신호는 외부로부터 입력되는 신호의 위상과 상반된 것을 특징으로 하는 고출력 전압 생성용 반도체 회로.
- 제1항에 있어서, 상기 제 1, 제 2 PMOS 트랜지스터와 제 1, 제 2 NMOS 트랜지스터의 소스 단자와 드레인 단자에는 구동전압의 약 33%에 준하는 전압이 걸리는 것을 특징으로 하는 고출력 전압 생성용 반도체 회로.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960069652A KR100226486B1 (ko) | 1996-12-21 | 1996-12-21 | 고출력 전압 생성용 반도체 회로 |
| US08/921,377 US5939932A (en) | 1996-12-21 | 1997-08-29 | High-output voltage generating circuit for channel breakdown prevention |
| JP09348877A JP3099189B2 (ja) | 1996-12-21 | 1997-12-18 | 高出力電圧生成用半導体回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960069652A KR100226486B1 (ko) | 1996-12-21 | 1996-12-21 | 고출력 전압 생성용 반도체 회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980050807A KR19980050807A (ko) | 1998-09-15 |
| KR100226486B1 true KR100226486B1 (ko) | 1999-10-15 |
Family
ID=19490027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960069652A KR100226486B1 (ko) | 1996-12-21 | 1996-12-21 | 고출력 전압 생성용 반도체 회로 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5939932A (ko) |
| JP (1) | JP3099189B2 (ko) |
| KR (1) | KR100226486B1 (ko) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6137339A (en) * | 1997-08-28 | 2000-10-24 | Lucent Technologies Inc. | High voltage integrated CMOS driver circuit |
| US6087852A (en) * | 1997-12-19 | 2000-07-11 | Texas Instruments Incorporated | Multiplexing a single output node with multiple output circuits with varying output voltages |
| WO1999063668A1 (de) * | 1998-06-04 | 1999-12-09 | Infineon Technologies Ag | Logikgatter |
| KR100309643B1 (ko) * | 1999-06-25 | 2001-11-01 | 김영환 | 고전압 인버터 |
| KR20010004448A (ko) * | 1999-06-29 | 2001-01-15 | 김영환 | 고전압 출력 인버터 |
| US7495483B2 (en) * | 2005-06-30 | 2009-02-24 | Stmicroelectronics Pvt. Ltd. | Input buffer for CMOS integrated circuits |
| CN101421926A (zh) * | 2006-04-12 | 2009-04-29 | Nxp股份有限公司 | 电子电路 |
| US8098088B1 (en) | 2007-10-16 | 2012-01-17 | Synopsys, Inc. | High-voltage switch using three FETS |
| US8901970B2 (en) * | 2013-03-28 | 2014-12-02 | Broadcom Corporation | High voltage inverter utilizing low voltage oxide MOFSET devices |
| KR20150093347A (ko) * | 2014-02-07 | 2015-08-18 | 삼성전기주식회사 | 저전압 트랜지스터를 이용한 고전압 드라이버 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5221865A (en) * | 1991-06-21 | 1993-06-22 | Crosspoint Solutions, Inc. | Programmable input/output buffer circuit with test capability |
| US5465054A (en) * | 1994-04-08 | 1995-11-07 | Vivid Semiconductor, Inc. | High voltage CMOS logic using low voltage CMOS process |
| US5414314A (en) * | 1994-06-09 | 1995-05-09 | Maxim Integrated Products | High swing interface stage |
| US5604449A (en) * | 1996-01-29 | 1997-02-18 | Vivid Semiconductor, Inc. | Dual I/O logic for high voltage CMOS circuit using low voltage CMOS processes |
| US5748025A (en) * | 1996-03-29 | 1998-05-05 | Intel Corporation | Method and apparatus for providing high voltage with a low voltage CMOS integrated circuit |
-
1996
- 1996-12-21 KR KR1019960069652A patent/KR100226486B1/ko not_active IP Right Cessation
-
1997
- 1997-08-29 US US08/921,377 patent/US5939932A/en not_active Expired - Lifetime
- 1997-12-18 JP JP09348877A patent/JP3099189B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3099189B2 (ja) | 2000-10-16 |
| US5939932A (en) | 1999-08-17 |
| KR19980050807A (ko) | 1998-09-15 |
| JPH10215166A (ja) | 1998-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6133777A (en) | Selector circuit for the switching over of analog signals with amplitudes greater than that of the supply voltage | |
| KR100231091B1 (ko) | 레벨 시프터 회로 | |
| US6300796B1 (en) | High voltage PMOS level shifter | |
| KR100219743B1 (ko) | 레벨인버터회로 | |
| KR20010049227A (ko) | 레벨조정회로 및 이를 포함하는 데이터 출력회로 | |
| US20030001554A1 (en) | Internal power voltage generator | |
| US6677798B2 (en) | High speed voltage level shifter | |
| KR100226486B1 (ko) | 고출력 전압 생성용 반도체 회로 | |
| US20030117207A1 (en) | Level shifter having plurality of outputs | |
| US5864245A (en) | Output circuit with overvoltage protection | |
| EP0810732A2 (en) | Differential signal generating circuit having current spike suppressing circuit | |
| US20060226875A1 (en) | Level shifter circuit | |
| US6590420B1 (en) | Level shifting circuit and method | |
| KR19990009581A (ko) | 고출력 전압 생성용 반도체 회로 | |
| KR970001697B1 (ko) | 레벨 변환 회로 | |
| US7598791B2 (en) | Semiconductor integrated apparatus using two or more types of power supplies | |
| US20030222701A1 (en) | Level shifter having plurality of outputs | |
| JP4420518B2 (ja) | 高電圧出力インバーター | |
| KR100223501B1 (ko) | 반도체 집적 회로 | |
| KR100324320B1 (ko) | 레벨시프트 회로 | |
| KR100313512B1 (ko) | 파워 온 검출회로 | |
| KR0183874B1 (ko) | 반도체 메모리장치의 내부 전원전압 발생회로 | |
| KR950012703A (ko) | 반도체 메모리 장치의 데이타 입력 버퍼 | |
| US7733154B2 (en) | Semiconductor device | |
| KR100289385B1 (ko) | 지연회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19961221 |
|
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 19961221 Comment text: Request for Examination of Application |
|
| PG1501 | Laying open of application | ||
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 19990628 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 19990728 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 19990729 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20020618 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20030620 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20040618 Start annual number: 6 End annual number: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20050620 Start annual number: 7 End annual number: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20060623 Start annual number: 8 End annual number: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20070614 Start annual number: 9 End annual number: 9 |
|
| PR1001 | Payment of annual fee |
Payment date: 20080619 Start annual number: 10 End annual number: 10 |
|
| PR1001 | Payment of annual fee |
Payment date: 20090618 Start annual number: 11 End annual number: 11 |
|
| PR1001 | Payment of annual fee |
Payment date: 20100623 Start annual number: 12 End annual number: 12 |
|
| PR1001 | Payment of annual fee |
Payment date: 20110622 Start annual number: 13 End annual number: 13 |
|
| PR1001 | Payment of annual fee |
Payment date: 20120626 Start annual number: 14 End annual number: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20130620 Year of fee payment: 15 |
|
| PR1001 | Payment of annual fee |
Payment date: 20130620 Start annual number: 15 End annual number: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20140618 Year of fee payment: 16 |
|
| PR1001 | Payment of annual fee |
Payment date: 20140618 Start annual number: 16 End annual number: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20150617 Year of fee payment: 17 |
|
| PR1001 | Payment of annual fee |
Payment date: 20150617 Start annual number: 17 End annual number: 17 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |