[go: up one dir, main page]

KR0147917B1 - 전력 손실의 감소와 프레임 제어시의 수직 스트라이프 세이드의 감소를 도모한 액정 디스플레이 및 그의 제어 방법 - Google Patents

전력 손실의 감소와 프레임 제어시의 수직 스트라이프 세이드의 감소를 도모한 액정 디스플레이 및 그의 제어 방법

Info

Publication number
KR0147917B1
KR0147917B1 KR1019950022798A KR19950022798A KR0147917B1 KR 0147917 B1 KR0147917 B1 KR 0147917B1 KR 1019950022798 A KR1019950022798 A KR 1019950022798A KR 19950022798 A KR19950022798 A KR 19950022798A KR 0147917 B1 KR0147917 B1 KR 0147917B1
Authority
KR
South Korea
Prior art keywords
pixels
polarity
signal
pixel
voltage
Prior art date
Application number
KR1019950022798A
Other languages
English (en)
Inventor
히로아끼 모리야마
Original Assignee
가네꼬 히사시
닛본덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=16327128&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR0147917(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 가네꼬 히사시, 닛본덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Application granted granted Critical
Publication of KR0147917B1 publication Critical patent/KR0147917B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

액정 디스플레이는 매트릭스의 로우 방향에서의 화소들중 이웃하는 화소들의 임의의 쌍이 어느 한 화소의 신호 전위의 극성을 기준 전위에 대해 다른 화소의 신호 전위 극성으로부터 반전시킴에 의해 구동되고, 매트릭스의 컬럼 방향에서의 화소들중 이웃하는 2개의 화소의 이웃하는 결합 쌍의 임의의 쌍이 한 화소 쌍의 이웃하는 2개의 화소 각각의 신호 전위의 극성을 다른 화소 쌍의 이웃하는 2화소의 각각의 신호 전위 극성으로부터 반전시킴에 의해 구동되며, M×N 화소 각각의 신호 전위의 극성이 프레임마다 반전되도록 구동된다. 2로우×2컬럼 영역의 4개의 화소 및 임의의 컬럼의 연속 로우의 임의의 4쌍에서의 4개의 화소는 한 쌍의 구동 전압의 4개의 구동 위상을 포함한다.

Description

전력 손실 감소와 프레임 제어시의 수직 스트라이프 세이드의 감소를 도모한 액정 디스플레이 및 그의 제어 방법
제1도는 종래의 액정 디스플레이의 블록도.
제2도는 제1도의 디스플레이에서 LCD 패널의 디스플레이 영역의 회로도.
제3도는 제2도의 디스플레이 영역의 구동 신호의 타임챠트 세트.
제4a도 및 제4b도는 각각 다른 종래 액정 디스플레이의 디스플레이 영역의 극성도.
제5도는 다른 종래 액정 디스플레이의 디스플레이 영역의 회로도.
제6도는 종래의 FRC의 구동 신호의 타임챠트 세트.
제7a도 및 제7b도는 각각 제6도의 구동 신호에 의해 FRC의 디스플레이 영역의 위상 분포도.
제8도는 제6도의 구동 신호의 위상 제어에 적용 가능한 종래의 극성 신호 발생기의 개략 회로도.
제9도는 제8도의 신호 발생기의 주 신호의 한 쌍의 타임챠트.
제10도는 본 발명의 실시예에 따른 액정 디스플레이의 블록도.
제11도는 제10도의 디스플레이에서 LCD 패널의 디스플레이 영역의 회로도.
제12도는 제11도의 디스플레이 영역의 구동 신호의 타임챠트 세트.
제13a도 및 제13b도는 각각 제10도의 디스플레이에서 LCD 패널의 디스플레이 영역의 극성도.
제14도는 본 발명의 다른 실시예에 따른 FRC의 구동 신호의 타임챠트 세트.
제15a도 및 제15b도는 각각 제14도의 구동 신호에 의해 FRC의 디스플레이 영역의 위상 분포도.
제16도는 제14도의 구동 신호의 위상 제어에 적용 가능한 극성 신호 발생기의 개략 회로도.
제17도는 제16도의 신호 발생기의 주 신호의 타임챠트 세트.
*도면의 주요부분에 대한 부호의 설명
3:화소전극 4a:게이트 전극
4b:소스 전극 5:액정 캐패시터
6:축적 캐패시터 7:TFT
8:LCD 패널 9:신호 프로세서
10:게이트 드라이버 11:소스 드라이버
12:D형 플립플롭 13:EXOR 회로
본 발명은 액정 디스플레이 및 그의 제어 방법에 관한 것으로, 특히 신호 발생시에 전력 손실이 효과적으로 감소되고 및/또는 프레임 제어시에 수직 그트라이프 세이드(vertical striped shades)가 효과적으로 감소되는 액정 디스플레이 및 그의 제어 방법에 관한 것이다.
최근에 퍼스널 컴퓨터와 같은 컴퓨터용 디스플레이와 같은 광범위하게 사용할 수 있는 에너지 및 공간 절약형의 액정 디스플레이에 대한 요구가 증가되고 있다.
제1도는 이러한 형태의 종래 액정 디스플레이의 블록도이다.
종래의 액정 디스플레이는 액정 디스플레이 패널(이후, LCD 패널이라 함:108), LCD 패널(108)을 구동시키기 위해 게이트 드라이버(110)과 소스 드라이버(111)를 결합시킨 것, 및 각각의 드라이버(110 및 111)을 제어하는 한 쌍의 제어 신호 D10 및 D11을 발생시키도록 입력 신호 Is를 처리하는 신호 프로세서(109)를 포함한다. LCD 패널(108)은 비정질 실리콘등으로 제조되고 스위칭 소자로서 사용되는 전계 효과형의 박막 트랜지스터(이후, TFT라 함)를 각각 갖고 있는 한 쌍의 매트릭스 배열된 액정 픽처 소자 또는 화소를 포함한다.
제2도는 LCD 패널(108)의 디스플레이 영역의 회로도이다.
제2도에 도시된 디스플레이 영역은 매트릭스로 배열된 4개의 MxN 화소(여기에서, M 및 N은 선정된 양의 정수임); 화소 매트릭스의 M 로우 중 제1로우에서 N 컬럼 중 제1컬럼에 배열된 상부 좌측 화소 P(1,1), 제1로우에서 제2컬럼에 있는 상부 우측 화소 P(1,2), 제2로우에서 제1컬럼에 있는 하부 좌측 화소 P(2,1), 및 제2로우에서 제2컬럼에 있는 하부 우측 화소 P(2,2), 및 M 게이트 드라이브 컨덕터(이후, 각각 게이트 라인이라 함:1)를 수평으로 연장하는 제1 및 제2게이트 라인 및 N 소스 드라이브 컨덕터(이후, 각각 소스 라인이라 함:2)를 수직으로 연장하는 제1 및 제2소스 라인을 포함하고, 게이트 및 소스 라인(1 및 2)는 이들 사이의 각각의 교차점에서 각각 전기극으로 분리되어 있다.
화소 매트릭스의 제i화소에서 제j컬럼에 배열된 임의의 화소 P(i,j)(i＞2 및 j＞2인 경우는 도시하지 않음)는 도시되지 않은 투명 기판층 사이에 형성되고, 여기에서 i 및 j는 각각 1≤i≤M 및 1≤j≤N인 임의의 정수이다.
화소 P(i,j)는 소자적인 면에서 화소 전극(3), 대향 전극(7), 액정 캐패시터(5), 축적 캐패시터(6) 및 제i게이트 라인(1)에 접속된 게이트 전극(4a)와 제j게이트 라인(2)에 접속된 소스 전극(4b)를 갖고 있는 TFT(4)를 포함한다.
구조적 면에서, 액정 캐패시터(5)는 한쪽 기판층 상에 형성되는 화소 전극(3), 다른 기판층 상에 형성되는 대향 전극(7) 및 이들 사이에 채워진 액정량을 포함한다.
대향전극(7)은 모든 화소 P(i,j)에 공통으로 되어 있으므로, 각각의 화소 P(ij)의 액정 캐패시터(5)로 구성하는 요소로 되며, 화소 P(i,j)의 축적 캐패시터(6)의 한전극(6a)에 접속된다. 축적 캐패시터(6)은 액정 캐패시터(5) 양단에 걸리는 전압을 안정화시킨다.
제1로우에서 각 화소 P(1,j)는 제1게이트 구동 신호 G1로 구동되고, 제2로우에서 각 화소 P(2,j)는 제2게이트 구동 신호 G2로 구동되며, 제i로우에서의 각 화소 P(i,j)는 제i게이트 구동 신호 Gi로 구동된다(i＞2인 경우는 도시하지 않음).
유사하게, 제1컬럼의 각 화소 P(i,1)는 제1소스 구동 신호 S1로 구동되고, 제2컬럼의 각 화소 P(i,2)는 제2소스 구동 신호 S2로 구동되며, 제j컬럼의 각 화소 P(i,j)는 제j소스 구동 신호 Sj로 구동된다(j2인 경우는 도시하지 않음).
제3도는 구동신호 G1, G2 및 S1, S2의 타임챠트 세트이다.
제1게이트 구동 신호 G1은 제1스캐닝 전압 펄스 신호 VG1로서 표시되고, 제2게이트 구동 신호 G2은 제2스캐닝 전압 펄스 신호 VG2로서 표시되며, 제i게이트 구동 신호 Gi은 제i스캐닝 전압 펄스 신호 VGi로서 표시된다(i＞2인 경우는 도시하지 않음). 스캐닝 전압 펄스 신호는 각각 스캔 펄스라 한다. 스캔 펄스는 공지된 라인 시퀀싱 방식으로 발생되고, 각각은 온 상태 또는 액티브 상태에서는 +20V의 고전압 레벨 및 오프 상태 또는 인액티브 상태에서는 -5V의 저전압 레벨을 갖고 있다.
제3도에서는 관련된 로우에서의 각 화소가 구동되는 스캔 펄스의 지속 시간 1H로 정의되어 있다. 제1프레임 F1 및 제2프레임 F2 각각이 임의의 펄스 발생시의 제1스캔 펄스 VG1의 상승 에지 및 후속 펄스 발생시의 제1스캔 펄스 VG1의 상승 에지에 의해 그 사이에서 각각 정의되는 바와 같이, 무한 연속 프레임 Fk(k＞2인 경우는 도시하지 않음, 여기에서, k는 임의의 정수)는 여기에서 사용된다. 제I로우에서, 일련의 상대 프레임은 임의의 펄스 발생시의 제i스캔 펄스 VGi의 상승 에지 및 후속 펄스 발생시의 제i스캔 펄스 VGi에 의해 그 사이에서 정의될 수 있다. 한편, 제1소스 구동 신호 S1은 제1가변 전압 신호 VS1로서 표시되고, 제2소스 구동 신호 S2는 제2가변 전압 신호 VS2로서 표시되며, 제j소스 구동 신호 Sj는 제j가변 전압 신호 VSj로 표시된다(j＞2인 경우는 도시하지 않음). 가변 전압 신호는 이미지 신호라 한다. 각각의 이미지 신호는 0V에서 +10V의 범위내에서, 예를들면 5V±5V에서 액정용으로 처리된 이미지 데이타를 표시하는 일시적인 전압 레벨을 갖고 있다. 이미지 데이타는 크로마틱 또는 논크로마틱 데이타 및 그레이 배경 성분을 포함할 수 있는 휘도 데이타를 포함할 수 있다.
약 5V의 공통 기준 전압 VCOM은 대향 전극(7)에 인가된다. 기준 전압 VCOM에 대하여, 임의의 1H 지속 시간에서의 제2이미지 신호 VS2의 레벨은 1H 지속 시간에서 제1이미지 신호 VS1의 레벨에서/로부터 극성이 반대 또는 반전되고, 유사하게 임의의 1H 지속 시간에서의 제j+1이미지 신호 VSj+1의 레벨은 1H 지속 시간에서 제j이미지 신호 VSj의 레벨과 극성이 반전된다.
또, 임의의 인접한 프레임 쌍에서, 한 프레임에서 제i 1H 지속 시간에서의 제j이미지 신호 VSj의 레벨은 다른 프레임에서 제i 1H 지속 시간에서의 제j이미지 신호 VSj의 레벨과 극성이 반전된다. 예를 들면, 제1스캔 펄스 VG1이 제1프레임 F1에서 온(ON)상태로 유지되는 동안 제1이미지 신호 VS1은 포지티브 극성을 갖고, 스캔 펄스 VG1이 제2프레임 F2에서 온 상태로 유지되는 동안 제1이미지 신호 VS1은 네가타브 극성을 갖는다.
다시 제1도를 참조하면, 입력 신호 Is는 클럭으로 구성되는 원 이미지 신호 및 동기 신호와 같은 필요한 신호를 포함한다. 신호프로세서(109)는 게이트 드라이버 제어 신호, 소스 드라이버 제어 신호 및 N 이미지 신호 VS1 내지 VSN을 포함하는 대응 신호 세트를 발생시키는데 필요한 신호들을 처리한다. 이들 신호는 선택적으로 게이트 드라이버 제어 신호를 포함하는 제어 신호 D10으로서 게이트 드라이버(110)로 출력되고, 소스 드라이버 제어 신호 및 N 이미지 신호를 포함하는 제어신호 D11로서 소스 드라이버(111)로 출력된다. 게이트 드라이버 제어 신호는 M 스캔 펄스 VG1 내지 VGM중 임의의 펄스를 포함한다.
게이트 드라이버(110)은 동기식으로 제어 신호 D10에 응답하여 M 스캔 펄스 VG1 내지 VGM을 연속적으로 출력한다. 소스 드라이버(111)은 제어 신호 D11에 응답하여, 병렬 동기식으로 N 이미지 신호 VS1 내지 VSN을 출력한다.
다시 제2도 및 제3도를 참조하면, 제i게이트 라인(1)상의 제i스캔 펄스 VGi가 제k프레임 Fk의 제i 1H 지속 시간에서 액티브될 때. 제i로우에서의 각 화소 P(i,j)의 TFT(4)는 턴온된다. 이와 동시에, 프레임 Fk에서 제i 1H 지속 시간 동안 발생된 N 이미지 신호 VS1 내지 VSN은 N 소스 라인에 인가되므로, 제i로우에서의 각 화고 P(i,j)에서 축적 캐패시터(6)뿐만 아니라 액정 캐패시터(5)는 대향 전극(7)에 대해 화소 전극(3)에서 발생된 캐패시터 전압 레벨(이후, VLC라 함)과 같은 등가 전위와 함께 N 이미지 신호 중 대응하는 이미지 신호 VSj의 전압 레벨에 비례한 전하량을 저장 또는 기록한다.
스캔 펄스 VGi가 인택티브일 때, 제i로우에서의 각 화소 P(i,j)의 TFT(4)는 턴 오프되어, 캐패시터(5 및 6)에 전하가 축적되어 유지되므로, 전위 VCL는 유지되고, 이에 의해 액정에 전기 효과가 발생되므로 도트 이미지를 표시하는 투과 광선이 제어된 플럭스를 그대로 통과시키도록 특징적인 지연과 함께 광 등방성으로 구동된다.
예를 들면, 제k+1프레임 Fk+1에서 제i 1H 지속 시간에서 프레임 주기의 경과 후, 스캔 펄스 VGi가 다시 액티브될 때, 제i로우에서의 각 화소 P(i,j)는 사전 전위로부터 극성이 반전된 등가 전위 VCL로 기록된 현재 N 이미지 신호 중 대응하는 신호 VSj를 갖고 있다. 대향 전극(7)이 공통 전위를 갖고 있을 때, 현재 이미지 신호 VSj가 기준 전압 VCOM일 때, 각 기록된 신호는 동일 극성을 갖는다.
유사하게, 각각 기록된 이미지 신호 VSj는 프레임마다, 예를 들면 기록 활동마다 교대로 반전된 극성을 갖고 있으므로, 교류 구동 방식으로 액정을 구동시킴으로써 서비스 수명을 장기간 보장한다.
이러한, 교류 구동 방식과 일치하여, 다양한 이미지 신호가 LCD 패널(108)의 각 화소 P(i,j)에서 투과 광의 대응하는 플럭스로 각각 변환되고, 전체는 원 이미지이 크기로 일시적인 의미를 표시하는 스크린으로서 작용한다.
상술한 종래의 디스플레이에서, 전형적인 도트 모드 극성 반전은 LCD 패널(108)의 크기에 따라 프레임 및 도트마다 행해진다.
제4a도 및 제4b도는 각각 다른 종래의 액정 디스플레이의 디스플레이 영역의 극성도이다.
또, 종래 디스플레이는 화소 매트릭스를 구동하는 전형적인 도트 모드 극성 반전을 사용하는데, 극성 반전 방법은 SID(Society for information Display), 92, DIGEST, pp59-62에 일본국 가와사끼 낫본덴기 가부시끼가이샤의 엔. 이께다(N. Ikeda), 에이취. 모리야마(H. Moriyama), 에이취. 우찌다(H. Uchida), 에스. 니시다(S. Nishida), 케이. 미쯔하시(K. Mitsuhashi), 오. 마쯔오(O. Matsuo), 에스. 가네꼬(S. Kaneko) 및 케이. 미즈노(K. Mizunp)에 의한 High-Resolution 12.9-in. Multicolor TFT-LCD for EWS에 기재되어 있다.
이 방법에서, 임의의 프레임에 대해 제4a도에 도시된 바와 같이, 임의의 화소 P(i,j)는 동일 로우 또는 동일 컬럼에서 이웃하는 4개의 화소 P(i,j-1), P(i,j+1), P(i-1,j), P(i+1,j) 각각의 극성(-임)과 다른 극성(예를 들면, +)을 갖고 있다. 원 로우 원 컬럼 오프 화소 P(i+1, j+1)과 같은 화소 P(i,j)의 양 대각선의 연장상의 각 화소는 당연히 동일한 극성(예를 들면, +)을 갖는다.
그 다음, 연속 프레임에서, 제4b도에 도시한 바와 같이 각 화소는 반전된 극성을 갖고 있다.
이러한 전형적인 종래 방법은 고화질을 제공한다. 비교적 고저항을 갖고 있는 공통 또는 대향 전극의 경우에서도, 한 쌍의 이웃하는 소스 라인 사이의 극성 반전은 관련된 한 쌍의 이웃하는 화소들 중 한 화소에서 다른 화소로의 전하 전달이 필요없다. 따라서, 전하 전달은 수평 혼선없이 전체 LCD 패널에서 균형이 맞춰진다.
또, 서로 극성이 반대인 한 쌍의 이미지 신호가 임의의 이웃하는 화소쌍에 인가되는 종래의 방법에서, 각 화소는 이웃하는 화소의 프리커 성분에 의해 기하학적으로 제거된 프리커를 가지므로, 프리커는 일치하지 않는다.
또, 전하 전달이 이웃하는 화소들 사이에서 거의 제한되는 종래 방법에서, 공통 전극은 외부 회로에 방전되는 경향이 감소되므로, 공통 전압 발생기는 전력 소모가 감소된다.
그러나, 종래 방법에서, 극성 반전은 전형적인 퍼스널 컴퓨터 등에서 30μm에서 40μm 사이 정도로, 1H 지속 시간의 간격으로 행해지고, 추가로 각 5±5V 이미지 신호는 제1도의 디스플레이의 경우에서 10V의 신호 진폭을 필요로 하므로 신호 프로세서 및 소스 드라이버에서와 가은 전력 소모를 충분히 감소시킨다.
이것에 대해, 도트 모드 극성 반전이 다른 방식으로 행해지는 액정 디스플레이가 공지되어 있다.
제5도는 일본국 특허 출원 공개 공보 제4-309926호에 기술된 종래의 액정 디스플레이의 디스플레이 영역의 회로도이다.
이 종래 디스플레이에서, 임의로 제i게이트 라인(i4인 경우는 도시하지 않음)은 지그재그 패턴으로 접속되는데, 예를들면 스캔 펄스를 제i로우에서의 각각의 기수번째 화소 P(i,2s-1)(s2인 경우는 도시하지 않음)인 매 다른 화소 및 예를 들면 이웃하는 제i-1(또는 제i+1이외) 로우에서의 각각의 우수번째 화소 P(i-1,2s)인 매 다른 화소에 공급하여, 여기에서 s는 연속하는 양의 정수의 임의의 소자이며, 바람직하지 않는 수평 및/또는 수직 스트라이프 세이드의 수가 감소된 프레임에 플커가 없는 고화질을 제공한다.
즉, 제i로우에서의 N화소 P(i,1) 내지 P(i,N)중에서, 각 기수번째 화소 P(i,2s-1)은 제i게이트 라인에서 게이트에 접속된 TFT(4)를 갖고 있고, 각각 우수번째 화소 P(i,2s)는 제i+1게이트 라인에서 게이트에 접속된 TFT(4)를 갖고 있다.
그러므로, 임의의 프레임의 1H 지속 시간에서, 각 기수번째 화소 P(i,2s-1)의 TFT(4)는 턴온되어 관련된 극성을 갖는 화소 P(i,2s-1)에 기록된 제2s-1 이미지 신호를 갖는다. 그 다음, 동일 프레임의 제i+1H 지속 시간에서, 각각 기수번째의 화소 P(i,2s)의 TFT(4)는 턴온되어, 관련된 극성을 갖는 화소 P(i,2s)에 기록된 제2s이미지 신호를 갖는다.
제i+1 지속 시간에서의 제2s 이미지 신호의 극성은 제i지속 시간에서의 제2s 이미지 신호의 극성과 반대이고, 제i지속 시간에서의 제2s-1 이미지 신호의 극성과 반대이기 때문에, 동일 로우에서 이웃하는 화소 P(i,2s-1) 및 P(i,2s)는 임의의 프레임에서 서로 동일한 극성을 갖고 있고, 각각 이웃하는 로우에서 대응하는 화소 P(i±2s-1) 및 P(i±1,2s)는 동일 프레임에서 반대의 극성을 갖고 있다.
따라서, 제5도의 종래 디스플레이는 시각적으로 일치하지 않는 해가 되는 도트 모드 스트라이프 세이드를 수반하는 라인 모드 극성 반전을 명백하게 행하여 라인 모드 스트라이프 세이드가 존재하지 않는다.
그러나, 종래의 디스플레이에서, 임의의 제i 1H 지속 시간에서, 제i로우에서의 모든 기수번째 화소 P(i,2s-1)는 삽입된 반대 극성이 없이 극성의 대응하는 이미지 신호를 수신하기 위해 턴온된 TFT(4)를 가지므로, 혼선이 발생한다.
결과적으로, 도트 모드 극성 반전이 휘도의 중간 톤(이후, 프레임 제어 또는 FRC라 함)을 표시하는 프레임 모드 제어와 결합하여 사용된 액정 디스플레이가 공지되어 있다. FRC는 한 쌍의 다른 휘도중 교대로 선택된 휘도를 갖고 있는 이미지 부분을 표시하는 측정으로, 이들 사이에 중간 톤을 표시한다.
설명에서, FRC는 균일한 그레이의 스크린의 배경을 제공하는 미완성의 드럼(dream)을 추구하는데 사용될 수 있다. 실제 동작에서, FRC용 구동 신호 세트는 지연된 응답을 금지하는 액정에 근본적으로 부착되는 극성 반전 요구에 의한 제한적인 조건에서 전자와 후자를 조절함으로써 이미지 영상 신호 세트에 첨가될 수 있다.
제6E는 M×N 화소 매트릭스의 종래 FRC용 N평행 구동 신호중 이웃하는 2개의 신호의 타임 챠트 세트이다.
제6도에 도시한 바와 같이, 각각의 구동 신호는 기준전압 VCOM에 대해 관련된 극성을 갖는 한 쌍의 교대로 선택가능한 다른 휘도들중 한 휘도를 표시하는 일시적인 전압 레벨을 갖고 있다.
특히, 2개의 프레임 사이클의 제1구동 신호 VP1은 제1사이클에서 신호 VP1의 제1위상 ①에 대응하는 제1프레임 F1에서 포지티브 극성을 갖는 비교적 작은 제1전압 및 신포 VP1의 제2위상 ②에 대응하는 제2프레임 F2에서 네가티브 극성을 갖는 비교적 큰 제1전압 및 임의의 제s사이클에서(s2인 경우는 도시하지 않음), VP1의 위상 ①에 대응하는 제2s-1프레임 F2s-1에서 포지티브 극성을 갖는 비교적 작은 제s전압(제1포지티브 전압과 동일하게 될 수 있다) 및 VP1 및 위상 ①에 대응하는 제2s프레임 F2s에서 네가티브 극성을 갖는 비교적 큰 제s전압(제1네가티브 전압과 동일하게 될 수 있음)을 갖고 있다. 제1 및 제2위상 ① 및 ②는 구동 신호 VP1이 제1위상 ①에서 비교적 큰 포지티브 전압 및 제2위상 ②에서 비교적 작은 네가티브 전압을 가질 수 있도록 이들에 관련된 극성으로 특징화된다.
제2프레임 사이클의 제2구동 신호 VP2는 제1사이클에서 신호 VP2의 제1위상 ③에 대응하는 제1프레임 F1에서 네가티브 극성을 갖는 비교적 작은 제1전압(VP1의 제1포지티브 전압과 동일함) 및 신호 VP2의 제2위상 ④에 대응하는 제2프레임 F2에서 포지티브 극성을 갖는 비교적 큰 제1전압(VP1의 제1네가티브 전압과 동일함) 및 임의의 제s사이클에서(s2인 경우는 도시하지 않음), VP2의 위상 ③에 대응하는 제2s-1프레임 F2s-1에서 네가티브 극성을 갖는 비교적 작은 제s전압(VP1의 제s포지티브 전압과 동일함) 및 VP2의 위상 ④에 대응하는 제2s프레임 F2s에서 포지티브 전압을 갖는 비교적 큰 제s전압(VP1에서 제s네가티브 전압과 동일함)을 갖고 있다. 또, 위상 ③ 및 ④는 구동 신호 VP2가 위상 ③에서 비교적 큰 네가티브 전압을 갖고 있고, 위상 ④에서 비교적 작은 포지티브 전압을 가질 수 있도록 관련된 극성에 의해 특정화된다.
M×N 화소 매트릭스용 N 구동 신호에서, 각각의 제2s-1 구동 신호 VP2s-1(s1인 경우는 도시하지 않음)는 제1구동 신호 VP1을 포함하고, 각각의 제2s구동 신호 VP2s(s1인 경우는 도시하지 않음)은 제2구동 신호 VP2를 포함한다.
각각의 구동 신호 VP2s-1(또는, VP2s)는 위상 ① 및 ②(또는 ③ 및 ④)가 서로 대체되도록 후술하는 극성 결정 펄스 신호(이후, 극성 신호라 함)을 적용함으로써 위상 반전가증하다.
제7a도 및 제7b도는 각각 제1 및 제2프레임 F1 및 F2용으로 제6도의 구동 신호에 의해 FRC에서 디스플레이 영역의 위상 분포도를 도시한 것이다.
제1프레임 F1에 대해 제7a도에 도시된 바와 같이, 제1에서 N까지 표시된 평행하게 배열된 N 구동 신호는 프레임 F1의 제1 1H 지속 시간에서 제1로우에서의 각각의 기수번째의 화소 P(i,2s-1)(s2인 경우는 도시하지 않음)은 제2s-1 구동 신호 VP2s-1의 제1위상 ①에 대응하는 VLC를 갖고 있고, 제1로우에서의 각각의 우수번째 화소 P(1,2s)(s2인 경우는 도시하지 않음)는 제2s 구동 신호 VP2s의 제1위상 ③에 대응하는 VLC를 갖도록 M 게이트 라인에 공급된 연속하는 M 스캔 펄스와 동기하여 극성 신호에 의해 위상 제어되고 N 소스 라인을 통해 인가된다. 프레임 F1의 제2 1H 지속 시간에서, N 구동 신호는 제2로우에서의 각각의 기수번째 화소 P(2,2s-1)(s2가 도시하지 않음)이 신호 VP2s-1의 제2위상 ②에 대응하는 VLC를 갖고 있고, 제2로우에서의 각각의 우수번째 화소 P(2,2s)(s2인 경우는 도시하지 않음)은 신호 VP2s의 제2위상 ④에 대응하는 VLC를 갖도록 위상 반전된다.
제7b도에 도시된 바와 같이, 제2프레임 F2의 제1 1H 지속 시간에서, 위상 제어된 N 구동 신호는 제1로우에서의 기수번째 화소 P(i,2s-1)가 신호 VP2s-1의 제2위상 ②에 대응하는 VLC를 갖고 있고, 제1로우에서의 우수번째 화소 P(1,2s)가 신호 VP2s의 제2위상 ④에 대응하는 VLC를 갖도록 인가된다. 프레임 F2의 제2 1H 지속 시간에서, N 구동 신호는 화소 P(2,2s-1)이 신호 VP2s-1의 제1위상 ①에 대응하는 VLC를 갖고 있고, 화소 P(2,2s)가 신호 VP2s의 제1위상 ③에 대응하는 VLC를 갖도록 위상 반전된다.
임의의 제k프레임 Fk의 제2s-1 1H 지속 시간에서, 화소 매트릭스의 제2s-1로우는 제1로우와 동일한 위상 분포 패턴을 갖고 있고, 프레임 Fk의 제2s 1H 지속 시간에서 화소 매트릭스의 제2s 로우는 제2로우와 동일한 위상 분포 패턴을 갖고 있다.
부수적으로, 제8도는 제6도의 구동 신호의 위상 제어에 적용가능한 종래의 극성 신호 발생기의 개략적인 회로도이고, 제9도는 극성 신호 발생기의 다수의 주 신호를 설명하는 타임 챠트 세트이다.
종래의 극성 신호 발생기는 확인용으로 FF4 및 다른 FF5로 구성된 한 쌍의 D형 플립 플롭(112) 및 배타적 논리합 회로(이후, EXOR 회로:113)을 포함한다.
플립플롭(FF4)는 수직 동기화 펄스 VS로서 사용된 프레임 클럭의 주파수를 이등분하여, 1/2 주파수 펄스를 출력한다. 플립플롭(FF5)는 수평 동기화 펄스 HS로서 사용된 라인 클럭의 주파수를 이등분하여 다른 1/2 주파수 펄스를 출력한다. EXOR 회로(113)은 1/2 주파수 펄스들 사이의 EXOR을 결정하여, 반전된 극성, 예를 들면 한 프레임의 간격으로 반전된 1H 지속 시간에서 교대로 선택된 전압 레벨 및 신호 위상을 나타내는 한 쌍의 극성인 반전된 극성을 갖는 극성 신호 POL2로서 대응하는 펄스 신호를 출력한다.
다시 제7a도 및 제7b도를 참조하면, 위상도에서 각각의 화소 P(i,j)는 관련된 극성에 대한 VLC를 갖는다.
N 구동 신호의 임의의 동기화 사이클에서, 로우 또는 컬럼에서 서로 이웃하는 임의의 포지티브 및 네가티브 VLC쌍은 서로 다른 극성을 갖고 있고, 각각은 위상 ① 또는 ③에서 한 쌍의 다른 휘도중 한 휘도를 표시하고, 위상 ② 및 ④에서 이들중 다른 휘도를 나타내므로, 이들 사이의 중간 휘도를 나타낸다.
각 화소는 2개의 프레임 주기와 거의 동일한 주기(또는 발생의 동일 주파수)부분의 성분을 갖는 프리커를 발생하는 각각 2개 프레임의 주기에서 교대로 2개의 다른 휘도를 선택한다. 예를 들면, 주기가 16.7msec(또는 주기가 60Hz)인 프레임의 경우에, 프리커는 약 33.3msec(또는 30Hz)의 성분을 갖는다.
프리커 성분은 50Hz하에서 뚜렷해진다. 단일 구동 신호에 의해 균일하게 구동하는 전체 화소는 일치하지 않는 프리커 성분으로 쉽게 발생될 수 있어, 화질을 열화시킨다.
프리커 성분을 서로 기하학적으로 오프셋하기 위해, 종래의 FRC는 2개의 구동 신호 VP1 및 VP2를 사용하고, 4개의 위상 ①② 및 ③④를 모두 포함하는 필수적인 위상 결합이 도트 모드 극성 반전을 이용하는 동안 코 페이즈(co-phased)되도록 로우 또는 컬럼에서 임의의 이웃하는 화소 쌍을 발생하지 않는 전체 화소 매트릭스의 2로우×2컬럼 크기의 임의의 영역내에서 발견될 수 있도록 혼합 방식으로 LCD 패널에 공급한다.
그러나, 제7a도 및 제7b도에 도시된 바와 같이, 종래의 장치는 1 대 1 대응방식으로 N 구동 신호를 M×N 화소 매트릭스의 N 컬럼에 할당한다. 예를 들면, 화살표 a에 의해 표시된 제1컬럼의 각 화소 P(i,1)은 제1구동 신호 VP1의 위상 ① 또는 ②와 관련된 VLC를 더 이상 갖지 않는다. 또, 화살표 b에 의해 표시된 제2컬럼의 각 화소 P(i,2)는 제2구동 신호 VP2의 위상 ③ 또는 ④와 관련된 VLC를 갖지 않는다.
FRC용으로 인가된 제1 및 제2구동 신호 VP1 및 VP2는 각각 중간 톤으로 제공된다. 신호 VP1 및 VP2에 의한 중간 톤은 관련된 화소 회로로 분포된 기생 캐패시턴스로 인한 기준 전압 VCOM의 이탈로 해서 서로 미묘한 차이를 갖는다.
결과적으로, 일치하지 않는 수직 스트라이프 세이드는 아직 FRC 디스플레이의 제2s-1 및 제2s 컬럼 사이에서 관찰되는 경향이 있다.
본 발명은 이러한 점을 유의해서 달성할 수 있다.
본 발명의 목적은 신호 발생시에 전력 소모를 효과적으로 감소 및/또는 프레임 제어시에 수직 스트라이프 세이드가 효과적으로 감소되는 액정 디스플레이 및 그의 제어 방법을 제공하는 것이다.
목적을 달성하기 위해, 본 발명의 목적은 디스플레이 수단 및 제어 수단을 포함하는 액정 디스플레이를 제공하는 것이다.
디스플레이 수단은 내부에 형성되는 공통 기준 전위를 각각 갖고 있는 화소의 매트릭스로 구성된다.
구동 수단은 매트릭스의 로우 방향에서의 화소들중 이웃하는 화소들의 임의의 쌍이 한 화소의 신호 전위의 극성을 기준 전위에 대해 다른 화소의 신호 전위 극성으로부터 반전시킴에 의해 구동되고, 매트릭스의 컬럼 방향에서의 화소들중 이웃하는 2개의 화소의 이웃하는 결합 쌍의 임의의 쌍이 한 화소 쌍의 이웃하는 2개의 화소 각각의 신호 전위의 극성을 다른 화소 쌍의 이웃하는 2화소의 각각의 신호 전위 극성으로부터 반전시킴에 의해 구동되며, 화소 각각의 상기 신호 전위의 극성이 프레임마다 반전되도록 디스플레이 수단을 구동한다.
본 발명의 특징에 따르면, 이미지 신호로서 작용하는 신호 전위는 전압을 표시하는 톤의 극성 반전이 연장되도록 1H 지속 시간에서 2H 지속 시간까지 2배의 극성 반전 주기를 가짐으로써, 전력을 감소시킨다.
본 발명의 특징에 따르면, 신호 전위의 극성은 디스플레이 수단의 수직 동기화 신호의 1/2 주파수 신호 및 디스플레이 수단의 수평 동기화 신호의 1/4 주파수 신호 사이의 배타적 논리 합에 따라 반전된다.
본 발명의 다른 특징에 따르면, 디스플레이 수단은 제1투명 절연 기판 부재, 제1기판 부재와 대향하는 제2투명 절연 기판 부재, 제1기판 부재 상에 서로 평행하게 배치된 M 게이트 라인(여기에서, M은 선정된 양의 정수임), 제1기판 부재상에 서로 평행하게 배치된 N 소스 라인(N은 선정된 양의 정수임), 전기적으로 분리된 방식으로 서로 교차하고 그 사이에 M×N 교차점을 갖고 그들 사이에 1 대 1 대응 방식으로 상기 M×N 교차점과 관련된 M×N 포함 영역을 한정하도록 서로 협조하는 M 게이트 라인 및 N 소스 라인 및 M 로우 및 N 컬럼을 갖고 있는 화소의 매트릭스를 포함한다. 각 화소는 M×N 교차점 중 한 교차점 근방에 형성된 박막 트랜지스터, M×N 교차점 중 상기 한 교차점에 대응하는 M×N 포함 영역중 한 영역에 형성되고 형성된 신호 전위를 갖도록 충전가능한 화소 전극, 제2기판 부재 상에 형성되고 형성된 기준 전위를 갖도록 충전되는 대향 전극 및 제1과 제2기판 부재 사이에 채워지고 신호 전위에 응답하는 액정을 포함한다.
또, 이 목적을 달성하기 위해, 본 발명의 다른 특징은 디스플레이 수단 및 제어 수단을 포함하는 액정 디스플레이를 제공하는 것이다.
디스플레이 수단은 내부에서 형성되는 공통 기준 전위를 각각 갖고 있는 화소의 매트릭스로 구성된다.
구동 수단은 화소들 각각에는 한 쌍의 구동 위상을 갖는데, 관련된 한 위상은 기준 전압에 대해 포지티브 극성을 갖는 비교적 작은 전압을 갖고 다른 위상은 기준 전압에 대해 네가티브 극성을 갖는 비교적 큰 전압을 갖는 제1구동 전압과, 한 쌍의 구동 위상을 갖는데, 관련된 한 위상은 네가티브 극성을 갖는 비교적 작은 전압을 갖고, 다른 위상은 포지티브 극성을 갖는 비교적 큰 전압을 갖는 제2구동 전압중 선택된 것이 교대로 공급되어 중간 톤을 디스플레이하도록 디스플레이 수단을 구동하는 구동 수단을 구비하고, 매트릭스의 임의의 2로우×2컬럼 영역에서의 4개의 화소 및 매트릭스의 임의의 컬럼에서의 연속적인 로우의 임의의 4쌍에서의 4개의 화소는 제1구동 전압의 구동 위상의 쌍 및 제2구동 전압의 구동 위상의 쌍을 포함하는 디스플레이 수단을 구동한다.
본 발명의 특징에 따르면, 다수의 매트릭스 배열 화소에 공급된 한 쌍의 FRC 구동 신호는 화소 매트릭스의 임의의 2로우×2컬럼 영역에서의 4개의 화소가 모두 구동 신호의 4개의 위상을 포함하고, 매트릭스의 임의의 컬럼에서의 연속하는 로우의 임의의 4쌍에서의 4개의 화소는 4개의 위상을 포함하도록 구동 위상 쌍의 발명된 결합을 갖는다. 따라서, 4개의 관련된 전압 패턴은 균일하게 분포되므로, 향상된 화질을 갖는 균일한 디스플레이를 허용한다.
본 발명의 특징에 따르면, 매트릭스의 임의의 로우 또는 임의의 컬럼의 화소중 이웃하는 화소들의 임의의 쌍은 제1구동 전압의 구동 위상 및 제2구동 전압의 구동 위상의 전체중 다른 2개를 포함한다.
본 발명의 특징에 따르면, 매트릭스의 임의의 로우의 화소들 중 이웃하는 임의의 화소 쌍들 중 한 화소가 포지티브 및 네가티브 극성 중 한 극성을 갖는 제1구동 전압에 의해 구동되고, 다른 화소가 다른 극성을 갖는 제2구동 전압에 의해 구동되며, 매트릭스의 임의의 컬럼의 화소들 중 이웃하는 화소들의 이웃하는 화소 쌍 중 임의의 쌍은 한 이웃하는 화소가 포지티브 및 네가티브 극성 중 한 극성을 갖는 제1 및 제2구동 전압 중 한 신호에 의해 구동되고, 다른 이웃하는 화소가 상기 다른 극성을 갖는 상기 제1 및 제2구동 전압 중 상기 전압에 의해 구동되며, 화소는 프레임마다 반전되는 포지티브 및 네가티브 극성을 갖는 제1 및 제2구동 전압 중 한 전압에 의해 각각 구동된다.
본 발명의 다른 특징에 따르면, 제1 및 제2구동 전압은 디스플레이 수단의 수직 동기화 신호의 1/2 주파수 신호와 디스플레이 수단의 수평 동기화 신호의 1/4 주파수 신호 사이의 배타적 논리 합에 따라 이들 사이에서 반전되는 포지티브 및 네가티브 극성을 갖는다.
또, 목적을 달성하기 위한 본 발명의 다른 특징은 화소의 매트릭스로 구성하는 디스플레이를 포함하는 액정 디스플레이를 구동하는 제어 방법을 제공한다. 이 방법은 2개의 단계를 포함한다.
제1단계는 각각의 화소에서 형성되는 공통 기준 전위를 갖는다.
제2단계는 매트릭스의 로우 방향에서의 화소들 중 이웃하는 화소들의 임의의 쌍이 한 화소의 신호 전위의 극성을 기준 전위에 대해 다른 화소의 신호 전위 극성으로부터 반전시킴에 의해 구동되고, 매트릭스의 컬럼 방향에서의 화소들 중 이웃하는 2개의 화소의 이웃하는 결합 쌍의 임의의 쌍이 한 화소 쌍의 이웃하는 2개의 화소 각각의 신호 전위의 극성을 다른 화소 쌍의 이웃하는 2화소의 각각의 신호 전위 극성으로부터 반전시킴에 의해 구동되며, 화소 각각의 상기 신호 전위의 극성이 프레임마다 반전되도록 디스플레이 수단을 구동하는 구동 수단을 구동한다.
또, 목적을 달성하기 위해, 본 발명의 다른 특징은 화소의 매트릭스로 구성하는 디스플레이 수단을 포함하는 액정 디스플레이를 구동하는 제어 방법을 제공한다. 이 방법은 2단계를 포함한다.
제1단계는 각각의 화소에서 형성되는 공통 기준 전위를 갖고 있다.
제2단계는 화소들 각각에는 한 쌍의 구동 위상을 갖는데, 관련된 한 위상은 기준 전압에 대해 포지티브 극성을 갖는 비교적 작은 전압을 갖고 다른 위상은 상기 기준 전압에 대해 네가티브 극성을 갖는 비교적 큰 전압을 갖는 제1구동 전압과, 한 쌍의 구동 위상을 갖는데, 관련된 한 위상은 상기 네가티브 극성을 갖는 비교적 작은 전압을 갖고, 다른 위상은 포지티브 극성을 갖는 비교적 큰 전압을 갖는 제2구동 전압 중 선택된 것이 교대로 공급되어 중간 톤을 디스플레이하도록 디스플레이 수단을 구동하는 단계를 포함하고, 매트릭스의 임의의 2로우×2컬럼 영역에서의 4개의 화소 및 매트릭스의 임의의 컬럼에서 연속적인 로우의 임의의 4쌍에서의 4개의 화소는 제1구동 전압의 구동 위상의 쌍 및 제2구동 전압의 구동 위상의 쌍을 포함하는 디스플레이 수단을 구동한다.
상술한 본 발명의 다른 특징에 따르면, 액정 디스플레이는 전력 소모가 감소된다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하고자 한다.
제10도 내지 제1도를 참조하여 본 발명의 양호한 실시예에 대해 후술하겠다. 동일 부호 또는 항목은 설명을 간단히 하기 위해 명세서 및 첨부하는 도면을 통해 동일 문자로 설명되어 있다.
제10도는 본 발명의 실시예에 따른 액정 디스플레이의 블록도이다.
액정 디스플레이는 제1도의 종래 디스플레이와 유사하게 배치된다. 일반적으로, 액정 디스플레이는 LCD 패널(8), LCD 패널(8)을 구동시키기 위해 게이트 드라이버(10)과 소스 드라이버(11)을 결합시킨 것 및 드라이버(10 및 11)을 각각 제어하는 한 쌍의 제어 신호 D0 및 D1을 발생시키도록 입력 신호 Is를 처리하는 신호 프로세서(9)를 포함한다. LCD 패널(8)은 비정질 실리콘으로 제조되고 스위칭 소자로서 사용되는 전계 효과형의 TFT를 각각 갖고 있는 매트릭스 배열된 액정 화소 세트를 포함한다.
제11도는 LCD 패널(8)의 디스플레이 영역의 회로도이다.
제11도에 도시된 디스플레이 영역은 M 게이트 라인(1)을 수평으로 연장하는 제1 및 제2화소 및 N 소스 라인(2)를 수직으로 연장하는 제1 및 제2화소 뿐만 아니라 매트릭스로 배열된 4개의 M×N 화소; 상부 좌측 화소 P(1,1), 상부 우측 화소 P(1,2), 하부 좌측 화소 P(2,1) 및 하부 우측 화소 P(2,2)를 포함한다. 게이트 및 소스 라인(1 및 2)는 이들 사이의 각각의 교차점에서 서로 전기적으로 격리된다.
M 게이트 라인 및 N 소스 라인은 이들 사이에 M×N 교차점을 갖고 M×N 교차점에 1 대 1 대응하는 M×N 포함 영역을 한정하도록 서로 교차된다.
화소 매트릭스의 제i로우에서 제j컬럼에 배열된 임의의 화소 P(i,j)(i2인 경우는 도시하지 않음)는 도시하지 투명 절연 기판 부재 또는 층 사이에 형성된다. 제2도의 경우와 유사하게, 화소 P(i,j)는 소자적 의미면 화소 전극(3), 대향 전극(7), 액정 캐패시터(5), 축적 캐패시터(6) 및 제i게이트 라인(1)에 접속된 게이트 전극(4a)와 제j소스 라인(2)에 접속된 소스 전극(4b)를 갖고 있는 TFT(4)를 포함한다.
구조의 면에서, 액정 캐패시터(5)는 한쪽 기판층 상에 형성된 화소 전극(3), 다른 기판 상에 형성된 대향 전극(7) 및 이들 사이에 채워진 액정량을 포함한다. 대향 전극(7)은 모든 화소 P(i,j)와 공통으로 되어 있으므로, 화소 P(i,j)의 축적 캐패시터(6)의 한 전극(6a)에 접속된다.
제i로우에서의 각 화소 P(i,j)는 제i게이트 구동 신호 Gi(i2인 경우는 도시하지 않음)로 구동되고, 제컬럼의 각 화소 P(i,j)는 제j소스 구동 신호 Sj(j2인 경우는 도시하지 않음)로 구동된다.
제12도는 제11도의 구동 신호의 타임 챠트의 세트이다.
제i게이트 구동 신호 Gi는 제i스캔 펄스 VGi(i3인 경우는 도시하지 않음)으로서 표시한다. 스캔 펄스는 공지된 라인 시퀀싱 방식으로 공지되어 있고, 각각은 액티브 상태에서 +20V의 고전압 레벨 및 인액티브 상태에서 -5V의 저 전압 레벨을 갖고 있다.
스캔 펄스의 각 1H 지속 시간에서, 관련된 로우에서의 각 화소는 구동된다. 무한 연속 프레임 Fk(k3인 경우는 도시하지 않음)은 임의의 펄스 발생시의 제1스캔 펄스 VG1의 상승 에지 및 후속 펄스 발생시의 제1스캔 펄스 VG1의 상승 에지에 의해 그 사이에서 각각 정의된다.
제j소스 구동 신호 Sj는 제j이미지 신호 VSj(j2인 경우는 도시하지 않음)로서 나타낸다. 각각의 이미지 신호는 0V 내지 +10V의 범위, 예를 들면 5V±5V내에서 액정용으로 처리된 이미지 데이타를 표시하는 일시적인 전압 레벨을 갖는다. 이미지 데이타는 크로마틱 또는 논크로마틱 데이타 및 그레이 배경 성분을 포함할 수 있는 휘도 데이타를 포함한다.
약 5V의 공통 기준 전압 VCOM은 대향 전극(7)에 인가된다. 기준 전압 VCOM을 참조하여, 임의의 1H 지속 시간에서의 제j+1 이미지 신호 VSj+1의 레벨은 1H 지속 시간에서의 제j이미지 신호 VSj와 극성이 반전된다.
또, 제j이미지 신호 VSj는 제1 및 제2스캔 펄스 VG1 및 VG2의 각각의 1H 지속 시간의 합에 대응하는 2H 지속 시간의 간격으로 반전된 극성을 갖고 있다.
또, 임의의 근접한 프레임 쌍 사이에서, 한 프레임에서 제i 1H지속 시간에서의 제j이미지 신호 VSj의 레벨은 다른 프레임에서 제i 1H 지속 시간에서의 제i 이미지 신호 VSj와 극성이 반전된다.
다시 제10도를 참조하면, 입력 신호 Is는 클럭을 구성하는 원 이미지 신호 및 동기화 신호와 같은 필수 신호를 포함한다. 신호 프로세서(9)는 게이트 드라이버 제어 신호, 소스 드라이버 구동 신호 및 극성이 결정된 N 이미지 신호 VS1 내지 VSN를 포함하는 대응하는 신호 세트를 발생시키도록 처리한다. 이들 신호는 게이트 드라이버 제어 신호를 포함하는 제어 신호 D0로서 게이트 드라이버(10)에 출력하고, 소스 드라이버 제어 신호 및 N 이미지 신호를 포함하는 제어 신호 D1로서 소스 드라이버(11)에 선택적으로 출력한다. N 이미지 신호는 소스 드라이버(11)에서 위상 제어용으로 추가적으로 처리되거나 반전된 극성일 수 있다. 게이트 드라이버 제어 신호는 임의의 M 스캔 펄스를 포함할 수 있다.
게이트 드라이버(10)은 동기식으로 제어 신호 D0에 응답하여 M 스캔 펄스 VG1 내지 VGM를 연속적으로 출력한다. 소스 드라이버(11)은 병렬 동기식으로 제어 신호 D1에 응답하여 N 이미지 신호 VS1 내지 VSN을 출력한다.
다시 제11도 및 제12도를 참조하면, 제i게이트 라인(1)의 제i스캔 펄스 VGi가 제k프레임 Fk의 제i 1H 지속 시간에서 액티브될 때, 제i로우에서의 각 화소 P(i,j)의 TFT(4)는 턴온된다. 동기화에서, 프레임 Fk의 제i 1H지속 시간 동안 준비된 N 이미지 신호 VS1 내지 VSN은 N 소스 라인에 인가되어, 제2도의 회로와 동일 방식으로 화소 P(i,j)에 저장 또는 기록된다.
스캔 펄스 VGi가 인액티브일 때, 제i로우에서의 각 화소 P(i,j)의 TFT(4)는 턴오프되어, LVC를 유지하여 제2도의 회로의 경우와 유사한 결과를 갖는 액정에 전기 효과를 발휘한다.
제k+1 프레임 Fk+1에서 제i 1H 지속 시간시, 스캔 펄스 VGi가 다시 액티브될 때, 제i로우에서의 각 화소 P(i,j)는 사전 전위로부터 극성이 반전된 등가 전위 VLC로 기록된 현재의 N 이미지 신호 중 대응하는 이미지 신호 VSj를 갖는다.
유사하게, 각각 기록된 이미지 신호 VSj는 교호하는 현재 구동 방식으로 관련된 액정을 구동하는 프레임마다 선택적으로 반전된 극성을 가지므로, 장기 서비스 수명을 보장한다.
제13a도 및 제13b도는 각각 제1 및 제2프레임 F1 및 F2에서 LCD(8)의 디스플레이 영역의 극성도이다.
프레임 F1에 대해 제13a도에 도시된 바와 같이, 화소 매트릭스의 로우 방향으로 이웃하는 화소 P(i,j) 및 P(i,j+1)의 임의의 쌍은 서로 반전된 극성을 갖는다. 그러나, 화소 매트릭스의 컬럼 방향에서 제ji컬럼의 제2s-1 로우에서의 화소 P(2s-1,j)는 제j컬럼의 제2s로우에서의 화소 P(2s,j)와 동일 극성을 갖는다. 화소 P(2s-1,j) 및 P(2s,j)는 화소 쌍이라 한다. 본 실시예에서, 컬럼 방향으로 이웃하는 화소 쌍의 임의의 쌍은 서로 반전된 극성을 갖고 있다.
그 다음, 제2프레임 F2에서, 제13b도에 도시된 바와 같이 각 화소는 반전된 극성을 갖고 있다.
또 실시에에서, 이웃하는 소스 라인 쌍들 사이의 극성 반전은 이웃하는 화소 중 관련된 화소들 중 한 화소에서 다른 화소로의 전하 전달이 필요하지 않다. 따라서, 전하 전달은 수평 혼성의 발생없이 전체 LCD 패널에서 거의 균형이 맞춰진다.
또, 서로 극성이 반대인 한 쌍의 이미지 신호가 로우 방향으로 이웃하는 화소의 임의의 쌍에 인가되는 실시예에서, 각 화소는 이웃하는 화소의 프리커 성분으로 기하학적으로 오프셋되는 프리커를 갖고 있는데, 이 프리커는 일치하지 않는다.
또, 전하 전달이 이웃하는 화소들 사이에서 거의 제한되는 실시예에서, 공통 전극은 외부 회로에 방전되는 경향이 감소되므로, 전력 소모가 적은 공통 전압 발생기를 허용한다.
또, 실시예에서, 극성 반전은 신호 프로세서 및 소스 드라이버와 같은 전력 소모의 감소를 증가시키기 위해 2H 지속 시간의 간격으로 행해진다.
이것에 대해, 본 발명에 따른 액정 디스플레이에서 종래 신호 프로세서용으로 1.0W 파워 소모 및 신호 프로세서용으로 0.8W 전력 소모가 실험으로 도시된다.
따라서, 감소가 효과적으로 달성된다.
제14도는 제11도의 회로가 사용되는 본 발명의 다른 실시예에 따른 M×N 매트릭스의 FRC용 N 평행 구동 신호 VP1 내지 VPN중 제1 및 제2구동 신호의 타임 챠트 세트이다.
제14도에 도시된 바와 같이, 각 구동 신호는 기준 전압 VCOM에 대해 관련된 극성을 갖는 한 쌍의 교대로 선택가능한 다른 휘도들 중 한 휘도를 표시하는 임시 전압 레벨을 갖는다.
N 구동 신호에서, 각 제2s-1 구동 신호 VP2s-1(s1인 경우는 도시하지 않음)은 제6도의 제1구동 신호 VP1을 포함하고, 각 제2s 구동 신호 VP2s(S1인 경우는 도시하지 않음)은 제6도의 제2구동 신호 VP2를 포함한다.
각 구동 신호 VP2s-1(또는 VP2s)는 반전가능한 극성이므로, 신호 VP2s-1의 제1 및 제2위상 ① 및 ②(또는 VP2s의 제1 및 제2위상 ③ 및 ④)이 서로 대체되도록 극성 신호가 인가됨으로써 극성 반전가능하게 된다.
N 구동 신호는 제1 및 제2구동 신호 VP1 및 VP2가 혼합되고, 4개의 위상 ① 내지 ④가 추가로 혼합되어 프리커 성분이 효과적으로 제거되도록 인가된다.
제15a도 및 제15b도는 각각 제1 및 제2프레임 F1 및 F2용으로 제14도의 구동 신호에 의해 FRC의 디스플레이 영역상의 위상 분포도를 도시한 것이다.
제1프레임 F1에 대해 제15a도에 도시된 바와 같이, N 구동 신호가 제1에서 제N까지 번호가 부착될 때, 병렬로 정리된 N 구동 신호는 프레임 F1의 제1 1H 지속 시간에서 제1로우에서 각각의 기수번째 화소 P(1,2s-1)(s2인 경우는 도시하지 않음)이 제2s-1 구동 신호 VP2s-1의 제1위상 ①에 대응하는 VLC를 갖고, 제1로우에서 각각 우수번째 화소 P(1,2s)(s2인 경우는 도시하지 않음)는 제2s 구동 신호 VP2s의 제1위상 ③에 대응하는 VLC를 갖도록 M 게이트 라인에 공급된 연속되는 M 스캔 펄스에 동기하여 극성 신호에 의해 위상 제어되고 N 소스 라인을 통해 인가된다.
프레임 F1의 제2 1H 지속 시간에서, N 구동 신호는 제2로우에서의 각각의 기수번째의 화소 P(2,2s-1)(s2인 경우는 도시하지 않음)이 신호 VP2s의 제2위상 ④에 대응하는 VLC를 갖고 있고, 제2로우에서 각각의 우수번째 화소 P(2,2s)(s2인 경우는 도시하지 않음)는 신호 VP2s-1의 제2위상 ②에 대응하는 VLC를 갖도록 위상 반전되어 혼합된다.
프레임 F1의 제3 1H 지속 시간에서, N 구동 신호는 제3로우에서의 각각의 기수번째의 화소 P(2,2s-1)(s2인 경우는 도시하지 않음)이 신호 VP2s의 제1위상 ③에 대응하는 VLC를 갖고 있고, 제3로우에서의 각각의 우수번째 화소 P(2,2s)(s2인 경우는 도시하지 않음)는 신호 VP2s-1의 제1위상 ①에 대응하는 VLC를 갖도록 위상 반전되어 혼합된다.
프레임 F1의 제4 1H 지속 시간에서, N 구동 신호는 제4로우에서의 각각의 기수번째의 화소 P(2,2s-1)(s2인 경우는 도시하지 않음)이 신호 VP2s-1의 제2위상 ②에 대응하는 VLC를 갖고 있고, 제4로우에서의 각각의 우수번째 화소 P(2,2s)(s2인 경우는 도시하지 않음)는 신호 신호 VP2s의 제2위상 ④에 대응하는 VLC를 갖도록 위상 반전되어 혼합된다.
제15b도에 도시된 바와 같이, 제2프레임 F2의 제1 1H 지속 시간에서, 위상 제어된 N 구동 신호는 제1로우에서의 기수번째의 화소 P(1,2s-1)이 신호 신호 VP2s-1의 제2위상 ②에 대응하는 VLC를 갖고 있고, 제1로우에서의 우수번째 화소 P(1,2s)가 신호 VP2s의 제2위상 ④에 대응하는 VLC를 갖도록 인가된다.
프레임 F2의 제2 1H 지속 시간에서, 극성 반전된 N 구동 신호는 화소 P(2,2s-1)이 신호 VP2s-1의 제1위상 ①에 대응하는 VLC를 갖고 있고, 화소 P(2,2s)가 신호 VP2s의 제1위상 ③에 대응하는 VLC를 갖도록 공급된다.
제2프레임 F2의 제2, 제3 및 제4 1H 지속 시간에서, 위상 반전 또는 제어 및/또는 신호 혼합은 각각 제1프레임 F1의 제2, 제3 및 제4 1H 지속 시간과 동일 방식으로 행해진다.
제4t-3 로우에 대해, 제1로우와 동일한 제어는 임의의 프레임에서 행해지고, 여기에서 t는 임의의 양의 정수이다. 제4t-2, 제4t-1 및 제4t 로우에 대해, 제2, 제3 및 제4로우와 동일한 제어가 각각 행해진다.
임의의 프레임 Fk의 제2s-1 1H 지속 시간에서, 화소 매트릭스의 제2s-1 로우는 제1로우와 동일 위상 분포 패턴을 갖는다. 프레임 Fk의 제2s 1H 지속 시간에서, 화소 매트릭스의 제2s 로우는 제2로우와 동일 위상 분포 패턴을 갖는다.
제15a도 및 제15b도로부터 알 수 있는 바와 같이, 임의의 2로우×2컬럼 영역, 예를 들면, P(i,j), P(i,j+1), P(i+1,j) 및 P(i+1,j+1)내의 임의의 4쌍의 화소는 모든 4개의 위상 ① 내지 ④를 포함하고, 동일 로우 또는 동일 컬럼에서 이웃하는 화소 쌍은 코 페이즈이지 않기 때문에, 각각의 화소의 프리커 성분은 눈에 보이지 않는 레벨에서 서로 오프셋된다.
또, 동일 로우에서의 임의의 4쌍의 화소, 예를 들면 P(i,j), P(i+1,j), P(i+2j) 및 P(i+3j)는 모든 4개의 위상 ① 내지 ④을 포함하므로, 수직 스트라이프 세이드가 효과적으로 감소되어 향상된 화질을 제공한다.
제16도는 본 발명에 따른 제14도의 구동 신호의 위상 제어에 적용가능한 극성 신호 발생기의 개략도이고, 제17도는 극성 신호 발생기의 다수의 주 신호를 설명하는 타임 챠트 세트이다.
극성 신호 발생기는 명세서에서 FF1, FF2 및 FF3로 표시된 3개의 D형 플립플롭(12) 및 EOXR 회로(13)을 포함한다.
플립플롭(FF1)은 수직 동기화 펄스 VS로서 사용되는 프레임 클럭의 주파수를 이등분하여 1/2주파수 펄스를 출력한다. 플립플롭(FF2)은 수평 동기화 펄스 HS로서 사용된 라인 클럭의 주파수를 이등분하여 다른 1/2주파수 펄스를 출력하고, 플립플롭(FF3)은 이 1/2주파수 펄스를 이등분하여, 1/4주파수 펄스를 출력한다. EXOR 회로(13)은 FF1으로부터의 1/2주파수 펄스 및 FF3으로부터의 1/4주파수 펄스를 결정하여, 반전된 극성, 예를 들면 2H 지속 시간의 간격으로 교대로 선택된 전압 레벨을 표시하는 한 쌍의 극성을 갖는 극성 신호 POL1과 같이 대응하는 펄스 신호 및 프레임의 간격으로 반전된 신호 위상을 출력한다.
결과적으로, 본 발명에 따라 비정질 실리콘으로 제조된 TFT(4)는 임의의 다른 반도체 물질, 예를 들면 다결정 실리콘을 사용하여 형성될 수 있다.
또, 극성 반전의 2H 주기는 신호 프로세서(8) 및 소스 드라이버(11)에서 전력 소모를 효과적으로 감소시킬 수 있다. 감소 비율은 신호 프로세서 실험의 20%(=0.2W/1.0W)정도로 크다.
또, FRC 구동에서, 4개의 전압 패턴은 균일하게 분포되므로, 수직 스트라이프 세이드의 효과적인 감소와 함께 화질이 향상된 균일한 그레이 배경에 기여한다.
발명의 상세한 설명의 항에서 없는 구체적인 실시 상태 또는 실시예는 어디까지나 본 발명의 기술 내용을 명백하게 하는 것으로, 그와 같은 구체예에서만 한정하여 협의로 해석되어야 하는 것은 아니고, 본 발명의 정신과 다음에 기재하는 특허 청구 사항의 범위 내에서 여러 가지로 변경하여 실시할 수 있는 것이다.

Claims (14)

  1. 내부에서 형성되는 공통 기준 전위를 각각 갖고 있는 화소의 매트릭스로 구성되는 디스플레이 수단; 및 상기 매트릭스의 로우 방향에서의 화소들중 이웃하는 화소들의 임의의 쌍이 한 화소의 신호 전위의 극성을 기준 전위에 대해 다른 화소의 신호 전위 극성으로부터 반전시킴에 의해 구동되고, 상기 매트릭스의 컬럼 방향에서의 화소들 중 이웃하는 2개의 화소의 이웃하는 결합 쌍의 임의의 쌍이 한 화소 쌍의 이웃하는 2개의 화소 각각의 신호 전위의 극성을 다른 화소 쌍의 이웃하는 2화소의 각각의 신호 전위 극성으로부터 반전시킴에 의해 구동되며, 상기 화소 각각의 상기 신호 전위의 극성이 프레임마다 반전되도록 디스플레이 수단을 구동하는 구동수단을 포함하는 것을 특징으로 하는 액정 디스플레이.
  2. 제1항에 있어서, 상기 신호 전위의 상기 극성은 상기 디스플레이 수단의 수직 동기화 신호의 1/2주파수 신호와 상기 디스플레이 수단의 수평 동기화 신호의 1/4 주파수 신호간의 배타적 논리합에 따라 반전되는 것을 특징으로 하는 액정 디스플레이.
  3. 제1항에 있어서, 상기 디스플레이 수단은 제1투명 절연 기판 부재; 상기 제1기판 부재와 대향하는 제2투명 절연 기판 부재; 상기 제1투명 기판 부재 상에 서로 평행하게 배치된 M 게이트 라인(여기에서, M은 선정된 양의 정수); 상기 제1기판 부재 상에 서로 평행하게 배치된 N 소스 라인(여기에서, N은 선정된 양의 정수); 전기적으로 분리된 방식으로 서로 교차하고, 그 사이에 M×N 교차점을 갖고 그들 사이에 1 대 1 대응 방식으로 상기 M×N 교차점과 관련된 M×N 포함 영역을 한정하도록 서로 협조하는 M 게이트 라인 및 N 소스 라인; 및 M 로우 및 N 컬럼을 갖고 있는 화소의 매트릭스를 포함하고, 상기 각 화소는 상기 M×N 교차점들 중 한 교차점 근처에 형성된 박막 트랜지스터; 상기 M×N 교차점들 중 상기 한 교차점에 대응하는 M×N 포함 영역들 중 한 영역에 형성되는 화소 전극으로서; 여기에서 형성된 상기 신호 전위를 갖도록 충전가능한 화소 전극; 상기 제2기판 부재 상에 형성되는 전극으로서, 여기에서 형성된 기준 전위를 갖도록 충전되는 대향 전극; 및 상기 제1 및 제2기판 부재 상에 채워지고, 상기 신호 전위에 응답하는 액정을 포함하는 것을 특징으로 하는 액정 디스플레이.
  4. 제3항에 있어서, 상기 박막 트랜지스터는 비정질 실리콘 및 결정질 실리콘 중 하나로 제조되는 것을 특징으로 하는 액정 디스플레이.
  5. 내부에서 형성되는 공통 기준 전위를 각각 갖고 있는 화소의 매트릭스로 구성되는 디스플레이 수단; 및 상기 화소들 각각에는 한 위상은 상기 기준 전압에 대해 포지티브 극성을 갖는 비교적 작은 전압을 갖고 다른 위상은 상기 기준 전압에 대해 네가티브 극성을 갖는 비교적 큰 전압을 갖는 한 쌍의 구동 위상을 가지는 제1구동 전압과, 한 위상은 상기 네가티브 극성을 갖는 비교적 작은 전압을 R자고, 다른 위상은 상기 포지티브 극성을 갖는 비교적 큰 전압을 갖는 한 쌍의 구동 위상을 가지는 제2구동 전압 중 선택된 것이 교대로 공급되어 중간 톤을 디스플레이하도록 디스플레이 수단을 구동하는 구동 수단을 구비하고, 매트릭스의 임의의 2로우×2컬럼 영역에서의 4개의 화소 및 매트릭스의 임의의 컬럼에서의 연속적인 로우의 임의의 4쌍에서의 4개의 화소는 상기 제1구동 전압의 구동 위상의 쌍 및 상기 제2구동 전압의 구동 위상의 상기 쌍을 포함하는 것을 특징으로 하는 액정 디스플레이.
  6. 제5항에 있어서, 상기 매트릭스의 임의의 로우 또는 임의의 컬럼의 상기 화소들 중 이웃하는 화소들의 임의의 쌍은 상기 제1구동 전압의 상기 구동 위상 및 상기 제2구동 전압의 상기 구동 위상의 전체 중 다른 2개를 포함하는 것을 특징으로 하는 액정 디스플레이.
  7. 제5항에 있어서, 상기 매트릭스의 임의의 로우의 상기 화소들 중 이웃하는 임의의 화소 쌍들 중 한 화소는 상기 포지티브 및 네가티브 극성 중 한 극성을 갖는 상기 제1구동 전압에 의해 구동되고, 다른 화소는 다른 극성을 갖는 상기 제2구동 전압에 의해 구동되고, 상기 매트릭스의 임의의 컬럼의 화소들 중 이웃하는 화소들의 이웃하는 화소쌍 중 임의의 쌍은 한 이웃하는 화소가 상기 포지티브 및 네가티브 극성 중 한 극성을 갖는 상기 제1 및 제2구동 신호 중 한 신호에 의해 구동되고, 다른 이웃하는 화소가 상기 다른 극성을 갖는 상기 제1 및 제2구동 전압 중 상기 전압에 의해 구동되며, 상기 화소들은 각각이 프레임마다 반전되는 상기 포지티브 및 네가티브 극성의 상기 제1 및 제2구동 전압 중 하나에 의해 구동되는 것을 특징으로 하는 액정 디스플레이.
  8. 제5항에 있어서, 상기 제1 및 제2구동 전압은 상기 디스플레이 수단의 수직 동기화 신호의 1/2주파수 신호와 상기 디스플레이 수단의 수평 동기화 신호의 1/4주파수 신호간의 배타적 논리합에 따라 이들 사이에서 반전되는 상기 포지티브 및 네가티브 극성을 갖고 있는 것을 특징으로 하는 액정 디스플레이.
  9. 화소의 매트릭스로 구성되는 디스플레이 수단을 포함하는 액정 디스플레이를 구동하는 제어 방법에 있어서, 상기 각각의 화소에서 형성되는 공통 기준 전위를 갖는 단계; 상기 매트릭스의 로우 방향에서의 화소들중 이웃하는 화소들의 임의의 쌍이 한 화소의 신호 전위의 극성을 기준 전위에 대해 다른 화소의 신호 전위 극성으로부터 반전시킴에 의해 구동되고, 상기 매트릭스의 컬럼 방향에서의 화소들중 이웃하는 2개의 화소의 이웃하는 결합 쌍의 임의의 쌍이 한 화소 쌍의 이웃하는 2개의 화소 각각의 신호 전위의 극성을 다른 화소 쌍의 이웃하는 2화소의 각각의 신호 전위 극성으로부터 반전시킴에 의해 구동되며, 상기 화소 각각의 상기 신호 전위의 극성이 프레임마다 반전되도록 디스플레이 수단을 구동하는 구동 단계를 포함하는 것을 특징으로 하는 액정 디스플레이 구동의 제어 방법.
  10. 제9항에 있어서, 상기 디스플레이 수단의 수직 동기화 신호의 1/2주파수 신호와 상기 디스플레이 수단의 수평 동기화 신호의 1/4주파수 신호간의 배타적 논리합에 따라 상기 신호 전위의 상기 극성을 반전하는 단계를 더 포함하는 것을 특징으로 하는 액정 디스플레이 구동의 제어 방법.
  11. 화소의 매트릭스로 구성되는 디스플레이 수단을 포함하는 액정 디스플레이를 구동하는 제어 방법에 있어서, 상기 화소의 각각에서 형성되는 공통 기준 전위를 갖는 단계; 및 상기 화소들 각각에는 한 위상은 상기 기준 전압에 대해 포지티브 극성을 갖는 비교적 작은 전압을 갖고 다른 위상은 상기 기준 전압에 대해 네가티브 극성을 갖는 비교적 큰 전압을 갖는 한 쌍의 구동 위상을 가지는 제1구동 전압과, 한 위상은 상기 네가티브 극성을 갖는 비교적 작은 전압을 갖고, 다른 위상은 상기 포지티브 극성을 갖는 비교적 큰 전압을 갖는 한 쌍의 구동 위상을 가지는 제2구동 전압중 선택된 것이 교대로 공급되어 중간 톤을 디스플레이하도록 디스플레이 수단을 구동하는 단계를 포함하고, 매트릭스의 임의의 2로우×2컬럼 영역에서의 4개의 화소 및 매트릭스의 임의의 컬럼에서 연속적인 로우의 임의의 4쌍에서의 4개의 화소는 상기 제1구동 전압의 구동 위상의 쌍 및 상기 제2구동 전압의 구동 위상의 상기 쌍을 포함하는 것을 특징으로 하는 액정 디스플레이 구동의 제어 방법.
  12. 제11항에 있어서, 상기 매트릭스의 임의의 로우 또는 임의의 컬럼의 상기 화소들중 이웃하는 화소들의 임의의 쌍은 상기 제1구동 전압의 상기 구동 위상 및 상기 제2구동 전압의 상기 구동 위상의 전체중 다른 2개를 포함하는 것을 특징으로 하는 액정 디스플레이 구동의 제어 방법.
  13. 제11항에 있어서, 상기 매트릭스의 임의의 로우의 상기 화소들 중 이웃하는 임의의 화소 쌍들 중 한 화소는 상기 포지티브 및 네가티브 극성 중 한 극성을 갖는 상기 제1구동 전압에 의해 구동되고, 다른 화소는 다른 극성을 갖는 상기 제2구동 전압에 의해 구동되고, 상기 매트릭스의 임의의 컬럼의 화소들 중 이웃하는 화소들의 이웃하는 화소쌍 중 임의의 쌍은 한 이웃하는 화소가 상기 포지티브 및 네가티브 극성 중 한 극성을 갖는 상기 제1 및 제2구동 신호중 한 신호에 의해 구동되고, 다른 이웃하는 화소가 상기 다른 극성을 갖는 상기 제1 및 제2구동 전압 중 상기 전압에 의해 구동되며, 상기 화소들은 각각이 프레임마다 반전되는 상기 포지티브 및 네가티브로 극성의 상기 제1 및 제2구동 전압 중 하나에 의해 구동되는 것을 특징으로 하는 액정 디스플레이 구동의 제어 방법.
  14. 제11항에 있어서, 상기 제1 및 제2구동 신호는 상기 디스플레이 수단의 수직 동기화 신호의 1/2주파수 신호 및 상기 디스플레이 수단의 수평 동기화 신호의 1/4신호간의 배타적 논리합에 따라 이들 사이에서 반전되는 상기 포지티브 및 네가티브 극성을 갖고 있는 것을 특징으로 하는 액정 디스플레이 구동의 제어 방법.
KR1019950022798A 1994-07-28 1995-07-28 전력 손실의 감소와 프레임 제어시의 수직 스트라이프 세이드의 감소를 도모한 액정 디스플레이 및 그의 제어 방법 KR0147917B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP94-194593 1994-07-28
JP6194593A JP2743841B2 (ja) 1994-07-28 1994-07-28 液晶表示装置

Publications (1)

Publication Number Publication Date
KR0147917B1 true KR0147917B1 (ko) 1998-09-15

Family

ID=16327128

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950022798A KR0147917B1 (ko) 1994-07-28 1995-07-28 전력 손실의 감소와 프레임 제어시의 수직 스트라이프 세이드의 감소를 도모한 액정 디스플레이 및 그의 제어 방법

Country Status (4)

Country Link
US (1) US5790092A (ko)
JP (1) JP2743841B2 (ko)
KR (1) KR0147917B1 (ko)
TW (1) TW282535B (ko)

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3058804B2 (ja) * 1994-11-16 2000-07-04 キヤノン株式会社 液晶装置
US5966107A (en) * 1996-09-03 1999-10-12 Pioneer Electronic Corporation Method for driving a plasma display panel
KR100228282B1 (ko) * 1996-09-17 1999-11-01 윤종용 액정 표시 장치
JP3447185B2 (ja) * 1996-10-15 2003-09-16 富士通株式会社 フラット表示パネルを利用した表示装置
US7304632B2 (en) * 1997-05-13 2007-12-04 Oki Electric Industry Co., Ltd. Liquid-crystal display driving circuit and method
JP3406492B2 (ja) * 1997-05-26 2003-05-12 シャープ株式会社 液晶パネル
JP3704716B2 (ja) * 1997-07-14 2005-10-12 セイコーエプソン株式会社 液晶装置及びその駆動方法、並びにそれを用いた投写型表示装置及び電子機器
JP3856919B2 (ja) * 1997-08-29 2006-12-13 株式会社東芝 液晶表示装置
JPH11161243A (ja) * 1997-09-26 1999-06-18 Sharp Corp 液晶表示装置
KR100338007B1 (ko) * 1997-09-30 2002-10-11 삼성전자 주식회사 액정 표시 장치 및 그의 구동 방법
US6400350B1 (en) * 1997-11-13 2002-06-04 Mitsubishi Denki Kabushiki Kaisha Method for driving liquid crystal display apparatus
TWI257601B (en) * 1997-11-17 2006-07-01 Semiconductor Energy Lab Picture display device and method of driving the same
JP3150098B2 (ja) * 1998-01-05 2001-03-26 日本電気アイシーマイコンシステム株式会社 液晶駆動装置
TW428158B (en) * 1998-02-24 2001-04-01 Nippon Electric Co Method and device for driving liquid crystal display element
US6496172B1 (en) * 1998-03-27 2002-12-17 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, active matrix type liquid crystal display device, and method of driving the same
JPH11305743A (ja) 1998-04-23 1999-11-05 Semiconductor Energy Lab Co Ltd 液晶表示装置
US6121948A (en) * 1998-05-08 2000-09-19 Aurora Systems, Inc. System and method for reducing inter-pixel distortion by dynamic redefinition of display segment boundaries
KR100310690B1 (ko) * 1998-07-01 2001-12-17 김순택 액정표시장치의구동방법및그구동회로
KR100302132B1 (ko) * 1998-10-21 2001-12-01 구본준, 론 위라하디락사 싸이클 인버젼 방식 액정 패널 구동 방법 및 그 장치
KR100327423B1 (ko) * 1999-01-19 2002-03-13 박종섭 Ｔｆｔ－ｌｃｄ의 구동장치
TW521241B (en) * 1999-03-16 2003-02-21 Sony Corp Liquid crystal display apparatus, its driving method, and liquid crystal display system
US6967633B1 (en) * 1999-10-08 2005-11-22 Semiconductor Energy Laboratory Co., Ltd. Display device
US6750835B2 (en) * 1999-12-27 2004-06-15 Semiconductor Energy Laboratory Co., Ltd. Image display device and driving method thereof
JP3428550B2 (ja) * 2000-02-04 2003-07-22 日本電気株式会社 液晶表示装置
US7098884B2 (en) * 2000-02-08 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and method of driving semiconductor display device
EP1143406A3 (en) * 2000-03-28 2003-01-22 Varintelligent (Bvi) Limited A driving scheme for liquid crystal displays
JP4894081B2 (ja) 2000-06-14 2012-03-07 ソニー株式会社 表示装置およびその駆動方法
TW536827B (en) * 2000-07-14 2003-06-11 Semiconductor Energy Lab Semiconductor display apparatus and driving method of semiconductor display apparatus
JP2002055661A (ja) 2000-08-11 2002-02-20 Nec Corp 液晶ディスプレイの駆動方法、その回路及び画像表示装置
KR100751172B1 (ko) * 2000-12-29 2007-08-22 엘지.필립스 엘시디 주식회사 2-도트 인버젼 방식 액정 패널 구동 방법 및 그 장치
KR20020065991A (ko) * 2001-02-08 2002-08-14 삼성전자 주식회사 액정 표시 장치
TWI264604B (en) * 2001-02-19 2006-10-21 Seiko Epson Corp Active-matrix liquid crystal display and electronic device therefor
TW565821B (en) * 2001-05-04 2003-12-11 Hannstar Display Corp Active matrix display and its driving method
KR100806907B1 (ko) * 2001-09-26 2008-02-22 삼성전자주식회사 액정 표시 장치 및 이의 구동 방법
TW552573B (en) * 2001-08-21 2003-09-11 Samsung Electronics Co Ltd Liquid crystal display and driving method thereof
KR100777705B1 (ko) 2001-09-07 2007-11-21 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
KR100464206B1 (ko) * 2001-11-15 2005-01-03 엘지.필립스 엘시디 주식회사 2-도트인버젼방식 액정표시소자
KR100469349B1 (ko) * 2001-12-29 2005-02-02 엘지.필립스 엘시디 주식회사 액정표시장치 및 이를 이용한 구동방법
KR100859467B1 (ko) * 2002-04-08 2008-09-23 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
TW574681B (en) * 2002-08-16 2004-02-01 Hannstar Display Corp Driving method with dynamic polarity inversion
KR100671515B1 (ko) * 2003-03-31 2007-01-19 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 도트반전구동방법
JP4390483B2 (ja) 2003-06-19 2009-12-24 シャープ株式会社 液晶中間調表示方法及びその方法を用いた液晶表示装置
JP2005156661A (ja) 2003-11-21 2005-06-16 Sharp Corp 液晶表示装置ならびにその駆動回路および駆動方法
KR100997978B1 (ko) * 2004-02-25 2010-12-02 삼성전자주식회사 액정 표시 장치
TWI251189B (en) * 2004-03-18 2006-03-11 Novatek Microelectronics Corp Driving method of liquid crystal display panel
JP4599897B2 (ja) * 2004-06-10 2010-12-15 ソニー株式会社 表示用光学デバイスの駆動装置及び方法
CN1993724B (zh) * 2004-07-29 2010-10-27 皇家飞利浦电子股份有限公司 利用极性反转图案来驱动显示器
TWI287774B (en) * 2005-05-24 2007-10-01 Novatek Microelectronics Corp Driving method for displaying device and apparatus thereof
KR100618050B1 (ko) * 2005-08-01 2006-08-29 삼성전자주식회사 액정 디스플레이 장치의 드라이버 및 그 구동 방법
JP2007094008A (ja) * 2005-09-29 2007-04-12 Hitachi Displays Ltd 表示装置
KR101244656B1 (ko) * 2006-06-19 2013-03-18 엘지디스플레이 주식회사 액정표시장치
JP4812837B2 (ja) 2006-07-14 2011-11-09 シャープ株式会社 アクティブマトリクス基板およびそれを備えた表示装置
US8228273B2 (en) * 2006-08-02 2012-07-24 Sharp Kabushiki Kaisha Active matrix substrate and display device having the same
KR101319357B1 (ko) * 2006-11-30 2013-10-16 엘지디스플레이 주식회사 액정 표시장치 및 그의 구동방법
JP5391519B2 (ja) 2007-02-06 2014-01-15 三菱電機株式会社 画像表示装置
KR101359923B1 (ko) 2007-02-28 2014-02-11 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
CN101617270B (zh) 2007-05-08 2011-03-16 夏普株式会社 有源矩阵基板、液晶面板、液晶显示单元、液晶显示装置、电视接收机
TWI417831B (zh) * 2009-12-31 2013-12-01 Au Optronics Corp 顯示器及其驅動方法
CN102236225B (zh) * 2010-04-28 2014-07-09 瀚宇彩晶股份有限公司 液晶显示器及其像素驱动方法
US8293663B2 (en) * 2010-07-29 2012-10-23 Truesense Imaging, Inc. CCD sensors with multiple contact patterns
US8193103B2 (en) * 2010-07-29 2012-06-05 Truesense Imaging, Inc. CCD sensors with multiple contact patterns
US8395715B2 (en) * 2010-12-21 2013-03-12 Apple Inc. Displays with minimized crosstalk
TWI578302B (zh) * 2015-10-26 2017-04-11 友達光電股份有限公司 顯示裝置及其畫素驅動方法
JP6554403B2 (ja) * 2015-11-24 2019-07-31 株式会社ジャパンディスプレイ 液晶表示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1987002537A1 (en) * 1985-10-16 1987-04-23 Sanyo Electric Co., Ltd. Liquid crystal display device
JPH02285391A (ja) * 1989-04-26 1990-11-22 Hosiden Corp アクティブマトリックス液晶セルの多階調表示方法
JPH04293089A (ja) * 1991-03-20 1992-10-16 Nec Corp アクティブマトリクス型液晶表示装置の駆動方法
JPH04309926A (ja) * 1991-04-09 1992-11-02 Toshiba Corp 液晶表示装置

Also Published As

Publication number Publication date
TW282535B (ko) 1996-08-01
JPH0843795A (ja) 1996-02-16
US5790092A (en) 1998-08-04
JP2743841B2 (ja) 1998-04-22

Similar Documents

Publication Publication Date Title
KR0147917B1 (ko) 전력 손실의 감소와 프레임 제어시의 수직 스트라이프 세이드의 감소를 도모한 액정 디스플레이 및 그의 제어 방법
US7403185B2 (en) Liquid crystal display device and method of driving the same
JP2683914B2 (ja) 表示装置
JP2705711B2 (ja) 液晶表示装置で漏話を除去する方法及び液晶表示装置
US6075505A (en) Active matrix liquid crystal display
US7193601B2 (en) Active matrix liquid crystal display
JP5389958B2 (ja) 走査信号駆動装置および走査信号駆動方法
US5041823A (en) Flicker-free liquid crystal display driver system
KR100272723B1 (ko) 평면표시장치
US4804951A (en) Display apparatus and driving method therefor
KR100561946B1 (ko) 액정표시장치 및 그 구동방법
US20030227428A1 (en) Display device and method for driving the same
EP0241562A1 (en) Liquid crystal display device
US6320562B1 (en) Liquid crystal display device
KR100627762B1 (ko) 평면 표시 패널의 구동 방법 및 평면 표시 장치
KR101585687B1 (ko) 액정표시장치
JPH06265846A (ja) アクティブマトリクス型液晶表示装置及びその駆動方法
JP3305931B2 (ja) 液晶表示装置
JPH04269792A (ja) マトリクス表示装置の駆動方法及びこの方法で動作し得るマトリクス表示装置
JP2001051252A (ja) 液晶表示装置の駆動方法
JPH07181927A (ja) 画像表示装置
JPH07318901A (ja) アクティブマトリクス型液晶表示装置及びその駆動方法
KR20040037177A (ko) 매트릭스 구동 방법, 매트릭스 구동 회로 및 액정디스플레이 장치
US7474291B2 (en) Relative brightness adjustment for LCD driver ICs
JPH11109313A (ja) アクティブマトリクス形液晶表示装置、その駆動方法、駆動回路および液晶表示システム

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19950728

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19950728

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19980512

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19980520

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19980520

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20010324

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20020515

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20030509

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20040507

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20050511

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20060511

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20070511

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20080508

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20090508

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20100512

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20110421

Start annual number: 14

End annual number: 14

PR1001 Payment of annual fee

Payment date: 20120507

Start annual number: 15

End annual number: 15

FPAY Annual fee payment

Payment date: 20130503

Year of fee payment: 16

PR1001 Payment of annual fee

Payment date: 20130503

Start annual number: 16

End annual number: 16

FPAY Annual fee payment

Payment date: 20140502

Year of fee payment: 17

PR1001 Payment of annual fee

Payment date: 20140502

Start annual number: 17

End annual number: 17

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 18

PR1001 Payment of annual fee

Payment date: 20150430

Start annual number: 18

End annual number: 18

EXPY Expiration of term
PC1801 Expiration of term