KR101585687B1

KR101585687B1 - 액정표시장치

Info

Publication number: KR101585687B1
Application number: KR1020090085582A
Authority: KR
Inventors: 이동학; 송홍성; 민웅기; 정태영
Original assignee: 엘지디스플레이 주식회사
Priority date: 2009-06-01
Filing date: 2009-09-10
Publication date: 2016-01-18
Anticipated expiration: 2029-09-10
Also published as: KR20100129666A

Abstract

본 발명은 액정표시장치에 관한 것으로, 다수의 데이터라인들과 다수의 게이트라인들이 교차되고 그 라인들의 교차 구조에 의해 화소전극과 공통전극에 인가되는 전압들에 따라 구동되는 매트릭스 형태의 액정셀들을 포함하는 화소 어레이; 상기 데이터라인들에 일정한 시간 주기로 극성이 반전되는 데이터전압을 공급하는 데이터 구동회로; 상기 게이트라인들에 상기 게이트펄스를 공급하는 게이트 구동회로; 및 교류 공통전압을 상기 공통전극에 공급하고, 상기 데이터전압의 극성과는 반대 극성이 되도록 상기 교류 공통전압의 극성을 상기 일정한 시간 주기로 반전시키는 모듈 전원회로를 구비한다.

Description

액정표시장치{LIQUID CRYSTAL DISPLAY}

본 발명은 액정표시장치에 관한 것이다.

액티브 매트릭스(Active Matrix) 구동방식의 액정표시장치는 스위칭 소자로서 박막트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)를 이용하여 동영상을 표시하고 있다. 이 액정표시장치는 음극선관(Cathode Ray Tube, CRT)에 비하여 소형화가 가능하여 휴대용 정보기기, 사무기기, 컴퓨터 등에서 표시기에 응용됨은 물론, 텔레비젼에도 응용되어 음극선관을 빠르게 대체하고 있다.

액정표시장치는 액정표시패널, 액정표시패널에 빛을 조사하는 백라이트 유닛, 액정표시패널의 데이터라인들에 데이터전압을 공급하기 위한 소스 드라이브 집적회로(Integrated Circuit, IC), 액정표시패널의 게이트라인들(또는 스캔라인들)에 게이트펄스(또는 스캔펄스)를 공급하기 위한 게이트 드라이브 IC, 및 상기 IC들을 제어하는 제어회로, 백라이트 유닛의 광원을 구동하기 위한 광원 구동회로, 및 액정표시패널의 구동전압들과 상기 구동회로 및 제어회로의 구동에 필요한 전압을 발생하는 파워부 등을 구비한다.

파워부에서는 12V 정도의 입력전압을 받아 3.3V의 전원 전압과, 15V 이상의 고전위 전원전압(V_dd)을 발생한다. 소스 드라이브 IC들은 최대 계조의 디지털 비디오 데이터를 고전위 전원전압(V_dd)으로 변환하여 데이터라인들에 출력한다. 그런데, 소스 드라이브 IC는 고전위 전원전압(V_dd)의 높은 전압 레벨로 출력을 발생하므로 발열이 심하다.

액정표시패널을 라인 인버젼(Line inversion)으로 구동하면, 데이터전압의 반대 극성으로 공통전압을 교류로 인가하여 소스 드라이브 IC로부터 출력되는 데이터전압을 낮출 수 있다. 라인 인버젼은 하나의 게이트 펄스에 의해 동시에 선택되는 1 표시라인 내의 모든 액정셀들에 인가되는 데이터전압의 극성이 동일하고 이웃하는 표시라인들 간의 극성이 상반된다. 액정표시패널을 라인 인버젼으로 구동하면 기수 표시라인과 우수 표시라인 간의 상반된 극성 편중으로 인하여 라인 간 휘도차가 커져 라인 플리커가 보인다. 따라서, 대부분의 액정표시장치는 라인 인버젼으로 구동하지 않고 도트 인버젼으로 구동된다.

액정표시패널을 도트 인버젼(Dot inversion)으로 구동하면, 수직 및 수평 방향으로 이웃하는 액정셀들에 서로 상반된 극성의 데이터전압을 인가하여 이웃하는 표시라인들 간의 플리커가 보이지 않는다. 그런데, 액정표시패널을 도트 인버젼(Dot inversion)으로 구동하면, 이웃하는 액정셀들에 동시에 공급되는 데이터전압들의 극성이 상반되므로 공통전압을 교류로 인가할 수 없다. 그 결과, 도트 인 버젼 방식에서는 전술한 바와 같이 소스 드라이브 IC의 출력 데이터 전압이 높아 소스 드라이브 IC의 발열이 심하고 소비전력이 높은 문제가 있다.

본 발명의 목적은 상기 종래 기술의 문제점들을 해결하고자 안출된 발명으로써 고전위 전원전압(V_dd)을 낮출 수 있는 액정표시장치를 제공하는데 있다.

상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 액정표시장치는 다수의 데이터라인들과 다수의 게이트라인들이 교차되고 그 라인들의 교차 구조에 의해 화소전극과 공통전극에 인가되는 전압들에 따라 구동되는 매트릭스 형태의 액정셀들을 포함하는 화소 어레이; 상기 데이터라인들에 일정한 시간 주기로 극성이 반전되는 데이터전압을 공급하는 데이터 구동회로; 상기 게이트라인들에 상기 게이트펄스를 공급하는 게이트 구동회로; 및 교류 공통전압을 상기 공통전극에 공급하고, 상기 데이터전압의 극성과는 반대 극성이 되도록 상기 교류 공통전압의 극성을 상기 일정한 시간 주기로 반전시키는 모듈 전원회로를 구비한다.

상기 화소 어레이의 기수 표시라인은 N(N은 양의 정수) 번째 게이트라인에 접속된 제1 TFT 그룹, 상기 제1 TFT 그룹에 접속된 제1 액정셀 그룹, N-1 번째 게이트라인에 접속된 제2 TFT 그룹, 상기 제2 TFT 그룹에 접속된 제2 액정셀 그룹을 포함한다.

상기 화소 어레이의 우수 표시라인은 N+1 번째 게이트라인에 접속된 제3 TFT 그룹, 상기 제3 TFT 그룹에 접속된 제3 액정셀 그룹, 상기 N 번째 게이트라인에 접속된 제4 TFT 그룹, 상기 제4 TFT 그룹에 접속된 제4 액정셀 그룹을 포함한다.

본 발명은 화소 어레이의 표시 라인 방향을 따라 게이트라인에 TFT를 지그 재그 형태로 접속시키고 데이터전압의 극성과 반대 극성의 공통전압이 공통전극에 공급되도록 일정 시간 주기로 스윙하는 교류 공통전압을 발생한다. 그 결과, 본 발명은 고전위 전원전압(V_dd)을 낮출 수 있을 뿐 아니라, 도트 인버젼을 구현하여 플리커를 최소화할 수 있다.

이하, 도 1 내지 도 4를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.

도 1을 참조하면, 본 발명의 실시예에 따른 액정표시장치는 액정표시패널(10), 액정표시패널(10)의 아래에 배치된 백라이트 유닛(16), 액정표시패널(10)의 데이터라인들(D1~Dm)에 접속된 데이터 구동회로(12), 액정표시패널(10)의 게이트라인들(G1~Gn)에 접속된 게이트 구동회로(13), 데이터 구동회로(12)와 게이트 구동회로(13)를 제어하기 위한 타이밍 콘트롤러(11), 및 액정표시패널(10)의 구동 전 압을 발생하는 모듈 전원부(15)를 구비한다.

액정표시패널(10)은 액정층을 사이에 두고 대향하는 상부 유리기판과 하부 유리기판을 포함한다. 액정표시패널(10)은 비디오 데이터를 표시하는 화소 어레이를 포함한다. 화소 어레이는 데이터라인들(D1~Dm)과 게이트라인들(G1~Gn)의 교차부마다 형성되는 TFT들과, TFT에 접속된 화소전극(1)을 포함한다. 화소 어레이의 액정셀들(Clc) 각각은 TFT를 통해 데이터전압을 충전하는 화소전극(1)과 교류 공통전압(Vcom)이 인가되는 공통전극(2)의 전압차에 의해 구동되어 백라이트 유닛(16)으로부터 입사되는 빛의 투과양을 조정하여 비디오 데이터의 화상을 표시한다.

액정표시패널(10)의 상부 유리기판 상에는 블랙매트릭스, 컬러필터 및 공통전극이 형성된다. 공통전극(2)은 TN 모드와 VA 모드와 같은 수직전계 구동방식에서 상부 유리기판 상에 형성되며, IPS 모드와 FFS 모드와 같은 수평전계 구동방식에서 화소전극(1)과 함께 하부 유리기판 상에 형성된다.

액정표시패널(10)의 상부 유리기판과 하부 유리기판 각각에는 편광판이 부착되고 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다.

본 발명에서 적용 가능한 액정표시패널(10)의 액정모드는 TN 모드, VA 모드, IPS 모드, FFS 모드뿐 아니라 어떠한 액정모드로도 구현될 수 있다. 또한, 본 발명의 액정표시장치는 투과형 액정표시장치, 반투과형 액정표시장치, 반사형 액정표시장치 등 어떠한 형태로도 구현될 수 있다. 투과형 액정표장치와 반투과형 액정표시장치에서는 백라이트 유닛(16)이 필요하다. 백라이트 유닛(16)은 직하형(direct type) 백라이트 유닛 또는, 에지형(edge type) 백라이트 유닛으로 구현 될 수 있다.

데이터 구동회로(12)는 다수의 소스 드라이브 IC들을 포함한다. 소스 드라이브 IC 각각은 타이밍 콘트롤러(11)로부터의 데이터 제어신호(SDC)에 응답하여 타이밍 콘트롤러(11)로부터 입력되는 디지털 비디오 데이터(RGB)를 샘플링하고 래치하여 병렬 데이터 체계의 데이터로 변환한다. 소스 드라이브 IC들 각각은 병렬 데이터 전송 체계로 변환된 디지털 비디오 데이터(RGB)를 모듈 전원부(15)로부터의 정극성/부극성 감마기준전압들(V_GMA1~V_GMAO10)을 이용하여 아날로그 감마보상전압으로 변환하여 액정셀들에 충전될 정극성/부극성 아날로그 비디오 데이터전압을 발생한다. 소스 드라이브 IC 각각은 타이밍 콘트롤러(11)의 제어 하에 정극성/부극성 아날로그 비디오 데이터전압의 극성을 반전시키면서 그 데이터전압을 데이터라인들(D1~Dm)에 공급한다.

게이트 구동회로(13)는 다수의 게이트 드라이브 IC를 포함한다. 게이트 드라이브 IC는 타이밍 콘트롤러(11)로부터의 게이트 제어신호(GDC)에 응답하여 게이트 구동전압을 순차적으로 쉬프트하는 쉬프트 레지스터를 포함하여 게이트라인들에 게이트펄스(또는 스캔펄스)를 순차적으로 공급한다.

타이밍 코트롤러(11)는 mini LVDS(Low Voltage Differential Signaling) 인터페이스 방식으로 RGB 디지털 비디오 데이터를 소스 드라이브 IC에 전송한다. 타이밍 콘트롤러(11)는 시스템 보드(14)로부터 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 도트 클럭(CLK) 등의 타이밍 신호를 입력받는다. 타이밍 콘트롤러(11)는 타이밍 신호(Vsync, Hsync, DE, CLK) 를 이용하여 소스 드라이브 IC들의 동작 타이밍을 제어하기 위한 데이터 제어신호(SDC)와, 게이트 드라이브 IC들의 동작 타이밍을 제어하기 위한 게이트 제어신호(GDC)를 발생한다. 타이밍 콘트롤러(11)는 60Hz의 프레임 주파수로 입력되는 디지털 비디오 데이터가 60×i(i는 2 이상의 양의 정수) Hz의 프레임 주파수로 액정표시패널(10)의 화소 어레이에서 표시될 수 있도록 게이트 제어신호(GDC)와 데이터 제어신호(SDC)의 주파수를 60×i Hz로 체배할 수 있다.

데이터 제어신호(SDC)는 소스 스타트 펄스(Source, Start Pulse, SSP), 소스 샘플링 클럭(Source Sampling Clock, SSC), 소스 출력 인에이블신호(Source Output Enable, SOE), 극성제어신호(POL) 등을 포함한다. 소스 스타트 펄스(SSP)는 데이터 구동회로(12)의 데이터 샘플링 시작 시점을 제어한다. 소스 샘플링 클럭(SSC)은 라이징 또는 폴링 에지에 기준하여 소스 드라이브 IC들 내에서 데이터의 샘플링 동작을 제어하는 클럭신호이다. 소스 드라이브 IC들에 입력되는 디지털 비디오 데이터(RGB)가 mini LVDS 인터페이스 규격으로 전송된다면, 소스 드라이브 IC들에 소스 스타트 펄스(SSP)와 소스 샘플링 클럭(SSC)을 입력할 필요가 없다. 극성제어신호(POL)는 데이터 구동회로(12)로부터 출력되는 데이터전압의 극성을 N(N은 양의 정수) 수평기간의 주기로 반전시킨다. 소스 출력 인에이블신호(SOE)는 데이터 구동회로의 출력 타이밍을 제어한다. 소스 드라이브 IC들 각각은 데이터라인들(D1~Dm)에 공급되는 데이터전압의 극성이 바뀔 때 소스 출력 인에이블신호(SOE)의 펄스에 응답하여 차지쉐어전압(Charge share voltage)이나 공통전압(Vcom)을 데이터라인들(D1~Dm)에 공급하고, 소스 출력 인에이블신호(SOE)의 로우논리기간 동안 데이터전압을 데이터라인들에 공급한다. 차지쉐어전압은 서로 상반된 극성의 데이터전압들이 공급되는 이웃한 데이터라인들의 평균전압이이다.

게이트 제어신호(GDC)는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 쉬프트 클럭(Gate Shift Clock, GSC), 게이트 출력 인에이블신호(Gate Output Enable, GOE) 등을 포함한다. 게이트 스타트 펄스(GSP)는 첫 번째 게이트 펄스의 타이밍을 제어한다. 게이트 쉬프트 클럭(GSC)은 게이트 스타트 펄스(GSP)를 쉬프트시키기 위한 클럭신호이다. 게이트 출력 인에이블신호(GOE)는 게이트 구동회로(13)의 출력 타이밍을 제어한다.

시스템 보드(14)는 방송 수신회로나 외부 비디오 소스로부터 입력된 디지털 비디오 데이터를 LVDS(Low Voltage Differential Signaling) 인터페이스 또는 TMDS(Transition Minimized Differential Signaling) 인터페이스 송신회로를 통해 타이밍 콘트롤러(11)에 전송한다. 그리고 시스템 보드(14)는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(DE), 도트 클럭(CLK) 등의 타이밍 신호를 타이밍 콘트롤러(11)에 전송한다. 시스템 보드(14)에는 방송 수신회로나 외부 비디오 소스로부터 입력된 RGB 비디오 데이터의 해상도를 액정표시패널의 해상도에 맞게 보간하고 신호 보간 처리하는 스케일러 등의 그래픽 처리회로와, 모듈 전원부(15)에 공급될 전압(Vin)을 생성하는 전원회로를 포함한다.

모듈 전원부(15)는 시스템 보드(14)의 전원회로로부터 입력되는 전압(Vin)을 조정하여 액정표시패널(10)의 구동 전압들을 발생한다. 액정표시패널(10)의 구동 전압들은 8V 이하의 고전위 전원전압(Vdd), 약 3.3V의 로직 전원전압(Vcc), 15V 이 상의 게이트 하이전압(V_GH), -3V 이하의 게이트 로우전압(V_GL), 0V~8V 사이에서 스윙하는 교류 공통전압(Vcom), 정극성/부극성 감마기준전압들(V_GMA1∼V_GMA10) 등을 발생한다. 종래의 액정표시장치에서 고전위 전원전압(Vdd)은 15V 이상의 전압이다. 이에 비하여, 본 발명의 액정표시장치에 필요한 고전위 전원전압(Vdd)은 0V 보다 높고 8V 이하의 전압으로써 종래에 비하여 1/2 이하의 낮은 전압으로 발생된다. 모듈 전원부(15)는 저항 스트링을 포함한 분압회로를 이용하여 고전위 전원전압(Vdd)을 분압하여 정극성/부극성 감마기준전압들(V_GMA1∼V_GMA10)을 발생한다. 따라서, 본 발명의 액정표시장치에 필요한 정극성/부극성 감마기준전압들(V_GMA1∼V_GMA10)은 종래의 그 것에 비하여 약 1/2 이하의 전압이다.

본 발명은 도 2, 도 4, 및 도 5와 같은 화소 어레이를 이용하여 액정표시패널(10)의 1 표시 라인이 스캐닝될 때마다 데이터전압의 극성과는 반대 극성으로 교류 구동전압의 극성을 반전시킨다. 본 발명의 액정표시장치에서 소스 드라이브 IC들은 종래의 고전위 전원전압에 비하여 1/2 이하로 낮은 고전위 전원전압(Vdd)으로 최대 계조의 데이터전압을 발생한다. 그 결과, 본 발명은 모듈 전원부(15)에서 15V 이상의 고전위 전원전압(Vdd)을 발생하기 위한 벅 컨버터 회로를 제거할 수 있고 데이터 라인들(D1~Dm)에 공급되는 데이터전압의 스윙폭을 1/2 이하로 줄임으로써 소스 드라이브 IC들의 발열, 소비전력 및 EMI(Electro-magnetic interference)를 줄일 수 있다.

본 발명은 1 표시 라인의 데이터들을 분석하고, 그 분석 결과에 따라 교류 공통전압(Vcom)의 전압 레벨을 조정하여 액정표시패널(10)에 표시되는 화상에서 스미어 노이즈(smear noise)를 제거할 수 있다. 본 발명은 도 2, 도 4 및 도 5와 같이 수직 및 수평으로 이웃하는 액정셀들에 충전되는 극성을 반전시키는 도트 인버젼으로 구동한다. 따라서, 본 발명의 액정표시장치에서는 이웃한 표시 라인들 간에 휘도차가 나타나는 라인 플리커(Line flecker)나 이웃한 컬럼들 간에 휘도차가 나타나는 컬럼 플리커(Column flecker)가 나타나지 않는다. 이에 비하여, 라인 인버젼 방식은 1 표시 라인에 존재하는 액정셀들에 충전되는 극성이 동일하고 기수 표시 라인의 액정셀들과 우수 표시 라인의 액정셀들에 충전되는 데이터전압의 극성이 반전되기 때문에 라인 플리커가 나타난다. 컬럼 인버젼 방식은 1 컬럼에 존재하는 액정셀들에 충전되는 극성이 동일하고 기수 컬럼의 액정셀들과 우수 컬럼의 액정셀들에 충전되는 데이터전압의 극성이 반전되기 때문에 컬럼 플리커가 나타난다.

도 2는 본 발명의 제1 실시예에 따른 화소 어레이의 일부를 나타내는 등가 회로도이다. 도 3은 도 2에 도시된 화소 어레이에 공급되는 데이터전압(+R/-R, +G/-G, +B/-B), 게이트펄스, 및 교류 공통전압(Vcom)을 나타내는 파형도이다.

도 2에 도시된 화소 어레이에서 적색 서브픽셀(R)의 액정셀들, 녹색 서브픽셀(G)의 액정셀들 및 청색 서브픽셀(B)의 액정셀들 각각은 컬럼 방향을 따라 배치된다. 이 화소 어레이에서 1 픽셀은 라인 방향을 따라 이웃하는 적색 서브픽셀(R), 녹색 서브픽셀(G) 및 청색 서브픽셀(B)을 포함한다. 이 화소 어레이의 해상도가 m×n 일 때, m×3 개의 데이터라인들과 n 개의 게이트라인들이 필요하다. 게이트라인들에는 데이터전압과 동기되는 대략 1 수평기간의 게이트펄스(1H)가 순차적으로 공급된다.

도 2 및 도 3을 참조하면, 화소 어레이의 기수 표시라인(LINE#1, LINE#3)은 N(N은 양의 정수) 번째 게이트라인에 접속된 제1 기수 TFT들(T1), 제1 기수 TFT들(T1)에 접속된 제1 기수 액정셀들, N-1 번째 게이트라인에 접속된 제1 우수 TFT(T2)들, 및 제1 우수 TFT들(T2)에 접속된 제1 우수 액정셀들을 구비한다.

이하에서, 제2 게이트라인(G2)을 N 번째 게이트라인으로 가정하여 화소 어레이의 접속관계와 동작에 대하여 설명하기로 한다.

제1 기수 TFT들(T1)의 게이트전극은 N 번째 게이트라인(G2)에 접속된다. 제1 기수 TFT들(T1)의 드레인전극은 기수 데이터라인(D1, D3, D5, D7)에 접속되고, 그 소스전극은 제1 기수 액정셀의 화소전극에 접속된다. 따라서, 제1 기수 TFT들(T1)은 N 번째 게이트라인(G2)에 공급된 게이트펄스에 응답하여 기수 데이터라인(D1, D3, D5, D7)을 통해 공급되는 제1 극성의 데이터전압을 제1 기수 액정셀의 화소전극에 공급한다.

제1 우수 TFT들(T2)의 게이트전극은 N-1 번째 게이트라인(G1)에 접속된다. 제1 우수 TFT들(T2)의 드레인전극은 우수 데이터라인(D2, D4, D6, D8)에 접속되고, 그 소스전극은 제1 우수 액정셀의 화소전극에 접속된다. 따라서, 제1 우수 TFT들(T2)은 N-1 번째 게이트라인(G1)에 공급된 게이트펄스에 응답하여 우수 데이터라인(D2, D4, D6, D8)을 통해 공급되는 제2 극성의 데이터전압을 제1 우수 액정셀의 화소전극에 공급한다.

화소 어레이의 우수 표시라인(LINE#2, LINE#4)은 N+1 번째 게이트라인(G3)에 접속된 제2 기수 TFT들(T3), 제2 기수 TFT들(T3)에 접속된 제2 기수 액정셀들, N 번째 게이트라인(G2)에 접속된 제2 우수 TFT들(T4), 및 제2 우수 TFT들(T4)에 접속된 우수 번째 액정셀들을 구비한다.

제2 기수 TFT들(T3)의 게이트전극은 N+1 번째 게이트라인(G3)에 접속된다. 제2 기수 TFT들(T3)의 드레인전극은 기수 데이터라인(D1, D3, D5, D7)에 접속되고, 그 소스전극은 제2 기수 액정셀의 화소전극에 접속된다. 따라서, 제2 기수 TFT들(T3)은 N+1 번째 게이트라인(G3)에 공급된 게이트펄스에 응답하여 기수 데이터라인(D1, D3, D5, D7)을 통해 공급되는 제2 극성의 데이터전압을 제2 기수 액정셀의 화소전극에 공급한다.

제2 우수 TFT들(T4)의 게이트전극은 N 번째 게이트라인(G2)에 접속된다. 제2 우수 TFT들(T4)의 드레인전극은 우수 데이터라인(D2, D4, D6, D8)에 접속되고, 그 소스전극은 제2 우수 액정셀의 화소전극에 접속된다. 따라서, 제2 우수 TFT들(T4)은 N 번째 게이트라인(G2)에 공급된 게이트펄스에 응답하여 우수 데이터라인(D2, D4, D6, D8)을 통해 공급되는 제1 극성의 데이터전압을 제2 우수 액정셀의 화소전극에 공급한다.

기수 프레임 기간의 기수 수평기간 동안, 데이터라인들(D1~Dm)에는 제1 극성의 데이터전압이 동시에 공급된다. 이어서, 기수 프레임 기간의 우수 수평기간 동안, 데이터라인들(D1~Dm)에는 제2 극성의 데이터전압이 동시에 공급된다. 우수 프레임 기간의 기수 수평기간 동안, 데이터라인들(D1~Dm)에는 제2 극성의 데이터전압 이 동시에 공급된다. 우수 프레임 기간의 우수 수평기간 동안, 데이터라인들(D1~Dm)에는 제1 극성의 데이터전압이 동시에 공급된다. 따라서, 데이터전압의 극성은 1 수평기간 주기로, 그리고 1 프레임기간 주기로 반전된다.

화소 어레이에서, 수평 및 수직으로 이웃한 액정셀들에 충전되는 데이터전압들은 서로 상반된다. 따라서, 본 발명의 액정표시장치는 도트 인버젼으로 극성이 반전되는 데이터전압들을 액정셀들에 공급하여 플리커없이 화상을 표시할 수 있다.

교류 공통전압(Vcom)은 공통전극(2)에 공급된다. 교류 공통전압(Vcom)은 화소 어레이의 표시 라인 방향(도는 행방향)을 따라 표시 라인별로 분리되도록 액정표시패널(10)의 상부 유리기판이나 하부 유리기판에 형성되는 공통전극 라인들에 공급될 수 있다. 본 발명은 액정셀들에 공급되는 데이터전압의 극성과는 반대 극성의 공통전압이 공급되도록 교류 공통전압(Vcom)을 1 표시 라인의 스캐닝 타임 주기로 반전시킨다. 교류 공통전압(Vcom)은 데이터전압의 극성과 반대 극성이 되도록 1 수평기간 주기로 반전되고 1 프레임기간 주기로 반전된다. 교류 공통전압(Vcom)은 도 3과 같이 데이터전압과 게이트펄스에 동기된다.

도 2 및 도 3을 결부하여 화소 어레의 동작을 설명하면, 제2 수평기간 동안 데이터라인들(D1~D8)에는 정극성 데이터전압이 공급되고, 제2 게이트라인(G2)에는 그 정극성 데이터전압과 동기되는 게이트펄스가 공급된다. 제2 게이트라인(G2)에는 제1 표시 라인(LINE#1)의 기수 TFT들(T1)과 제2 표시 라인(LINE#2)의 우수 TFT들(T4)이 도 2의 두꺼운 실선과 같이 지그재그 형태로 접속된다. 제2 게이트라 인(G2)에는 제1 표시 라인(LINE#1)의 기수 TFT들(T1)의 게이트전극과 제2 표시 라인(LINE#2)의 우수 TFT들(T4)의 게이트전극이 접속된다. 제2 게이트라인(G2)에 게이트펄스가 인가될 때, 제1 표시 라인(LINE#1)의 기수 액정셀들과 제2 표시 라인(LINE#2)의 우수 액정셀들에 정극성 데이터전압이 동시에 충전된다. 제2 수평기간 동안, 공통전극(2)에는 저전위 전압레벨의 교류 공통전압(-Vcom)이 공급된다. 따라서, 제2 수평기간 동안 1 표시 라인(LINE#1)의 기수 액정셀들과 제2 표시 라인(LINE#2)의 우수 액정셀들은 정극성 데이터전압과 저전위 교류 공통전압(-Vcom)의 전압차를 충전한다.

이어서, 제3 수평기간 동안 데이터라인들(D1~D8)에는 부극성 데이터전압이 공급되고, 제3 게이트라인(G3)에는 부극성 데이터전압과 동기되는 게이트펄스가 공급된다. 제3 게이트라인(G3)에는 제2 표시 라인(LINE#2)의 기수 TFT들(T3)과 제3 표시 라인(LINE#3)의 우수 TFT들(T2)이 지그재그 형태로 접속된다. 제3 게이트라인(G3)에는 제2 표시 라인(LINE#2)의 기수 TFT들(T3)의 게이트전극과 제3 표시 라인(LINE#3)의 우수 TFT들(T2)의 게이트전극이 접속된다. 제3 게이트라인(G3)에 게이트펄스가 인가될 때, 제2 표시 라인(LINE#2)의 기수 액정셀들과 제3 표시 라인(LINE#3)의 우수 액정셀들에 부극성 데이터전압이 동시에 충전된다. 제3 수평기간 동안, 공통전극(2)에는 고전위 전압레벨의 교류 공통전압(Vcom)이 공급된다. 따라서, 제3 수평기간 동안 제2 표시 라인(LINE2)의 기수 액정셀들과 제3 표시 라인(LINE#3)의 우수 액정셀들은 부극성 데이터전압과 고전위 교류 공통전압의 전압차를 충전한다.

본 발명은 도 2와 같이 수직 및 수평 1 도트 인버젼 방식으로 액정셀들에 충전되는 데이터전압의 극성을 반전시켜 라인 플리커를 줄인다. 본 발명은 데이터전압의 극성과는 반대 극성의 전위로 스윙하는 교류 공통전압(Vcom)을 공통전극(2)에 인가하여 데이터전압의 스윙폭을 1/2 이하로 줄이고 고전위 전원전압(V_dd)의 전위를 1/2 이하로 낮출 수 있다.

도 4는 본 발명의 제2 실시예에 따른 화소 어레이의 일부를 나타내는 등가 회로도이다.

도 4를 참조하면, 화소 어레이의 기수 표시라인(LINE#1, LINE#3)은 N 번째 게이트라인(G2)에 접속된 4k(k는 양의 정수)+1 및 4k+2 번째 TFT들(T11 및 T21)을 포함한 제1 스위치 그룹, 4k+1 및 4k+2 번째 TFT들(T11 및 T21)에 접속된 액정셀들을 포함하는 제1 액정셀 그룹, N-1 번째 게이트라인(G1)에 접속된 4k+3 및 4k+4 번째 TFT들(T12 및 T22)을 포함한 제2 스위치 그룹, 및 4k+3 및 4k+4 번째 TFT들(T12 및 T22)에 접속된 액정셀들을 포함하는 제2 액정셀 그룹을 구비한다.

기수 표시라인(LINE#1, LINE#3)에서, 4k+1 및 4k+2 번째 TFT들(T11 및 T21)의 게이트전극은 N 번째 게이트라인(G2)에 접속된다. 기수 표시라인(LINE#1, LINE#3)에서, 4k+1 번째 TFT들(T11)의 드레인전극은 4k+1 번째 데이터라인(D1, D5)에 접속되고, 그 소스전극은 4k+1 번째 액정셀의 화소전극에 접속된다. 기수 표시라인(LINE#1, LINE#3)에서, 4k+2 번째 TFT들(T21)의 드레인전극은 4k+2 번째 데이터라인(D2, D6)에 접속되고, 그 소스전극은 4k+2 번째 액정셀의 화소전극에 접속된다.

기수 표시라인(LINE#1, LINE#3)에서, 4k+3 및 4k+4 번째 TFT들(T12 및 T22)의 게이트전극은 N-1 번째 게이트라인(G1)에 접속된다. 기수 표시라인(LINE#1, LINE#3)에서, 4k+3 번째 TFT들(T12)의 드레인전극은 4k+3 번째 데이터라인(D3, D7)에 접속되고, 그 소스전극은 4k+3 번째 액정셀의 화소전극에 접속된다. 기수 표시라인(LINE#1, LINE#3)에서, 4k+4 번째 TFT들(T22)의 드레인전극은 4k+4 번째 데이터라인(D4, D8)에 접속되고, 그 소스전극은 4k+4 번째 액정셀의 화소전극에 접속된다.

화소 어레이의 우수 표시라인(LINE#2, LINE#4)은 N+1 번째 게이트라인(G3)에 접속된 4k+1 및 4k+2 번째 TFT들(T31 및 T41)을 포함한 제3 스위치 그룹, 4k+1 및 4k+2 번째 TFT들(T31 및 T41)에 접속된 액정셀들을 포함하는 제3 액정셀 그룹, N 번째 게이트라인(G2)에 접속된 4k+3 및 4k+4 번째 TFT들(T32 및 T42)을 포함한 제4 스위치 그룹, 및 4k+3 및 4k+4 번째 TFT들(T32 및 T42)에 접속된 액정셀들을 포함하는 제4 액정셀 그룹을 구비한다.

우수 표시라인(LINE#2, LINE#4)에서, 4k+1 및 4k+2 번째 TFT들(T31 및 T41)의 게이트전극은 N+1 번째 게이트라인(G3)에 접속된다. 우수 표시라인(LINE#2, LINE#4)에서, 4k+1 번째 TFT들(T31)의 드레인전극은 4k+1 번째 데이터라인(D1, D5)에 접속되고, 그 소스전극은 4k+1 번째 액정셀의 화소전극에 접속된다. 우수 표시라인(LINE#2, LINE#4)에서, 4k+2 번째 TFT들(T41)의 드레인전극은 4k+2 번째 데이터라인(D2, D6)에 접속되고, 그 소스전극은 4k+2 번째 액정셀의 화소전극에 접속된다.

우수 표시라인(LINE#2, LINE#4)에서, 4k+3 및 4k+4 번째 TFT들(T32 및 T42)의 게이트전극은 N 번째 게이트라인(G2)에 접속된다. 우수 표시라인(LINE#2, LINE#4)에서, 4k+3 번째 TFT들(T32)의 드레인전극은 4k+3 번째 데이터라인(D3, D7)에 접속되고, 그 소스전극은 4k+3 번째 액정셀의 화소전극에 접속된다. 우수 표시라인(LINE#2, LINE#4)에서, 4k+4 번째 TFT들(T42)의 드레인전극은 4k+4 번째 데이터라인(D4, D8)에 접속되고, 그 소스전극은 4k+4 번째 액정셀의 화소전극에 접속된다.

기수 프레임 기간의 기수 수평기간 동안, 데이터라인들(D1~Dm)에는 제1 극성의 데이터전압이 동시에 공급된다. 이어서, 기수 프레임 기간의 우수 수평기간 동안, 데이터라인들(D1~Dm)에는 제2 극성의 데이터전압이 동시에 공급된다. 우수 프레임 기간의 기수 수평기간 동안, 데이터라인들(D1~Dm)에는 제2 극성의 데이터전압이 동시에 공급된다. 이어서, 우수 프레임 기간의 우수 수평기간 동안, 데이터라인들(D1~Dm)에는 제1 극성의 데이터전압이 동시에 공급된다. 따라서, 데이터전압의 극성은 1 수평기간 주기로, 그리고 1 프레임기간 주기로 반전된다.

교류 공통전압(Vcom)은 공통전극(2)에 공급된다. 교류 공통전압(Vcom)은 화소 어레이의 표시 라인 방향(도는 행방향)을 따라 표시 라인별로 분리되도록 액정표시패널(10)의 상부 유리기판이나 하부 유리기판에 형성되는 공통전극 라인들에 공급될 수 있다. 본 발명은 액정셀들에 공급되는 데이터전압의 극성과는 반대 극성의 공통전압이 공급되도록 교류 공통전압(Vcom)을 1 표시 라인의 스캐닝 타임 주기로 반전시킨다. 교류 공통전압(Vcom)은 데이터전압의 극성과 반대 극성이 되도 록 1 수평기간 주기로 반전되고 1 프레임기간 주기로 반전된다. 교류 공통전압(Vcom)은 데이터전압과 게이트펄스에 동기된다.

도 3 및 도 4를 결부하여 화소 어레의 동작을 설명하면, 제2 수평기간 동안 데이터라인들(D1~D8)에는 정극성 데이터전압이 공급되고, 제2 게이트라인(G2)에는 그 정극성 데이터전압과 동기되는 게이트펄스가 공급된다. 제2 게이트라인(G2)에는 제1 표시 라인(LINE#1)에 배열된 4k+1 및 4k+2 번째 TFT들(T11, T21)과, 제2 표시 라인(LINE#2)에 배열된 4k+3 및 4k+4 번째 TFT들(T32, T42)이 도 4의 두꺼운 실선과 같이 지그재그 형태로 접속된다. 제2 게이트라인(G2)에는 제1 표시 라인(LINE#1)에 배열된 4k+1 및 4k+2 번째 TFT들(T11, T21)의 게이트전극과, 제2 표시 라인(LINE#2)에 배열된 4k+3 및 4k+4 번째 TFT들(T32, T42)의 게이트전극이 접속된다. 따라서, 제2 게이트라인(G2)에 게이트펄스가 인가될 때, 제1 표시 라인(LINE#1)에 배열된 4k+1 및 4k+2 번째 액정셀들과, 제2 표시 라인(LINE#2)에 배열된 4k+3 및 4k+4 번째 액정셀들에 정극성 데이터전압이 동시에 충전된다.

제2 수평기간 동안, 공통전극(2)에는 저전위 전압의 교류 공통전압(Vcom)이 공급된다. 따라서, 제2 수평기간 동안 1 표시 라인(LINE#1)에 배열된 4k+1 및 4k+2 번째 액정셀들과, 제2 표시 라인(LINE#2)에 배열된 4k+3 및 4k+4 번째 액정셀들은 정극성 데이터전압과 저전위 교류 공통전압(Vcom)의 전압차를 충전한다.

이어서, 제3 수평기간 동안 데이터라인들(D1~D8)에는 부극성 데이터전압이 공급되고, 제3 게이트라인(G3)에는 그 부극성 데이터전압과 동기되는 게이트펄스가 공급된다. 제3 게이트라인(G3)에는 제2 표시 라인(LINE#2)에 배열된 4k+1 및 4k+2 번째 TFT들(T31 및 T41)과, 제3 표시 라인(LINE#3)에 배열된 4k+3 및 4k+4 번째 TFT들(T12 및 T22)이 지그재그 형태로 접속된다. 제3 게이트라인(G3)에는 제2 표시 라인(LINE#2)에 배열된 4k+1 및 4k+2 번째 TFT들(T31 및 T41)의 게이트전극과, 제3 표시 라인(LINE#3)에 배열된 4k+3 및 4k+4 번째 TFT들(T12 및 T22)의 게이트전극이 접속된다. 따라서, 제3 게이트라인(G3)에 게이트펄스가 인가될 때, 제2 표시 라인(LINE#2)에 배열된 4k+1 및 4k+2 번째 액정셀들과, 제3 표시 라인(LINE#2)에 배열된 4k+3 및 4k+4 번째 액정셀들에 부극성 데이터전압이 동시에 충전된다.

제3 수평기간 동안, 공통전극(2)에는 고전위 전압의 교류 공통전압(Vcom)이 공급된다. 따라서, 제3 수평기간 동안 제2 표시 라인(LINE2)에 배열된 4k+1 및 4k+2 번째 액정셀들과, 제3 표시 라인(LINE#3)에 배열된 4k+3 및 4k+4 번째 액정셀들은 부극성 데이터전압과 고전위 교류 공통전압의 전압차를 충전한다.

본 발명은 도 4와 같이 수직 1 도트 및 수평 2 도트 인버젼 방식으로 액정셀들에 충전되는 데이터전압의 극성을 반전시켜 라인 플리커를 방지할 수 있다. 이와 함께, 본 발명은 데이터전압의 극성과는 반대 극성의 전위로 스윙하는 교류 공통전압(Vcom)을 공통전극에 인가하여 데이터전압의 스윙폭을 1/2 이하로 줄이고 고전위 전원전압(V_dd)의 전위를 1/2 이하로 낮출 수 있다.

도 5는 본 발명의 제3 실시예에 화소 어레이의 일부를 보여 주는 등가 회로도이다. 도 6은 도 5에 도시된 화소 어레이에 공급되는 데이터전압(+R/-R, +G/-G, +B/-B), 게이트펄스, 및 교류 공통전압(Vcom)을 나타내는 파형도이다.

도 5에 도시된 화소 어레이는 도 2에 도시된 화소 어레이에 비하여 동일 해 상도에서 필요한 데이터라인들의 개수를 1/3로 줄일 수 있고, 필요한 소스 드라이브 IC들의 개수도 1/3로 줄일 수 있다. 이 화소 어레이에서 적색 서브픽셀(R)의 액정셀들, 녹색 서브픽셀(G)의 액정셀들 및 청색 서브픽셀(B)의 액정셀들 각각은 라인 방향을 따라 배치된다. 이 화소 어레이에서 1 픽셀은 컬럼 방향을 따라 이웃하는 적색 서브픽셀(R), 녹색 서브픽셀(G) 및 청색 서브픽셀(B)을 포함한다. 이 화소 어레이의 해상도가 m×n 일 때, m 개의 데이터라인들과 3n 개의 게이트라인들이 필요하다. 게이트라인들에는 데이터전압과 동기되는 대략 1/3 수평기간의 게이트펄스(1/3 H)가 순차적으로 공급된다. 데이터전압의 극성은 대략 1/3 수평기간 주기로 반전된다.

도 5 및 도 6을 참조하면, 화소 어레이의 기수 표시라인(LINE#1, LINE#3)은 N 번째 게이트라인(G2)에 접속된 제1 기수 TFT들(T51), 제1 기수 TFT들(T51)에 접속된 제1 기수 액정셀들, N-1 번째 게이트라인(G1)에 접속된 제1 우수 TFT(T52)들, 및 제1 우수 TFT들(T52)에 접속된 제1 우수 액정셀들을 구비한다.

제1 기수 TFT들(T51)의 게이트전극은 N 번째 게이트라인(G2)에 접속된다. 제1 기수 TFT들(T51)의 드레인전극은 기수 데이터라인(D1, D3, D5, D7)에 접속되고, 그 소스전극은 제1 기수 액정셀의 화소전극에 접속된다. 따라서, 제1 기수 TFT들(T51)은 N 번째 게이트라인(G2)에 공급된 게이트펄스에 응답하여 기수 데이터라인(D1, D3, D5, D7)을 통해 공급되는 제1 극성의 데이터전압을 제1 기수 액정셀의 화소전극에 공급한다.

제1 우수 TFT들(T52)의 게이트전극은 N-1 번째 게이트라인(G1)에 접속된다. 제1 우수 TFT들(T2)의 드레인전극은 우수 데이터라인(D2, D4, D6, D8)에 접속되고, 그 소스전극은 제1 우수 액정셀의 화소전극에 접속된다. 따라서, 제1 우수 TFT들(T2)은 N-1 번째 게이트라인(G1)에 공급된 게이트펄스에 응답하여 우수 데이터라인(D2, D4, D6, D8)을 통해 공급되는 제2 극성의 데이터전압을 제1 우수 액정셀의 화소전극에 공급한다.

화소 어레이의 우수 표시라인(LINE#2, LINE#4)은 N+1 번째 게이트라인(G3)에 접속된 제2 기수 TFT들(T53), 제2 기수 TFT들(T53)에 접속된 제2 기수 액정셀들, N 번째 게이트라인(G2)에 접속된 제2 우수 TFT들(T54), 및 제2 우수 TFT들(T54)에 접속된 우수 번째 액정셀들을 구비한다.

제2 기수 TFT들(T53)의 게이트전극은 N+1 번째 게이트라인(G3)에 접속된다. 제2 기수 TFT들(T53)의 드레인전극은 기수 데이터라인(D1, D3, D5, D7)에 접속되고, 그 소스전극은 제2 기수 액정셀의 화소전극에 접속된다. 따라서, 제2 기수 TFT들(T53)은 N+1 번째 게이트라인(G3)에 공급된 게이트펄스에 응답하여 기수 데이터라인(D1, D3, D5, D7)을 통해 공급되는 제2 극성의 데이터전압을 제2 기수 액정셀의 화소전극에 공급한다.

제2 우수 TFT들(T54)의 게이트전극은 N 번째 게이트라인(G2)에 접속된다. 제2 우수 TFT들(T54)의 드레인전극은 우수 데이터라인(D2, D4, D6, D8)에 접속되고, 그 소스전극은 제2 우수 액정셀의 화소전극에 접속된다. 따라서, 제2 우수 TFT들(T54)은 N 번째 게이트라인(G2)에 공급된 게이트펄스에 응답하여 우수 데이터라인(D2, D4, D6, D8)을 통해 공급되는 제1 극성의 데이터전압을 제2 우수 액정셀 의 화소전극에 공급한다.

기수 프레임 기간의 기수 수평기간 동안, 데이터라인들(D1~Dm)에는 제1 극성의 데이터전압이 동시에 공급된다. 이어서, 기수 프레임 기간의 우수 수평기간 동안, 데이터라인들(D1~Dm)에는 제2 극성의 데이터전압이 동시에 공급된다. 우수 프레임 기간의 기수 수평기간 동안, 데이터라인들(D1~Dm)에는 제2 극성의 데이터전압이 동시에 공급된다. 우수 프레임 기간의 우수 수평기간 동안, 데이터라인들(D1~Dm)에는 제1 극성의 데이터전압이 동시에 공급된다. 따라서, 데이터전압의 극성은 1 수평기간 주기로, 그리고 1 프레임기간 주기로 반전된다.

도 5 및 도 6을 결부하여 화소 어레의 동작을 설명하기로 한다.

제2 게이트라인(G2)에 제2 게이트펄스가 인가될 때, 데이터라인들(D1~D8)에는 제2 게이트펄스에 동기기되는 정극성 데이터전압(+G)이 공급된다. 제2 게이트라인(G2)에는 제1 표시 라인(LINE#1)의 기수 TFT들(T51)과 제2 표시 라인(LINE#2)의 우수 TFT들(T54)이 지그재그 형태로 접속된다. 제2 게이트라인(G2)에는 제1 표시 라인(LINE#1)의 기수 TFT들(T51)의 게이트전극과 제2 표시 라인(LINE#2)의 우수 TFT들(T54)의 게이트전극이 접속된다. 제2 게이트라인(G2)에 제2 게이트펄스가 인가될 때, 제1 표시 라인(LINE#1)의 기수 액정셀들과 제2 표시 라인(LINE#2)의 우수 액정셀들에 정극성 데이터전압(+G)이 동시에 충전된다. 이 때, 공통전극(2)에는 저전위 전압레벨의 교류 공통전압(-Vcom)이 공급된다. 따라서, 제1 표시 라인(LINE#1)의 기수 액정셀들과 제2 표시 라인(LINE#2)의 우수 액정셀들은 정극성 데이터전압(+G)과 저전위 교류 공통전압(-Vcom)의 전압차를 충전한다.

제3 게이트라인(G3)에 제3 게이트펄스가 인가될 때, 데이터라인들(D1~D8)에는 부극성 데이터전압(-B)이 공급된다. 제3 게이트라인(G3)에는 제2 표시 라인(LINE#2)의 기수 TFT들(T53)과 제3 표시 라인(LINE#3)의 우수 TFT들(T52)이 지그재그 형태로 접속된다. 제3 게이트라인(G3)에는 제2 표시 라인(LINE#1)의 기수 TFT들(T53)의 게이트전극과 제3 표시 라인(LINE#3)의 우수 TFT들(T54)의 게이트전극이 접속된다. 제3 게이트라인(G3)에 제3 게이트펄스가 인가될 때, 제2 표시 라인(LINE#2)의 기수 액정셀들과 제3 표시 라인(LINE#3)의 우수 액정셀들에 부극성 데이터전압(-B)이 동시에 충전된다. 이 때, 공통전극(2)에는 고전위 전압레벨의 교류 공통전압(Vcom)이 공급된다. 따라서, 제2 표시 라인(LINE2)의 기수 액정셀들과 제3 표시 라인(LINE#3)의 우수 액정셀들은 부극성 데이터전압(-B)과 고전위 교류 공통전압(+Vcom)의 전압차를 충전한다.

본 발명의 또 다른 실시예로써, 도 4와 같은 방법으로 기수 표시라인의 액정셀들을 구동하기 위한 이웃한 N 개의 TFT들과, 우수 표시라인의 액정셀들을 구동하기 위한 이웃한 N 개의 TFT들이 하나의 게이트 라인에 지그재그 형태로 접속되는 구조를 도 5의 화소 어레이에 적용할 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

도 1은 본 발명의 실시예에 따른 액정표시장치를 보여 주는 블록도이다.

도 2는 본 발명의 제1 실시예에 화소 어레이의 일부를 보여 주는 등가 회로도이다.

도 3은 도 2에 도시된 화소 어레이에 공급되는 데이터전압, 게이트펄스, 및 교류 공통전압을 나타내는 파형도이다.

도 4는 본 발명의 제2 실시예에 화소 어레이의 일부를 보여 주는 등가 회로도이다.

도 5는 본 발명의 제3 실시예에 화소 어레이의 일부를 보여 주는 등가 회로도이다.

도 6은 도 5에 도시된 화소 어레이에 공급되는 데이터전압, 게이트펄스, 및 교류 공통전압을 나타내는 파형도이다.

〈도면의 주요 부분에 대한 부호의 설명〉

10 : 액정표시패널 11 : 타이밍 콘트롤러

12 : 데이터 구동회로 13 : 게이트 구동회로

15 : 모듈 전원부

Claims

다수의 데이터라인들과 다수의 게이트라인들이 교차되고 그 라인들의 교차 구조에 의해 화소전극과 공통전극에 인가되는 전압들에 따라 구동되는 매트릭스 형태의 액정셀들을 포함하는 화소 어레이;

상기 데이터라인들에 일정한 시간 주기로 극성이 반전되는 데이터전압을 공급하는 데이터 구동회로;

상기 게이트라인들에 게이트펄스를 공급하는 게이트 구동회로; 및

상기 데이터전압의 극성과는 반대 극성으로 스윙되는 교류 공통전압을 상기 공통전극에 공급하는 모듈 전원회로를 구비하고,

상기 게이트라인들에는 상기 화소 어레이의 기수 표시 라인을 구동하는 TFT들과 상기 화소 어레이의 우수 표시 라인을 구동하는 TFT들이 지그 재그 형태로 접속되며,

상기 액정셀들은 적색 서브픽셀의 액정셀들, 녹색 서브픽셀의 액정셀들 및 청색 서브픽셀의 액정셀들을 포함하고,

상기 적색 서브픽셀의 액정셀들, 상기 녹색 서브픽셀의 액정셀들 및 상기 청색 서브픽셀의 액정셀들 각각은 상기 게이트 라인들과 나란한 라인 방향을 따라 배치되며,

상기 게이트라인들에는 상기 데이터전압과 동기되는 1/3 수평기간의 상기 게이트펄스가 순차적으로 공급되는 것을 특징으로 하는 액정표시장치.
제 1 항에 있어서,

상기 기수 표시라인은 N(N은 양의 정수) 번째 게이트라인에 접속된 제1 TFT 그룹, 상기 제1 TFT 그룹에 접속된 제1 액정셀 그룹, N-1 번째 게이트라인에 접속된 제2 TFT 그룹, 상기 제2 TFT 그룹에 접속된 제2 액정셀 그룹을 포함하고,

상기 우수 표시라인은 N+1 번째 게이트라인에 접속된 제3 TFT 그룹, 상기 제3 TFT 그룹에 접속된 제3 액정셀 그룹, 상기 N 번째 게이트라인에 접속된 제4 TFT 그룹, 상기 제4 TFT 그룹에 접속된 제4 액정셀 그룹을 포함하는 것을 특징으로 하는 액정표시장치.
제 2 항에 있어서,

상기 제1 TFT 그룹은 상기 N 번째 게이트라인에 공급된 게이트펄스에 응답하여 기수 데이터라인으로부터 공급되는 제1 극성의 데이터전압을 상기 제1 액정셀 그룹의 액정셀들에 공급하는 제1 기수 TFT들을 포함하고,

상기 제2 TFT 그룹은 상기 N-1 번째 게이트라인에 공급된 게이트펄스에 응답하여 우수 데이터라인으로부터 공급되는 제2 극성의 데이터전압을 상기 제2 액정셀 그룹의 액정셀들에 공급하는 제1 우수 TFT들을 포함하고,

상기 제3 TFT 그룹은 상기 N+1 번째 게이트라인에 공급된 게이트펄스에 응답하여 상기 기수 데이터라인으로부터 공급되는 상기 제2 극성의 데이터전압을 상기 제3 액정셀 그룹의 액정셀들에 공급하는 제2 기수 TFT들을 포함하며,

상기 제4 TFT 그룹은 상기 N 번째 게이트라인에 공급된 게이트펄스에 응답하여 상기 우수 데이터라인으로부터 공급되는 상기 제1 극성의 데이터전압을 상기 제4 액정셀 그룹의 액정셀들에 공급하는 제2 우수 TFT들을 포함하는 것을 특징으로 하는 액정표시장치.
제 2 항에 있어서,

상기 제1 TFT 그룹은 상기 N 번째 게이트라인에 공급된 게이트펄스에 응답하 여 4k(k는 양의 정수)+1 및 4k+2 번째 데이터라인들로부터 공급되는 제1 극성의 데이터전압들을 상기 제1 액정셀 그룹의 액정셀들에 공급하는 4k+1 및 4k+2 번째 TFT들을 포함하고,

상기 제2 TFT 그룹은 상기 N-1 번째 게이트라인에 공급된 게이트펄스에 응답하여 4k+1 및 4k+2 번째 데이터라인들로부터 공급되는 제2 극성의 데이터전압을 상기 제2 액정셀 그룹의 액정셀들에 공급하는 4k+3 및 4k+4 번째 TFT들을 포함하고,

상기 제3 TFT 그룹은 상기 N+1 번째 게이트라인에 공급된 게이트펄스에 응답하여 상기 4k+1 및 4k+2 번째 데이터라인들로부터 공급되는 상기 제2 극성의 데이터전압을 상기 제3 액정셀 그룹의 액정셀들에 공급하는 4k+1 및 4k+2 번째 TFT들을 포함하며,

상기 제4 TFT 그룹은 상기 N 번째 게이트라인에 공급된 게이트펄스에 응답하여 상기 4k+3 및 4k+4 번째 데이터라인들로부터 공급되는 상기 제1 극성의 데이터전압을 상기 제4 액정셀 그룹의 액정셀들에 공급하는 4k+3 및 4k+4 번째 TFT들을 포함하는 것을 특징으로 하는 액정표시장치.
제 2 항에 있어서,

상기 데이터라인들에 동시에 공급되는 상기 데이터전압의 극성은 동일하고,

상기 데이터전압의 극성은 1 수평기간 주기로 반전되고 1 프레임기간 주기로 반전되는 것을 특징으로 하는 액정표시장치.
제 5 항에 있어서,

상기 교류 공통전압의 전압은,

상기 데이터전압의 극성과는 반대 극성이 되도록 상기 1 수평기간 주기로 반전되고 1 프레임기간 주기로 반전되는 것을 특징으로 하는 액정표시장치.
제 5 항에 있어서,

상기 교류 공통전압의 전압은,

상기 데이터전압의 극성과는 반대 극성이 되도록 1/3 수평기간 주기로 반전되고 1 프레임기간 주기로 반전되는 것을 특징으로 하는 액정표시장치.
제 1 항에 있어서,

상기 데이터 구동회로는,

고전위 전원전압의 분압으로 발생된 감마기준전압을 이용하여 상기 데이터전압을 발생하는 것을 특징으로 하는 액정표시장치.
제 1 항에 있어서,

상기 액정셀들은 상기 적색 서브픽셀의 액정셀들, 상기 녹색 서브픽셀의 액정셀들 및 상기 청색 서브픽셀의 액정셀들을 포함하고,

상기 적색 서브픽셀의 액정셀들, 상기 녹색 서브픽셀의 액정셀들 및 상기 청색 서브픽셀의 액정셀들 각각은 상기 데이터라인들과 나란한 컬럼 방향을 따라 배치되며,

상기 게이트라인들에는 상기 데이터전압과 동기되는 1 수평기간의 상기 게이트펄스가 순차적으로 공급되는 것을 특징으로 하는 액정표시장치.
삭제