JPS641078Y2 - - Google Patents
Info
- Publication number
- JPS641078Y2 JPS641078Y2 JP1982042459U JP4245982U JPS641078Y2 JP S641078 Y2 JPS641078 Y2 JP S641078Y2 JP 1982042459 U JP1982042459 U JP 1982042459U JP 4245982 U JP4245982 U JP 4245982U JP S641078 Y2 JPS641078 Y2 JP S641078Y2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply voltage
- circuit
- shift register
- heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electronic Switches (AREA)
Description
【考案の詳細な説明】
本考案はマイクロコンピユータ等の出力装置と
して用いられ、サーマルヘツドを採用したノンイ
ンパクト型プリンタであるサーマルプリンタに関
し、特に主制御部（MPU）等の出力の乱れによ
る誤印字および発熱素子のオーバーヒートを防止
する回路を備えたサーマルプリンタに関する。
して用いられ、サーマルヘツドを採用したノンイ
ンパクト型プリンタであるサーマルプリンタに関
し、特に主制御部（MPU）等の出力の乱れによ
る誤印字および発熱素子のオーバーヒートを防止
する回路を備えたサーマルプリンタに関する。
第１図は例えば印字桁数が40桁のサーマルプリ
ンタのブロツク図である。１はTTLICである主
制御部（MPU）である。２は図示しないビデオ
コピー部あるいはインターフエイス部からデータ
バスセレクタを介して主制御部１に入力した８ビ
ツトのデータが出力ポートCLCKからのクロツ
ク信号に同期してシリアルに出力される、Ｃ−
MOSICであるシフトレジスタである。３はサブ
ストレートに印刷された抵抗体（92〜135Ω）で
ある発熱素子を20個有するサーマルヘツドユニツ
トである。４はシフトレジスタ２の出力により内
部のダーリントン接続のトランジスタ回路をオ
ン・オフさせて、各発熱素子への通電のオン・オ
フを決定するサーマルヘツドドライバである。こ
のサーマルプリンタでは１個の発熱素子が２桁の
数字又は文字を印字するようになつている。そし
て１桁の数字又は文字は７（横）×10（縦）のドツ
トマトリツクスで構成される。サーマルヘツドユ
ニツト３は14ドツト分横に移動した後、１ドツト
分紙送りされ、次は逆方向に14ドツト分横に移動
して、１ドツト分紙送り出される構造になつてい
る。５，６はそれぞれこのサーマルヘツドユニツ
ト３の移動および紙送りを行なう駆動機構とモー
タである。７は主制御部１の出力ポートHEAT
から出力される、第２図に示すようなパルス幅が
1.7msの負のパルスであるヒート信号によりダー
リントン接続のトランジスタのオープンであつた
エミツタが1.7msの間接地され通電されるドライ
バーコントロール部である。８はモータ６の回転
に従動して、タイミングパルスであるプリントス
タートパルスおよびヒートタイミングパルスを発
生し、これらのパルスをそれぞれ主制御部１に入
力ポートSLRとSPUから入力するタイミングパ
ルス発生部である。ヒート信号はこれらプリント
スタートパルスおよびヒートタイミングパルスに
同期して主制御部１からドライバーコントロール
部７に出力される。９は主制御部１の出力ポート
MTRからの信号によりモータ６のオン・オフを
制御するモータコントロール部である。１０は
100Vの交流電圧からE1（Ｖ），E2（Ｖ）の交流電圧
を取出すトランスである。１１はE1（Ｖ）の交流
電圧を整流、平滑して主制御部１等の論理動作を
する回路の電源電圧である＋５（Ｖ）の直流電圧
を得る電源回路である。１２はE2（Ｖ）の交流電
圧を整流、平滑して発熱素子に通電する＋19.5
（Ｖ）の直流電圧を得る電源回路である。
ンタのブロツク図である。１はTTLICである主
制御部（MPU）である。２は図示しないビデオ
コピー部あるいはインターフエイス部からデータ
バスセレクタを介して主制御部１に入力した８ビ
ツトのデータが出力ポートCLCKからのクロツ
ク信号に同期してシリアルに出力される、Ｃ−
MOSICであるシフトレジスタである。３はサブ
ストレートに印刷された抵抗体（92〜135Ω）で
ある発熱素子を20個有するサーマルヘツドユニツ
トである。４はシフトレジスタ２の出力により内
部のダーリントン接続のトランジスタ回路をオ
ン・オフさせて、各発熱素子への通電のオン・オ
フを決定するサーマルヘツドドライバである。こ
のサーマルプリンタでは１個の発熱素子が２桁の
数字又は文字を印字するようになつている。そし
て１桁の数字又は文字は７（横）×10（縦）のドツ
トマトリツクスで構成される。サーマルヘツドユ
ニツト３は14ドツト分横に移動した後、１ドツト
分紙送りされ、次は逆方向に14ドツト分横に移動
して、１ドツト分紙送り出される構造になつてい
る。５，６はそれぞれこのサーマルヘツドユニツ
ト３の移動および紙送りを行なう駆動機構とモー
タである。７は主制御部１の出力ポートHEAT
から出力される、第２図に示すようなパルス幅が
1.7msの負のパルスであるヒート信号によりダー
リントン接続のトランジスタのオープンであつた
エミツタが1.7msの間接地され通電されるドライ
バーコントロール部である。８はモータ６の回転
に従動して、タイミングパルスであるプリントス
タートパルスおよびヒートタイミングパルスを発
生し、これらのパルスをそれぞれ主制御部１に入
力ポートSLRとSPUから入力するタイミングパ
ルス発生部である。ヒート信号はこれらプリント
スタートパルスおよびヒートタイミングパルスに
同期して主制御部１からドライバーコントロール
部７に出力される。９は主制御部１の出力ポート
MTRからの信号によりモータ６のオン・オフを
制御するモータコントロール部である。１０は
100Vの交流電圧からE1（Ｖ），E2（Ｖ）の交流電圧
を取出すトランスである。１１はE1（Ｖ）の交流
電圧を整流、平滑して主制御部１等の論理動作を
する回路の電源電圧である＋５（Ｖ）の直流電圧
を得る電源回路である。１２はE2（Ｖ）の交流電
圧を整流、平滑して発熱素子に通電する＋19.5
（Ｖ）の直流電圧を得る電源回路である。
このようにサーマルプリンタにおいては、発熱
素子に供給する電圧の電源回路と主制御部１等の
論理動作をする回路に供給する電圧の電源回路が
別になつており、かつ前者の電源回路に含まれる
平滑コンデンサの容量は最大消費電流量の関係か
ら、後者の電源回路に含まれる平滑コンデンサの
容量より大きい。したがつて、電源スイツチをオ
フした時に主制御部１の電圧の方が発熱素子の電
圧より早く低下し、約４（Ｖ）以下になると主制
御部１が誤動作して、黒い点が印字されたり、発
熱素子がオーバヒートしたりする。シフトレジス
タ２の＋５（Ｖ）の電源電圧も主制御部１の電源
回路から供給されており、同様に誤動作して発熱
素子をヒートするか否かのデータが出力され黒い
点が印字される。このことを防止するために、プ
リンタヘツド駆動回路への供給電源の立上がり、
および立下がり時間を制御したものがある（特開
昭56−129185）。この場合、電源のオン・オフ時
のプリンタヘツドのオーバーヒートおよび誤印字
は防止されるが、このような主制御部１およびシ
フトレジスタ２の誤動作は電源の異常、電源電圧
へのノイズの混入、ソフトウエアの暴走等によつ
ても起る。
素子に供給する電圧の電源回路と主制御部１等の
論理動作をする回路に供給する電圧の電源回路が
別になつており、かつ前者の電源回路に含まれる
平滑コンデンサの容量は最大消費電流量の関係か
ら、後者の電源回路に含まれる平滑コンデンサの
容量より大きい。したがつて、電源スイツチをオ
フした時に主制御部１の電圧の方が発熱素子の電
圧より早く低下し、約４（Ｖ）以下になると主制
御部１が誤動作して、黒い点が印字されたり、発
熱素子がオーバヒートしたりする。シフトレジス
タ２の＋５（Ｖ）の電源電圧も主制御部１の電源
回路から供給されており、同様に誤動作して発熱
素子をヒートするか否かのデータが出力され黒い
点が印字される。このことを防止するために、プ
リンタヘツド駆動回路への供給電源の立上がり、
および立下がり時間を制御したものがある（特開
昭56−129185）。この場合、電源のオン・オフ時
のプリンタヘツドのオーバーヒートおよび誤印字
は防止されるが、このような主制御部１およびシ
フトレジスタ２の誤動作は電源の異常、電源電圧
へのノイズの混入、ソフトウエアの暴走等によつ
ても起る。
本考案は上述のような問題点に鑑み提案された
もので、サーマルプリンタの誤印字および発熱素
子のオーバーヒートを防止する回路を備えたサー
マルプリンタを提供することを目的とする。
もので、サーマルプリンタの誤印字および発熱素
子のオーバーヒートを防止する回路を備えたサー
マルプリンタを提供することを目的とする。
そのために本考案では、先づシフトレジスタ２
の電源電圧である＋５（Ｖ）の直流電圧を発熱素
子の電源電圧である＋19.5（Ｖ）をレギユレート
して得るようにしている。したがつて、電源スイ
ツチをオフにしてもシフトレジスタ２の電源電圧
は＋５（Ｖ）を長く維持し、主制御部１の電源電
圧が０（Ｖ）になるまでに誤動作することはない。
次に、電源スイツチをオフにして主制御部１の電
源電圧が＋4.5（Ｖ）以下に下がると、主制御部１
から出力されたヒート信号がシフトレジスタ２の
イネーブル端子ENに入力しないようにしてい
る。（ヒート信号の入力回路は第１図の場合と異
なつていて、サーマルヘツドドライバー４は常に
接地されている。）さらに、主制御部１が誤動作
してヒート信号のパルスが連らなつて出力された
場合には、所定のパルス幅を越えるヒート信号は
シフトレジスタ２のイネーブル端子ENに入力し
ないようにしている。
の電源電圧である＋５（Ｖ）の直流電圧を発熱素
子の電源電圧である＋19.5（Ｖ）をレギユレート
して得るようにしている。したがつて、電源スイ
ツチをオフにしてもシフトレジスタ２の電源電圧
は＋５（Ｖ）を長く維持し、主制御部１の電源電
圧が０（Ｖ）になるまでに誤動作することはない。
次に、電源スイツチをオフにして主制御部１の電
源電圧が＋4.5（Ｖ）以下に下がると、主制御部１
から出力されたヒート信号がシフトレジスタ２の
イネーブル端子ENに入力しないようにしてい
る。（ヒート信号の入力回路は第１図の場合と異
なつていて、サーマルヘツドドライバー４は常に
接地されている。）さらに、主制御部１が誤動作
してヒート信号のパルスが連らなつて出力された
場合には、所定のパルス幅を越えるヒート信号は
シフトレジスタ２のイネーブル端子ENに入力し
ないようにしている。
以下、本考案を実施例図面にしたがつて説明す
る。第３図は本考案の１実施例に係るサーマルプ
リンタの回路図である。１〜１２は第１図の場合
と同じである。TR1はベース側が電源回路１１
に、エミツタ側がシフトレジスタ２の電源入力端
子VDDにそれぞれ接続され、コレクタ側が接地さ
れたPNP型トランジスタである。R1はPNP型ト
ランジスタTR1の保護抵抗である。C1はノイズ
吸収用のコンデンサである。このPNP型トラン
ジスタTR1は電源回路１１から供給される主制御
部１の電源電圧がシフトレジスタ２の電源電圧よ
り0.6（Ｖ）以上小さくなると導通する。TR2は
NPN型トランジスタである。R2とR3はPNP型ト
ランジスタTR1が導通したときにトランジスタ
TR2のベース電位を0.6（Ｖ）以上に設定するため
の抵抗である。INは主制御部１からのヒート信
号を反転させるとインバータ回路である。D2と
R5はそれぞれインバータ回路INで反転したヒー
ト信号をTTLからＣ−MOSへレベル変換するダ
イオードと抵抗である。R4とC2はそれぞれ時定
数回路を構成する抵抗とコンデンサで、P1点に
はインバータ回路INで反転したヒート信号のパ
ルスの立上りにより緩やかに増加し、立下りによ
り急峻に減少するコンデンサＣの充電電圧Ｖが得
られる。抵抗R2と抵抗R3の比で、インバータ回
路INで反転したヒート信号のパルスが連続して
続いた場合の、つまり飽和時のコンデンサＣの充
電電圧VSATの値が決まる。そして、反転したヒー
ト信号がデユーテイサイクルｔのパルス信号の場
合には、充電電圧ＶはコンデンサＣの飽和時の充
電電圧がｔ×VSATである充電電圧曲線に沿い、パ
ルス信号の立上り、立下りに応じて増減を繰り返
しながら次第に上昇し、究極には電圧値ｔ×VSAT
を含む一定の電圧値の間で増減を繰り返す。な
お、抵抗R3，R4およびコンデンサC2の値は反転
したヒート信号のパルスの立上りから、例えば約
６（ms）前後でコンデンサC2の充電電圧Ｖがトラ
ンジスタTR2の導通時のベース・エミツタ間電圧
である0.6（Ｖ）で達するように設定される。した
がつて、第２図に示すようなパルス信号（デユー
テイサイクル＝1.7／2.7≒0.63）のヒート信号が
主制御部１から出力されている場合には、コンデ
ンサC2の飽和時の充電電圧の尖頭値は約0.4（Ｖ）
になる。ここで、D1は逆流防止用のダイオード
である。ZDはシフトレジスタ２に＋５（Ｖ）の電
源電圧を供給するために＋19.5（Ｖ）の電源ライ
ンに設けられた定電圧ダイオードである。R6は
電流制限抵抗である。C2，C3はノイズ吸収のコ
ンデンサである。
る。第３図は本考案の１実施例に係るサーマルプ
リンタの回路図である。１〜１２は第１図の場合
と同じである。TR1はベース側が電源回路１１
に、エミツタ側がシフトレジスタ２の電源入力端
子VDDにそれぞれ接続され、コレクタ側が接地さ
れたPNP型トランジスタである。R1はPNP型ト
ランジスタTR1の保護抵抗である。C1はノイズ
吸収用のコンデンサである。このPNP型トラン
ジスタTR1は電源回路１１から供給される主制御
部１の電源電圧がシフトレジスタ２の電源電圧よ
り0.6（Ｖ）以上小さくなると導通する。TR2は
NPN型トランジスタである。R2とR3はPNP型ト
ランジスタTR1が導通したときにトランジスタ
TR2のベース電位を0.6（Ｖ）以上に設定するため
の抵抗である。INは主制御部１からのヒート信
号を反転させるとインバータ回路である。D2と
R5はそれぞれインバータ回路INで反転したヒー
ト信号をTTLからＣ−MOSへレベル変換するダ
イオードと抵抗である。R4とC2はそれぞれ時定
数回路を構成する抵抗とコンデンサで、P1点に
はインバータ回路INで反転したヒート信号のパ
ルスの立上りにより緩やかに増加し、立下りによ
り急峻に減少するコンデンサＣの充電電圧Ｖが得
られる。抵抗R2と抵抗R3の比で、インバータ回
路INで反転したヒート信号のパルスが連続して
続いた場合の、つまり飽和時のコンデンサＣの充
電電圧VSATの値が決まる。そして、反転したヒー
ト信号がデユーテイサイクルｔのパルス信号の場
合には、充電電圧ＶはコンデンサＣの飽和時の充
電電圧がｔ×VSATである充電電圧曲線に沿い、パ
ルス信号の立上り、立下りに応じて増減を繰り返
しながら次第に上昇し、究極には電圧値ｔ×VSAT
を含む一定の電圧値の間で増減を繰り返す。な
お、抵抗R3，R4およびコンデンサC2の値は反転
したヒート信号のパルスの立上りから、例えば約
６（ms）前後でコンデンサC2の充電電圧Ｖがトラ
ンジスタTR2の導通時のベース・エミツタ間電圧
である0.6（Ｖ）で達するように設定される。した
がつて、第２図に示すようなパルス信号（デユー
テイサイクル＝1.7／2.7≒0.63）のヒート信号が
主制御部１から出力されている場合には、コンデ
ンサC2の飽和時の充電電圧の尖頭値は約0.4（Ｖ）
になる。ここで、D1は逆流防止用のダイオード
である。ZDはシフトレジスタ２に＋５（Ｖ）の電
源電圧を供給するために＋19.5（Ｖ）の電源ライ
ンに設けられた定電圧ダイオードである。R6は
電流制限抵抗である。C2，C3はノイズ吸収のコ
ンデンサである。
次に本回路の動作について説明する。先づ電源
スイツチをオフにしたときの動作について述べ
る。サーマルヘツドユニツト３の＋19.5（Ｖ）の
電源電圧は、前述したように電源回路１２の平滑
コンデンサの容量が大きいため、電源スイツチを
オフにしても暫くの間その値を保つている。そし
てシフトレジスタ２の＋５（Ｖ）の電源電圧はこ
の＋19.5（Ｖ）の電圧をレギユレートして作られ
ているので、シフトレジスタ２の電源電圧も暫く
の間＋５（Ｖ）を保つている。一方、主制御部１
の＋５（Ｖ）の電源電圧は、電源回路１１の平滑
コンデンサの容量が小さいために、＋19.5（Ｖ）の
電源電圧より早く低下する。したがつて、主制御
部１の電源電圧が０（Ｖ）になるまでにシフトレ
ジスタ２が誤動作してデータが出力されることは
ない。また、主制御部１の電源電圧がシフトレジ
スタ２の電源電圧より0.6（Ｖ）以上下がるとトラ
ンジスタTR1は導通する。これにより、トランジ
スタTR2のベースに予め設定された0.6（Ｖ）以上
の電圧がかかり、トランジスタTR2は導通する。
したがつて、P2点は接地され、シフトレジスタ
２のイネーブル端子ENにはヒート信号は入力し
ない。すなわち、サーマルヘツドユニツト３に＋
19.5（Ｖ）の電源電圧が加わつていつても、シフ
トレジスタ２からサーマルヘツドドライバ４へ各
発熱素子をヒートするか否かのデータは出力され
ないので、電源スイツチをオフにしたとき誤印字
が起ることはない。なお、ある程度、時間が経過
すると、サーマルヘツドユニツト３の電源電圧は
低下し、それにつれてシフトレジスタ２の電源電
圧も低下するが、シフトレジスタ２が誤動作して
もサーマルヘツドユニツト３の電源電圧がすでに
低下しているので、黒い点が印字されたり、発熱
素子がオーバーヒートすることはない。
スイツチをオフにしたときの動作について述べ
る。サーマルヘツドユニツト３の＋19.5（Ｖ）の
電源電圧は、前述したように電源回路１２の平滑
コンデンサの容量が大きいため、電源スイツチを
オフにしても暫くの間その値を保つている。そし
てシフトレジスタ２の＋５（Ｖ）の電源電圧はこ
の＋19.5（Ｖ）の電圧をレギユレートして作られ
ているので、シフトレジスタ２の電源電圧も暫く
の間＋５（Ｖ）を保つている。一方、主制御部１
の＋５（Ｖ）の電源電圧は、電源回路１１の平滑
コンデンサの容量が小さいために、＋19.5（Ｖ）の
電源電圧より早く低下する。したがつて、主制御
部１の電源電圧が０（Ｖ）になるまでにシフトレ
ジスタ２が誤動作してデータが出力されることは
ない。また、主制御部１の電源電圧がシフトレジ
スタ２の電源電圧より0.6（Ｖ）以上下がるとトラ
ンジスタTR1は導通する。これにより、トランジ
スタTR2のベースに予め設定された0.6（Ｖ）以上
の電圧がかかり、トランジスタTR2は導通する。
したがつて、P2点は接地され、シフトレジスタ
２のイネーブル端子ENにはヒート信号は入力し
ない。すなわち、サーマルヘツドユニツト３に＋
19.5（Ｖ）の電源電圧が加わつていつても、シフ
トレジスタ２からサーマルヘツドドライバ４へ各
発熱素子をヒートするか否かのデータは出力され
ないので、電源スイツチをオフにしたとき誤印字
が起ることはない。なお、ある程度、時間が経過
すると、サーマルヘツドユニツト３の電源電圧は
低下し、それにつれてシフトレジスタ２の電源電
圧も低下するが、シフトレジスタ２が誤動作して
もサーマルヘツドユニツト３の電源電圧がすでに
低下しているので、黒い点が印字されたり、発熱
素子がオーバーヒートすることはない。
次に前述した原因により主制御部１が誤動作
し、例えば10（ms）のパルス幅のヒート信号が出
力されたものとする。この場合、P1点の電位は
インバータ回路INにより反転したヒート信号が
立上つてから約６（ms）でトランジスタTR2の導
通時のベース電圧0.6（Ｖ）に達し、以後２〜３
（ms）経過するまでの間トランジスタTR2は導通
してP2点は接地される。すなわち、シフトレジ
スタ２のイネーブル端子ENには最大約６（ms）
のパルス幅のヒート信号までしか入力しない。し
たがつて、各発熱素子の連続通電時間は最大約６
（ms）となり、各発熱素子のオーバーヒートが防
止される。なお、この発熱素子の最大連続通電時
間はトランジスタTR2の導通電圧を変えることに
より、実際に合わせて設定することができる。
し、例えば10（ms）のパルス幅のヒート信号が出
力されたものとする。この場合、P1点の電位は
インバータ回路INにより反転したヒート信号が
立上つてから約６（ms）でトランジスタTR2の導
通時のベース電圧0.6（Ｖ）に達し、以後２〜３
（ms）経過するまでの間トランジスタTR2は導通
してP2点は接地される。すなわち、シフトレジ
スタ２のイネーブル端子ENには最大約６（ms）
のパルス幅のヒート信号までしか入力しない。し
たがつて、各発熱素子の連続通電時間は最大約６
（ms）となり、各発熱素子のオーバーヒートが防
止される。なお、この発熱素子の最大連続通電時
間はトランジスタTR2の導通電圧を変えることに
より、実際に合わせて設定することができる。
本考案は、以上説明したように、シフトレジス
タ２の電源電圧をサーマルヘツドユニツト３の電
源電圧をレギユレートして作り出しているので電
源をオフにしてもシフトレジスタ２の電源電圧は
長時間その電圧値を保持するのでシフトレジスタ
２は誤動作せず、またシフトレジスタ２の電源電
圧が時間が経過して下がつたときでも、そのとき
にはサーマルヘツドユニツト３の電源電圧もかな
り下がつているのでシフトレジスタ２が誤動作し
ても問題はなく、シフトレジスタ２に起因する電
源オフ時の誤印字が防止される。また、主制御部
１の電源電圧が所定の電圧値以下に下がつた場合
にはシフトレジスタ２へのヒート信号の入力を禁
止するようにしたので、主制御部１の電源電圧の
低下に起因する誤印字が防止される。さらに、シ
フトレジスタ２には所定のパルス幅以上のパルス
幅を有するヒート信号は入力しないようにしたの
で、主制御部１が誤動作し、ヒート信号のパルス
が連らなつて出力されても発熱素子はオーバーヒ
ートすることはない。
タ２の電源電圧をサーマルヘツドユニツト３の電
源電圧をレギユレートして作り出しているので電
源をオフにしてもシフトレジスタ２の電源電圧は
長時間その電圧値を保持するのでシフトレジスタ
２は誤動作せず、またシフトレジスタ２の電源電
圧が時間が経過して下がつたときでも、そのとき
にはサーマルヘツドユニツト３の電源電圧もかな
り下がつているのでシフトレジスタ２が誤動作し
ても問題はなく、シフトレジスタ２に起因する電
源オフ時の誤印字が防止される。また、主制御部
１の電源電圧が所定の電圧値以下に下がつた場合
にはシフトレジスタ２へのヒート信号の入力を禁
止するようにしたので、主制御部１の電源電圧の
低下に起因する誤印字が防止される。さらに、シ
フトレジスタ２には所定のパルス幅以上のパルス
幅を有するヒート信号は入力しないようにしたの
で、主制御部１が誤動作し、ヒート信号のパルス
が連らなつて出力されても発熱素子はオーバーヒ
ートすることはない。
第１図は従来の40桁印字のサーマルプリンタの
ブロツク図、第２図はヒート信号の波形図、第３
図は本考案の１実施例に係り、誤印字および発熱
素子のオーバーヒートを防止する回路を備えたサ
ーマルプリンタの回路図である。 １……主制御部、２……シフトレジスタ、３…
…サーマルヘツドユニツト、４……サーマルヘツ
ドドライバ、５……駆動機構、６……モータ、１
１……第１の電源回路、１２……第２の電源回
路、ZD……レギユレータ回路、C1，R1，R2，
R3，TR1……電源電圧監視回路、C2，R3，R4…
…充電回路、TR2……スイツチング回路、ヒート
信号監視回路。
ブロツク図、第２図はヒート信号の波形図、第３
図は本考案の１実施例に係り、誤印字および発熱
素子のオーバーヒートを防止する回路を備えたサ
ーマルプリンタの回路図である。 １……主制御部、２……シフトレジスタ、３…
…サーマルヘツドユニツト、４……サーマルヘツ
ドドライバ、５……駆動機構、６……モータ、１
１……第１の電源回路、１２……第２の電源回
路、ZD……レギユレータ回路、C1，R1，R2，
R3，TR1……電源電圧監視回路、C2，R3，R4…
…充電回路、TR2……スイツチング回路、ヒート
信号監視回路。
Claims (1)
- 【実用新案登録請求の範囲】 通電したときに発生するジユール熱により、紙
にドツトを生成する発熱素子と、このドツトの集
合によつて前記紙に印字する文字、数字等の図形
を形成するドツトマトリツクスを複数個有するサ
ーマルヘツドユニツトと、 前記ドツトマトリツクスの各ドツトを印字する
かしないかのデータを並列に入力した後、クロツ
ク信号に同期させて直列に出力するとともに、前
記同期信号と同期した一定周期の所定の個数のヒ
ート信号を出力しかつ、このヒート信号と時間差
を有する紙送り指令信号を出力する主制御部と、 この主制御部から出力された前記データを前記
発熱素子の個数だけ直列に入力するシフトレジス
タと、 このシフトレジスタに入力された前記データを
前記主制御部からヒート信号が与えられる期間だ
け並列に入力し、この入力されたデータに応じ
て、前記サーマルヘツドユニツトを通電するサー
マルヘツドドライバーと、 前記主制御部から適宜タイミングで供給される
指令信号が与えられることにより前記紙を所定の
量だけ送る駆動機構と、 論理回路へ電力を供給する第１の電源回路と、 この第１の電源回路の電源電圧よりも高い値に
供給電圧が設定され、前記サーマルヘツドユニツ
トの各発熱素子に通電する電力を供給する第２の
電源回路と、 前記第２の電源回路の電源電圧をレギユレート
して、前記シフトレジスタの駆動用電源電圧を発
生するレギユレータ回路とを備えたサーマルプリ
ンタであつて、 前記駆動用電源電圧と前記第１の電源回路の電
源電圧とを比較し、前記第１の電源回路の電源電
圧が前記駆動用電源電圧値より所定のレベル以下
に低下したとき第１の制御信号を出力する電源電
圧監視回路と、 前記ヒート信号の１周期ごとに充放電を繰返
し、前記ヒート信号の所定の個数のうちのいくつ
かが前記周期を乱すことによつて前記充電電圧が
所定のレベルを越えたとき第２の制御信号を出力
するヒート信号監視回路と、 前記第１の制御信号と前記第２の制御信号に応
答して、前記ヒート信号の前記シフトレジスタへ
の入力を遮断するスイツチング回路とを備えたこ
とを特徴とするサーマルプリンタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4245982U JPS58145742U (ja) | 1982-03-27 | 1982-03-27 | サ−マルプリンタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4245982U JPS58145742U (ja) | 1982-03-27 | 1982-03-27 | サ−マルプリンタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58145742U JPS58145742U (ja) | 1983-09-30 |
| JPS641078Y2 true JPS641078Y2 (ja) | 1989-01-11 |
Family
ID=30053589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4245982U Granted JPS58145742U (ja) | 1982-03-27 | 1982-03-27 | サ−マルプリンタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58145742U (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56129185A (en) * | 1980-03-14 | 1981-10-09 | Matsushita Electric Ind Co Ltd | Protecting circuit for printer head |
-
1982
- 1982-03-27 JP JP4245982U patent/JPS58145742U/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56129185A (en) * | 1980-03-14 | 1981-10-09 | Matsushita Electric Ind Co Ltd | Protecting circuit for printer head |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58145742U (ja) | 1983-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4168421A (en) | Voltage compensating drive circuit for a thermal printer | |
| JPS6126319B2 (ja) | ||
| US4434354A (en) | Thermal printer | |
| EP0055539A2 (en) | Thermal printer drive circuit and a thermal printer provided therewith | |
| US4566813A (en) | Dot-matrix print controller | |
| JPS641078Y2 (ja) | ||
| EP0156360B1 (en) | Thermal dot type printing apparatus | |
| JP2907590B2 (ja) | ラインサーマルプリンタ | |
| JPH0322823B2 (ja) | ||
| JP2554871B2 (ja) | サ−マルプリンタの印字制御装置 | |
| JP2677998B2 (ja) | サーマルヘッドの電源回路 | |
| US4649400A (en) | Thermal printer control device | |
| JP3276791B2 (ja) | インクジェットヘッド駆動電源回路 | |
| JPS6028799A (ja) | パルスモ−タ制御方式 | |
| JPH0351162Y2 (ja) | ||
| JPS6255164A (ja) | サ−マルプリンタ | |
| JP3408551B2 (ja) | サーマルヘッド制御装置 | |
| JPH0312531Y2 (ja) | ||
| JPS58145741U (ja) | サ−マルプリンタ装置 | |
| JP2573277B2 (ja) | サーマルプリンタの印字濃度補正方式 | |
| KR101050316B1 (ko) | 써멀프린트헤드의 구동전원 제어방법 | |
| JPS61206657A (ja) | インクジエツト記録装置 | |
| JPH0577474A (ja) | プリンタ | |
| JPS62299349A (ja) | サ−マルヘツド印字制御方式 | |
| JPS6221560A (ja) | サ−マルプリンタ |