[go: up one dir, main page]

JPS6362227A - Ｐ型ド−パントの特性のその他のｐ型ド−パントでの修正 - Google Patents

Ｐ型ド−パントの特性のその他のｐ型ド−パントでの修正

Info

Publication number
JPS6362227A
JPS6362227A JP62213171A JP21317187A JPS6362227A JP S6362227 A JPS6362227 A JP S6362227A JP 62213171 A JP62213171 A JP 62213171A JP 21317187 A JP21317187 A JP 21317187A JP S6362227 A JPS6362227 A JP S6362227A
Authority
JP
Japan
Prior art keywords
type
region
impurities
boron
impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62213171A
Other languages
English (en)
Inventor
シェルドン　アロノウィッツ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor Corp filed Critical Fairchild Semiconductor Corp
Publication of JPS6362227A publication Critical patent/JPS6362227A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Materials For Photolithography (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 支Ａ九更 本発明は、モノリシック集積回路に関するものであって
、更に詳細には、集積回路装置内のＰ型領域の特性に関
するものである。
灸哀技先 集積回路装置の設計において、１つの導電型の領域を反
対の導電型を示す領域内又はそれに隣接して形成し、所
望の動作特性を与える０例えば、ＰＭＯＳ電界効果トラ
ンジスタは、表面にＰ型ソース及びドレイン領域を持っ
たＮ型基板を有している。該基板内のＮ導電型は、シリ
コン層を１例えば砒素又は燐の如きドナー（Ｖ族）不純
物でドーピングすることによって与えられる。次いで、
ソース及びドレインＰ型領域を、アクセプタ（ＩＩＩ族
）不純物、最も典型的にはボロン、を該基板の２つの所
定の領域内に拡散させることによって形成する。
全ての一般的に使用されるＰ型不純物の特性である１つ
の物理的特性は、それらが比較的高い拡散係数を持って
いるということである。換言すると、集積回路の製造に
おける拡散プロセス又は爾後のアニーリングステップの
期間中、Ｐ型不純物原子はシリコン内を比較的大きな距
離移動する傾向がある。従って、トランジスタは、Ｐ型
ソース及びドレイン領域によって占められる比較的大き
な体積を収容し且つしかも所望の電気的態様を与える為
に十分な大きさでなければならない。
従って、より小型の集積回路装置を製造することを可能
とする為にＰ型ドーパントの拡散深さを制限する為の技
術を提供することが望ましい。この目的を達成する為の
１つの可能な方法は、Ｐ型領域内において使用する不純
物原子の濃度を減少させることである。例えば、この様
なアプローチはより幅狭のソース及びドレイン領域を形
成することを可能とする。然し乍ら、このアプローチに
も付随的な限界が無いわけではない。特に、これらの低
濃度の幅狭領域は、増加した電気抵抗を示し、それは該
トランジスタの電気的性能特性を有している。例えば、
トランジスタはより深く且つ　　　　□−層高濃度のＰ
型領域を持った同様のトランジスタよりも−ｒ！Ｉ遅く
動作する場合がある。
且−孜 本発明は、以上の点に鑑みなされたものであって、上述
した如き従来技術の欠点を解消し、電気的特性を劣化さ
せることなしにＰ型ドーパントの拡散特性を修正する新
規な方法を提供することを目的とする。
本発明の更に別の目的とするところは１体積を制限して
いるが向上した電気的動作性能のＰ型領域を持った新規
な集積回路構成体を提供することである。
硝−Ｊ逸 本発明によれば、これらの目的及びそれらに付随する利
点は、１つのＰ型ドーパントを使用して別のＰ型ドーパ
ントの拡散特性を修正することによって達成される６例
えば、Ｐ型領域内に制限した量のガリウムを、より大量
のボロンと共に、制限した深さへ注入させて、該ボロン
の拡散を閉じ込め、その際により小型の装置を製造する
ことを可能とする。閉じ込めた体積と共に、結果的に得
られる領域は、ボロンとガリウムが独自的に作用する場
合の単純に付加的な態様よりも大きな電気的動作特性を
示す。
動作に付いて説明すると、ボロンの拡散に関しての制御
は、拡散中のボロンとガリウムとの間の吸引から発生す
る。従って、注入物の深さが浅い、即ちシリコン基板の
表面近傍、である様に比較的低いエネルギでガリウムを
注入させることによって、ガリウムに対するボロンの吸
引は、アニーリング中に表面近傍にそれを滞留させる。
逆に、ガリウムが高エネルギレベルで深く注入されると
、その効果は、アニーリング中に通常発生するよりも一
層大きな深さヘボロン原子を［プル」即ち引っ張ること
となり、従って所望により向上された拡散パターンが与
えられる。
同様の効果を奏するＰ型ドーパントのその他の適宜の組
合せとしては、アルミニウムとボロン。
ガリウムとアルミニウム、及びインジウムとボロンであ
る。
ヌＪ１殊 前述した如く、本発明の基本的原理は、Ｐ型不純物の特
性を第２Ｐ型不純物で修正することである。この原理の
ＰＭＯＳ電界効果トランジスタの製造における適用を第
１Ａ図乃至第１Ｅ図に示しである。
第１Ａ図を参照すると、Ｎ型チャンネル層１０をＰ型基
板１２上に成長又はその他の適宜の方法で形成させる６
次いで、該チャンネル層上に酸化物層１４を形成する。
第１Ｂ図に示した如く、トランジスタのソース及びドレ
イン領域を位置させるべき個所の区域において該酸化物
層内に２つの窓１６を形成する。ガリウムイオンを、チ
ャンネル層１０の表面に沿って窓１６を介して区域１８
内にへ注入させる。所望により、注入物の深さに関して
より良い制御を与える為に、薄い酸化物の層を各窓内に
残存させることが可能である。
ガリウムイオン注入の後、窓１６を第１Ｃ図に示した如
くに拡大させる。次いで、これらの拡大した窓を介して
ボロンイオンを区域２０内へ注入させる。このイオン注
入の各々の期間中に使用されるエネルギレベルは、好適
には、ボロンの拡散を閉じ込めることを所望する場合に
は、両方の不純物に対してピーク濃度の深さが略同一で
ある様に相互に選択する。全構成体を適宜の時間に渡っ
て加熱して、ガリウム及びボロンイオンを同時的にチャ
ンネル層１０内へ拡散させ、その際に、第１０図に示し
た如く、ソース及びドレイン領域２２を形成する。
その後に、酸化物層１４の残部を除去し、且つ新たな酸
化物層２４を全構成体の上に形成する。
ソース及びドレイン領域間のチャンネル領域２６に積層
する層２４の一部の高さが、例えば、エツチングによっ
て減少され、且つゲート電極２８がこの区域内に付着さ
れる。更に、ソース及びドレイン領域上方に孔を開口し
、且つコンタクト３０を公知の態様でトランジスタの電
気的接続の為に設ける。
上述した如き一対のＰ型ドーパントの組合せは。
閉じ込め体積内において高度に安定な複合体となる。そ
れらが互に吸引しあうので、これら２つの不純物は一緒
に拡散する傾向があり、従って各々が拡散によって形成
されるＰ壁領域全体に分布される。結合された不純物は
、同様のピーク濃度レベルで単独で作用するいずれかの
不純物よりも最大１７４ミクロン小さな拡散距離を示す
。別の利点としては、より低いアニール温度で分子作用
が形成されることである。従って、通常使用される１、
０００℃十の温度の代わりに、７００乃至９００℃の範
囲内、好適には約８００℃のアニール温度を使用するこ
とが可能である。従って、ＣＭＯＳ回路の製造において
、最初に全てのＮチャンネル処理を行い、次いでより低
い温度又はより短いアニール時間を使用してＰチャンネ
ル処理を行うことが可能となる。何故ならば、Ｎ型ドー
パントはこの様な状況においては更に拡散する可能性が
ないからである。
然し乍ら、−層高いアニール温度で、その効果はそれ程
顕著ではないかも知れないが、なおかつ拡散特性の修正
を観測することが可能である。
本発明の更にその他の特徴に付いて以下の具体的例によ
って説明する。
叢よ ２５０人の厚さを持った熱的に成長させた酸化物の層を
介してシリコン内にボロンイオンを注入させた。ドーズ
は３ＸＩＯ１４イオン／ｃｍ”であり、且つ注入用のパ
ワーレベルは２０ＫｅＶであった。
次いで、該物質を窒素中で３０分間９００℃でアニール
させた。
その結果得られるＰ型キャリアの濃度は、第２Ａ図中の
曲線Ａによって示される如き分布を持っていた。ボロン
濃度（原子数／　ｃ　ｃ　）は、第２Ｂ図中にｒＢＪで
示した点線の曲線によって示される如き分布を持ってい
た。
叢裟 ガリウムイオンを、２５０人の厚さを持った熱的に成長
させた酸化物の層を介してシリコン内へ注入させた。ド
ーズはＩ　Ｘ　１０１４イオン／ｃＩ１１２であり、か
つ注入用のパワーレベルは１１０ＫｅＶであった０次い
で、該物質を窒素中で３０分間９００℃でアニールさせ
た。
その結果得られるＰ型キャリア濃度は、第２Ａ図内の曲
線Ｂで示される如き分布を持っており、且つ該ガリウム
原子は第２Ｂ図中のｒＧａＪで示した点線によって示さ
れる如き分布をしていた。
涯止 シリコン基板の同一の区域を例１において説明した如く
ボロンイオンで注入させ、且つガリウムイオンを例２で
説明した如くに注入させた。次いで、結合した注入物を
窒素中で３０分間９００℃で７ニールさせた。
その結果得られるＰ型キャリアの濃度は、第２Ａ図にお
いて曲線Ｃで示した如き分布を持っていた。ボロン及び
ガリウム原子は、第２Ｂ図中の２つの夫々の実線の曲線
によって表される如き分布を持っていた。これらの曲線
から、２つのＰ型ドーパントは対とされると互いに引合
い且つ一緒に７ニールすることが理解される。この相対
的な吸引は、キャリアのピーク濃度が、いずれの不純物
を単独で使用する場合よりも、基板の表面に著しく近接
することとさせる。従って、本来的な抵抗を増加させる
ことなしに、より浅い即ち幅狭なＰ型領域を形成するこ
とが可能である。
前述した例においては、注入物のパワーレベルは、イオ
ンの浸透である投影距離Ｒρがボロン及びガリウムの両
方の場合に略同一である様なものである。このことは、
アニール中のボロンの深さを閉じ込める即ち拘束する為
に行われる。これら２つのドーパントの相互的な吸引を
使用して、以下の例において説明する如く、装置に対し
てその他の特性を付与させることが可能である。
紅 ボロンイオンを、４０ＫｅＶのパワーレベル及び３Ｘ１
０１４イオン７ｃｍ”のドーズでシリコン基板内に注入
させた。３０分間９００℃でアニールした後、該ボロン
原子は第３図の点線の曲線「Ｂ」で示した如き分布を持
っていた。
五旦 ガリウムイオンを６０ＫｅＶのパラニレベルで１　Ｘ　
１０”イオン／ｃ１１１２のドーズでシリコン基板内に
注入させた。アニールの後、ガリウムイオンの分布は第
３図の点線の曲線ｒＧａＪで示されている。
珂」− ボロンとガリウムの両方のイオンを、夫々、例４及び例
５において説明した如く基板内に注入させ、且つ、次い
で、３０分間９００℃でアニールさせた。これら２つの
ドーパントのイオンは第３図の夫々の実線の曲線で示し
た如き分布を持っていた。
これらの上述した直前の例において、ボロン注入の投影
距離は、ガリウム注入のものよりもかなり大きい（例え
ば、約６４０人深い）。その結果、ボロンイオンは、ア
ニーリングの期間中に、ガリウムイオンを基板内へ一層
深く「牽引」する。この様なガリウムの分布に影響を与
える作用は、成る状況において望ましい場合がある。
ボロンとガリウムの組合せという特定の場合に付いて説
明したが、本発明の基本をなす概念はこれらの特定のＰ
型ドーパントに制限されているわけではない６例えば、
ボロン又はガリウムのいずれかと、アルミニウム又はイ
ンジウムの組合せも。
同一の特性上の効果を発揮する相互作用を発生する。
第４図は、アルミニウムとボロンとを対とさせてＰ型不
純物を形成する場合に達成される特定の結果を示してい
る。第４図中の曲線Ａは、６Ｘ１０１５のドーズで且つ
５０ＫｅＶでボロンを単独で注入させ且つ６０分間の間
中性雰囲気条件下で９５０℃でアニールした場合のキャ
リア濃度を示している０曲線Ｂは、アルミニウムを４　
Ｘ　１０”のドーズで且つ１００ＫｅＶで単独で注入し
且つ６０分間中性雰囲気条件下が９５０℃でアニールし
た場合のキャリア濃度を示している。ボロンとアルミニ
ウムの両方をこれらの同一のドーズで注入させ且つ同一
の条件下で一緒にアニールさせると。
その結果得ら九るキャリア濃度は曲、１ＩＣで示される
如きものである。理解される如く、結合させた不純物は
、ボロン単独の場合よりもシリコンの表面に実質的に近
接する活性キャリア濃度分布を持っている。
以上、本発明の具体的実施の態様に付いて詳細に説明し
たが１本発明はこれら具体例にのみ限定されるべきもの
では無く、本発明の技術的範囲を逸脱すること無しに種
々の変形が可能であることは勿論である１例えば、ＰＭ
Ｏ５電界効果トランジスタの製造においてＰ型ソース及
びドレイン領域の形成に関して特に説明したが、本発明
はこの様な場合にのみ制限されるべきものではない。む
しろ、Ｐ型領域の１つ又はそれ以上の特性を制御するこ
とが所望される殆ど全てのタイプのモノリシック集積回
路装置への適用性を持っている。
【図面の簡単な説明】
第１Ａ図乃至第１Ｅ図は本発明に基づいてＰＭＯＳトラ
ンジスタを形成する為の処理中のシリコンウェハの各概
略断面側面図、第２Ａ図は本発明の例においてボロン、
ガリウム、ボロンとガリウ１１の組合せの各々に対して
の相対的キャリア濃度を示したグラフ図、第２Ｂ図は本
発明に基づいて個別的に注入され且つ対とされた場合の
ボロン及びガリウムの相対的イオン濃度を示したグラフ
図、第３図は異なった注入条件の下でボロン及びガリウ
ムの相対的イオン濃度を示した第２Ｂ図と同様なグラフ
図、第４図はボロン−アルミニウムの組合せの特性を示
した第２Ａ図と同様なグラフ図、である。 （符号の説明） １０：チャンネル層 １２：Ｐ型基板 １４二酸化物層 １６：窓 ２２：ソース／ドレイン領域 ２４：酸化物層 ２６：チャンネル領域 ２８：ゲート電極 ３ｏ：コンタクト ｒ　Ｉ　Ｇ　、ｉ　ｆ’＋ Ｆ　Ｉ　Ｇ　、　１８ ＦＩＧ、ｌｏ ＦＸＣ？、ＩＤ ＥＩＢ、ｌｂ ｔ−１Ｇ、２Ａ ミ軍″！　（ミ７０＞） ミ・末″ｌ　（ミ７０　シリ

Claims (1)

  1. 【特許請求の範囲】 １、モノリシック集積回路装置内にＰ型領域を形成する
    方法において、半導体基板上の所定の領域内に第１Ｐ型
    不純物のイオンを注入し、前記領域内に前記第１Ｐ型不
    純物とは異なる第２Ｐ型不純物のイオンを注入し、前記
    基板をアニールして前記両方の不純物を共に前記基板内
    へ拡散させる、上記各ステップを有することを特徴とす
    る方法。 ２、特許請求の範囲第１項において、前記注入ステップ
    は該両イオンのピーク濃度が両方の不純物に対して前記
    基板内において略同一の深さとさせる夫々のパワーレベ
    ルで実施することを特徴とする方法。 ３、特許請求の範囲第１項において、前記第１不純物を
    注入する前記領域の面積は、前記第２不純物を注入する
    前記領域の区域よりも小さいことを特徴とする方法。 ４、特許請求の範囲第１項において、前記第１及び第２
    不純物の各々は、ボロン、アルミニウム、ガリウム、イ
    ンジウムから構成されるグループから選択されることを
    特徴とする方法。 ５、所望の電気的特性を与える為にＰＮ接合を形成する
    モノリシック集積回路装置の製造において、２つの異な
    ったＰ型不純物を前記領域内に同時的に拡散させて前記
    不純物の両方の中間のイオンが前記領域内において互い
    に吸引させるステップを有する前記接合に隣接するＰ型
    領域の特性を修正する方法。 ６、特許請求の範囲第５項において、前記拡散ステップ
    は、前記不純物の各々のイオンを注入し且つ同時的に前
    記注入不純物をアニールするステップを有することを特
    徴とする方法。 ７、特許請求の範囲第５項において、前記方法によって
    製造される生成物。 ８、特許請求の範囲第６項において、前記方法によって
    製造される生成物。 ９、少なくとも１つのドナー不純物でドープされている
    Ｎ型領域と各々が前記Ｐ型領域を介して分布されている
    ２つの異なったアクセプタ不純物でドープされているＰ
    型領域との間に形成されているＰＮ接合を持ったモノリ
    シック集積回路装置。 １０、特許請求の範囲第９項において、前記アクセプタ
    不純物の各々がボロン、アルミニウム、ガリウム、イン
    ジウムから構成されるグループから選択されることを特
    徴とする装置。 １１、ＭＯＳ電界効果トランジスタにおいて、Ｎ型半導
    体基板、前記基板内に形成されたＰ型ソース及びドレイ
    ン領域、を有しており、前記ソース及びドレイン領域の
    各々が２つの異なったアクセプタ不純物の原子でドープ
    されている半導体を有することを特徴とするトランジス
    タ。 １２、特許請求の範囲第１１項において、前記アクセプ
    タ不純物の各々がボロン、アルミニウム、ガリウム、イ
    ンジウムから構成されるグループから選択されることを
    特徴とするトランジスタ。
JP62213171A 1986-08-28 1987-08-28 Ｐ型ド−パントの特性のその他のｐ型ド−パントでの修正 Pending JPS6362227A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/901,502 US4746964A (en) 1986-08-28 1986-08-28 Modification of properties of p-type dopants with other p-type dopants
US901502 1997-07-28

Publications (1)

Publication Number Publication Date
JPS6362227A true JPS6362227A (ja) 1988-03-18

Family

ID=25414313

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62213171A Pending JPS6362227A (ja) 1986-08-28 1987-08-28 Ｐ型ド−パントの特性のその他のｐ型ド−パントでの修正

Country Status (5)

Country Link
US (1) US4746964A (ja)
EP (1) EP0258148B1 (ja)
JP (1) JPS6362227A (ja)
KR (1) KR880003404A (ja)
DE (1) DE3779523T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008085355A (ja) * 2007-10-22 2008-04-10 Toshiba Corp イオン注入方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0359852A1 (de) * 1988-09-21 1990-03-28 Siemens Aktiengesellschaft Verfahren zur Herstellung von flachen dotierten Bereichen mit niedrigem Schichtwiderstand in einem Siliziumsubstrat
EP0397014A3 (en) * 1989-05-10 1991-02-06 National Semiconductor Corporation Aluminium/boron p-well
TW399774U (en) * 1989-07-03 2000-07-21 Gen Electric FET, IGBT and MCT structures to enhance operating characteristics
JPH0797590B2 (ja) * 1989-11-21 1995-10-18 株式会社東芝 バイポーラトランジスタの製造方法
US5137838A (en) * 1991-06-05 1992-08-11 National Semiconductor Corporation Method of fabricating P-buried layers for PNP devices
US5192712A (en) * 1992-04-15 1993-03-09 National Semiconductor Corporation Control and moderation of aluminum in silicon using germanium and germanium with boron
US5825052A (en) * 1994-08-26 1998-10-20 Rohm Co., Ltd. Semiconductor light emmitting device
US6331458B1 (en) 1994-10-11 2001-12-18 Advanced Micro Devices, Inc. Active region implant methodology using indium to enhance short channel performance of a surface channel PMOS device
US5970353A (en) * 1998-03-30 1999-10-19 Advanced Micro Devices, Inc. Reduced channel length lightly doped drain transistor using a sub-amorphous large tilt angle implant to provide enhanced lateral diffusion
JP2002076332A (ja) * 2000-08-24 2002-03-15 Hitachi Ltd 絶縁ゲート型電界効果トランジスタ及びその製造方法
US6660608B1 (en) * 2002-02-25 2003-12-09 Advanced Micro Devices, Inc. Method for manufacturing CMOS device having low gate resistivity using aluminum implant
US6599831B1 (en) * 2002-04-30 2003-07-29 Advanced Micro Devices, Inc. Metal gate electrode using silicidation and method of formation thereof
US20040121524A1 (en) * 2002-12-20 2004-06-24 Micron Technology, Inc. Apparatus and method for controlling diffusion
US7297617B2 (en) * 2003-04-22 2007-11-20 Micron Technology, Inc. Method for controlling diffusion in semiconductor regions
US8110469B2 (en) 2005-08-30 2012-02-07 Micron Technology, Inc. Graded dielectric layers
US11362221B2 (en) * 2017-02-06 2022-06-14 Alliance For Sustainable Energy, Llc Doped passivated contacts
CN113178385B (zh) * 2021-03-31 2022-12-23 青岛惠科微电子有限公司 一种芯片的制造方法、制造设备和芯片

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5457861A (en) * 1977-10-17 1979-05-10 Hitachi Ltd Manufacture of semiconductor device
JPS5492183A (en) * 1977-12-29 1979-07-21 Fujitsu Ltd Manufacture of mis type semiconductor device
JPS5673470A (en) * 1979-11-21 1981-06-18 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
JPS58106823A (ja) * 1981-12-18 1983-06-25 Toshiba Corp イオン注入方法
JPS58111324A (ja) * 1981-12-25 1983-07-02 Hitachi Ltd 半導体装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3798079A (en) * 1972-06-05 1974-03-19 Westinghouse Electric Corp Triple diffused high voltage transistor
JPS55151349A (en) * 1979-05-15 1980-11-25 Matsushita Electronics Corp Forming method of insulation isolating region
US4512816A (en) * 1982-02-26 1985-04-23 National Semiconductor Corporation High-density IC isolation technique capacitors

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5457861A (en) * 1977-10-17 1979-05-10 Hitachi Ltd Manufacture of semiconductor device
JPS5492183A (en) * 1977-12-29 1979-07-21 Fujitsu Ltd Manufacture of mis type semiconductor device
JPS5673470A (en) * 1979-11-21 1981-06-18 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
JPS58106823A (ja) * 1981-12-18 1983-06-25 Toshiba Corp イオン注入方法
JPS58111324A (ja) * 1981-12-25 1983-07-02 Hitachi Ltd 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008085355A (ja) * 2007-10-22 2008-04-10 Toshiba Corp イオン注入方法

Also Published As

Publication number Publication date
KR880003404A (ko) 1988-05-17
EP0258148A2 (en) 1988-03-02
EP0258148A3 (en) 1988-06-01
EP0258148B1 (en) 1992-06-03
US4746964A (en) 1988-05-24
DE3779523T2 (de) 1993-01-21
DE3779523D1 (de) 1992-07-09

Similar Documents

Publication Publication Date Title
US6180476B1 (en) Dual amorphization implant process for ultra-shallow drain and source extensions
JPS6362227A (ja) Ｐ型ド−パントの特性のその他のｐ型ド−パントでの修正
JPH0283966A (ja) 半導体デバイスの製造方法
KR20030003690A (ko) 반도체 장치 및 그 제조 방법
US4502205A (en) Method of manufacturing an MIS type semiconductor device
US5021851A (en) NMOS source/drain doping with both P and As
JPH06310719A (ja) Ｇｅ−ＳｉのＳＯＩ型ＭＯＳトランジスタ及びその製造方法
US6063682A (en) Ultra-shallow p-type junction having reduced sheet resistance and method for producing shallow junctions
US4851360A (en) NMOS source/drain doping with both P and As
TWI232546B (en) Manufacturing method of semiconductor device and semiconductor device
EP0151585A4 (en) SEMICONDUCTOR DEVICE WITH SHALLOW JUNCTION.
JPH0642465B2 (ja) 浅い接合の形成方法
IE52184B1 (en) Device isolation in silicon semiconductor substrates
US6333244B1 (en) CMOS fabrication process with differential rapid thermal anneal scheme
JP3481223B2 (ja) 半導体装置の製造方法
US5801078A (en) Method for manufacturing diffused channel insulated gate effect transistor
US4783423A (en) Fabrication of a semiconductor device containing deep emitter and another transistor with shallow doped region
JPH05267327A (ja) Ｍｉｓｆｅｔ及びその製造方法
US5898007A (en) Method for forming wells of a semiconductor device
US6180470B1 (en) FETs having lightly doped drain regions that are shaped with counter and noncounter dorant elements
US6284579B1 (en) Drain leakage reduction by indium transient enchanced diffusion (TED) for low power applications
KR100212010B1 (ko) 반도체 소자의 트랜지스터 제조방법
JPH0677247A (ja) 半導体装置の形成方法
JPH0526343B2 (ja)
CN100456425C (zh) 制作半导体器件的方法和利用这种方法得到的半导体器件