JPH1174510A - 集積回路構造においてコバルト・ケイ化物接点を注入媒体として用いることによりｍｏｓデバイスを形成する方法 - Google Patents
集積回路構造においてコバルト・ケイ化物接点を注入媒体として用いることによりｍｏｓデバイスを形成する方法Info
- Publication number
- JPH1174510A JPH1174510A JP10194427A JP19442798A JPH1174510A JP H1174510 A JPH1174510 A JP H1174510A JP 10194427 A JP10194427 A JP 10194427A JP 19442798 A JP19442798 A JP 19442798A JP H1174510 A JPH1174510 A JP H1174510A
- Authority
- JP
- Japan
- Prior art keywords
- annealing
- cobalt
- mos structure
- cobalt silicide
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010941 cobalt Substances 0.000 title claims abstract description 158
- 229910017052 cobalt Inorganic materials 0.000 title claims abstract description 158
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 title claims abstract description 158
- 229910021332 silicide Inorganic materials 0.000 title claims abstract description 108
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 title claims abstract description 106
- 238000000034 method Methods 0.000 title claims description 47
- 238000002347 injection Methods 0.000 title description 3
- 239000007924 injection Substances 0.000 title description 3
- 238000000137 annealing Methods 0.000 claims abstract description 61
- 239000000758 substrate Substances 0.000 claims abstract description 60
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 40
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 40
- 239000010703 silicon Substances 0.000 claims abstract description 40
- 239000002019 doping agent Substances 0.000 claims abstract description 37
- 239000007789 gas Substances 0.000 claims abstract description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 6
- 239000001301 oxygen Substances 0.000 claims abstract description 6
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 6
- 238000006243 chemical reaction Methods 0.000 claims abstract 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 39
- 229920005591 polysilicon Polymers 0.000 claims description 38
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 15
- 229910052719 titanium Inorganic materials 0.000 claims description 15
- 239000010936 titanium Substances 0.000 claims description 15
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 8
- 239000007795 chemical reaction product Substances 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 7
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 7
- 229910052698 phosphorus Inorganic materials 0.000 claims description 7
- 239000011574 phosphorus Substances 0.000 claims description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 6
- 229910052785 arsenic Inorganic materials 0.000 claims description 6
- 229910052796 boron Inorganic materials 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 2
- 238000010030 laminating Methods 0.000 claims description 2
- 150000002739 metals Chemical class 0.000 claims description 2
- 229910052750 molybdenum Inorganic materials 0.000 claims description 2
- 239000011733 molybdenum Substances 0.000 claims description 2
- 229910052758 niobium Inorganic materials 0.000 claims description 2
- 239000010955 niobium Substances 0.000 claims description 2
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 claims description 2
- 229910052715 tantalum Inorganic materials 0.000 claims description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 2
- 150000004767 nitrides Chemical class 0.000 claims 2
- 150000001875 compounds Chemical class 0.000 claims 1
- 150000001868 cobalt Chemical class 0.000 abstract description 3
- 229910021341 titanium silicide Inorganic materials 0.000 description 15
- 238000002513 implantation Methods 0.000 description 10
- 229910019001 CoSi Inorganic materials 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 208000012868 Overgrowth Diseases 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- NSMXQKNUPPXBRG-SECBINFHSA-N (R)-lisofylline Chemical compound O=C1N(CCCC[C@H](O)C)C(=O)N(C)C2=C1N(C)C=N2 NSMXQKNUPPXBRG-SECBINFHSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 229910000428 cobalt oxide Inorganic materials 0.000 description 1
- IVMYJDGYRUAWML-UHFFFAOYSA-N cobalt(ii) oxide Chemical compound [Co]=O IVMYJDGYRUAWML-UHFFFAOYSA-N 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- XEMZLVDIUVCKGL-UHFFFAOYSA-N hydrogen peroxide;sulfuric acid Chemical compound OO.OS(O)(=O)=O XEMZLVDIUVCKGL-UHFFFAOYSA-N 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- -1 tantalum or niobium Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
- H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/0212—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 シリコン基板上のＭＯＳ構造において浅いソ
ース／ドレイン領域を形成すること。 【解決手段】 第１のアニーリング・ステップの前に、
シリコン基板（２）積層されたコバルト層（２０）が、
酸素を生じさせる気体に露出するのをキャッピング層
（３０）を用いて防止し、所望のコバルト・ケイ化物が
形成された後で、キャッピング層と未反応のコバルトと
コバルト・ケイ化物以外のコバルト反応生成物とを除去
し、コバルト・ケイ化物にドーパントを注入して、この
ドーパントを基板の中に拡散させ、所望の浅いソース／
ドレイン領域を得る。
ース／ドレイン領域を形成すること。 【解決手段】 第１のアニーリング・ステップの前に、
シリコン基板（２）積層されたコバルト層（２０）が、
酸素を生じさせる気体に露出するのをキャッピング層
（３０）を用いて防止し、所望のコバルト・ケイ化物が
形成された後で、キャッピング層と未反応のコバルトと
コバルト・ケイ化物以外のコバルト反応生成物とを除去
し、コバルト・ケイ化物にドーパントを注入して、この
ドーパントを基板の中に拡散させ、所望の浅いソース／
ドレイン領域を得る。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体基板の上に
おける集積回路構造のＭＯＳデバイスの形成に関する。
更に詳しくは、本発明は、ケイ化コバルト（コバルト・
ケイ化物、cobaltsilicide）をＭＯＳデバイスのソース
／ドレイン領域とドープされたゲート電極とを形成する
接点と注入媒体との両方として用いて、ＭＯＳデバイス
を形成する方法に関する。
おける集積回路構造のＭＯＳデバイスの形成に関する。
更に詳しくは、本発明は、ケイ化コバルト（コバルト・
ケイ化物、cobaltsilicide）をＭＯＳデバイスのソース
／ドレイン領域とドープされたゲート電極とを形成する
接点と注入媒体との両方として用いて、ＭＯＳデバイス
を形成する方法に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】集積回
路構造の形成、特に、ポリシリコン・ゲート電極を用い
たＭＯＳデバイスの形成においては、シリコン基板のポ
リシリコン・ゲート電極とソース／ドレイン領域との上
に、金属ケイ化物の層又は接点を提供して、シリコンの
金属相互接続部への電気的及び冶金的な接続を容易にす
ることが通常である。従って、例えば、チタン金属層
が、通常は、シリコン基板のポリシリコン・ゲート電極
とソース／ドレイン領域との上に、そして、例えばフィ
ールド酸化物領域である基板のシリコン酸化物絶縁領域
の上に、ブランケット・デポジットされる。この構造
は、次に、シリコン酸化物上のチタンは反応しないがシ
リコンと接しているチタンが反応してチタン・ケイ化物
が形成されるのに十分な程度まで、例えば、約６５０℃
まで加熱される。未反応の除去され、基板のシリコン・
ソース／ドレイン領域とポリシリコン・ゲート電極との
上には、チタン・ケイ化物だけが残る。次に、この結果
的に残っているチタン・ケイ化物は、例えば、約７００
から８００℃程度のより高い温度でアニーリングがなさ
れ、このチタン・ケイ化物は、電気的により望ましい
（抵抗が低い）フェーズに変換される。
路構造の形成、特に、ポリシリコン・ゲート電極を用い
たＭＯＳデバイスの形成においては、シリコン基板のポ
リシリコン・ゲート電極とソース／ドレイン領域との上
に、金属ケイ化物の層又は接点を提供して、シリコンの
金属相互接続部への電気的及び冶金的な接続を容易にす
ることが通常である。従って、例えば、チタン金属層
が、通常は、シリコン基板のポリシリコン・ゲート電極
とソース／ドレイン領域との上に、そして、例えばフィ
ールド酸化物領域である基板のシリコン酸化物絶縁領域
の上に、ブランケット・デポジットされる。この構造
は、次に、シリコン酸化物上のチタンは反応しないがシ
リコンと接しているチタンが反応してチタン・ケイ化物
が形成されるのに十分な程度まで、例えば、約６５０℃
まで加熱される。未反応の除去され、基板のシリコン・
ソース／ドレイン領域とポリシリコン・ゲート電極との
上には、チタン・ケイ化物だけが残る。次に、この結果
的に残っているチタン・ケイ化物は、例えば、約７００
から８００℃程度のより高い温度でアニーリングがなさ
れ、このチタン・ケイ化物は、電気的により望ましい
（抵抗が低い）フェーズに変換される。
【０００３】しかし、集積回路構造のサイズがますます
小さくなるにつれて、チタン・ケイ化物を継続的に用い
ることに伴う問題が、特に、狭いラインを形成する場合
に、生じてきている。これは、ラインの幅が温度の低い
フェーズのグレイン・サイズに近づくにつれて、温度の
低いフェーズを抵抗が小さく温度の高いチタン・ケイ化
物のフェーズに変換できなくなることに起因して、チタ
ン・ケイ化物の温度が低く望ましくないフェーズが、狭
いライン上を占有してしまうからである。しかし、コバ
ルト・ケイ化物（通常は、ＣｏＳｉ2）は、狭いライン
において用いられる際にこれと同じフェーズの問題を生
じさせないことが見出されている。
小さくなるにつれて、チタン・ケイ化物を継続的に用い
ることに伴う問題が、特に、狭いラインを形成する場合
に、生じてきている。これは、ラインの幅が温度の低い
フェーズのグレイン・サイズに近づくにつれて、温度の
低いフェーズを抵抗が小さく温度の高いチタン・ケイ化
物のフェーズに変換できなくなることに起因して、チタ
ン・ケイ化物の温度が低く望ましくないフェーズが、狭
いライン上を占有してしまうからである。しかし、コバ
ルト・ケイ化物（通常は、ＣｏＳｉ2）は、狭いライン
において用いられる際にこれと同じフェーズの問題を生
じさせないことが見出されている。
【０００４】このように、チタン・ケイ化物の代わりに
コバルト・ケイ化物を用いることによりチタン・ケイ化
物の使用により狭いラインに関して生じる問題のいくつ
かは解決されるが、コバルト・ケイ化物を代わりに用い
ることによって、それ以外の問題が発生する。例えば、
シリコン基板などの単結晶半導体基板に注入によって非
常に浅いソース／ドレイン領域を形成するときには、基
板内部への直接的な注入の深さを希望するように制御す
ることは困難であり、従って、より深い接合が結果的に
生じるし（接合漏れが多くなる）、基板の中に注入され
たドーパントのチャネリングの可能性も生じる。しか
し、シリコン基板の上にチタン・ケイ化物層を先に、す
なわち、注入ステップの前に形成することによって、注
入の深さを制御して、ドーパントを、下位にある基板で
はなくチタン・ケイ化物層の中に注入することができ
る。すなわち、チタン・ケイ化物層を、基板に形成され
る所望のソース／ドレイン領域の厚さに対するその厚さ
のために、１又は複数のドーパントの注入のための媒体
として用いることができる。注入ステップの後で、注入
されたチタン・ケイ化物からシリコン基板の中へのドー
パントの拡散が、その後になされるアニーリングの間に
生じ、その結果として、所望の浅いソース／ドレイン領
域が得られる。
コバルト・ケイ化物を用いることによりチタン・ケイ化
物の使用により狭いラインに関して生じる問題のいくつ
かは解決されるが、コバルト・ケイ化物を代わりに用い
ることによって、それ以外の問題が発生する。例えば、
シリコン基板などの単結晶半導体基板に注入によって非
常に浅いソース／ドレイン領域を形成するときには、基
板内部への直接的な注入の深さを希望するように制御す
ることは困難であり、従って、より深い接合が結果的に
生じるし（接合漏れが多くなる）、基板の中に注入され
たドーパントのチャネリングの可能性も生じる。しか
し、シリコン基板の上にチタン・ケイ化物層を先に、す
なわち、注入ステップの前に形成することによって、注
入の深さを制御して、ドーパントを、下位にある基板で
はなくチタン・ケイ化物層の中に注入することができ
る。すなわち、チタン・ケイ化物層を、基板に形成され
る所望のソース／ドレイン領域の厚さに対するその厚さ
のために、１又は複数のドーパントの注入のための媒体
として用いることができる。注入ステップの後で、注入
されたチタン・ケイ化物からシリコン基板の中へのドー
パントの拡散が、その後になされるアニーリングの間に
生じ、その結果として、所望の浅いソース／ドレイン領
域が得られる。
【０００５】しかし、上述した狭いライン幅に関する理
由のためにチタン・ケイ化物の代わりにコバルト・ケイ
化物を用いると、コバルト・ケイ化物を注入媒体として
同時に用いることに伴う問題が生じる。この理由は、コ
バルト・ケイ化物の厚さが不均一になるからであるが、
この不均一は、コバルト・ケイ化物のエッジが薄くなる
傾向を有する（ポリシリコン・ゲート電極などの）下位
の集積回路構造の持ち上がった部分で（raised portion
s）の上で特にそうである。この様子は、図１に従来技
術の構造として図解されており、この図では、コバルト
・ケイ化物接点１４及び１６が、フィールド酸化物８に
よって境界が決められるシリコン基板２の領域における
ソース／ドレイン領域４及び６の上に形成され、コバル
ト・ケイ化物ゲート接点１８が、ソース／ドレイン領域
４及び６の間のポリシリコン・ゲート電極１２とゲート
酸化物１０との上に形成されている。酸化物スペーサ１
３が、ゲート電極１２の側壁に形成されている様子も示
されている。図１には、ゲート電極１２の持ち上がった
部分のエッジに隣接する位置１９で、コバルト・ケイ化
物１８の層が薄くなっている様子が示されている。
由のためにチタン・ケイ化物の代わりにコバルト・ケイ
化物を用いると、コバルト・ケイ化物を注入媒体として
同時に用いることに伴う問題が生じる。この理由は、コ
バルト・ケイ化物の厚さが不均一になるからであるが、
この不均一は、コバルト・ケイ化物のエッジが薄くなる
傾向を有する（ポリシリコン・ゲート電極などの）下位
の集積回路構造の持ち上がった部分で（raised portion
s）の上で特にそうである。この様子は、図１に従来技
術の構造として図解されており、この図では、コバルト
・ケイ化物接点１４及び１６が、フィールド酸化物８に
よって境界が決められるシリコン基板２の領域における
ソース／ドレイン領域４及び６の上に形成され、コバル
ト・ケイ化物ゲート接点１８が、ソース／ドレイン領域
４及び６の間のポリシリコン・ゲート電極１２とゲート
酸化物１０との上に形成されている。酸化物スペーサ１
３が、ゲート電極１２の側壁に形成されている様子も示
されている。図１には、ゲート電極１２の持ち上がった
部分のエッジに隣接する位置１９で、コバルト・ケイ化
物１８の層が薄くなっている様子が示されている。
【０００６】Liu et al., "Mechanism for Process-ind
uced Leakage in Shallow Silicided Junctions", IEDM
86, pp. 58-61では、半導体基板にコバルト・ケイ化物
をその上に形成する前又は後にドーパントを注入するこ
とができることが論じられているが、チタン・ケイ化物
の代わりにコバルト・ケイ化物を用いることに伴って注
入の間に生じ得る問題点は、全く認識されていないよう
に見える。すなわち、持ち上がったゲート電極のエッジ
においてコバルト・ケイ化物が薄くなるという上述の問
題は、このLiu et al.による論文では言及されていない
（これは、おそらくは、彼らが、それほど進んだプロセ
ス技術で許容することができるはるかに厚いケイ化物を
用いていたからである）。
uced Leakage in Shallow Silicided Junctions", IEDM
86, pp. 58-61では、半導体基板にコバルト・ケイ化物
をその上に形成する前又は後にドーパントを注入するこ
とができることが論じられているが、チタン・ケイ化物
の代わりにコバルト・ケイ化物を用いることに伴って注
入の間に生じ得る問題点は、全く認識されていないよう
に見える。すなわち、持ち上がったゲート電極のエッジ
においてコバルト・ケイ化物が薄くなるという上述の問
題は、このLiu et al.による論文では言及されていない
（これは、おそらくは、彼らが、それほど進んだプロセ
ス技術で許容することができるはるかに厚いケイ化物を
用いていたからである）。
【０００７】コバルト層に上に形成されたチタン又はチ
タン窒化物のキャッピング層を用いてコバルト・ケイ化
物を形成し、基板の上にその後に形成されるコバルト・
ケイ化物の特性を改善することが提案されている。例え
ば、Berti et al.,"A Manufacturable Process for the
Formation of Self Aligned Cobalt Silicide in aSub
Micrometer CMOS Technology", pp. 267-273, VMIC Co
nference, Santa Clara, CA, 1992には、処理温度、抵
抗値、接点抵抗、接合漏れ、応力（ストレス）は、すべ
てが、チタン・ケイ化物ではなくコバルト・ケイ化物を
用いるときに、より低くなるとの記載がある。しかし、
製造環境においてコバルト・ケイ化物を実現する際の困
難は、厚く一様なコバルト・ケイ化物を同時に形成しな
がら、酸化物スペーサ上の不要なコバルト・ケイ化物の
過度の成長を反復的に回避することができないことに起
因する。この論文では、集積回路構造の酸化物部分の上
のコバルト・ケイ化物の過度の成長の問題は、コバルト
・ケイ化物を形成するためのアニーリング・ステップの
前に、コバルト層の上にチタン窒化物のキャッピング層
をリアクティブ・スパッタリングすることによって、回
避することができると報告している。
タン窒化物のキャッピング層を用いてコバルト・ケイ化
物を形成し、基板の上にその後に形成されるコバルト・
ケイ化物の特性を改善することが提案されている。例え
ば、Berti et al.,"A Manufacturable Process for the
Formation of Self Aligned Cobalt Silicide in aSub
Micrometer CMOS Technology", pp. 267-273, VMIC Co
nference, Santa Clara, CA, 1992には、処理温度、抵
抗値、接点抵抗、接合漏れ、応力（ストレス）は、すべ
てが、チタン・ケイ化物ではなくコバルト・ケイ化物を
用いるときに、より低くなるとの記載がある。しかし、
製造環境においてコバルト・ケイ化物を実現する際の困
難は、厚く一様なコバルト・ケイ化物を同時に形成しな
がら、酸化物スペーサ上の不要なコバルト・ケイ化物の
過度の成長を反復的に回避することができないことに起
因する。この論文では、集積回路構造の酸化物部分の上
のコバルト・ケイ化物の過度の成長の問題は、コバルト
・ケイ化物を形成するためのアニーリング・ステップの
前に、コバルト層の上にチタン窒化物のキャッピング層
をリアクティブ・スパッタリングすることによって、回
避することができると報告している。
【０００８】この後の論文であるYamazaki et al., "21
psec switching 0.1 μm-CMOS atroom temperature us
ing high performance Co salicide process", pp.906-
908, IDEM 93では、従来型のコバルト・サリサイド（sa
licide、すなわち、セルフアライン（self-aligned）さ
れたケイ化物）では、ゲート・シートの抵抗値は、コバ
ルト層が最初のケイ化アニーリングの間に酸化するため
に、１．０μｍより短いゲート長で増加すると報告して
いる。この論文では、コバルト・サリサイドの上にチタ
ン窒化物のキャッピング層を用いることにより、酸化を
効果的に防止し、ゲート・シート抵抗値へのゲート長の
依存性を劇的に向上させ、結果として、０．１μｍのゲ
ート長に対して２１ｐｓ、０．０７５μｍのゲート長に
対して１９ｐｓのゲート遅延を達成することができる。
psec switching 0.1 μm-CMOS atroom temperature us
ing high performance Co salicide process", pp.906-
908, IDEM 93では、従来型のコバルト・サリサイド（sa
licide、すなわち、セルフアライン（self-aligned）さ
れたケイ化物）では、ゲート・シートの抵抗値は、コバ
ルト層が最初のケイ化アニーリングの間に酸化するため
に、１．０μｍより短いゲート長で増加すると報告して
いる。この論文では、コバルト・サリサイドの上にチタ
ン窒化物のキャッピング層を用いることにより、酸化を
効果的に防止し、ゲート・シート抵抗値へのゲート長の
依存性を劇的に向上させ、結果として、０．１μｍのゲ
ート長に対して２１ｐｓ、０．０７５μｍのゲート長に
対して１９ｐｓのゲート遅延を達成することができる。
【０００９】ケイ化ステップの前にコバルト層の上にチ
タンのキャッピング層を提供することもまた提案されて
いる。Wang et al., "New CoSi2 SALICIDE Technology
for0.1 μm Processes and Below", pp.17-18, 1995 Sy
mposium on VLSI Technology Digest of Tschnical Pap
ersには、コバルト・ケイ化物の形成の際にコバルトの
上にチタンを用いることにより、従来の方法の場合より
もはるかに平滑なＣｏＳｉ2／ポリのインターフェース
が得られ、スパッタリング前の表面条件及びアニーリン
グ条件に対する感度を減少させることができる。しか
し、従来型の方法によって０．１μｍ以下のポリＳｉラ
ナー上に薄いＣｏＳｉ2を形成することは困難である
が、薄いチタン・キャッピング層を用いることによっ
て、０．１μｍ以下のＣｏＳｉ2／ポリ積層の形成と熱
安定性とを向上させることも記載されている。
タンのキャッピング層を提供することもまた提案されて
いる。Wang et al., "New CoSi2 SALICIDE Technology
for0.1 μm Processes and Below", pp.17-18, 1995 Sy
mposium on VLSI Technology Digest of Tschnical Pap
ersには、コバルト・ケイ化物の形成の際にコバルトの
上にチタンを用いることにより、従来の方法の場合より
もはるかに平滑なＣｏＳｉ2／ポリのインターフェース
が得られ、スパッタリング前の表面条件及びアニーリン
グ条件に対する感度を減少させることができる。しか
し、従来型の方法によって０．１μｍ以下のポリＳｉラ
ナー上に薄いＣｏＳｉ2を形成することは困難である
が、薄いチタン・キャッピング層を用いることによっ
て、０．１μｍ以下のＣｏＳｉ2／ポリ積層の形成と熱
安定性とを向上させることも記載されている。
【００１０】しかし、一様な厚さを有するコバルト・ケ
イ化物を形成し、このコバルト・ケイ化物を注入し、次
に、この構造をアニーリングして注入されたドーパント
がコバルト・ケイ化物から下位にある基板の中に拡散す
る（そして、その中に所望の浅いソース／ドレイン領域
を形成する）、又は、下位のポリシリコン・ゲート電極
の中に拡散する（そして、ポリシリコン・ゲート電極の
所望の導電性を与える）ことによって、半導体基板にＭ
ＯＳデバイスの浅いソース／ドレイン領域を形成し、ド
ープされたポリシリコン・ゲート電極を形成する方法を
与えることが望ましい。
イ化物を形成し、このコバルト・ケイ化物を注入し、次
に、この構造をアニーリングして注入されたドーパント
がコバルト・ケイ化物から下位にある基板の中に拡散す
る（そして、その中に所望の浅いソース／ドレイン領域
を形成する）、又は、下位のポリシリコン・ゲート電極
の中に拡散する（そして、ポリシリコン・ゲート電極の
所望の導電性を与える）ことによって、半導体基板にＭ
ＯＳデバイスの浅いソース／ドレイン領域を形成し、ド
ープされたポリシリコン・ゲート電極を形成する方法を
与えることが望ましい。
【００１１】
【課題を解決するための手段】本発明によると、シリコ
ン基板におけるソース／ドレイン領域と、この基板上に
先に形成されており一様な厚さを有するコバルト・ケイ
化物接点（コンタクト、contact）の注入によってドー
プされたゲート電極とを形成し、次に、ドーパントを、
基板の中に拡散させて所望のソース／ドレイン領域を形
成し、更に、ポリシリコン・ゲート電極の中に拡散させ
て所望の導電性を得ることができる方法は、まず、ポリ
シリコン・ゲート電極と、ソース／ドレイン領域が形成
されることになるシリコン基板の領域との上にコバルト
層を積層（デポ、deposit）するステップと、コバルト
層の上に、少なくとも１つのキャッピング層を形成する
ステップと、ＭＯＳ構造を第１の温度でアニーリングし
てコバルト・ケイ化物（cobalt silicide）を形成する
ステップと、キャッピング層と、未反応（unreacted）
のコバルトと、コバルト・ケイ化物以外のコバルト反応
生成物とを除去するステップと、ＭＯＳ構造を第１のア
ニーリング温度よりも高い温度でアニーリングして高温
コバルト・ケイ化物を形成するステップと、シリコン基
板にソース／ドレイン領域を形成しポリシリコン・ゲー
ト電極の導電性を上昇させるのに適した１又は複数のド
ーパントをコバルト・ケイ化物に注入するステップと、
ＭＯＳ構造を加熱してコバルト・ケイ化物の中に注入さ
れた１又は複数のドーパントをシリコン基板の中へ拡散
させ、所望のソース／ドレイン領域を形成し、ポリシリ
コン・ゲート電極の中へ拡散させ、その導電性を上昇さ
せるステップと、から構成される。
ン基板におけるソース／ドレイン領域と、この基板上に
先に形成されており一様な厚さを有するコバルト・ケイ
化物接点（コンタクト、contact）の注入によってドー
プされたゲート電極とを形成し、次に、ドーパントを、
基板の中に拡散させて所望のソース／ドレイン領域を形
成し、更に、ポリシリコン・ゲート電極の中に拡散させ
て所望の導電性を得ることができる方法は、まず、ポリ
シリコン・ゲート電極と、ソース／ドレイン領域が形成
されることになるシリコン基板の領域との上にコバルト
層を積層（デポ、deposit）するステップと、コバルト
層の上に、少なくとも１つのキャッピング層を形成する
ステップと、ＭＯＳ構造を第１の温度でアニーリングし
てコバルト・ケイ化物（cobalt silicide）を形成する
ステップと、キャッピング層と、未反応（unreacted）
のコバルトと、コバルト・ケイ化物以外のコバルト反応
生成物とを除去するステップと、ＭＯＳ構造を第１のア
ニーリング温度よりも高い温度でアニーリングして高温
コバルト・ケイ化物を形成するステップと、シリコン基
板にソース／ドレイン領域を形成しポリシリコン・ゲー
ト電極の導電性を上昇させるのに適した１又は複数のド
ーパントをコバルト・ケイ化物に注入するステップと、
ＭＯＳ構造を加熱してコバルト・ケイ化物の中に注入さ
れた１又は複数のドーパントをシリコン基板の中へ拡散
させ、所望のソース／ドレイン領域を形成し、ポリシリ
コン・ゲート電極の中へ拡散させ、その導電性を上昇さ
せるステップと、から構成される。
【００１２】
【発明の実施の形態】本発明によれば、先に積層された
コバルト層の上に保護のためのキャッピング層（protec
tive capping layer）を提供し、一様の厚さを有する所
望のコバルト・ケイ化物が形成された後でこのキャッピ
ング層を取り除くことによって、半導体基板におけるＭ
ＯＳデバイスのソース／ドレイン領域を形成し、また、
ドープされたポリシリコン・ゲート電極を形成するプロ
セスが得られる。一様の厚さを有する先に形成されたコ
バルト・ケイ化物には、次に、少なくとも１つのドーパ
ントが注入され、アニーリングによって、注入されたド
ーパントを、コバルト・ケイ化物から下位の基板の中に
拡散させて所望のソース／ドレイン領域を形成するか、
又は、下位のポリシリコン・ゲート電極の中に拡散させ
て、そのポリシリコン・ゲート電極の所望の導電性を達
成する。
コバルト層の上に保護のためのキャッピング層（protec
tive capping layer）を提供し、一様の厚さを有する所
望のコバルト・ケイ化物が形成された後でこのキャッピ
ング層を取り除くことによって、半導体基板におけるＭ
ＯＳデバイスのソース／ドレイン領域を形成し、また、
ドープされたポリシリコン・ゲート電極を形成するプロ
セスが得られる。一様の厚さを有する先に形成されたコ
バルト・ケイ化物には、次に、少なくとも１つのドーパ
ントが注入され、アニーリングによって、注入されたド
ーパントを、コバルト・ケイ化物から下位の基板の中に
拡散させて所望のソース／ドレイン領域を形成するか、
又は、下位のポリシリコン・ゲート電極の中に拡散させ
て、そのポリシリコン・ゲート電極の所望の導電性を達
成する。
【００１３】図２を参照すると、図１と同じ基本的なＭ
ＯＳデバイスが示されているが、ソース／ドレイン領域
４及び６が形成されることになる基板２の領域の上か、
又は、ポリシリコン・ゲート電極１２の上かにコバルト
・ケイ化物が形成される前の様子を図解している。図２
から図４に示されているソース／ドレイン領域４及び６
は、以下で説明する注入及び拡散のステップの後に形成
される位置を示すための例示的な目的だけを有すること
に注意すべきである。図２には、本発明の好適実施例が
図解されており、コバルト層２０がＭＯＳデバイスの上
に、更に詳しくは、ポリシリコン・ゲート電極１２の露
出した上方表面の上と、ソース／ドレイン領域４及び６
が形成されることになるシリコン基板２の領域の上と
に、最初に形成される。ここで、ＭＯＳデバイスは、Ｎ
ＭＯＳデバイスでもＰＭＯＳデバイスでもどちらでもよ
い。次に、キャッピング層３０がコバルト層２０の上に
形成され、コバルト層２０を、所望のコバルト・ケイ化
物が形成される前に、あらゆる汚染から保護する。キャ
ッピング層３０は、チタン層、チタン窒化物層、又は、
更には、１９９７年４月７日に出願され、出願手続中で
ある"Process for Forming Improved Cobalt Silicide
Layer on Integrated Circuit Structure Using Two Ca
pping"と題し本出願の出願人に譲渡されている本出願の
発明者の一人による米国特許出願に記載されている材料
の組合せを含む。この米国特許出願の内容は、この出願
で援用する。
ＯＳデバイスが示されているが、ソース／ドレイン領域
４及び６が形成されることになる基板２の領域の上か、
又は、ポリシリコン・ゲート電極１２の上かにコバルト
・ケイ化物が形成される前の様子を図解している。図２
から図４に示されているソース／ドレイン領域４及び６
は、以下で説明する注入及び拡散のステップの後に形成
される位置を示すための例示的な目的だけを有すること
に注意すべきである。図２には、本発明の好適実施例が
図解されており、コバルト層２０がＭＯＳデバイスの上
に、更に詳しくは、ポリシリコン・ゲート電極１２の露
出した上方表面の上と、ソース／ドレイン領域４及び６
が形成されることになるシリコン基板２の領域の上と
に、最初に形成される。ここで、ＭＯＳデバイスは、Ｎ
ＭＯＳデバイスでもＰＭＯＳデバイスでもどちらでもよ
い。次に、キャッピング層３０がコバルト層２０の上に
形成され、コバルト層２０を、所望のコバルト・ケイ化
物が形成される前に、あらゆる汚染から保護する。キャ
ッピング層３０は、チタン層、チタン窒化物層、又は、
更には、１９９７年４月７日に出願され、出願手続中で
ある"Process for Forming Improved Cobalt Silicide
Layer on Integrated Circuit Structure Using Two Ca
pping"と題し本出願の出願人に譲渡されている本出願の
発明者の一人による米国特許出願に記載されている材料
の組合せを含む。この米国特許出願の内容は、この出願
で援用する。
【００１４】コバルト層２０が、ＭＯＳ構造の上に、更
に詳しくは、ソース／ドレイン領域４及び６が形成され
る基板２の露出されたシリコン表面の上と、ポリシリコ
ン・ゲート電極１２の露出された上方表面の上とに、少
なくとも約３０Åの厚さまで積層され、下にあるシリコ
ンと反応し十分な厚さの所望のコバルト・ケイ化物を得
るのに十分な量のコバルトを提供する。積層されたコバ
ルト層の厚さは、多くとも約４００Å程度であり、これ
以上の量でも用いることはできるが必要であるとは考え
られない。好ましくは、コバルト層の厚さは、約１２５
Åから約２７５Åの範囲で変動するが、典型的には、約
１８０Åである。コバルト層２０は、スパッタリング・
チャンバなどの真空チャンバの中で、基板を適切に洗浄
して酸素を生じさせる（oxygen-bearing）残存物を除去
した後で、シリコン基板２の上のＭＯＳ構造に積層され
る。コバルト層２０の積層の間にチャンバの中で用いら
れる圧力は、約０．１ミリトール（milliTorr）から約
１トール（Torr）の範囲で変動し、基板の温度は、約２
０℃から約３００℃の範囲である。
に詳しくは、ソース／ドレイン領域４及び６が形成され
る基板２の露出されたシリコン表面の上と、ポリシリコ
ン・ゲート電極１２の露出された上方表面の上とに、少
なくとも約３０Åの厚さまで積層され、下にあるシリコ
ンと反応し十分な厚さの所望のコバルト・ケイ化物を得
るのに十分な量のコバルトを提供する。積層されたコバ
ルト層の厚さは、多くとも約４００Å程度であり、これ
以上の量でも用いることはできるが必要であるとは考え
られない。好ましくは、コバルト層の厚さは、約１２５
Åから約２７５Åの範囲で変動するが、典型的には、約
１８０Åである。コバルト層２０は、スパッタリング・
チャンバなどの真空チャンバの中で、基板を適切に洗浄
して酸素を生じさせる（oxygen-bearing）残存物を除去
した後で、シリコン基板２の上のＭＯＳ構造に積層され
る。コバルト層２０の積層の間にチャンバの中で用いら
れる圧力は、約０．１ミリトール（milliTorr）から約
１トール（Torr）の範囲で変動し、基板の温度は、約２
０℃から約３００℃の範囲である。
【００１５】次に、新たに積層されたコバルト層２０を
酸素を生じさせるどのような気体にも露出させることな
く、保護キャッピング層３０が、コバルト層２０の上に
形成される。好ましくは、キャッピング層３０は、同じ
スパッタリング・チャンバ内で、又は、少なくとも同じ
真空装置内の別のチャンバ内で異なるスパッタリング・
ターゲットを用いてスパッタリングを行うことによっ
て、コバルト層２０上に形成される。キャッピング層３
０は、（チタン以外にも）タングステン、モリブデン、
タンタル、又はニオブ、更には、上述のチタン窒化物な
どのこれらの金属の中の１つの化合物から構成される。
酸素を生じさせるどのような気体にも露出させることな
く、保護キャッピング層３０が、コバルト層２０の上に
形成される。好ましくは、キャッピング層３０は、同じ
スパッタリング・チャンバ内で、又は、少なくとも同じ
真空装置内の別のチャンバ内で異なるスパッタリング・
ターゲットを用いてスパッタリングを行うことによっ
て、コバルト層２０上に形成される。キャッピング層３
０は、（チタン以外にも）タングステン、モリブデン、
タンタル、又はニオブ、更には、上述のチタン窒化物な
どのこれらの金属の中の１つの化合物から構成される。
【００１６】キャッピング層３０は、例えば、チタンが
用いられるときには、約１０Åの厚さまで、好ましく
は、少なくとも５０Åから約１０００Åまでの厚さま
で、形成される。これよりも厚いキャッピング層を用い
ることもできるが、それが必要なわけではなく、従っ
て、積層装置の貴重なプロセス時間を用いるという観点
からは、望ましくないと考えられる。キャッピング層３
０の積層の間に用いられるチャンバの圧力は、キャッピ
ング材料としてチタンを用いる場合には、約０．１ミリ
トールから約１トールの間を変動し、他方で、基板の温
度は、約２０℃から約３００℃の間の範囲である。
用いられるときには、約１０Åの厚さまで、好ましく
は、少なくとも５０Åから約１０００Åまでの厚さま
で、形成される。これよりも厚いキャッピング層を用い
ることもできるが、それが必要なわけではなく、従っ
て、積層装置の貴重なプロセス時間を用いるという観点
からは、望ましくないと考えられる。キャッピング層３
０の積層の間に用いられるチャンバの圧力は、キャッピ
ング材料としてチタンを用いる場合には、約０．１ミリ
トールから約１トールの間を変動し、他方で、基板の温
度は、約２０℃から約３００℃の間の範囲である。
【００１７】次に図３を参照すると、ＭＯＳ構造は、本
発明によると、コバルト層２０とキャッピング層３０と
をその上に形成した後で、最初のアニーリングがなされ
る。この最初のアニーリング・ステップは、好ましく
は、約３５０℃から約６００℃の範囲の温度での急速熱
アニール（rapid thermal anneal = RTA）を用いて実行
されるが、最も好ましくは、約４２５℃から約４７５℃
のアニーリング温度で約１０秒から約２分の間、そし
て、低温コバルト・ケイ化物を生じさせる酸素を生じさ
せる気体が存在しないときには、アニーリング・チャン
バ内で約１０から６０秒の間、実行される。ここで用い
る「低温コバルト・ケイ化物」（low temperature coba
lt silicide）という用語は、６００℃以下の温度での
最初の低温アニーリングによって形成されるコバルト・
ケイ化物（主に、ＣｏＳｉ）を指す。
発明によると、コバルト層２０とキャッピング層３０と
をその上に形成した後で、最初のアニーリングがなされ
る。この最初のアニーリング・ステップは、好ましく
は、約３５０℃から約６００℃の範囲の温度での急速熱
アニール（rapid thermal anneal = RTA）を用いて実行
されるが、最も好ましくは、約４２５℃から約４７５℃
のアニーリング温度で約１０秒から約２分の間、そし
て、低温コバルト・ケイ化物を生じさせる酸素を生じさ
せる気体が存在しないときには、アニーリング・チャン
バ内で約１０から６０秒の間、実行される。ここで用い
る「低温コバルト・ケイ化物」（low temperature coba
lt silicide）という用語は、６００℃以下の温度での
最初の低温アニーリングによって形成されるコバルト・
ケイ化物（主に、ＣｏＳｉ）を指す。
【００１８】図３に示されているように、ポリシリコン
・ゲート電極１２とソース／ドレイン領域４及び６が形
成されることになるシリコン基板２の部分とに直接に接
触しているコバルト層２０の部分は、それぞれが、シリ
コンと反応して、ゲート電極１２の上の低温コバルト・
ケイ化物部分２２と、基板２のソース／ドレイン領域４
及び６が形成される部分の上の低温コバルト・ケイ化物
部分２４及び２６とを形成する。
・ゲート電極１２とソース／ドレイン領域４及び６が形
成されることになるシリコン基板２の部分とに直接に接
触しているコバルト層２０の部分は、それぞれが、シリ
コンと反応して、ゲート電極１２の上の低温コバルト・
ケイ化物部分２２と、基板２のソース／ドレイン領域４
及び６が形成される部分の上の低温コバルト・ケイ化物
部分２４及び２６とを形成する。
【００１９】キャッピング層３０、未反応のコバルト層
２０、及びコバルト・ケイ化物以外のすべてのコバルト
反応生成物は、低温コバルト・ケイ化物２２、２４、２
６を形成するアニーリング・ステップの後で、例えば、
それぞれの材料に対して適切なウェット・エッチャント
を用いて、取り除かれる。上述の材料を除去するための
ウェット・エッチャント・システムの例は、硫酸−過酸
化水素エッチャント・システムである。
２０、及びコバルト・ケイ化物以外のすべてのコバルト
反応生成物は、低温コバルト・ケイ化物２２、２４、２
６を形成するアニーリング・ステップの後で、例えば、
それぞれの材料に対して適切なウェット・エッチャント
を用いて、取り除かれる。上述の材料を除去するための
ウェット・エッチャント・システムの例は、硫酸−過酸
化水素エッチャント・システムである。
【００２０】キャッピング層、未反応のコバルト層、及
びコバルト・ケイ化物以外のすべてのコバルト反応生成
物を除去した後で、ＭＯＳ構造は、更に、少なくとも約
７００℃、好ましくは、約７００℃から約８００℃とい
う前回よりは高い温度でアニーリングされ、低温コバル
ト・ケイ化物を、抵抗値が低く更に望ましい高温コバル
ト・ケイ化物に変換する。この高温アニーリングは、先
のより低い温度でのアニーリングのように、急速熱アニ
ーリング（RTA）技術を用いて実行される。すなわち、
約１０秒から約２分の間、そして好ましくは１０から６
０秒の間アニーリング・チャンバの中で実行される。酸
素を生じさせる気体が、好ましくは、この第２のアニー
リング・ステップの間に除かれる。ここで用いている
「高温コバルト・ケイ化物」という用語は、７００℃以
上の温度での高温アニーリングによって形成されるコバ
ルト・ケイ化物（主に、ＣｏＳｉ2）を指す。
びコバルト・ケイ化物以外のすべてのコバルト反応生成
物を除去した後で、ＭＯＳ構造は、更に、少なくとも約
７００℃、好ましくは、約７００℃から約８００℃とい
う前回よりは高い温度でアニーリングされ、低温コバル
ト・ケイ化物を、抵抗値が低く更に望ましい高温コバル
ト・ケイ化物に変換する。この高温アニーリングは、先
のより低い温度でのアニーリングのように、急速熱アニ
ーリング（RTA）技術を用いて実行される。すなわち、
約１０秒から約２分の間、そして好ましくは１０から６
０秒の間アニーリング・チャンバの中で実行される。酸
素を生じさせる気体が、好ましくは、この第２のアニー
リング・ステップの間に除かれる。ここで用いている
「高温コバルト・ケイ化物」という用語は、７００℃以
上の温度での高温アニーリングによって形成されるコバ
ルト・ケイ化物（主に、ＣｏＳｉ2）を指す。
【００２１】この結果として、図４に示されているよう
な集積回路構造が得られ、このＭＯＳデバイスは、ポリ
シリコン・ゲート電極１２の上と、シリコン基板２上の
ソース／ドレイン領域４及び６が形成される領域の上と
に、それぞれ、一様の厚さを有する高温コバルト・ケイ
化物部分３２、３４、３６とが形成されている。
な集積回路構造が得られ、このＭＯＳデバイスは、ポリ
シリコン・ゲート電極１２の上と、シリコン基板２上の
ソース／ドレイン領域４及び６が形成される領域の上と
に、それぞれ、一様の厚さを有する高温コバルト・ケイ
化物部分３２、３４、３６とが形成されている。
【００２２】これらのコバルト・ケイ化物部分３２、３
４、３６に、図５に示すように、１又は複数のドーパン
トが注入されるが、これらのドーパントは、基板２のソ
ース／ドレイン４及び６を形成し、ポリシリコン・ゲー
ト電極１２にドープされ導電性を上昇させるのに用いら
れる。用いられるドーパントのタイプは、ＮＭＯＳ構造
とＰＭＯＳ構造とのどちらが形成されるかによって決定
される。ＮＭＯＳ構造が基板２に形成されるときには、
コバルト・ケイ化物部分３２、３４、３６には、リン又
はヒ素が注入されるが、ＰＭＯＳ構造が形成されるとき
には、ホウ素がコバルト・ケイ化物３２、３４、３６に
注入される。例えば、コバルト・ケイ化物部分３２、３
４、３６に、リン又はヒ素が注入される場合には、線量
レベルは、例えば、約２ｘ１０15から約１ｘ１０16のリ
ン又はヒ素原子／ｃｍ2が用いられ、コバルト・ケイ化
物部分３４、３６の厚さに左右されるが、リンに対して
は、約１０ＫＥＶから約５０ＫＥＶの範囲のエネルギ・
レベルで、ヒ素に対しては、約２０ＫＥＶから約１００
ＫＥＶの範囲のエネルギ・レベルで注入がなされ、Ｎド
ープされたソース／ドレイン領域４及び６と、Ｎドープ
されたポリシリコン・ゲート電極とが形成される。ホウ
素は、例えば、線量レベルが、約２ｘ１０15から約１ｘ
１０16のホウ素原子／ｃｍ2が用いられ、約１０ＫＥＶ
から約５０ＫＥＶの範囲のエネルギ・レベルで注入がな
され、Ｐドープされたソース／ドレイン領域４及び６
と、Ｎドープされたポリシリコン・ゲート電極とが形成
される。
４、３６に、図５に示すように、１又は複数のドーパン
トが注入されるが、これらのドーパントは、基板２のソ
ース／ドレイン４及び６を形成し、ポリシリコン・ゲー
ト電極１２にドープされ導電性を上昇させるのに用いら
れる。用いられるドーパントのタイプは、ＮＭＯＳ構造
とＰＭＯＳ構造とのどちらが形成されるかによって決定
される。ＮＭＯＳ構造が基板２に形成されるときには、
コバルト・ケイ化物部分３２、３４、３６には、リン又
はヒ素が注入されるが、ＰＭＯＳ構造が形成されるとき
には、ホウ素がコバルト・ケイ化物３２、３４、３６に
注入される。例えば、コバルト・ケイ化物部分３２、３
４、３６に、リン又はヒ素が注入される場合には、線量
レベルは、例えば、約２ｘ１０15から約１ｘ１０16のリ
ン又はヒ素原子／ｃｍ2が用いられ、コバルト・ケイ化
物部分３４、３６の厚さに左右されるが、リンに対して
は、約１０ＫＥＶから約５０ＫＥＶの範囲のエネルギ・
レベルで、ヒ素に対しては、約２０ＫＥＶから約１００
ＫＥＶの範囲のエネルギ・レベルで注入がなされ、Ｎド
ープされたソース／ドレイン領域４及び６と、Ｎドープ
されたポリシリコン・ゲート電極とが形成される。ホウ
素は、例えば、線量レベルが、約２ｘ１０15から約１ｘ
１０16のホウ素原子／ｃｍ2が用いられ、約１０ＫＥＶ
から約５０ＫＥＶの範囲のエネルギ・レベルで注入がな
され、Ｐドープされたソース／ドレイン領域４及び６
と、Ｎドープされたポリシリコン・ゲート電極とが形成
される。
【００２３】コバルト・ケイ化物部分３２、３４、３６
の注入の後で、この構造は、約８００℃から約１０００
℃の温度で、最も好ましくは、約８５０℃から約９５０
℃で、約１０秒から２分の間、好ましくは、約１０秒か
ら約６０秒の間アニーリングされ、コバルト・ケイ化物
部分に注入されたドーパントを、基板２の中に拡散させ
てソース／ドレイン４及び６を形成させ、ポリシリコン
・ゲート電極の中に拡散させる。この結果として、約５
０Åから約１０００Åの範囲の深さを有する浅いソース
／ドレイン領域４及び６が、基板２に形成される。この
点で、アニーリングの時間の長さは、ポリシリコン・ゲ
ート電極１２のドーピングの程度に影響するよりも、ソ
ース／ドレイン４及び６の深さにより大きく影響するこ
とに注意すべきである。これは、単結晶シリコンの場合
よりも、ポリシリコンの場合の方が、ドーパントの拡散
速度が大きいからである。
の注入の後で、この構造は、約８００℃から約１０００
℃の温度で、最も好ましくは、約８５０℃から約９５０
℃で、約１０秒から２分の間、好ましくは、約１０秒か
ら約６０秒の間アニーリングされ、コバルト・ケイ化物
部分に注入されたドーパントを、基板２の中に拡散させ
てソース／ドレイン４及び６を形成させ、ポリシリコン
・ゲート電極の中に拡散させる。この結果として、約５
０Åから約１０００Åの範囲の深さを有する浅いソース
／ドレイン領域４及び６が、基板２に形成される。この
点で、アニーリングの時間の長さは、ポリシリコン・ゲ
ート電極１２のドーピングの程度に影響するよりも、ソ
ース／ドレイン４及び６の深さにより大きく影響するこ
とに注意すべきである。これは、単結晶シリコンの場合
よりも、ポリシリコンの場合の方が、ドーパントの拡散
速度が大きいからである。
【００２４】このようにして、本発明によれば、シリコ
ン基板の上の集積回路構造のシリコン表面の上に、一様
の厚さを有するコバルト・ケイ化物の接点を適切に形成
し、シリコン基板に浅いソース／ドレイン領域を形成す
るプロセスが提供される。このプロセスでは、第１のア
ニーリング・ステップの前に、積層されたコバルト層
が、酸素を生じさせる気体に露出するのをキャッピング
層を用いて防止し、所望のコバルト・ケイ化物が形成さ
れた後で、キャッピング層と未反応のコバルトとコバル
ト・ケイ化物以外のコバルト反応生成物とを除去し、コ
バルト・ケイ化物にドーパントを注入して、このドーパ
ントを基板の中に拡散させ、所望の浅いソース／ドレイ
ン領域を得る。
ン基板の上の集積回路構造のシリコン表面の上に、一様
の厚さを有するコバルト・ケイ化物の接点を適切に形成
し、シリコン基板に浅いソース／ドレイン領域を形成す
るプロセスが提供される。このプロセスでは、第１のア
ニーリング・ステップの前に、積層されたコバルト層
が、酸素を生じさせる気体に露出するのをキャッピング
層を用いて防止し、所望のコバルト・ケイ化物が形成さ
れた後で、キャッピング層と未反応のコバルトとコバル
ト・ケイ化物以外のコバルト反応生成物とを除去し、コ
バルト・ケイ化物にドーパントを注入して、このドーパ
ントを基板の中に拡散させ、所望の浅いソース／ドレイ
ン領域を得る。
【図１】従来技術によるＭＯＳデバイスの一部分の垂直
方向の断面図であり、コバルト・ケイ化物層が従来技術
によってポリシリコン・ゲート電極の上部表面の上に形
成されているポリシリコン・ゲート電極を含み、コバル
ト・ケイ化物層が、ゲート電極の上部のエッジにおいて
薄くなっている様子を示している。
方向の断面図であり、コバルト・ケイ化物層が従来技術
によってポリシリコン・ゲート電極の上部表面の上に形
成されているポリシリコン・ゲート電極を含み、コバル
ト・ケイ化物層が、ゲート電極の上部のエッジにおいて
薄くなっている様子を示している。
【図２】本発明によるＭＯＳデバイスの一部分の垂直方
向の断面図であり、コバルト層がその上に形成されたポ
リシリコン・ゲート電極を含んでおり、キャッピング層
が、第１のアニーリング・ステップの前にコバルト層の
上に形成されている様子が示されている。
向の断面図であり、コバルト層がその上に形成されたポ
リシリコン・ゲート電極を含んでおり、キャッピング層
が、第１のアニーリング・ステップの前にコバルト層の
上に形成されている様子が示されている。
【図３】図２の構造の垂直方向の断面図であるが、この
構造が、最初にアニーリングされて一様の厚さを有する
コバルト・ケイ化物層をポリシリコン・ゲート電極の上
方表面の上に形成した後であって、キャッピング層と、
未反応のコバルトと、コバルト・ケイ化物以外のすべて
のコバルト反応生成物とを除去する前の様子を示してい
る。
構造が、最初にアニーリングされて一様の厚さを有する
コバルト・ケイ化物層をポリシリコン・ゲート電極の上
方表面の上に形成した後であって、キャッピング層と、
未反応のコバルトと、コバルト・ケイ化物以外のすべて
のコバルト反応生成物とを除去する前の様子を示してい
る。
【図４】キャッピング層と、未反応のコバルトと、コバ
ルト・ケイ化物以外のすべてのコバルト反応生成物とを
除去した後の図３の構造の垂直方向の断面図である。
ルト・ケイ化物以外のすべてのコバルト反応生成物とを
除去した後の図３の構造の垂直方向の断面図である。
【図５】ドーパントが注入されたコバルト・ケイ化物が
新たに形成された様子を示す図４の構造の垂直方向の断
面図である。
新たに形成された様子を示す図４の構造の垂直方向の断
面図である。
【図６】本発明による方法の好適実施例を図解している
流れ図である。
流れ図である。
フロントページの続き (72)発明者 ジーハイ・ワン アメリカ合衆国カリフォルニア州94087, サニーヴェイル，ダンホルム・ウエイ 655 (72)発明者 イエン・フィ・ジョーゼフ・ク アメリカ合衆国カリフォルニア州95014, クーパーチノ，リンダ・ビスタ・ドライブ 10777
Claims (22)
- 【請求項１】 シリコン基板上に、浅いソース／ドレイ
ン領域を有するＭＯＳ構造を形成する方法であって、前
記ＭＯＳ構造の前記ソース／ドレイン領域と前記ＭＯＳ
構造のポリシリコン・ゲート電極との上にケイ化コバル
ト接点が形成される、方法において、 ａ）前記ＭＯＳ構造の上にコバルト層を形成するステッ
プと、 ｂ）前記コバルト層の上に、このコバルト層を酸素を生
じる気体に露出することなく、キャッピング層を形成す
るステップと、 ｃ）次に、前記ＭＯＳ構造を第１の温度でアニーリング
して、前記シリコン基板のシリコン・ソース／ドレイン
領域が形成される領域と、前記ＭＯＳ構造のポリシリコ
ン・ゲート電極との上に、コバルト・ケイ化物を形成す
るステップと、 ｄ）前記ＭＯＳ構造から、前記キャッピング層と、未反
応のコバルトと、コバルト・ケイ化物以外のコバルト反
応生成物とを除去するステップと、 ｅ）前記ＭＯＳ構造を、前記第１のアニーリング温度よ
りも高い第２の温度でアニーリングするステップと、 ｆ）１又は複数のドーパントを、前記コバルト・ケイ化
物に注入するステップと、 ｇ）前記ＭＯＳ構造を更にアニーリングして、前記１又
は複数のドーパントを、前記コバルト・ケイ化物から前
記シリコン基板の中へ拡散させ、前記基板に前記ソース
／ドレイン領域を形成し、前記１又は複数のドーパント
を前記ポリシリコン・ゲート電極の中へ拡散させるステ
ップと、 を含むことを特徴とする方法。 - 【請求項２】 請求項１記載の方法において、前記ＭＯ
Ｓ構造の上に前記コバルト層を形成するステップは、前
記ＭＯＳ構造の上に、約３０Åから約４００Åのコバル
トを積層するステップを更に含むことを特徴とする方
法。 - 【請求項３】 請求項１記載の方法において、前記コバ
ルト層の上に前記キャッピング層を形成するステップ
は、前記コバルト層の上に、約１０Åから約１０００Å
のキャッピング層を積層するステップを更に含むことを
特徴とする方法。 - 【請求項４】 請求項３記載の方法において、前記キャ
ッピング層は、チタン、タングステン、モリブデン、タ
ンタル、ニオブ及びこれらの金属の中の１つを含む化合
物から成るグループから選択される材料を含むことを特
徴とする方法。 - 【請求項５】 請求項３記載の方法において、前記キャ
ッピング層は、チタン、チタン窒化物及びタングステン
から成るグループから選択される材料を含むことを特徴
とする方法。 - 【請求項６】 請求項１記載の方法において、前記ＭＯ
Ｓ構造を前記第１のアニーリング温度でアニーリングす
るステップは、前記ＭＯＳ構造を、約６００℃を超えな
い温度でアニーリングするステップを更に含むことを特
徴とする方法。 - 【請求項７】 請求項１記載の方法において、前記ＭＯ
Ｓ構造を前記第１のアニーリング温度でアニーリングす
るステップは、前記ＭＯＳ構造を、約３５０℃から前記
６００℃の範囲の温度でアニーリングするステップを更
に含むことを特徴とする方法。 - 【請求項８】 請求項７記載の方法において、前記ＭＯ
Ｓ構造を前記第１のアニーリング温度でアニーリングす
るステップは、前記ＭＯＳ構造を、約４２５℃から前記
４７５℃の範囲の温度でアニーリングするステップを更
に含むことを特徴とする方法。 - 【請求項９】 請求項１記載の方法において、前記ＭＯ
Ｓ構造を前記第２のアニーリング温度でアニーリングす
るステップは、前記ＭＯＳ構造を、少なくとも約７００
℃の温度でアニーリングするステップを更に含むことを
特徴とする方法。 - 【請求項１０】 請求項１記載の方法において、前記Ｍ
ＯＳ構造を前記第２のアニーリング温度でアニーリング
するステップは、前記ＭＯＳ構造を、約７００℃から前
記８００℃の範囲の温度でアニーリングするステップを
更に含むことを特徴とする方法。 - 【請求項１１】 請求項１記載の方法において、前記１
又は複数のドーパントを前記コバルト・ケイ化物に注入
するステップは、前記ドーパントを前記コバルト・ケイ
化物に約１０ＫＥＶから約１００ＫＥＶの範囲のエネル
ギで注入するステップを更に含むことを特徴とする方
法。 - 【請求項１２】 請求項１記載の方法において、前記１
又は複数のドーパントを前記コバルト・ケイ化物に注入
するステップは、ホウ素又はリンを前記コバルト・ケイ
化物に約１０ＫＥＶから約５０ＫＥＶの範囲のエネルギ
で注入するステップを含むことを特徴とする方法。 - 【請求項１３】 請求項１記載の方法において、前記１
又は複数のドーパントを前記コバルト・ケイ化物に注入
するステップは、ヒ素を前記コバルト・ケイ化物に約２
０ＫＥＶから約１００ＫＥＶの範囲のエネルギで注入す
るステップを更に含むことを特徴とする方法。 - 【請求項１４】 請求項１記載の方法において、前記Ｍ
ＯＳ構造をアニーリングして前記１又は複数のドーパン
トを前記コバルト・ケイ化物から前記シリコン基板の中
に拡散させるステップは、前記ＭＯＳ構造を約８００℃
から約１０００℃の範囲の温度でアニーリングするステ
ップを更に含むことを特徴とする方法。 - 【請求項１５】 請求項１４記載の方法において、前記
ＭＯＳ構造をアニーリングして前記１又は複数のドーパ
ントを前記コバルト・ケイ化物から前記シリコン基板の
中に拡散させるステップは、前記ＭＯＳ構造を約１０秒
から約２分の間アニーリングするステップを更に含むこ
とを特徴とする方法。 - 【請求項１６】 請求項１４記載の方法において、前記
ＭＯＳ構造をアニーリングして前記１又は複数のドーパ
ントを前記コバルト・ケイ化物から前記シリコン基板の
中に拡散させるステップは、前記ＭＯＳ構造を約２０秒
から約６０秒の間アニーリングするステップを更に含む
ことを特徴とする方法。 - 【請求項１７】 シリコン基板上に、浅いソース／ドレ
イン領域を有するＭＯＳ構造を形成する方法であって、
前記ＭＯＳ構造の前記ソース／ドレイン領域と前記ＭＯ
Ｓ構造のポリシリコン・ゲート電極との上にケイ化コバ
ルト接点が形成される、方法において、 ａ）前記ＭＯＳ構造の上に、約３０Åから約４００Åの
範囲の厚さを有するコバルト層を形成するステップと、 ｂ）前記コバルト層の上に、このコバルト層を酸素を生
じる気体に露出することなく、約１０Åから約１０００
Åの範囲の厚さを有するキャッピング層を形成するステ
ップと、 ｃ）次に、前記ＭＯＳ構造を約６００℃を超えない第１
の温度でアニーリングして、前記シリコン基板のシリコ
ン・ソース／ドレイン領域が形成される領域と、前記Ｍ
ＯＳ構造のポリシリコン・ゲート電極との上に、コバル
ト・ケイ化物を形成するステップと、 ｄ）前記ＭＯＳ構造から、前記キャッピング層と、未反
応のコバルトと、コバルト・ケイ化物以外のコバルト反
応生成物とを除去するステップと、 ｅ）前記ＭＯＳ構造を、少なくとも約７００℃の第２の
温度でアニーリングするステップと、 ｆ）１又は複数のドーパントを、約１０ＫＥＶから約１
００ＫＥＶの範囲のエネルギで、前記コバルト・ケイ化
物に注入するステップと、 ｇ）前記ＭＯＳ構造を約８００℃から約１０００℃の温
度で更にアニーリングして、前記１又は複数のドーパン
トを、前記コバルト・ケイ化物から前記シリコン基板の
中へ拡散させ、前記基板に前記ソース／ドレイン領域を
形成し、前記１又は複数のドーパントを前記ポリシリコ
ン・ゲート電極の中へ拡散させるステップと、 を含むことを特徴とする方法。 - 【請求項１８】 請求項１７記載の方法において、前記
キャッピング層は、チタン、タングステン及びチタン窒
化物から成るグループから選択される材料を含むことを
特徴とする方法。 - 【請求項１９】 請求項１７記載の方法において、前記
ＭＯＳ構造を前記第１のアニーリング温度でアニーリン
グするステップは、前記ＭＯＳ構造を、約３５０℃から
前記６００℃の範囲の温度でアニーリングするステップ
を更に含むことを特徴とする方法。 - 【請求項２０】 請求項１７記載の方法において、前記
ＭＯＳ構造を前記第２のアニーリング温度でアニーリン
グするステップは、前記ＭＯＳ構造を、約７００℃から
前記８００℃の範囲の温度でアニーリングするステップ
を更に含むことを特徴とする方法。 - 【請求項２１】 請求項１７記載の方法において、前記
ＭＯＳ構造をアニーリングして前記１又は複数のドーパ
ントを前記コバルト・ケイ化物から前記シリコン基板の
中に拡散させるステップは、前記ＭＯＳ構造を約１０秒
から約２分の間アニーリングするステップを更に含むこ
とを特徴とする方法。 - 【請求項２２】 シリコン基板上に、浅いソース／ドレ
イン領域を有するＭＯＳ構造を形成する方法であって、
前記ＭＯＳ構造の前記ソース／ドレイン領域と前記ＭＯ
Ｓ構造のポリシリコン・ゲート電極との上にケイ化コバ
ルト接点が形成される、方法において、 ａ）前記ＭＯＳ構造の上に、約３０Åから約４００Åの
範囲の厚さを有するコバルト層を形成するステップと、 ｂ）前記コバルト層の上に、このコバルト層を酸素を生
じる気体に露出することなく、チタン、タングステン及
びチタン窒化物から成るグループから選択された材料を
含み、約１０Åから約１０００Åの範囲の厚さを有する
キャッピング層を形成するステップと、 ｃ）次に、前記ＭＯＳ構造を約３５０℃から約６００℃
の第１の温度でアニーリングして、前記シリコン基板の
シリコン・ソース／ドレイン領域が形成される領域と、
前記ＭＯＳ構造のポリシリコン・ゲート電極との上に、
コバルト・ケイ化物を形成するステップと、 ｄ）前記ＭＯＳ構造から、前記キャッピング層と、未反
応のコバルトと、コバルト・ケイ化物以外のコバルト反
応生成物とを除去するステップと、 ｅ）前記ＭＯＳ構造を、少なくとも約７００℃から約８
００℃の第２の温度でアニーリングするステップと、 ｆ）ホウ素、リン及びヒ素から成るグループから選択さ
れる１又は複数のドーパントを、ホウ素とリンとに対し
ては約１０ＫＥＶから約５０ＫＥＶの範囲のエネルギ
で、ヒ素に対しては約２０ＫＥＶから約１００ＫＥＶの
範囲のエネルギで、前記コバルト・ケイ化物に注入する
ステップと、 ｇ）前記ＭＯＳ構造を約８００℃から約１０００℃の温
度で約１０秒から約２分の間更にアニーリングして、前
記１又は複数のドーパントを、前記コバルト・ケイ化物
から前記シリコン基板の中へ拡散させ、前記基板に前記
ソース／ドレイン領域を形成し、前記１又は複数のドー
パントを前記ポリシリコン・ゲート電極の中へ拡散させ
るステップと、 を含むことを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US890222 | 1997-07-09 | ||
| US08/890,222 US5874342A (en) | 1997-07-09 | 1997-07-09 | Process for forming MOS device in integrated circuit structure using cobalt silicide contacts as implantation media |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1174510A true JPH1174510A (ja) | 1999-03-16 |
Family
ID=25396417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10194427A Pending JPH1174510A (ja) | 1997-07-09 | 1998-07-09 | 集積回路構造においてコバルト・ケイ化物接点を注入媒体として用いることによりｍｏｓデバイスを形成する方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5874342A (ja) |
| JP (1) | JPH1174510A (ja) |
| KR (1) | KR100537034B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010059612A (ko) * | 1999-12-30 | 2001-07-06 | 박종섭 | Ｃｍｏｓ 트랜지스터의 제조방법 |
| JP2008306117A (ja) * | 2007-06-11 | 2008-12-18 | Fujitsu Microelectronics Ltd | 電界効果トランジスタ及びその製造方法 |
Families Citing this family (49)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6114716A (en) * | 1996-03-22 | 2000-09-05 | The Whitaker Corporation | Heterolithic microwave integrated circuits |
| US6022795A (en) * | 1998-05-07 | 2000-02-08 | United Microelectronics Corp. | Salicide formation process |
| KR100255134B1 (ko) * | 1997-12-31 | 2000-05-01 | 윤종용 | 반도체 장치 및 그 제조 방법 |
| US6171959B1 (en) * | 1998-01-20 | 2001-01-09 | Motorola, Inc. | Method for making a semiconductor device |
| JPH11283935A (ja) * | 1998-03-30 | 1999-10-15 | Nec Corp | 半導体装置の製造方法 |
| KR100282711B1 (ko) * | 1998-05-29 | 2001-03-02 | 윤종용 | 콘택홀 플러그 제조 방법(contact hole plug forming method) |
| WO2000021121A1 (en) * | 1998-10-05 | 2000-04-13 | Seiko Epson Corporation | Semiconductor device and method for producing the same |
| US6136705A (en) * | 1998-10-22 | 2000-10-24 | National Semiconductor Corporation | Self-aligned dual thickness cobalt silicide layer formation process |
| US6040606A (en) * | 1998-11-04 | 2000-03-21 | National Semiconductor Corporation | Integrated circuit structure with dual thickness cobalt silicide layers and method for its manufacture |
| US5970370A (en) * | 1998-12-08 | 1999-10-19 | Advanced Micro Devices | Manufacturing capping layer for the fabrication of cobalt salicide structures |
| JP3703643B2 (ja) * | 1998-12-25 | 2005-10-05 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| US6614082B1 (en) * | 1999-01-29 | 2003-09-02 | Micron Technology, Inc. | Fabrication of semiconductor devices with transition metal boride films as diffusion barriers |
| US6207563B1 (en) | 1999-02-05 | 2001-03-27 | Advanced Micro Devices, Inc. | Low-leakage CoSi2-processing by high temperature thermal processing |
| US6133124A (en) * | 1999-02-05 | 2000-10-17 | Advanced Micro Devices, Inc. | Device improvement by source to drain resistance lowering through undersilicidation |
| US6255703B1 (en) * | 1999-06-02 | 2001-07-03 | Advanced Micro Devices, Inc. | Device with lower LDD resistance |
| US6242776B1 (en) * | 1999-06-02 | 2001-06-05 | Advanced Micro Devices, Inc. | Device improvement by lowering LDD resistance with new silicide process |
| JP3394927B2 (ja) * | 1999-06-29 | 2003-04-07 | 沖電気工業株式会社 | 金属シリサイド層の形成方法 |
| CN1165073C (zh) * | 1999-10-04 | 2004-09-01 | 松下电器产业株式会社 | 半导体装置的制造方法 |
| JP2001119021A (ja) * | 1999-10-20 | 2001-04-27 | Nec Corp | 半導体装置の製造方法 |
| US6096647A (en) * | 1999-10-25 | 2000-08-01 | Chartered Semiconductor Manufacturing Ltd. | Method to form CoSi2 on shallow junction by Si implantation |
| US6365516B1 (en) | 2000-01-14 | 2002-04-02 | Advanced Micro Devices, Inc. | Advanced cobalt silicidation with in-situ hydrogen plasma clean |
| US6579783B2 (en) * | 2000-07-07 | 2003-06-17 | Applied Materials, Inc. | Method for high temperature metal deposition for reducing lateral silicidation |
| US6346477B1 (en) | 2001-01-09 | 2002-02-12 | Research Foundation Of Suny - New York | Method of interlayer mediated epitaxy of cobalt silicide from low temperature chemical vapor deposition of cobalt |
| US6388327B1 (en) * | 2001-01-09 | 2002-05-14 | International Business Machines Corporation | Capping layer for improved silicide formation in narrow semiconductor structures |
| JP3626115B2 (ja) * | 2001-06-14 | 2005-03-02 | 沖電気工業株式会社 | チタン化合物を含有するｃｖｄチタン膜の形成方法 |
| DE10208904B4 (de) * | 2002-02-28 | 2007-03-01 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung unterschiedlicher Silicidbereiche auf verschiedenen Silicium enthaltenden Gebieten in einem Halbleiterelement |
| DE10208728B4 (de) * | 2002-02-28 | 2009-05-07 | Advanced Micro Devices, Inc., Sunnyvale | Ein Verfahren zur Herstellung eines Halbleiterelements mit unterschiedlichen Metallsilizidbereichen |
| DE10209059B4 (de) * | 2002-03-01 | 2007-04-05 | Advanced Micro Devices, Inc., Sunnyvale | Ein Halbleiterelement mit unterschiedlichen Metall-Halbleiterbereichen, die auf einem Halbleitergebiet gebildet sind, und Verfahren zur Herstellung des Halbleiterelements |
| DE10214065B4 (de) * | 2002-03-28 | 2006-07-06 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung eines verbesserten Metallsilizidbereichs in einem Silizium enthaltenden leitenden Gebiet in einer integrierten Schaltung |
| US6808992B1 (en) * | 2002-05-15 | 2004-10-26 | Spansion Llc | Method and system for tailoring core and periphery cells in a nonvolatile memory |
| US6743721B2 (en) * | 2002-06-10 | 2004-06-01 | United Microelectronics Corp. | Method and system for making cobalt silicide |
| DE10234931A1 (de) * | 2002-07-31 | 2004-02-26 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung eines Metallsilizidgates in einer standardmässigen MOS-Prozesssequenz |
| US6734098B2 (en) * | 2002-08-08 | 2004-05-11 | Macronix International Co., Ltd. | Method for fabricating cobalt salicide contact |
| CN100337320C (zh) * | 2002-08-13 | 2007-09-12 | 旺宏电子股份有限公司 | 自行对准钴硅化物的接触窗制作工艺方法 |
| US6627527B1 (en) * | 2002-10-10 | 2003-09-30 | Taiwan Semiconductor Manufacturing Company | Method to reduce metal silicide void formation |
| JP3921437B2 (ja) * | 2002-10-17 | 2007-05-30 | 富士通株式会社 | 半導体装置の製造方法 |
| US6815235B1 (en) | 2002-11-25 | 2004-11-09 | Advanced Micro Devices, Inc. | Methods of controlling formation of metal silicide regions, and system for performing same |
| KR100956154B1 (ko) * | 2003-02-24 | 2010-05-06 | 매그나칩 반도체 유한회사 | 반도체 장치의 실리사이드 형성 방법 |
| KR101024639B1 (ko) * | 2003-07-18 | 2011-03-25 | 매그나칩 반도체 유한회사 | 반도체 소자의 제조 방법 |
| JP2006165469A (ja) * | 2004-12-10 | 2006-06-22 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US20060163671A1 (en) * | 2005-01-27 | 2006-07-27 | International Business Machines Corporation | Silicide cap structure and process for reduced stress and improved gate sheet resistance |
| US7449410B2 (en) | 2005-08-02 | 2008-11-11 | Micron Technology, Inc. | Methods of forming CoSi2, methods of forming field effect transistors, and methods of forming conductive contacts |
| US7485572B2 (en) * | 2006-09-25 | 2009-02-03 | International Business Machines Corporation | Method for improved formation of cobalt silicide contacts in semiconductor devices |
| US8349732B2 (en) * | 2008-07-18 | 2013-01-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Implanted metal silicide for semiconductor device |
| US8438442B2 (en) * | 2010-03-26 | 2013-05-07 | Freescale Semiconductor, Inc. | Method and apparatus for testing a data processing system |
| US8335881B2 (en) * | 2010-03-26 | 2012-12-18 | Freescale Semiconductor, Inc. | Method and apparatus for handling an interrupt during testing of a data processing system |
| US8659032B2 (en) * | 2012-01-31 | 2014-02-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFET and method of fabricating the same |
| US8999800B2 (en) * | 2012-12-12 | 2015-04-07 | Varian Semiconductor Equipment Associates, Inc. | Method of reducing contact resistance |
| KR20160058499A (ko) | 2014-11-17 | 2016-05-25 | 삼성전자주식회사 | 반도체 소자, 및 그 반도체 소자의 제조방법과 제조장치 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0613403A (ja) * | 1992-03-02 | 1994-01-21 | Digital Equip Corp <Dec> | Ｍｏｓ集積回路上の自己整列珪化コバルト |
| JPH06333943A (ja) * | 1993-05-18 | 1994-12-02 | Oki Electric Ind Co Ltd | Ｍｏｓ半導体装置の製造方法 |
| JPH0786559A (ja) * | 1993-09-17 | 1995-03-31 | Nec Corp | 半導体装置 |
| JPH08186085A (ja) * | 1994-12-28 | 1996-07-16 | Nec Corp | 半導体装置の製造方法 |
| JPH08250716A (ja) * | 1995-03-07 | 1996-09-27 | Toshiba Corp | 半導体装置の製造方法および半導体装置の製造装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5356837A (en) * | 1993-10-29 | 1994-10-18 | International Business Machines Corporation | Method of making epitaxial cobalt silicide using a thin metal underlayer |
-
1997
- 1997-07-09 US US08/890,222 patent/US5874342A/en not_active Expired - Lifetime
-
1998
- 1998-06-30 KR KR1019980025571A patent/KR100537034B1/ko not_active IP Right Cessation
- 1998-07-09 JP JP10194427A patent/JPH1174510A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0613403A (ja) * | 1992-03-02 | 1994-01-21 | Digital Equip Corp <Dec> | Ｍｏｓ集積回路上の自己整列珪化コバルト |
| JPH06333943A (ja) * | 1993-05-18 | 1994-12-02 | Oki Electric Ind Co Ltd | Ｍｏｓ半導体装置の製造方法 |
| JPH0786559A (ja) * | 1993-09-17 | 1995-03-31 | Nec Corp | 半導体装置 |
| JPH08186085A (ja) * | 1994-12-28 | 1996-07-16 | Nec Corp | 半導体装置の製造方法 |
| JPH08250716A (ja) * | 1995-03-07 | 1996-09-27 | Toshiba Corp | 半導体装置の製造方法および半導体装置の製造装置 |
Non-Patent Citations (1)
| Title |
|---|
| WEI-MING CHEN ET AL.: "Simultaneous shallow-junction formation and gate doping p-channel metal-semiconductor-oxide field-ef", APPL.PHYS.LETT., vol. 64, no. 3, JPN6008056342, 17 January 1994 (1994-01-17), pages 345 - 347, ISSN: 0001175383 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010059612A (ko) * | 1999-12-30 | 2001-07-06 | 박종섭 | Ｃｍｏｓ 트랜지스터의 제조방법 |
| JP2008306117A (ja) * | 2007-06-11 | 2008-12-18 | Fujitsu Microelectronics Ltd | 電界効果トランジスタ及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100537034B1 (ko) | 2006-02-28 |
| KR19990013483A (ko) | 1999-02-25 |
| US5874342A (en) | 1999-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1174510A (ja) | 集積回路構造においてコバルト・ケイ化物接点を注入媒体として用いることによりｍｏｓデバイスを形成する方法 | |
| JP2978736B2 (ja) | 半導体装置の製造方法 | |
| US5747373A (en) | Nitride-oxide sidewall spacer for salicide formation | |
| US6451690B1 (en) | Method of forming electrode structure and method of fabricating semiconductor device | |
| US6297114B1 (en) | Semiconductor device and process and apparatus of fabricating the same | |
| JP2819240B2 (ja) | 浅い接合のソース／ドレーン領域とシリサイドを有するｍｏｓトランジスタの製造方法 | |
| US6218249B1 (en) | MOS transistor having shallow source/drain junctions and low leakage current | |
| US6451693B1 (en) | Double silicide formation in polysicon gate without silicide in source/drain extensions | |
| US5856698A (en) | Second implanted matrix for agglomeration control and thermal stability | |
| US6265271B1 (en) | Integration of the borderless contact salicide process | |
| US5858867A (en) | Method of making an inverse-T tungsten gate | |
| US20090127594A1 (en) | MOS TRANSISTORS HAVING NiPtSi CONTACT LAYERS AND METHODS FOR FABRICATING THE SAME | |
| JPH05102078A (ja) | シリコン基板上に２つの層を形成させる方法及びシリコン基板上の接点領域の充填物を形成する方法 | |
| KR100220253B1 (ko) | Mosfet 제조 방법 | |
| JP2006516174A (ja) | 半導体プロセスにシリサイドコンタクトを使用する方法 | |
| US6107096A (en) | Method of fabricating a salicide-structured MOS semiconductor device having a cobalt disilicied film | |
| US6271133B1 (en) | Optimized Co/Ti-salicide scheme for shallow junction deep sub-micron device fabrication | |
| US6200840B1 (en) | Method for producing PMOS devices | |
| US7365010B2 (en) | Semiconductor device having carbon-containing metal silicide layer and method of fabricating the same | |
| US6339245B1 (en) | Nitride overhang structure for the silicidation of transistor electrodes with shallow junctions | |
| US5286678A (en) | Single step salicidation process | |
| US6100191A (en) | Method for forming self-aligned silicide layers on sub-quarter micron VLSI circuits | |
| US5963829A (en) | Method of forming silicide film | |
| US5989996A (en) | Method for manufacturing semiconductor device | |
| US5998286A (en) | Method to grow self-aligned silicon on a poly-gate, source and drain region |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050705 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070419 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081106 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090206 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091221 |