[go: up one dir, main page]

DE10208728B4 - Ein Verfahren zur Herstellung eines Halbleiterelements mit unterschiedlichen Metallsilizidbereichen - Google Patents

Ein Verfahren zur Herstellung eines Halbleiterelements mit unterschiedlichen Metallsilizidbereichen Download PDF

Info

Publication number
DE10208728B4
DE10208728B4 DE10208728A DE10208728A DE10208728B4 DE 10208728 B4 DE10208728 B4 DE 10208728B4 DE 10208728 A DE10208728 A DE 10208728A DE 10208728 A DE10208728 A DE 10208728A DE 10208728 B4 DE10208728 B4 DE 10208728B4
Authority
DE
Germany
Prior art keywords
conductive silicon
metal
substrate
containing region
photoresist mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10208728A
Other languages
English (en)
Other versions
DE10208728A1 (de
Inventor
Karsten Wieczorek
Manfred Horstmann
Rolf Stephan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Priority to DE10208728A priority Critical patent/DE10208728B4/de
Priority to US10/260,926 priority patent/US7217657B2/en
Priority to PCT/US2002/041089 priority patent/WO2003079424A1/en
Priority to EP02807094A priority patent/EP1479100A1/de
Priority to KR10-2004-7013399A priority patent/KR20040088557A/ko
Priority to CNB028284178A priority patent/CN100481333C/zh
Priority to AU2002365054A priority patent/AU2002365054A1/en
Priority to JP2003577322A priority patent/JP2005520341A/ja
Priority to TW092104156A priority patent/TWI277174B/zh
Publication of DE10208728A1 publication Critical patent/DE10208728A1/de
Application granted granted Critical
Publication of DE10208728B4 publication Critical patent/DE10208728B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0212—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
    • H10D64/662—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures
    • H10D64/663—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures the additional layers comprising a silicide layer contacting the layer of silicon, e.g. polycide gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/013—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H10D84/0137—Manufacturing their gate conductors the gate conductors being silicided
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Verfahren zur Herstellung eines Halbleiterelements (200), wobei das Verfahren umfasst:
Bereitstellen eines Substrats (201) mit einem ersten und einem zweiten auf dem Substrat (201) gebildeten, leitenden, Silizium enthaltenden Gebiet (214, 215, 234, 235);
Bilden einer ersten Fotolackmaske (250) zum Abdecken des zweiten leitenden, Silizium enthaltenden Gebiets (234, 235) und zum Freilegen des ersten leitenden, Silizium enthaltenden Gebiets (214, 215);
danach Abscheiden einer ersten Metallschicht (240) mit einer ersten vordefinierten Dicke auf dem Substrat (201);
Entfernen der ersten Fotolackmaske (250) nach dem Abscheiden der ersten Metallschicht (240);
Bilden einer zweiten Fotolackmaske (255) zum Abdecken des ersten leitenden, Silizium enthaltenden Gebiets (214, 215) und zum Freilegen des zweiten leitenden Silizium enthaltenden Gebiets (234, 235);
Abscheiden einer zweiten Metallschicht (242) mit einer zweiten vordefinierten Dicke auf dem Substrat (201);
Entfernen der zweiten Fotolackmaske (255);
Wärmebehandeln des Substrats (201), um einen ersten Silizidbereich (241) in dem...

Description

  • Gebiet der vorliegenden Erfindung
  • Im Allgemeinen betrifft die vorliegende Erfindung das Gebiet der Herstellung integrierter Schaltungen und betrifft insbesondere ein Verfahren zur Herstellung eines Halbleiterelementes mit Metallsilizidbereichen auf Halbleitergebieten, um den Schichtwiderstand der Halbleitergebiete zu verringern.
  • Beschreibung des Stands der Technik
  • In modernen integrierten Schaltungen mit äußerst hoher Packungsdichte nehmen die Strukturgrößen ständig ab, um die Bauteilleistungsfähigkeit und die Funktionalität zu steigern. Das Reduzieren der Strukturgrößen zieht jedoch gewisse Probleme nach sich, die teilweise die durch die verringerten Strukturgrößen erhaltenen Vorteile aufheben. Im Allgemeinen führt das Verringern von Strukturgrößen beispielsweise eines Transistorelements zu einem verringerten Kanalwiderstand in dem Transistorelement und ergibt somit eine höhere Stromtreiberfähigkeit und eine erhöhte Schaltgeschwindigkeit des Transistors. Beim Verringern der Strukturgrößen dieser Transistorelemente wird der ansteigende elektrische Widerstand von Leitungen und Kontaktgebieten, d. h. von Gebieten, die einen elektrischen Kontakt zu der Umgebung des Transistorelements bereitstellen, zu einem dominierenden Problem, da die Querschnittsfläche dieser Leitungen und Gebiete mit abnehmender Strukturgröße kleiner wird. Die Querschnittsfläche bestimmt in Kombination mit den Eigenschaften des Materials, das die Leitungen und die Kontaktgebiete bildet, den Widerstand der entsprechenden Leitung oder des Kontaktgebiets.
  • Die obigen Probleme können für eine typische kritische Strukturgröße in dieser Hinsicht, die auch als kritische Dimension (CD) gezeichnet wird, etwa die Ausdehnung des Kanals eines Feldeffekttransistors, der sich unter der Gateelektrode zwischen einem Sourcegebiet und einem Draingebiet des Transistors bildet, beispielhaft dargestellt werden. Das Verringern dieser Ausdehnung des Kanals, die üblicherweise als Kanallänge bezeichnet wird, kann die Bauteilleistungsfähigkeit hinsichtlich der Abfall- und Anstiegszei ten des Transistorelements aufgrund der geringeren Kapazität zwischen der Gateelektrode und dem Kanal und aufgrund des verringerten Widerstands des kürzeren Kanals deutlich verbessert werden. Das Reduzieren der Kanallänge zieht jedoch auch die Verringerung der Größe beliebiger Leitungen, etwa der Gateelektrode des Feldeffekttransistors, die üblicherweise aus Polysilizium gebildet ist, und der Kontaktgebiete, die einen elektrischen Kontakt zu den Drain- und Sourcegebieten des Transistors ermöglichen, nach sich, so dass folglich der für den Ladungsträgertransport verfügbare Querschnitt verringert ist. Folglich zeigen die Leitungen und die Kontaktgebiete einen höheren Widerstand, sofern der verringerte Querschnitt nicht durch Verbessern der elektrischen Eigenschaften des die Leitungen und die Kontaktgebiete, etwa die Gateelektrode und die Drain- und Sourcekontaktgebiete, bildenden Materials verbessert werden.
  • Es ist daher von besonderer Wichtigkeit, die Eigenschaften leitender Gebiete, die im Wesentlichen aus Halbleitermaterial, etwa aus Silizium, gebildet sind, zu verbessern. Beispielsweise sind in modernen integrierten Schaltungen die einzelnen Halbleiterelemente, etwa Feldeffekttransistoren, Kondensatoren, und dergleichen hauptsächlich auf der Basis von Silizium gebildet, wobei die einzelnen Elemente durch Siliziumleitungen und Metallleitungen verbunden sind. Während der Widerstand der Metallleitungen durch Ersetzen des häufig verwendeten Aluminiums durch beispielsweise Kupfer verbessert werden kann, sind Prozessingenieure mit einer herausfordernden Aufgabe konfrontiert, wenn eine Verbesserung der elektrischen Eigenschaften von Silizium enthaltenden Halbleiterleitungen und Halbleiterkontaktgebieten erforderlich ist.
  • Mit Bezug zu 1a und 1b wird ein beispielhafter Prozess zum Herstellen einer integrierten Schaltung mit beispielsweise mehreren MOS-Transistoren im Folgenden beschrieben, um die bei der Verbesserung der elektrischen Eigenschaften von Silizium enthaltenden Halbleitergebieten beteiligten Probleme detaillierter darzustellen.
  • In 1a umfasst eine Halbleiterstruktur 100 ein Substrat 101, beispielsweise ein Siliziumsubstrat, in der ein erstes Halbleiterelement 100 und ein zweites Halbleiterelement 130 gebildet sind. Das erste Halbleiterelement 100 kann, wie in 1a dargestellt ist, einen Feldeffekttransistor einer ersten Leitfähigkeitsart repräsentieren, etwa einen n-Kanaltransistor, und das zweite Halbleiterelement 130 kann einen Feldeffekttransistor einer zweiten Leitfähigkeitsart, etwa einen p-Kanaltransistor, repräsentieren. Das erste Halbleiterelement 100 umfasst Flachgrabenisolationen (STI) 113, die aus einem isolierenden Material, etwa Siliziumdioxid, gebildet sind und die ein aktives Gebiet 112 in dem Substrat 101 definieren. Eine Gateelektrode 115 ist über einer Gateisolierschicht 118 ausgebildet, die die Gateelektrode 115 von dem aktiven Gebiet 112 trennt. Abstandselemente 116, beispielsweise aus Siliziumdioxid oder Siliziumnitrid hergestellt, sind an den Seitenwänden der Gateelektrode 115 gebildet. In dem aktiven Gebiet 112 sind Source- und Draingebiete 114 ausgebildet und weisen ein geeignetes Dotierprofil auf, das zum Anschluss an einen leitenden Kanal erforderlich ist, der sich dem Drain- und dem Sourcegebiet während des Betriebs des ersten Halbleiterelements 110 ausbildet.
  • Das zweite Halbleiterelement 130 umfasst im Wesentlichen die gleichen Teile wie das erste Halbleiterelement 110 und entsprechende Teile sind durch die gleichen Bezugszeichen mit Ausnahme einer "führenden 13" anstelle "führenden 11" bezeichnet. Wie zuvor angemerkt ist, kann sich das zweite Halbleiterelement 130 von dem ersten Halbleiterelement 110 beispielsweise in der Art der Leitfähigkeit, d. h. der Art und der Konzentration der in den aktiven Gebieten 112 und 132 vorgesehenen Dotierstoffe, der seitlichen Ausdehnung der Gateelektrode, die auch als Gatelänge bezeichnet wird, der Querschnittsfläche und dergleichen unterscheiden. Ferner sollte angemerkt werden, dass, obwohl die ersten und zweiten Halbleiterelemente 110 und 130 in den 1a und 1b als Transistorelemente dargestellt sind, die ersten und zweiten Halbleiterelemente 110 und 130 ein beliebiges Silizium enthaltendes Gebiet repräsentieren können, das für einen Ladungsträgertransport verwendet wird. Zum Beispiel können relativ lange Polysiliziumleitungen Halbleiterelemente an unterschiedlichen Stellen einer einzelnen Chipfläche verbinden und diese Polysiliziumleitungen können als die ersten und die zweiten Halbleiterelemente 110, 130 aufgefasst werden, wobei deren elektrische Eigenschaften zu verbessern sind, um eine verbesserte Bauteilleistungsfähigkeit hinsichtlich der Signalausbreitungsverzögerung zu erreichen.
  • Wieder mit Bezug zu 1a bestimmt insbesondere die Gatelänge der ersten und zweiten Halbleiterelemente 110 und 130 die Kanallänge dieser Elemente und beeinflusst daher, wie zuvor erläutert ist, in markanter Weise die elektrischen Eigenschaften der ersten und zweiten Halbleiterelemente und 110 und 130, wobei ein reduzierte Gatelänge einen erhöhten Widerstand der Gateelektroden 115, 135 aufgrund der Verringerung der Querschnittsfläche der Gateelektroden 115, 135 zur Folge hat.
  • Ein typischer Prozessablauf zur Herstellung der Halbleiterstruktur 110 kann die folgenden Schritte aufweisen. Nach der Bildung der Flachgrabenisolationen 113 und 133 durch gut bekannte fotolithografische Techniken, werden Implantationsschritte ausgeführt, um eine erforderliche Dotierkonzentration in den aktiven Gebieten 112 und 132 zu erzeugen. Anschließend werden die Gateisolierschichten 118 und 138 entsprechend den Entwurfsanforderungen hergestellt. Danach werden die Gateelektroden 115 und 135 durch Strukturierung beispielsweise einer Polysiliziumschicht mittels fortgeschrittener Fotolithografie und Ätztrimmverfahren hergestellt. Anschließend wird ein weiterer Implantationsschritt zur Ausbildung sog. Source- und Drainerweiterungsgebiete in den Source- und Draingebieten 114 und 124 durchgeführt und die Abstandselemente 116 und 126 werden durch Abscheiden und anisotrope Ätzverfahren gebildet. Die Abstandselemente 116 und 126 werden als eine Implantationsmaske für einen anschließenden Implantationsschritt verwendet, in dem Dotierteilchen in die Source- und Draingebiete 114 und 124 eingeführt werden, um die erforderlichen hohen Dotierkonzentrationen in diesen Gebieten zu erzeugen. Anzumerken ist, dass die Dotierkonzentration in 1a in der horizontalen Richtung, d. h. in der Längsrichtung der Gateelektroden 115, 135, sowie in der vertikalen Richtung, die im Folgenden als Tiefenrichtung bezeichnet wird, variiert. Obwohl das Dotierprofil der Source- und Draingebiete 114 und 134 als ein Gebiet mit einer scharfen Grenze dargestellt ist, variiert tatsächlich das Dotierprofil kontinuierlich aufgrund der Natur des Implantationsprozesses und der anschließenden Ausheizschritte, die zum Aktivieren der implantierten Atome und zum Ausheilen der durch den Implantationsschritt verursachten Kristallschäden durchgeführt werden. Für gewöhnlich ist das Dotierprofil in Übereinstimmung mit anderen Parameter der ersten und zweiten Halbleiterelemente 110 und 130 zu wählen. Beispielsweise erfordert eine kleine Gatelänge und damit eine kleine Kanallänge ein "flaches" Dotierprofil, um den sog. "Kurzkanaleffekt" zu vermeiden. Folglich kann die maximale Konzentration in der Tiefenrichtung einige hundert Nanometer unterhalb der Oberfläche der Drain- und Sourcegebiete 114 und 134 liegen. Ferner können p-Kanaltransistoren ein anderes Dotierprofil als ein n-Kanaltransistorelement erfordern.
  • Wie zuvor angemerkt wurde, beeinflussen der Querschnitt der Gateelektroden 115 und 135, die als Polysiliziumleitungen betrachtet werden können, sowie der Kontaktbereich an der Oberseite der Source- und Draingebiete 114 und 135 entscheidend die elektri schen Eigenschaften der ersten und zweiten Halbleiterelemente 110 und 130. Da im Allgemeinen diese Elementbereiche hauptsächlich ein Halbleitermaterial aufweisen, etwa Silizium in kristalliner, polykristalliner und amorpher Form, weisen diese Bereiche, obwohl diese für gewöhnlich Dotierstoffe enthalten, einen relativ hohen Widerstand im Vergleich zu beispielsweise einer Metallleitung auf. Folglich werden diese Bereiche behandelt, um die Leitfähigkeit dieser Gebiete und damit die Gesamtleistungsfähigkeit der Elemente zu verbessern.
  • Dazu wird gemäß 1a eine Metallschicht 140 auf den ersten und zweiten Halbleiterelementen 110 und 130 abgeschieden. Typischerweise umfasst die Metallschicht 140 Titan, Kobalt oder andere hochschmelzende Metalle. Danach wird eine erste Wärmebehandlung, beispielsweise ein schnelles thermisches Ausheizen, ausgeführt, um eine chemische Reaktion zwischen dem Silizium in den Source- und Draingebieten 114, 134, den Gateelektroden 115, 135 und dem in der Metallschicht 140 enthaltenem Metall zu bewirken. Wenn die Metallschicht 140 beispielsweise im Wesentlichen Kobalt aufweist, kann eine Durchschnittstemperatur der ersten Wärmebehandlung auf ungefähr 400°C festgelegt werden, um eine metastabile Kobaltsiliziumverbindung zu erzeugen, die einen relativ hohen Widerstand aufweist. Da das in den Abstandselementen 116, 126 und den Flachgrabenisolationen 113, 133 enthaltene Silizium chemisch in Form eines Dioxids oder Nitrids gebunden ist, reagiert das Metall der Metallschicht 140 im Wesentlichen nicht mit dem Material der Abstandselemente 115, 136 und den Flachgrabenisolationen 113, 133. Nach der ersten Wärmebehandlung wird das Material der Metallschicht 140, das nicht mit dem darunter liegenden Material reagiert hat, beispielsweise durch einen selektiven Nachätzvorgang entfernt. Anschließend wird eine zweite Wärmebehandlung, beispielsweise ein zweites schnelles Ausheizen, mit einer höheren Temperatur als in dem ersten schnellen Ausheizvorgang, durchgeführt, um die metastabile Metall-Silizium-Verbindung in ein Metallsilizid umzuwandeln. In dem obigen Beispiel, wenn Kobalt verwendet wird, wird ein Kobaltdisilizid in dem zweiten Ausheizschritt erzeugt. Das Metallsilizid zeigt einen deutlich geringeren Widerstand als die metastabile Metall-Silizium-Verbindung sowie einen deutlich geringeren Widerstand, etwa einen Faktor 5–10, als der Schichtwiderstand des dotierten Polysiliziums.
  • 1b zeigt schematisch die letztendlich erhaltenen ersten und zweiten Halbleiterelemente 110 und 130, die auf den entsprechenden Source- und Draingebieten 114, 134 und den Gateelektroden 115, 135 ein Metallsilizidgebiet 141 aufweisen.
  • Obwohl die Metallsilizidgebiete 141 deutlich die elektrischen Eigenschaften der ersten und zweiten Halbleiterelemente 110 und 130 verbessern, gibt es dennoch Anlass für Verbesserungen, da in dem herkömmlichen Prozessablauf die Metallsilizidgebiete 141 so auszubilden sind, dass diese die Anforderungen für das erste Halbleiterelement 110 und das zweite Halbleiterelement 130 erfüllen, so dass das Optimieren der Eigenschaften der Silicidgebiete 141 für das erste Halbleiterelement 110 die Wirkung der Silicidgebiete 141 für das zweite Halbleiterelement 130 beeinträchtigt und umgekehrt.
  • DE 199 52 177 A1 offenbart ein Verfahren zum Ausbilden einer Kobaltsilizidschicht mit unterschiedlichen Dicken während der Herstellung einer integrierten Schaltung (IC). Auf der IC-Struktur werden eine Kobaltschicht und eine Titandeckschicht abgeschieden und die Titandeckschicht strukturiert. Die Dicke der anschließend gebildeten Kobaltsilizidschicht wird durch die Struktur der Titanschicht gesteuert. Eine separate Dickenanpassung der Silizidschichten ermöglicht jedoch keine optimale Anpassung der Silizide an unterschiedlich dotierte Silizium enthaltende Gebiete.
  • DE 198 19 438 A1 offenbart ein Verfahren zum Herstellen einer Halbleitervorrichtung mit Feldeffekttransistoren. Auf diesen wird eine Maske gebildet, die die Gateelektrode und benachbarte Bereiche der Source/Drain-Gebiete bedeckt. Dadurch wird in diesen Bereichen kein Metall zur Bildung eines Silizides abgeschieden. Ein separates Anpassen von Siliziden an unterschiedlich dotierte Silizium enthaltende Gebiete wird nicht offenbart.
  • US 2002/0008261 A1 offenbart ein CMOS-Bauteil mit erhöhten Source- und Draingebieten, in die, gemeinsam mit der Gateelektrode, Öffnungen geätzt werden, wobei die Gateisolationsschicht als Ätzstoppindikatorschicht dient. Zum separaten Optimieren von (flachen) Source- und Drainsilizidgebieten eines CMOS-Bauteiles, die in einem Substrat gebildet sind, ist das Verfahren weniger gut geeignet.
  • Es gibt daher einen Bedarf für ein Verfahren zur Herstellung eines Halbleiterbauteils, in dem die Eigenschaften der leitenden Halbleitergebiete, unabhängig von der Siliziddicke, individuell für unterschiedliche Halbleiterelemente optimiert werden können.
  • Überblick über die Erfindung
  • Die vorliegende Erfindung richtet sich im Wesentlichen an ein Verfahren zur Herstellung eines Halbleiterelements, in dem Silizium enthaltende Gebiete einen Metallsilizidbereich erhalten, um die elektrischen Eigenschaften dieser Gebiete zu verbessern, wobei die Art des Materials und/oder eine Dicke des Metallsilizidbereichs individuell einstellbar ist, um den Anforderungen der unterschiedlichen Halbleitergebiete hinsichtlich des elektrischen Widerstands gerecht zu werden.
  • Die Aufgabe der vorliegenden Erfindung wird durch das Verfahren gemäß Anspruch 1 gelöst.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Ausführungsformen der vorliegenden Erfindung sind in den angefügten Ansprüchen definiert und gehen aus der folgenden detaillierten Beschreibung deutlicher hervor, wenn diese im Zusammenhang mit den begleitenden Zeichnungen studiert wird; es zeigen:
  • 1a und 1b schematische Querschnittsansichten eines ersten und eines zweiten Halbleiterelements mit einem Silizidbereich, der in leitenden Gebieten ausgebildet ist, wobei die ersten und zweiten Halbleiterelemente entsprechend einem typischen konventionellen Prozess hergestellt sind; und
  • 21–2f schematisch Querschnittsansichten einer Halbleiterstruktur während diverser Herstellungsstadien, die gemäß einer anschaulichen Ausführungsform der vorliegenden Erfindung hergestellt wird.
  • Anzumerken ist, dass die 1a, 1b und 2a–2f lediglich anschaulicher Natur sind und die Abmessungen und Gebiete, die darin gezeigt sind, sind nicht maßstabsgetreu. Ferner sind Grenzen zwischen benachbarten Materialschichten und Gebieten als scharfe Linien dargestellt, wohingegen in tatsächlichen Elementen, diese Grenzen durch graduelle Übergänge gebildet sein können.
  • Detaillierte Beschreibung
  • Mit Bezug zu den 2a–2f werden nun anschauliche Ausführungsformen der vorliegenden Erfindung beschrieben, wobei, wie zuvor ausgeführt ist, zwei oder mehr unterschiedliche leitende Silizium enthaltende Gebiete einen Silizidbereich erhalten, dessen Materialart und/oder Dicke so gestaltet ist, um die elektrische Leitfähigkeit dieser Gebiete zu verbessern. Wenn es beispielsweise notwendig ist, eine ähnliche Signalausbreitungsverzögerung für lange Siliziumleitungen zu erhalten, die zwei unterschiedliche Chipgebiete verbinden, wobei eine der Siliziumleitungen eine größere Querschnittsfläche aufweist als die andere, können erfindungsgemäß unterschiedliche Silizidbereiche auf diesen Siliziumleitungen gebildet werden, um die Gesamteigenschaften zu verbessern und die unterschiedlichen Querschnittsflächen im Wesentlichen zu kompensieren. Das Gleiche gilt für unterschiedliche Arten von Transistorelementen, etwa von n-Kanaltransistoren und p-Kanaltransistoren, die im Allgemeinen ein unterschiedliches Dotierprofil und ebenso eine unterschiedliche Barrierenhöhe, die ein Ladungsträger an der Grenzfläche zwischen dem silizidierten Bereich und den dotierten Silizium enthaltenden Gebiet erfährt, aufweisen. In diesem Falle erlaubt die vorliegende Erfindung ebenso entsprechende Silizidbereiche in den Elementen geeignet auszubilden, um die Leistungsfähigkeit der Elemente individuell zu optimieren. In ähnlicher Weise erfordern im Allgemeinen Kurzkanal-Elemente eine andere Art von Silizidbereich als Langkanal-Elemente, da beispielsweise in Langkanal-Elementen die Spitzendotierkonzentration tiefer in den Drain- und Sourcegebieten angeordnet ist als in Kurzkanal-Elementen, die relativ flache Übergänge erfordern. Die vorliegende Erfindung ermöglicht es, den Überlapp des silizidierten Bereichs bei einer Tiefe, an der die Spitzendotierkonzentration ungefähr angesiedelt ist, einzustellen, um einen minimalen Übergangswiderstand für Ladungsträger zu erhalten, insbesondere wenn die Barrierenhöhe des Metallsilizids auch in Übereinstimmung mit der Art der Dotierstoffe gewählt ist, die in den aktiven Gebieten der Transistorelemente vorliegen. Obwohl daher in der folgenden detaillierten Beschreibung auf ein erstes und ein zweites Halbleiterelement, die ein komplementäres Transistorpaar darstellen, Bezug genommen wird, soll die vorliegende Erfindung alle Aspekte abdecken, in denen Silizium enthaltende Gebiete individuell angepasste Silizidbereiche erhalten sollen, um die Leistungsfähigkeit des einzelnen Halbleitergebiets oder die Gesamtleistungsfähigkeit des Halbleiterbauteils zu verbessern.
  • In 2a umfasst eine Halbleiterstruktur 200 ein Substrat 201, beispielsweise ein Siliziumsubstrat oder ein anderes Substrat, das für die Herstellung von Halbleiterelementen geeignet ist. In dem Substrat 201 umfasst ein erstes Halbleiterelement 210 ein aktives Gebiet 212, das durch Flachgrabenisolationen 213 definiert ist. Eine Gateelektrode 215 ist von dem aktiven Gebiet 212 durch eine Gateisolierschicht 218 getrennt. Abstandselemente 216 aus einem isolierenden Material, etwa Siliziumdioxid oder Siliziumnitrid sind benachbart zu den Seitenwänden der Gateelektrode 215 ausgebildet. In dem aktiven Gebiet 212 sind Source- und Draingebiete 214 gebildet.
  • Die Halbleiterstruktur 200 umfasst ferner ein zweites Halbleiterelement 230, das im Wesentlichen die gleichen Komponenten als das erste Halbleiterelement 210 aufweist. Daher werden entsprechende Teile durch die gleichen Bezugszeichen gekennzeichnet mit Ausnahme einer führenden "23" anstelle einer führenden "21". Es sollte jedoch in Erinnerung bleiben, dass obwohl die ersten und zweiten Halbleiterelemente 210 und 230 als sehr ähnlich dargestellt sind, diese in dem oben erwähnten Sinne sich voneinander unterscheiden. Des Weiteren ist auf dem zweiten Halbleiterelement 230 eine Fotolackmaske 250 gebildet.
  • Ein typischer Prozessablauf zur Herstellung der Halbleiterstruktur 200 kann durchaus ähnlich zu der Bearbeitungssequenz, wie sie mit Bezug zu den 1a und 1b beschrieben ist, sein, und daher wird eine Beschreibung dieser Prozessschritte weggelassen. Die Fotolackmaske 250 kann mittels konventioneller Fotolithografie hergestellt werden, wobei jedoch die Problematik der Überlagerungsgenauigkeit von untergeordneter Bedeutung ist, da die exakte Position der Fotolackmaske 250 auf den Flachgrabenisolationen 233 unkritisch ist.
  • 2b zeigt schematisch die Halbleiterstruktur 200 mit einer ersten Metallschicht 240, die auf der Halbleiterstruktur 200 abgeschieden ist. Die erste Metallschicht 240 kann ein beliebiges hochschmelzendes Metall oder eine Verbindung von Metallen aufweisen, die geeignet ist, die erforderlichen Eigenschaften des in den Silizium enthaltenden Gebiet 214 und 215 zu bildenden Metallsilizids bereitzustellen. Zu geeigneten Metallen gehören Kobalt, Titan, Nickel, Wolfram und Kombinationen davon. In einer speziellen Ausführungsform kann die erste Metallschicht 240 ein Edelmetall, etwa Platin, Palladium, Gold und dergleichen aufweisen. Eine Dicke der ersten Metallschicht 240 und deren Zusammensetzung ist so gewählt, dass in einem anschließenden Ausheizschritt eine Diffusion von Silizium- und Metallatomen stattfindet und sich ein Metallsilizidbereich mit einer er forderlichen Eindringtiefe, d. h. einer erforderlichen Dicke, und einer erforderlichen Barrierenhöhe bildet, um einen minimalen Übergangswiderstand für Ladungsträger zu bilden. Beispielsweise kann eine Kobaltschicht mit einer Dicke von 30 bis 80 nm abgeschieden werden. In 2b bedeckt die erste Metallschicht 240 eine Oberfläche der Fotolackmaske 250, wohingegen Seitenwandbereiche 252 der Fotolackmaske 250 im Wesentlichen unbedeckt bleiben. Dazu kann eine Abscheidetechnik angewandt werden, die es ermöglicht, die Bedeckung der Seitenwandbereiche 252 mit Metall zu minimieren. Zum Beispiel kann eine physikalische Dampfabscheidetechnik (PVD), etwa die Sputter-Abscheidung, angewendet werden, wobei Prozessparameter so eingestellt werden, dass Atome und Ionen, die von einem Abscheidematerial herausgeschlagen werden, die Halbleiterstruktur 200 im Wesentlichen in senkrechter Richtung treffen. Folglich wird das Abscheiden der ersten Metallschicht 240 an den Seitenwandbereichen 252 minimal. Das Auftreffen auf der Halbleiterstruktur 200 im Wesentlichen in senkrechter Richtung kann erreicht werden, indem ein Kollimator in der Sputterabscheidekammer in der Nähe des Substrats 201 positioniert wird, um die Ionen und Atome, die sich dem Substrat 202 nähern zu "führen". Die erforderliche Richtungsabhängigkeit der ankommenden Ionen und Atome kann ebenso erreicht werden, indem die magnetischen und elektrischen Felder in der Sputterabscheidekammer so eingestellt werden, um eine minimale Stufenbedeckung zu erhalten.
  • 2c zeigt schematisch die Halbleiterstruktur 200, wobei die Fotolackmaske 250 und die darüber liegende erste Metallschicht 240 entfernt sind. Das Entfernen der Fotolackmaske 250 und damit der ersten Metallschicht 240 über dem zweiten Halbleiterelement 230 kann durch einen selektiven Nassätzvorgang erreicht werden, wobei ein chemisches Mittel mit einer deutlich höheren Ätzrate für die Fotolackmaske 250 als für die erste Metallschicht 240 verwendet wird. Abhängig von dem Grad der Bedeckung der Seitenwandbereiche 252 mit Metall der ersten Metallschicht 240 kann die vordefinierte Dicke der anfänglich abgeschiedenen ersten Metallschicht 240 entsprechend so gewählt werden, dass in dem nachfolgenden Ätzvorgang die Dicke der ersten Metallschicht 240 auf dem ersten Halbleiterelement 210 nicht unter eine erforderliche minimale Dicke fällt. Wenn beispielsweise das Entfernen der Fotolackmaske 250 etwa 60 Sekunden beansprucht und eine Ätzrate der ersten Metallschicht 240 ungefähr 10 nm pro Minute beträgt, wird die anfängliche Schichtdicke etwa 10 nm dicker gewählt als die zumindest erforderliche Dicke, um ein Metallsilizid zu bilden, das den Sourceanforderungen ge nügt. Durch "Unterätzen" der Fotolackmaske 250 von den Seitenwandbereichen 252 her wird die mechanische Unversehrtheit der ersten Metallschicht 240 auf der Fotolackmaske 250 angegriffen und die einzelnen Teile, die sich von der ersten Metallschicht 240 lösen, werden während des Ätzens der Fotolackmaske 250 weggespült. Selbst wenn die Seitenwandbereiche 252 leicht mit Metall bedeckt sind, kann die Fotolackmaske 250 entfernt werden – obwohl mit einer verlängerten Ätzzeit – da die Metallschichtdicke an den Seitenwandbereichen deutlich kleiner als die Dicke der ersten Metallschicht 240 an im Wesentlichen horizontalen Oberflächenbereichen des Substrats 201 ist. Typischerweise ist die Metallschichtdicke an den Seitenwandbereichen 252 kleiner gleich der Dicke der horizontalen Oberflächenbereiche. Somit erhält das erste Halbleiterelement 210 eine erste Metallschicht 240, die so gestaltet ist, um die erforderlichen Eigenschaften eines auszubildenden Silizidbereichs bereitzustellen.
  • In 2d ist eine zweite Fotolackmaske 255 auf dem Halbleiterelement 210 gebildet und eine zweite Metallschicht 242 ist ganzflächig auf der Halbleiterstruktur 200 abgeschieden. Hinsichtlich der Herstellung der zweiten Fotolackmaske 255 gelten die gleichen Gesichtspunkte, wie sie mit Bezug zu der Fotolackmaske 250 aufgeführt sind. Das Gleiche gilt für das Abscheideverfahren zur Herstellung der zweiten Metallschicht 242. Auch in diesem Falle sind Seitenwandbereiche 257 der zweiten Fotolackmaske 255 im Wesentlichen unbedeckt oder zumindest deutlich geringer mit Metall bedeckt, als die Oberflächenbereiche des Halbleitersubstrats 200. Hinsichtlich der Zusammensetzung und der Dicke der zweiten Metallschicht 242 gelten in diesem Falle die gleichen Kriterien, wie sie zuvor ausgeführt wurden.
  • In einer Ausführungsform können mehrere unterschiedliche Halbleiterelemente bereitgestellt werden, wobei in nachfolgenden Maskierungsschritten auf jedem der mehreren Halbleiterelemente eine unterschiedliche Metallschicht abgeschieden wird. Beispielsweise kann zusätzlich zu den Fotolackmasken 250 und 255 eine weitere Fotolackmaske (nicht gezeigt) vorgesehen werden, wobei die Fotolackmasken 250, 255 und die weitere Fotolackmaske so gestaltet sind, dass eine dritte Metallschicht auf einem dritten Halbleiterelement (nicht gezeigt) abgeschieden werden kann. Diese Maskierungssequenz kann mit geeignet gestalteten Masken so wiederholt werden, dass mehrere unterschiedliche Metallschichten auf einer entsprechenden Vielzahl unterschiedlicher Arten von Halblei terelementen abgeschieden werden, die einzeln optimiert werden, um die erforderlichen Silizidbereiche in diesen Halbleiterelementen bereitzustellen.
  • 2e zeigt schematisch die ersten und zweiten Halbleiterelemente 210 und 230 mit der ersten Metallschicht 240 und der zweiten Metallschicht 242. Die ersten und zweiten Metallschichten 240 und 242 weisen ein Material auf und zeigen eine Dicke, die jeweils darauf gerichtet sind, wenn eine Umformung in Metallsilizid erfolgt, die Eigenschaften der ersten und zweiten Halbleiterelemente 210 und 230 zu optimieren. Insbesondere können die erste Metallschicht 240 und/oder die zweite Metallschicht 242 zumindest ein Edelmetall aufweisen.
  • Anschließend wird eine Wärmebehandlung durchgeführt, beispielsweise ein schnelles thermisches Ausheizen, um die chemische Reaktion zwischen dem Metall in den ersten und zweiten Metallschichten 240, 242 und dem in den Gebieten 214, 234 und 215, 235 enthaltenen Silizium zu bewirken. In einer Ausführungsform findet nach einem ersten schnellen Ausheizvorgang mit einer ersten Temperatur für eine erste Zeitdauer eine Diffusion der Atome der Gebiete 214, 234, 215, 235 und der Atome der ersten und zweiten Metallschichten 240, 242 statt, so dass eine kontinuierliche Reaktion zwischen dem Silizium und dem Metall aufrechterhalten wird. Das Maß der Diffusion und damit der Metallsiliziumverbindung hängt von der Art des Materials, der Temperatur und der Dauer des Ausheizvorganges ab. Im Allgemeinen zeigen Metalle mit einer höheren Schmelztemperatur tendenziell eine geringere Diffusionsaktivität. Daher kann die Dicke der Metallsiliziumverbindung teilweise eingestellt werden, indem die erste Durchschnittstemperatur und die erste Zeitdauer gesteuert wird. Anschließend wird Überschussmetall von der Oberfläche der Halbleiterstruktur 200 entfernt und ein zweiter schneller Ausheizschritt mit einer zweiten Temperatur für eine zweite Zeitdauer kann durchgeführt werden. Typischerweise ist die zweite durchschnittliche Temperatur höher als die erste Temperatur, um ein stabiles Metallsilizid mit einem relativ geringen elektrischen Widerstand zu erhalten. Die zweite durchschnittliche Temperatur und das zweite Zeitintervall können gesteuert werden, um den gewünschten Schichtwiderstand in jedem der Gebiete 214, 215, 234, 235 zu erhalten. Anzumerken ist, dass obwohl die ersten und zweiten Metallschichten 240, 242 sich voneinander unterscheiden, der Schichtwiderstand in den ersten und zweiten Halbleiterelementen 210 und 230 dennoch individuell in einer gemeinsamen Wärmebehandlung einstellbar ist, da die Reaktionseigenschaften der Mate rialien, die die ersten und zweiten Metallschichten 240, 242 bilden, gut bekannt sind, und so gewählt werden können, um den gewünschten Schichtwiderstand zu ergeben. Zwischen dem ersten und dem zweiten schnellen thermischen Ausheizschritt kann das Überschussmetall der ersten und zweiten Metallschichten 240, 242 durch einen selektiven Ätzprozess entfernt werden, wobei vorteilhafterweise das Metall und die Metallverbindungen in Bezug zueinander nicht selektiv entfernbar sein müssen. Somit kann nicht-reagiertes Metall der ersten und zweiten Metallschicht 240, 242 in einem gemeinsamen Ätzprozess entfernt werden. Ferner ist im Vergleich zu dem zuvor beschriebenen konventionellen Prozessablauf keine zusätzliche Wärmebehandlung erforderlich und somit wird ein "thermisches Budget" nicht nachteilig belastet.
  • 2f zeigt schematisch die letztlich erhaltene Halbleiterstruktur 200, wobei das erste Halbleiterelement 210 erste silizidierte Bereiche 241 aufweist, deren Zusammensetzung und/oder Dicken so ausgebildet sind, um den erforderlichen Schichtwiderstand in den Silizium enthaltenden Halbleitergebieten 214 und 215 bereitzustellen. In ähnlicher Weise umfasst das zweite Halbleiterelement 230 zweite Silizidbereiche 243, die ausgebildet sind, die speziellen Anforderungen des zweiten Halbleiterelements 230 zu erfüllen. Wie zuvor angemerkt wurde, können die ersten Silizidbereiche 241 und/oder die zweiten Silizidbereiche 243 ein Edelmetall, etwa Platin, Palladium, Gold und dergleichen in Kombination mit hochschmelzenden Metallen, etwa Kobalt, Titan, Zirkonium, Wolfram und dergleichen aufweisen. Ferner wird die Dicke der ersten und zweiten Silizidbereiche 241, 243, d. h. das Maß an "Eindringtiefe" des Silizids in der Tiefenrichtung in das Gebiet 214, 215, 234 und 235, eingestellt, um den erforderlichen Schichtwiderstand zu erhalten. Wenn beispielsweise das erste Halbleiterelement einen p-Kanaltransistor repräsentiert, indem die Spitzenkonzentration der p-Dotierstoffe bei einer Tiefe von ungefähr 200 nm liegt, wird die Dicke, d. h. die Eindringtiefe, des Silizidbereichs auf ungefähr 180–220 nm eingestellt. Ähnliche Überlegungen gelten für einen n-Kanaltransistor, der im Allgemeinen ein flacheres Dotierprofil aufweist.

Claims (24)

  1. Verfahren zur Herstellung eines Halbleiterelements (200), wobei das Verfahren umfasst: Bereitstellen eines Substrats (201) mit einem ersten und einem zweiten auf dem Substrat (201) gebildeten, leitenden, Silizium enthaltenden Gebiet (214, 215, 234, 235); Bilden einer ersten Fotolackmaske (250) zum Abdecken des zweiten leitenden, Silizium enthaltenden Gebiets (234, 235) und zum Freilegen des ersten leitenden, Silizium enthaltenden Gebiets (214, 215); danach Abscheiden einer ersten Metallschicht (240) mit einer ersten vordefinierten Dicke auf dem Substrat (201); Entfernen der ersten Fotolackmaske (250) nach dem Abscheiden der ersten Metallschicht (240); Bilden einer zweiten Fotolackmaske (255) zum Abdecken des ersten leitenden, Silizium enthaltenden Gebiets (214, 215) und zum Freilegen des zweiten leitenden Silizium enthaltenden Gebiets (234, 235); Abscheiden einer zweiten Metallschicht (242) mit einer zweiten vordefinierten Dicke auf dem Substrat (201); Entfernen der zweiten Fotolackmaske (255); Wärmebehandeln des Substrats (201), um einen ersten Silizidbereich (241) in dem ersten leitenden, Silizium enthaltenden Gebiet (214, 215) und einen zweiten Silizidbereich (243) in dem zweiten leitenden, Silizium enthaltenden Gebiet (234, 235) zu bilden.
  2. Das Verfahren nach Anspruch 1, wobei das Abscheiden der ersten Metallschicht (240) das Steuern einer Metallpartikelabscheidungsrichtung umfasst, derart, dass eine Stufenbedeckung der ersten Fotolackmaske (250) minimal ist.
  3. Das Verfahren nach Anspruch 2, wobei die Stufenbedeckung minimiert wird, indem eine Dampfabscheidetechnik angewendet wird, in der Metallpartikel das Substrat (201) möglichst senkrecht treffen.
  4. Das Verfahren nach Anspruch 3, wobei ein Kollimator angewendet wird, um die Richtung der das Substrat (201) treffenden Metallteilchen einzustellen.
  5. Das Verfahren nach Anspruch 2, wobei die Stufenbedeckung minimiert wird, indem die erste Metallschicht (240) durch Sputtern abgeschieden wird, wobei die Richtung der Metallteilchen so gesteuert wird, dass diese möglichst senkrecht zur Oberfläche des Substrats (201) ist.
  6. Das Verfahren nach Anspruch 1, wobei das Abscheiden der zweiten Metallschicht (242) das Steuern einer Metallpartikelabscheidungsrichtung umfasst, derart, dass eine Stufenbedeckung der zweiten Fotolackmaske (255) minimiert wird.
  7. Das Verfahren nach Anspruch 6, wobei die Stufenbedeckung minimiert wird, indem eine Dampfabscheidetechnik angewendet wird, in der Metallpartikel das Substrat (201) möglichst senkrecht treffen.
  8. Das Verfahren nach Anspruch 6, wobei die Stufenbedeckung minimiert wird, indem ein physikalisches Dampfabscheideverfahren einschließlich eines Kollimators in der Nähe des Substrats (201) angewendet wird.
  9. Das Verfahren nach Anspruch 6, wobei die Stufenbedeckung minimiert wird, indem die zweite Metallschicht (242) durch Sputtern abgeschieden wird, wobei die Richtung der Metallteilchen so gesteuert wird, dass diese möglichst senkrecht zu der Oberfläche des Substrats (201) ist.
  10. Das Verfahren nach Anspruch 1, wobei das Substrat (201) zumindest ein drittes leitendes, Silizium enthaltendes Gebiet aufweist, und wobei: das Bilden der ersten Fotolackmaske (250) zum Abdecken des zweiten leitenden, Silizium enthaltenden Gebiets (234, 235) und zum Freilegen des ersten leitenden, Silizium enthaltenden Gebiets (214, 215) ferner das Abdecken des dritten leitenden, Silizium enthaltenden Gebiets umfasst; das Bilden der zweiten Fotolackmaske (255) zum Abdecken des ersten leitenden, Silizium enthaltenden Gebiets (214, 215) und zum Freilegen des zweiten leitenden, Silizium enthaltenden Gebiets (234, 235) ferner das Abdecken des dritten leitenden, Silizium enthaltenden Gebiets umfasst; das Verfahren ferner umfasst: Bilden einer dritten Fotolackmaske nach dem Entfernen der zweiten Fotolackmaske (255), um die ersten und zweiten Metallschichten (240, 242) zu bedecken und um das dritte leitende, Silizium enthaltende Gebiet freizulegen; Abscheiden einer dritten Metallschicht; und Entfernen der dritten Fotolackmaske, wobei während der Wärmebehandlung ein dritter Silizidbereich in den dritten leitenden, Silizium enthaltenden Gebiet gebildet wird.
  11. Das Verfahren nach Anspruch 1, wobei Sollwertbereiche für einen ersten und einen zweiten Schichtwiderstand in den ersten und zweiten Silizidbereichen vordefiniert werden und die Metallart der ersten und der zweiten Metallschicht (240, 242) und/oder die Schichtdicke der ersten und der zweiten Metallschicht (240, 242) und/oder die Temperatur der Wärmebehandlung und/oder die Dauer der Wärmebehandlung so gewählt wird, um den ersten und den zweiten Schichtwiderstand in den ersten und zweiten Silizidbereichen (241, 243) so einzustellen, dass die ersten und zweiten Schichtwiderstände innerhalb der entsprechend vordefinierten Sollwertbereiche liegen.
  12. Das Verfahren nach Anspruch 1, wobei die erste und/oder die zweite Metallschicht (240, 242) ein hochschmelzendes Metall aufweist.
  13. Das Verfahren nach Anspruch 1, wobei die erste und/oder die zweite Metallschicht (240, 242) Kobalt, Titan, Tantal, Zirkonium, Nickel, Wolfram oder eine Kombination davon aufweist.
  14. Das Verfahren nach Anspruch 1, wobei die erste und/oder die zweite Metallschicht (240, 242) zumindest ein Edelmetall aufweist.
  15. Das Verfahren nach Anspruch 14, wobei die erste und/oder die zweite Metallschicht (240, 242) Platin, Palladium oder Gold aufweist.
  16. Das Verfahren nach Anspruch 1, wobei das Wärmebehandeln des Substrats (201) umfasst: Ausheizen des Substrats (201) mit einer ersten durchschnittlichen Temperatur; Entfernen von Material der ersten und zweiten Metallschicht (240, 242), das nicht mit dem darunter liegenden Material reagiert hat; und Ausheizen des Substrats (201) mit einer zweiten durchschnittlichen Temperatur, wobei die erste durchschnittliche Temperatur kleiner als die zweite durchschnittliche Temperatur ist.
  17. Das Verfahren nach Anspruch 16, wobei das Entfernen von Material der ersten und zweiten Metallschichten (240, 242), das nicht mit dem darunter liegenden Material reagiert hat, einen selektiven Trockenätzprozess oder einen selektiven Nassätzprozess umfasst.
  18. Das Verfahren nach Anspruch 1, wobei das Entfernen der ersten Fotolackmaske (250) selektives Nassätzen der ersten Fotolackmaske (250) umfasst.
  19. Das Verfahren nach Anspruch 1, wobei das Entfernen der zweiten Fotolackmaske (255) selektives Nassätzen der zweiten Fotolackmaske (255) umfasst.
  20. Das Verfahren nach Anspruch 1, wobei das erste leitende, Silizium enthaltende Gebiet (214, 215) einen Teil eines n-Kanalfeldeffekttransistor aufweist und das zweite leitende, Silizium enthaltende Gebiet (234, 235) einen Teil eines p-Kanalfeldeffekttransistor aufweist.
  21. Das Verfahren nach Anspruch 1, wobei das erste leitende, Silizium enthaltende Gebiet (214) eine Siliziumleitung (215) mit einem ersten Querschnitt und das zweite leitende, Silizium enthaltende Gebiet (234) eine zweite Siliziumleitung (235) mit einem zweiten Querschnitt aufweisen, wobei der erste Querschnitt sich von dem zweiten Querschnitt unterscheidet.
  22. Das Verfahren nach Anspruch 1, wobei das erste leitende, Silizium enthaltende Gebiet (214, 215) sich von dem zweiten leitenden, Silizium enthaltenden Gebiet (234, 235) in der Art der Dotierstoffe und/oder dem Dotierprofil und/oder der Kristallstruktur und/oder der Materialzusammensetzung unterscheidet.
  23. Das Verfahren nach Anspruch 1, wobei die Metallschichten (240, 242) sich voneinander durch Materialart und/oder Schichtdicke unterscheiden.
  24. Das Verfahren nach Anspruch 1, wobei das Wärmebehandeln des Substrats (201), um einen ersten Silizidbereich (241) in dem ersten leitenden, Silizium enthaltenden Gebiet (214, 215) und einen zweiten Silizidbereich (243) in dem zweiten leitenden, Silizium enthaltenden Gebiet (234, 235) zu bilden umfasst: Ausheizen des Substrats (201) mit einer ersten durchschnittlichen Temperatur für eine erste Zeitdauer, um einen Metallsilizidbereich auf jedem der mehreren leitenden, Silizium enthaltenden Gebiete zu bilden; Entfernen von Überschussmetall, das nicht mit dem darunter liegenden Material reagiert hat; und Ausheizen des Substrats (201) mit einer zweiten durchschnittlichen Temperatur für eine zweite Zeitdauer, wobei die erste und/oder zweite durchschnittliche Temperatur und/oder die zweite Zeitdauer gesteuert werden, um eine Dicke der Metallsilizidbereiche (241, 243) einzustellen.
DE10208728A 2002-02-28 2002-02-28 Ein Verfahren zur Herstellung eines Halbleiterelements mit unterschiedlichen Metallsilizidbereichen Expired - Fee Related DE10208728B4 (de)

Priority Applications (9)

Application Number Priority Date Filing Date Title
DE10208728A DE10208728B4 (de) 2002-02-28 2002-02-28 Ein Verfahren zur Herstellung eines Halbleiterelements mit unterschiedlichen Metallsilizidbereichen
US10/260,926 US7217657B2 (en) 2002-02-28 2002-09-30 Semiconductor device having different metal silicide portions and method for fabricating the semiconductor device
EP02807094A EP1479100A1 (de) 2002-02-28 2002-12-20 Verfahren zur herstellung eines halbleiterbauelements mit verschiedenen metallsilizidteilen
KR10-2004-7013399A KR20040088557A (ko) 2002-02-28 2002-12-20 상이한 금속 실리사이드 부분을 가지는 반도체 제조방법
PCT/US2002/041089 WO2003079424A1 (en) 2002-02-28 2002-12-20 Method for fabricating a semiconductor device having different metal silicide portions
CNB028284178A CN100481333C (zh) 2002-02-28 2002-12-20 具有不同金属硅化物部分的半导体器件的制造方法
AU2002365054A AU2002365054A1 (en) 2002-02-28 2002-12-20 Method for fabricating a semiconductor device having different metal silicide portions
JP2003577322A JP2005520341A (ja) 2002-02-28 2002-12-20 異なる金属シリサイド部分を有する半導体デバイスを製造する方法
TW092104156A TWI277174B (en) 2002-02-28 2003-02-27 Semiconductor device having different metal silicide portions and method for fabricating the semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10208728A DE10208728B4 (de) 2002-02-28 2002-02-28 Ein Verfahren zur Herstellung eines Halbleiterelements mit unterschiedlichen Metallsilizidbereichen

Publications (2)

Publication Number Publication Date
DE10208728A1 DE10208728A1 (de) 2003-10-09
DE10208728B4 true DE10208728B4 (de) 2009-05-07

Family

ID=27740510

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10208728A Expired - Fee Related DE10208728B4 (de) 2002-02-28 2002-02-28 Ein Verfahren zur Herstellung eines Halbleiterelements mit unterschiedlichen Metallsilizidbereichen

Country Status (3)

Country Link
US (1) US7217657B2 (de)
KR (1) KR20040088557A (de)
DE (1) DE10208728B4 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7767499B2 (en) * 2002-12-19 2010-08-03 Sandisk 3D Llc Method to form upward pointing p-i-n diodes having large and uniform current
DE102004017166B4 (de) * 2004-04-01 2007-10-11 Atmel Germany Gmbh Verfahren zur Herstellung von Bipolar-Transistoren
JP4440080B2 (ja) * 2004-11-12 2010-03-24 株式会社東芝 半導体装置およびその製造方法
US7064025B1 (en) * 2004-12-02 2006-06-20 International Business Machines Corporation Method for forming self-aligned dual salicide in CMOS technologies
US7736984B2 (en) * 2005-09-23 2010-06-15 Semiconductor Components Industries, Llc Method of forming a low resistance semiconductor contact and structure therefor
DE102006040764B4 (de) 2006-08-31 2010-11-11 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit einem lokal vorgesehenem Metallsilizidgebiet in Kontaktbereichen und Herstellung desselben
US7586773B2 (en) 2007-03-27 2009-09-08 Sandisk 3D Llc Large array of upward pointing p-i-n diodes having large and uniform current
US8685850B2 (en) * 2011-06-13 2014-04-01 Stmicroelectronics, Inc. System and method of plating conductive gate contacts on metal gates for self-aligned contact interconnections
US8558290B2 (en) 2011-08-25 2013-10-15 Globalfoundries Inc. Semiconductor device with dual metal silicide regions and methods of making same
US10304938B2 (en) * 2016-09-01 2019-05-28 International Business Machines Corporation Maskless method to reduce source-drain contact resistance in CMOS devices
US9837357B1 (en) 2017-02-06 2017-12-05 International Business Machines Corporation Method to reduce variability in contact resistance

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63157465A (ja) * 1986-12-22 1988-06-30 Fuji Electric Co Ltd シヨツトキ・バリア・ダイオ−ド
US5248892A (en) * 1989-03-13 1993-09-28 U.S. Philips Corporation Semiconductor device provided with a protection circuit
DE19819438A1 (de) * 1997-08-22 1999-03-04 Mitsubishi Electric Corp Verfahren zum Herstellen einer Halbleitervorrichtung
DE19952177A1 (de) * 1998-11-04 2000-05-18 Nat Semiconductor Corp Verfahren zum Ausbilden einer zweifachen Kobaltsilicidschicht mit unterschiedlichen Dicken während der Herstellung einer integrierten Schaltung und entsprechende IC-Struktur
US6204103B1 (en) * 1998-09-18 2001-03-20 Intel Corporation Process to make complementary silicide metal gates for CMOS technology
US20010024847A1 (en) * 1999-12-16 2001-09-27 Snyder John P. MOSFET device and manufacturing method
US20020008261A1 (en) * 2000-03-06 2002-01-24 Kabushiki Kaisha Toshiba Transistor, semiconductor device and manufacturing method of semiconductor device

Family Cites Families (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5766997A (en) * 1909-11-30 1998-06-16 Nkk Corporation Method of forming floating gate type non-volatile semiconductor memory device having silicided source and drain regions
US3840982A (en) * 1966-12-28 1974-10-15 Westinghouse Electric Corp Contacts for semiconductor devices, particularly integrated circuits, and methods of making the same
US3912559A (en) * 1971-11-25 1975-10-14 Suwa Seikosha Kk Complementary MIS-type semiconductor devices and methods for manufacturing same
JPS4960870A (de) * 1972-10-16 1974-06-13
US4107835A (en) 1977-02-11 1978-08-22 Bell Telephone Laboratories, Incorporated Fabrication of semiconductive devices
US4803539A (en) 1985-03-29 1989-02-07 International Business Machines Corporation Dopant control of metal silicide formation
US4897368A (en) 1987-05-21 1990-01-30 Matsushita Electric Industrial Co., Ltd. Method of fabricating a polycidegate employing nitrogen/oxygen implantation
EP0417522B1 (de) 1989-09-11 2000-01-19 Texas Instruments Incorporated Verfahren zum Herstellen einer Schutzsperre aus Silicidzonen
US5034348A (en) 1990-08-16 1991-07-23 International Business Machines Corp. Process for forming refractory metal silicide layers of different thicknesses in an integrated circuit
JP3285934B2 (ja) 1991-07-16 2002-05-27 株式会社東芝 半導体装置の製造方法
JPH0555251A (ja) 1991-08-23 1993-03-05 Nec Corp Ｍｏｓトランジスタ
US5240880A (en) * 1992-05-05 1993-08-31 Zilog, Inc. Ti/TiN/Ti contact metallization
US5352631A (en) 1992-12-16 1994-10-04 Motorola, Inc. Method for forming a transistor having silicided regions
US5365111A (en) * 1992-12-23 1994-11-15 Advanced Micro Devices, Inc. Stable local interconnect/active area silicide structure for VLSI applications
JPH07135317A (ja) 1993-04-22 1995-05-23 Texas Instr Inc <Ti> 自己整合型シリサイドゲート
US5342798A (en) 1993-11-23 1994-08-30 Vlsi Technology, Inc. Method for selective salicidation of source/drain regions of a transistor
KR0153878B1 (ko) 1994-06-07 1998-10-15 쿠미하시 요시유키 탄화규소반도체장치와 그 제조방법
JPH08107087A (ja) * 1994-10-06 1996-04-23 Mitsubishi Electric Corp 半導体装置及びその製造方法
WO1996013061A1 (en) 1994-10-25 1996-05-02 Advanced Micro Devices, Inc. Method of forming a thermally stable silicide
JPH08186085A (ja) * 1994-12-28 1996-07-16 Nec Corp 半導体装置の製造方法
US5656519A (en) 1995-02-14 1997-08-12 Nec Corporation Method for manufacturing salicide semiconductor device
US5738917A (en) * 1995-02-24 1998-04-14 Advanced Micro Devices, Inc. Process for in-situ deposition of a Ti/TiN/Ti aluminum underlayer
US5814537A (en) * 1996-12-18 1998-09-29 Sharp Microelectronics Technology,Inc. Method of forming transistor electrodes from directionally deposited silicide
US6297135B1 (en) * 1997-01-29 2001-10-02 Ultratech Stepper, Inc. Method for forming silicide regions on an integrated device
US5902129A (en) * 1997-04-07 1999-05-11 Lsi Logic Corporation Process for forming improved cobalt silicide layer on integrated circuit structure using two capping layers
US5851891A (en) * 1997-04-21 1998-12-22 Advanced Micro Devices, Inc. IGFET method of forming with silicide contact on ultra-thin gate
JP2980057B2 (ja) * 1997-04-30 1999-11-22 日本電気株式会社 半導体装置の製造方法
US5874342A (en) * 1997-07-09 1999-02-23 Lsi Logic Corporation Process for forming MOS device in integrated circuit structure using cobalt silicide contacts as implantation media
JP3190858B2 (ja) 1997-07-23 2001-07-23 山形日本電気株式会社 半導体装置およびその製造方法
US6156630A (en) * 1997-08-22 2000-12-05 Micron Technology, Inc. Titanium boride gate electrode and interconnect and methods regarding same
US6020242A (en) * 1997-09-04 2000-02-01 Lsi Logic Corporation Effective silicide blocking
US5937325A (en) 1997-11-07 1999-08-10 Advanced Micro Devices, Inc. Formation of low resistivity titanium silicide gates in semiconductor integrated circuits
US5998252A (en) * 1997-12-29 1999-12-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method of salicide and sac (self-aligned contact) integration
KR100257075B1 (ko) * 1998-01-13 2000-05-15 김영환 반도체 소자 및 그의 제조방법
US6072222A (en) * 1998-05-18 2000-06-06 Advanced Micro Devices, Inc. Silicon implantation into selective areas of a refractory metal to reduce consumption of silicon-based junctions during salicide formation
US6100173A (en) 1998-07-15 2000-08-08 Advanced Micro Devices, Inc. Forming a self-aligned silicide gate conductor to a greater thickness than junction silicide structures using a dual-salicidation process
US6136705A (en) 1998-10-22 2000-10-24 National Semiconductor Corporation Self-aligned dual thickness cobalt silicide layer formation process
US6133130A (en) * 1998-10-28 2000-10-17 United Microelectronics Corp. Method for fabricating an embedded dynamic random access memory using self-aligned silicide technology
US6238986B1 (en) * 1998-11-06 2001-05-29 Advanced Micro Devices, Inc. Formation of junctions by diffusion from a doped film at silicidation
US6392302B1 (en) * 1998-11-20 2002-05-21 Micron Technology, Inc. Polycide structure and method for forming polycide structure
US6759315B1 (en) * 1999-01-04 2004-07-06 International Business Machines Corporation Method for selective trimming of gate structures and apparatus formed thereby
TW428231B (en) * 1999-01-16 2001-04-01 United Microelectronics Corp Manufacturing method of self-aligned silicide
JP3235583B2 (ja) * 1999-01-19 2001-12-04 日本電気株式会社 半導体装置の製造方法
US6187617B1 (en) 1999-07-29 2001-02-13 International Business Machines Corporation Semiconductor structure having heterogeneous silicide regions and method for forming same
US6391750B1 (en) * 1999-08-18 2002-05-21 Advanced Micro Devices, Inc. Method of selectively controlling contact resistance by controlling impurity concentration and silicide thickness
US6383906B1 (en) * 1999-08-19 2002-05-07 Advanced Micro Devices, Inc. Method of forming junction-leakage free metal salicide in a semiconductor wafer with ultra-low silicon consumption
US6281067B1 (en) * 1999-11-12 2001-08-28 United Microelectronics Corp. Self-aligned silicide process for forming silicide layer over word lines in DRAM and transistors in logic circuit region
KR20010066122A (ko) * 1999-12-31 2001-07-11 박종섭 반도체 소자의 폴리사이드 듀얼 게이트 형성 방법
US6268255B1 (en) 2000-01-06 2001-07-31 Advanced Micro Devices, Inc. Method of forming a semiconductor device with metal silicide regions
US6686276B2 (en) * 2000-03-09 2004-02-03 Tower Semiconductor Ltd. Semiconductor chip having both polycide and salicide gates and methods for making same
US6451679B1 (en) * 2000-04-03 2002-09-17 Taiwan Semiconductor Manufacturing Company Ion mixing between two-step titanium deposition process for titanium salicide CMOS technology
US6306698B1 (en) * 2000-04-25 2001-10-23 Advanced Micro Devices, Inc. Semiconductor device having metal silicide regions of differing thicknesses above the gate electrode and the source/drain regions, and method of making same
US6268257B1 (en) * 2000-04-25 2001-07-31 Advanced Micro Devices, Inc. Method of forming a transistor having a low-resistance gate electrode
US6238984B1 (en) * 2000-05-05 2001-05-29 United Microelectronics Corp. Integrating high voltage and low voltage device with silicide block mask
JP2002025940A (ja) 2000-07-03 2002-01-25 Sanyo Electric Co Ltd 半導体装置の製造方法
US6261898B1 (en) * 2000-09-01 2001-07-17 United Microelectronics Corp. Method for fabricating a salicide gate
KR100360410B1 (ko) * 2000-11-14 2002-11-13 삼성전자 주식회사 자기 정렬된 컨택 구조를 갖는 디램 소자와 듀얼 게이트구조의 로직 소자가 복합된 ｍｄｌ 반도체 소자의 제조 방법
US6403423B1 (en) * 2000-11-15 2002-06-11 International Business Machines Corporation Modified gate processing for optimized definition of array and logic devices on same chip
WO2002065523A1 (en) 2001-02-12 2002-08-22 Advanced Micro Devices, Inc. Gate electrode silicidation layer
TW480663B (en) * 2001-02-15 2002-03-21 Winbond Electronics Corp Method for combining self-aligned contact processing and salicide processing
US6528422B1 (en) * 2001-03-16 2003-03-04 Taiwan Semiconductor Manufacturing Company Method to modify 0.25μm 1T-RAM by extra resist protect oxide (RPO) blocking
US6468904B1 (en) * 2001-06-18 2002-10-22 Taiwan Semiconductor Manufacturing Company RPO process for selective CoSix formation
US6534402B1 (en) * 2001-11-01 2003-03-18 Winbond Electronics Corp. Method of fabricating self-aligned silicide

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63157465A (ja) * 1986-12-22 1988-06-30 Fuji Electric Co Ltd シヨツトキ・バリア・ダイオ−ド
US5248892A (en) * 1989-03-13 1993-09-28 U.S. Philips Corporation Semiconductor device provided with a protection circuit
DE19819438A1 (de) * 1997-08-22 1999-03-04 Mitsubishi Electric Corp Verfahren zum Herstellen einer Halbleitervorrichtung
US6204103B1 (en) * 1998-09-18 2001-03-20 Intel Corporation Process to make complementary silicide metal gates for CMOS technology
DE19952177A1 (de) * 1998-11-04 2000-05-18 Nat Semiconductor Corp Verfahren zum Ausbilden einer zweifachen Kobaltsilicidschicht mit unterschiedlichen Dicken während der Herstellung einer integrierten Schaltung und entsprechende IC-Struktur
US20010024847A1 (en) * 1999-12-16 2001-09-27 Snyder John P. MOSFET device and manufacturing method
US20020008261A1 (en) * 2000-03-06 2002-01-24 Kabushiki Kaisha Toshiba Transistor, semiconductor device and manufacturing method of semiconductor device

Also Published As

Publication number Publication date
DE10208728A1 (de) 2003-10-09
KR20040088557A (ko) 2004-10-16
US20030160198A1 (en) 2003-08-28
US7217657B2 (en) 2007-05-15

Similar Documents

Publication Publication Date Title
DE102006040764B4 (de) Halbleiterbauelement mit einem lokal vorgesehenem Metallsilizidgebiet in Kontaktbereichen und Herstellung desselben
DE102009055392B4 (de) Halbleiterbauelement und Verfahren zur Herstellung des Halbleiterbauelements
DE102005030583B4 (de) Verfahren zur Herstellung von Kontaktisolationsschichten und Silizidgebieten mit unterschiedlichen Eigenschaften eines Halbleiterbauelements und Halbleiterbauelement
DE102007052220B4 (de) Verfahren zur Dotierstoffprofileinstellung für MOS-Bauelemente durch Anpassen einer Abstandshalterbreite vor der Implantation
DE102010030768B4 (de) Herstellverfahren für ein Halbleiterbauelement als Transistor mit eingebettetem Si/Ge-Material mit geringerem Abstand und besserer Gleichmäßigkeit und Transistor
DE10335101B4 (de) Verfahren zur Herstellung einer Polysiliziumleitung mit einem Metallsilizidgebiet, das eine Linienbreitenreduzierung ermöglicht
DE102010064288B4 (de) Halbleiterbauelement mit Kontaktelementen mit silizidierten Seitenwandgebieten
DE69736460T2 (de) Verfahren zur Herstellung von gerichtet abgeschiedenem Silizid über Transistorelektroden
DE112007001436T5 (de) CMOS-Schaltungen mit geringem Kontaktwiderstand und Verfahren zu deren Herstellung
DE102006019936B4 (de) Halbleiterbauelement mit unterschiedlich verspannten Ätzstoppschichten in Verbindung mit PN-Übergängen unterschiedlicher Gestaltung in unterschiedlichen Bauteilgebieten und Verfahren zur Herstellung des Halbleiterbauelements
DE102004056022A1 (de) Verfahren zur Bildung eines Nickelsalicids und Verfahren zur Herstellung eines Halbleiterbauelements unter Verwendung desselben
DE10351008B4 (de) Verfahren zur Herstellung von Transistoren mit erhöhten Drain- und Sourcegebieten mit unterschiedlicher Höhe sowie ein Halbleiterbauelement
DE10234931A1 (de) Verfahren zur Herstellung eines Metallsilizidgates in einer standardmässigen MOS-Prozesssequenz
DE102016105520B4 (de) Bildung eines Übergangs mit symmetrischer Erweiterung mit einem Abstandshalter mit niedrigem K und zweifacher epitaxialer Prozess in einer FinFET-Einheit
DE10208904B4 (de) Verfahren zur Herstellung unterschiedlicher Silicidbereiche auf verschiedenen Silicium enthaltenden Gebieten in einem Halbleiterelement
DE19524027C2 (de) Halbleitervorrichtung und zugeordnetes Herstellungsverfahren
DE102010001404A1 (de) Einstellung von Transistoreigenschaften auf der Grundlage einer späten Wannenimplantation
DE102005057073A1 (de) Technik zur Verbesserung der mechanischen Spannungsübertragung in Kanalgebieten von NMOS- und PMOS-Transistoren
DE10208728B4 (de) Ein Verfahren zur Herstellung eines Halbleiterelements mit unterschiedlichen Metallsilizidbereichen
DE102008016426B4 (de) Verfahren zum Erzeugen einer Zugverformung durch Anwenden von Verspannungsgedächtnistechniken in unmittelbarer Nähe zu der Gateelektrode
DE102007015504B4 (de) SOI-Transistor mit Drain- und Sourcegebieten mit reduzierter Länge und einem dazu benachbarten verspannten dielektrischen Material und Verfahren zur Herstellung
DE10345374B4 (de) Halbleiterbauteil mit einem Nickel/Kobaltsilizidgebiet, das in einem Siliziumgebiet gebildet ist und Verfahren zu seiner Herstellung
DE102006025364B4 (de) Verfahren zum Vergrößern des Transistordurchlassstromes durch Vertiefen eines Isolationsgrabens
DE102010028458A1 (de) Halbleiterbauelement mit Kontaktelementen und Metallsilizidgebieten, die in einer gemeinsamen Prozesssequenz hergestellt sind
DE102005046977B4 (de) Verfahren zum Erzeugen einer unterschiedlichen mechanischen Verformung mittels Kontaktätzstoppschichtstapels mit einer dazwischen liegenden Ätzstoppschicht

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

8328 Change in the person/name/address of the agent

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUSSER,

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20120901