[go: up one dir, main page]

DE10214065B4 - Verfahren zur Herstellung eines verbesserten Metallsilizidbereichs in einem Silizium enthaltenden leitenden Gebiet in einer integrierten Schaltung - Google Patents

Verfahren zur Herstellung eines verbesserten Metallsilizidbereichs in einem Silizium enthaltenden leitenden Gebiet in einer integrierten Schaltung Download PDF

Info

Publication number
DE10214065B4
DE10214065B4 DE10214065A DE10214065A DE10214065B4 DE 10214065 B4 DE10214065 B4 DE 10214065B4 DE 10214065 A DE10214065 A DE 10214065A DE 10214065 A DE10214065 A DE 10214065A DE 10214065 B4 DE10214065 B4 DE 10214065B4
Authority
DE
Germany
Prior art keywords
metal
layer
silicon
metal layer
nitrogen compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10214065A
Other languages
English (en)
Other versions
DE10214065A1 (de
Inventor
Karsten Wieczorek
Volker Kahlert
Manfred Horstmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Priority to DE10214065A priority Critical patent/DE10214065B4/de
Priority to US10/282,665 priority patent/US20030186523A1/en
Priority to AU2002351407A priority patent/AU2002351407A1/en
Priority to PCT/US2002/040806 priority patent/WO2003083936A1/en
Priority to EP02787066A priority patent/EP1490901A1/de
Priority to JP2003581256A priority patent/JP2005522035A/ja
Priority to KR10-2004-7014933A priority patent/KR20040104533A/ko
Priority to CNB028286146A priority patent/CN100380625C/zh
Priority to TW092105990A priority patent/TWI263266B/zh
Publication of DE10214065A1 publication Critical patent/DE10214065A1/de
Application granted granted Critical
Publication of DE10214065B4 publication Critical patent/DE10214065B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0212Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/60Electrodes characterised by their materials
    • H10D64/66Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/661Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
    • H10D64/662Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures
    • H10D64/663Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures the additional layers comprising a silicide layer contacting the layer of silicon, e.g. polycide gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Verfahren zur Bildung eines Gebiets mit verringertem Widerstand in einem Silizium enthaltenden leitenden Gebiet, wobei das Verfahren umfasst:
Bereitstellen eines Substrats mit dem darauf gebildeten Silizium enthaltenden leitenden Gebiet;
Abscheiden eines Schichtstapels auf dem Silizium enthaltenden leitenden Gebiet, wobei der Schichtstapel eine erste Metallschicht, eine zweite Metallschicht, die als eine Opferschicht dient, und eine Metallstickstoffverbindungsschicht, die zwischen der ersten und der zweiten Metallschicht angeordnet ist, aufweist, wobei zumindest das Abscheiden der zweiten Metallschicht und der Metallstickstoffverbindungsschicht in-situ unter Verwendung des gleichen Metalls und unter Bildung eines graduellen Überganges zwischen der zweiten Metallschicht und der Metallstickstoffverbindungsschicht ausgeführt wird;
Wärmebehandeln des Substrats, um einen Metallsilizidbereich in dem Silizium enthaltenden leitenden Gebiet zu bilden; und ganzflächiges Entfernen der zweiten Metallschicht.

Description

  • Im Allgemeinen betrifft die vorliegende Erfindung das Gebiet der Herstellung integrierter Schaltungen und betrifft insbesondere Halbleiterelemente mit Metallsilizidbereichen in leitenden Silizium enthaltenden Gebieten, um den Schichtwiderstand dieser Gebiete zu reduzieren.
  • In modernen integrierten Schaltungen mit äußerst hoher Packungsdichte werden die Bauteilstrukturen ständig kleiner, um die Leistungsfähigkeit und Funktionalität des Bauteils zu steigern. Das Schrumpfen der Strukturgrößen zieht jedoch gewisse Probleme nach sich, die teilweise die mittels der reduzierten Strukturgrößen gewonnenen Vorteile aufheben können. Im Allgemeinen führt die Reduzierung der Strukturgrößen von beispielsweise einem Transistorelement zu einer geringeren Kanallänge in dem Transistorelement und führt damit zu einer höheren Stromtreiberfähigkeit und einer verbesserten Schaltgeschwindigkeit des Transistors. Beim Verringern der Strukturgrößen dieser Transistorelemente wird jedoch der ansteigende elektrische Widerstand von Leitungen und Kontaktgebieten, d.h. von Gebieten, die einen elektrischen Kontakt zur Peripherie des Transistorelements herstellen, ein dominierender Aspekt, da die Querschnittsfläche dieser Leitungen und Gebiete mit geringer werdenden Strukturgrößen ebenfalls kleiner wird. Die Querschnittsfläche bestimmt jedoch in Kombination mit den in den Leitungen und Kontaktgebieten enthaltenen Material u.a. den Widerstand der entsprechenden Leitung oder des Kontaktgebiets.
  • Die zuvor genannten Probleme können beispielhaft für eine typische kritische Strukturgröße in dieser Hinsicht, die auch als kritische Dimension (CD) bezeichnet wird, etwa die Ausdehnung des Kanals eines Feldeffekttransistors, der sich unter einer Gateelektrode zwischen einem Sourcegebiet und einem Draingebiet des Transistors bildet, dargestellt werden. Das Verringern dieser Ausdehnung des Kanals, die für gewöhnlich als Kanallänge bezeichnet wird, kann deutlich die Bauteilleistungsfähigkeit hinsichtlich der Abfall- und Anstiegszeiten während des Schattens des Transistorelements aufgrund der geringeren Kapazität zwischen der Gateelektrode und dem Kanal und aufgrund des verringerten Widerstands des kürzeren Kanals verbessern. Das Reduzieren der Kanallänge zieht jedoch die Verringerung der Größe von Leitungen, etwa der Gateelektrode des Feldeffekttransistors, die für gewöhnlich aus Polysilizium gebildet ist, und der Kontaktgebiete, die elektrischen Kontakt zu den Drain- und Sourcegebieten des Transistors liefern, nach sich, so dass folglich der verfügbare Querschnitt für den Ladungsträgertransport verringert ist. Folglich zeigen die Leitungen und die Kontaktgebiete einen höheren Widerstand, sofern der reduzierte Querschnitt nicht durch Verbessern der elektrischen Eigenschaften des Materials, das die Leitungen und die Kontaktgebiete, etwa die Gateelektrode und die Drain- und die Sourcekontaktgebiete, bildet, kompensiert wird.
  • Es ist daher von besonderer Bedeutung, die Eigenschaften von leitenden Gebieten zu verbessern, die im Wesentlichen aus Halbleitermaterial, etwa Silizium, aufgebaut sind. Beispielsweise sind in modernen integrierten Schaltungen die einzelnen Halbleiterelemente, etwa Feldeffekttransistoren, Kondensatoren und dergleichen hauptsächlich auf der Basis von Silizium aufgebaut, wobei die einzelnen Bauelemente durch Siliziumleitungen und Metallleitungen verbunden sind. Während der Widerstand der Metallleitungen verbessert werden kann, indem das üblicherweise verwendete Aluminium durch beispielsweise Kupfer ersetzt wird, sind Prozessingenieure mit einer herausfordernden Aufgabe konfrontiert, wenn eine Verbesserung der elektrischen Eigenschaften von Silizium enthaltenden Halbleiterleitungen und Halbleiterkontaktgebieten erforderlich ist.
  • Typischerweise werden diese Silizium enthaltenden Gebiete so behandelt, um einen Metallsilizidbereich darauf zu erhalten, der einen deutlich kleineren Schichtwiderstand als Silizium aufweist, selbst wenn dieses stark dotiert ist.
  • Mit Bezug zu 1a bis 1c wird ein typischer konventioneller Prozessablauf zur Herstellung von Metallsilizidbereichen auf einem Silizium enthaltenden leitenden Gebiet beschrieben.
  • 1a zeigt schematisch eine Querschnittsansicht eines Feldeffekttransistors 100, der in einem Substrat 101 hergestellt ist, das ein Siliziumsubstrat oder ein anderes geeignetes Substrat zur Aufnahme des Feldeffekttransistors 100 sein kann. Die Abmessungen des Feldeffekttransistors 100 sind durch eine Flachgrabenisolation 103 definiert, die aus einem isolierenden Material, etwa Siliziumdioxid, gebildet sein kann. Eine Gateisolationsschicht 106, die beispielsweise Siliziumdioxid aufweist, trennt eine Gateelektrode 109, die im Wesentlichen Polysilizium aufweist, von dem Potenzialtopfgebiet 102, das N- und/oder P-Dotieratome enthalten kann, abhängig von den erforderlichen Eigenschaften des Feldeffekttransistors 100. Ferner sind Source- und Draingebiete, beide durch das Bezugszeichen 105 gekennzeichnet, in dem Potenzialtopfgebiet 102 vorgesehen und sind invers zu dem Potenzialtopfgebiet 102 dotiert. Das Oberflächengebiet des Potenzialtopfgebiets 102, das unter der Gateisolationsschicht 106 liegt, wird auch als das Kanalgebiet bezeichnet. Der laterale Abstand in 1a, der die Drain- und Sourcegebiete 105 trennt, wird als die Kanallänge bezeichnet. Seitenwandabstandselemente 107 mit beispielsweise Siliziumdioxid oder Siliziumnitrid sind angrenzend zu den Seitenwänden der Gateelektrode 109 ausgebildet. Auf den Drain- und Sourcegebieten 105 und auf der Gateelektrode 109 sind Metallsilizidbereiche 108 gebildet, die typischerweise ein Kobaltsilizid (CoSi2) in einem niederohmigen Zustand aufweisen, um den Widerstand des entsprechenden Silizium enthaltenden leitenden Gebiets, etwa die Gateelektrode 109 und die Source- und Draingebiete 105, zu reduzieren.
  • Die in 1a gezeigte Struktur wird typischerweise durch die folgenden Prozessschritte hergestellt. Zunächst wird nach der Herstellung der Flachgrabenisolation 103 mittels Ätzen von Gräben und Wiederbefüllung mit Siliziumdioxid die Gateisolationsschicht 106 beispielsweise durch einen Oxidationsprozess gebildet. Anschließend wird eine Polysiliziumschicht abgeschieden und so strukturiert, um die Gateelektrode 109 mittels fortschrittlicher fotolithografischer Verfahren zu bilden. Anschließend wird ein erster Implantationsschritt ausgeführt, um leicht dotierte Gebiete in den Source- und Draingebieten 105 zu definieren und anschließend werden die Seitenwandabstandselemente 107 gebildet, die als eine Implantationsmaske in einem anschließenden Implantationsschritt zum Definieren der Source- und Draingebiete 105 dienen. Danach wird eine Schicht aus hochschmelzendem Metall, beispielsweise mit Titan, Tantal, Zirkon, Kobalt, Nickel und dergleichen auf der in 1a gezeigten Struktur abgeschieden. Typischerweise wird das Metall durch Sputterabscheidung in einer Sputteranlage mit einem entsprechenden Abscheidematerial zur Bereitstellung des erforderlichen Metalls abgeschieden.
  • 1b zeigt schematisch eine vergrößerte Querschnittsansicht eines Teils des Draingebiets 105 einschließlich der Schicht aus hochschmelzendem Metall 110, die auf dem Draingebiet 105 abgeschieden ist. Auf der Schicht aus hochschmelzendem Metall 110 ist eine Deckschicht 111 angeordnet und kann typischerweise Titan oder Titannitrid aufweisen, wenn das hochschmelzende Metall der Schicht 110 im Wesentlichen Kobalt aufweist. Die Deckschicht 111 wird typischerweise durch Sputterabscheidung gebildet, wobei das Substrat 101 in einer separaten Abscheidekammer zur Bildung der Deckschicht 111 behandelt wird.
  • Anschließend wird ein erster Ausheizschritt bei einer ersten Durchschnittstemperatur, typischerweise im Bereich von 440–600°C für Kobalt als das hochschmelzende Metall, durchgeführt, um eine chemische Reaktion zwischen dem hochschmelzenden Metall in der Schicht 110 und dem Silizium in dem Draingebiet 105 in Gang zu setzen. Anzumerken wäre dazu, dass eine entsprechende Reaktion selbstverständlich auch in der Gateelektrode 109 und dem Sourcegebiet 105 stattfindet. Während dieses ersten Ausheizschritts unterliegen das Metall der Schicht 110 z.B. das Kobalt, und das Silizium in dem Gebiet 105 einer Diffusionswanderung und bilden ein Kobaltmonosilizid. Wenn diese Reaktion stattfindet, wirkt die Deckschicht 111, wenn diese im Wesentlichen Titan aufweist, als eine so genannte Getterschicht, die vorzugsweise mit Sauerstoffatomen reagiert, die in der Ausheizumgebung vorhanden sind, um damit Titanoxid zu bilden. Daher verringert die Titandeckschicht 111 die Oxidation des darunter liegenden Kobalts 110, wodurch ansonsten ein Kobaltoxid entstehen könnte und den Widerstand der schließlich erhaltenen Silizidschicht erhöhen könnte. Bei der Diffusion während des ersten Ausheizschrittes neigen jedoch Kobalt und Titan dazu, eine Verbindung zu bilden, die im Wesentlichen keine Reaktion mit Silizium ausführt und damit nicht zu einem Silizidbereich mit geringen ohmischen Widerstand beiträgt.
  • Wenn andererseits die Deckschicht 111 im Wesentlichen Titannitrid aufweist, dient die Deckschicht 111 im Wesentlichen als eine inerte Schicht während des ersten Ausheizschrittes, zeigt jedoch lediglich eine moderate Fähigkeit, das darunter liegende Kobalt vor der Oxidation mit Restsauerstoff in der Ausheizatmosphäre zu schützen.
  • Ferner bauen sich während des Ausheizens und der Bildung des Kobaltmonosilizids Korngrenzen auf, in denen sich Titan ansammeln kann, wenn eine Titandeckschicht 111 verwendet wird.
  • Schließlich werden die Deckschicht 111 und das Kobalt der Schicht 110, das nicht reagiert hat, mittels eines selektiven Nassätzprozesses entfernt. Anschließend wird ein zweiter Ausheizschritt bei einer höheren Durchschnittstemperatur als der erste Ausheizschritt durchgeführt, typischerweise im Bereich von 650–700°C, wenn Kobalt in der Schicht 110 verwendet ist, um das Kobaltmonosilizid in ein stabileres Kobaltdisilizid umzuwandeln, das einen deutlich geringeren Schichtwiderstand als das Kobaltmonosilizid aufweist. Wie zuvor angemerkt wurde, kann sich im Falle einer Titandeckschicht 111 das Titan an den Korngrenzen des Kobaltmonosilizids angesammelt haben, und somit kann der Hauptdiffusionsweg für die chemische Reaktion während des zweiten Ausheizschrittes durch das angesammelte Titan deutlich eingeschränkt sein.
  • Wie in 1c gezeigt ist, kann sich während des anfänglichen Ausheizschrittes eine Kobalttitanschicht 112 gebildet haben und somit ist eine Dicke des Silizidbereichs 108 verringert. Aufgrund des angesammelten Titans an den Korngrenzen kann ferner die Grenzfläche 113 des schließlich erhaltenen Silizidbereichs 108 und des darunter liegenden Silizium enthaltenden Gebiets 105 relativ rau sein und daher einen erhöhten elektrischen Widerstand aufgrund der erhöhten Streuung von Ladungsträgern aufweisen. Wenn eine Titannitridschicht als die Deckschicht 111 verwendet wird, kann die Erzeugung der Kobalttitanschicht 112 im Wesentlichen vermieden werden, aber stattdessen kann der schließlich erhaltene Silizidbereich 108 eine beträchtliche Menge Kobaltoxid aufweisen, wodurch ebenso der elektrische Widerstand des Silizidbereichs 108 erhöht wird.
  • Die Patentschrift US 5 451 545 offenbart einen Prozess zum Bilden von stabilen lokalen Verbindungsleitungen und Silizidstrukturen in aktiven Gebieten. Der Prozess umfasst das Abscheiden eines Titan/Titannitrid/Titan/Silizium-Schichtstapels über einer Feldeffekttransistorstruktur und das anschließende Strukturieren der Siliziumschicht, um die lokalen Verbindungsleitungen zu definieren. Bei einer Wärmebehandlung bildet das Titan der oberen Titanschicht im Bereich der definierten lokalen Verbindungsleitungen mit dem Silizium der darüber liegenden Siliziumschicht ein Silizid. Das Titan der unteren Titanschicht bildet ein Silizid mit dem Silizium des darunter liegenden aktiven Gebietes in Bereichen in denen sie in Kontakt sind, wobei in diesen Bereichen die abgeschiedene Siliziumschicht in dem erwähnten Strukturierungsschritt entfernt worden sein kann. Die Titan/Titannitrid-Schichten werden z. B. mittels reaktiver Sputtertechniken und die Titan/Silizium-Schichten werden mittels eines konventionellen Sputterprozesses abgeschieden. Eine Titannitrid/Titan-Opferschicht, die nachfolgend ganzflächig wieder entfernt wird, ist in der Patentschrift nicht offenbart.
  • Die Patentschrift US 5 874 342 und die darin einbezogene Patentschrift US 5 902 129 offenbaren einen Prozess zur Ausbildung von Kobaltsilizid, wobei eine Kobaltschicht mit einer Titan/Titannitrid-Deckschicht beschichtet wird, wobei die Titannitrid-Schicht die Titanschicht vor einem Kontakt mit Sauerstoff enthaltenden Gasen schützt. Die Titan- und die Titannitrid-Schicht können in der gleichen oder in getrennten Abscheidekammern gebildet werden. Eine Titannitrid/Titan-Deckschicht, wobei die Titanschicht als Getterschicht dient, wird in den Patentschriften nicht offenbart.
  • Folglich gibt es, obwohl der konventionelle Prozessablauf eine deutliche Verbesserung des Gesamtwiderstandes eines Silizium enthaltenden leitenden Gebiets durch Herstellung von Silizidbereichen in diesen Gebieten erlaubt, dennoch Raum für Verbesserungen hinsichtlich der Qualität des silizidierten Bereichs und hinsichtlich der Prozessoptimierung.
  • Im Allgemeinen richtet sich die vorliegende Erfindung an ein Verfahren zur Herstellung eines silizidierten Bereichs in einem Silizium enthaltenden leitenden Gebiet, wobei ein Stapel aus Schichten vorgesehen ist, in dem eine oder mehrere Metallschichten das Metall zur Bildung des Metallsilizidbereichs tiefem, während andere Schichten in dem Stapel vorgesehen sind, um die darunter liegende Metallschicht während der Ingangsetzung einer chemischen Reaktion zwischen dem Metall und dem Silizium zu schützen. Ferner kann gemäß einem Aspekt das komplexe Abscheideverfahren, das zwei separate Abscheidekammern erfordert, deutlich vereinfacht werden, indem ein In-Situ-Verfahren zur Herstellung des Schichtstapels bereitgestellt wird, wodurch das Abscheiden der Metallschicht und der schützenden Schichten in einer einzelnen Abscheidekammer möglich ist.
  • Gemäß einer anschaulichen Ausführungsform der vorliegenden Erfindung umfasst ein Verfahren zur Herstellung von Gebieten mit reduziertem Widerstand in einem Silizium enthaltenden leitenden Gebiet das Bereitstellen eines Substrats mit dem darauf gebildeten Silizium enthaltenden leitenden Gebiet und das Abscheiden eines Schichtstapels auf dem Silizium enthaltenden leitenden Gebiet, wobei der Schichtstapel eine erste und eine zweite Metallschicht, die als eine Opferschicht dient und eine Metallstickstoffverbindungsschicht aufweist, die zwischen der ersten und der zweiten Metallschicht angeordnet ist, wobei zumindest das Abscheiden der zweiten Metallschicht und der Metallstickstoffverbindungsschicht in-situ unter Verwendung des gleichen Metalls und unter Bildung eines graduellen Überganges zwischen der zweiten Metallschicht und der Metallstickstoffverbindungsschicht ausgeführt wird. Ferner umfasst das Verfahren das Wärmebehandeln des Substrats, um einen Metallsilizidbereich in dem Silizium enthaltenden leitenden Gebiet zu bilden, und das ganzflächige Entfernen der Opferschicht.
  • Weitere Vorteile, Aufgaben und Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird; es zeigen:
  • 1a1c schematisch Querschnittsansichten eines Halbleiterelements mit einem silizidierten Bereich, der entsprechend einem typischen konventionellen Prozess hergestellt ist; und
  • 2a2d schematisch Querschnittsansichten eines Halbleiterelements während diverser Herstellungsstadien gemäß einer anschaulichen Ausführungsform der vorliegenden Erfindung.
  • Anzumerken ist, dass die 1a1c und 2a2d lediglich anschaulicher Natur sind und die Abmessungen und Gebiete, die darin gezeigt sind, sind nicht maßstabsgetreu. Ferner sind die Grenzen zwischen benachbarten Materialschichten und Gebieten als scharfe Linien dargestellt, wohingegen in tatsächlichen Bauteilen diese Grenzen durch graduelle Übergänge gebildet sein können, wie dies typisch für Bauelemente ist, die durch Herstellungsschritte mit Diffusionsprozessen hergestellt werden.
  • Obwohl die vorliegende Erfindung mit Bezug zu den Ausführungsformen beschrieben ist, wie sie in der folgenden detaillierten Beschreibung sowie in den Zeichnungen dargestellt sind, beabsichtigen die detaillierte Beschreibung und die Zeichnungen nicht, die vorliegende Erfindung auf die speziellen offenbarten Ausführungsformen einzuschränken, sondern die beschriebenen Ausführungsformen stellen lediglich beispielhaft die diversen Aspekte der vorliegenden Erfindung dar, deren Schutzbereich durch die angefügten Patentansprüche definiert ist.
  • Im Folgenden werden anschauliche Ausführungsformen der vorliegenden Erfindung im Hinblick auf einen Feldeffekttransistor mit Silizium enthaltenden leitenden Gebieten beschrieben. Es sollte jedoch selbstverständlich sein, dass die vorliegende Erfindung auf ein beliebiges Silizium enthaltendes leitendes Gebiet, das in einer integrierten Schaltung vorgesehen ist, anwendbar ist. Beispielsweise können gewisse Chipflächen oder einzelne Halbleiterelemente durch Polysiliziumleitungen verbunden sein, die entsprechend zu den Entwurfserfordernissen eine relativ geringe Querschnittsfläche aufweisen können, so dass eine Verbesserung der Leitfähigkeit dieser Leitungen deutlich zu einer Verbesserung der Gesamtleistungsfähigkeit der integrierten Schaltung beiträgt.
  • 2a zeigt eine schematische Querschnittsansicht eines Halbleiterelements 200 in Form eines Feldeffekttransistors, der im Wesentlichen die gleichen Komponenten und Teile aufweist, die bereits in 1a beschrieben sind. Die entsprechenden Komponenten und Teile sind durch die gleichen Bezugszeichen mit Ausnahme einer führenden "2" anstelle einer führenden "1" bezeichnet. Das Halbleiterelement 200 umfasst also Flachgrabenisolationen 203, die in einem Substrat 201 gebildet sind, wobei das Substrat 201 ein beliebiges geeignetes Substrat einschließlich beispielsweise eines Siliziumsubstrats, eines Silizium-auf-Isolator-Substrat und dergleichen sein. Drain- und Sourcegebiete 205 sind in einem Potenzialtopfgebiet 202 getrennt angeordnet, das einen zentralen Bereich aufweist, auf dem eine Gateisolationsschicht 206 gebildet ist, die elektrisch eine Gateelektrode 209 von dem Potenzialtopfgebiet 202 isoliert. Ferner sind Seitenwandabstandselemente 207 an den Seitenwänden der Gateelektrode 202 angeordnet.
  • Der Prozessablauf zur Herstellung des Halbleiterelements 200 kann im Wesentlichen die gleichen Prozessschritte aufweisen, die bereits mit Bezug zu 1a beschrieben sind. Daher wird eine entsprechende Beschreibung weggelassen.
  • Ferner umfasst das in 2a gezeigte Halbleiterelement 200 einen Schichtstapel 220 (der weiter unten detaillierter beschrieben wird), der für die nachfolgende Bildung der silizidierten Bereiche in den Drain- und den Sourcegebieten 205 und der Gateelektrode 209 vorgesehen ist.
  • 2b zeigt schematisch eine vergrößerte Querschnittsansicht eines Bereichs des Halbleiterelements 200 mit dem Schichtstapel 220 und einem Bereich des darunter lie genden Silizium enthaltenden Gebiets, beispielsweise des Gebiets 205. Entsprechend einer speziellen Ausführungsform umfasst der Schichtstapel 220 drei Schichten, eine erste Metallschicht 221, eine zweite Schicht 222 in Form einer Metallstickstoffverbindungsschicht und eine dritte Schicht 223 in Form einer zweiten Metallschicht Die erste Metallschicht 221 kann ein hochschmelzendes Metall oder eine geeignete Legierung davon einschließlich beispielsweise Kobalt, Titan, Zirkon, Tantal, Wolfram, Nickel und dergleichen aufweisen. Die Metallstickstoffverbindungsschicht 222 kann eine Metallstickstoffverbindung, etwa Metallnitrid, aufweisen, das aus einem der zuvor genannten hochschmelzenden Metalle gebildet ist Die zweite Metallschicht 223 kann ein Metall oder eine Legierung von Metallen einschließlich beispielsweise jener der zuvor genannten Metalle aufweisen unter Verwendung des gleichen Metalls wie in der Metallstickstoffverbindung. Die Dicke der einzelnen Schichten 221, 222 und 223 ist so gewählt um den spezifischen Erfordernissen zu genügen. Das heißt, die erste Metallschicht 221 ist die Materialquelle für den in und auf dem Silizium enthaltenden leitenden Gebiet 205 zu bildenden Metallsilizidbereich. Daher wird die Dicke der ersten Metallschicht 221 so gewählt um die erforderliche Dicke der zu bildenden Silizidbereiche zu erhalten. Die Dicke der Metallstickstoffverbindungsschicht 222, die als eine inerte Schicht, d.h., als eine Diffusionsbarrierenschicht, die im Wesentlichen Diffusion von der ersten Metallschicht 221 in die Metallstickstoffverbindungsschicht 222 und/oder zu der zweiten Metallschicht 223 und eine chemische Reaktion zwischen der ersten Metallschicht 221 und der Metallstickstoffverbindungsschicht 222 behindert, in den nachfolgenden Prozessschritten zur Bildung der Metallsilizidbereiche dient, wird so gewählt, um einen ausreichenden Schutz für die darunter liegende erste Metallschicht 221 in dem anschließenden Ausheizschritt sicherzustellen. Wenn beispielsweise das Metallnitrid in der Metallstickstoffverbindungsschicht 222 Titannitrid ist, liegt eine typische Schichtdicke im Bereich von ungefähr 10–100 nm. Die Dicke derzweiten Metallschicht 223, die in dem anschließenden Ausheizschritt als eine Getterschicht dient, die mit Sauerstoffatomen oder anderen reaktiven Nebenprodukten zur Bildung eines Metalloxids oder einer anderen Verbindung dient, wird folglich vorzugsweise so gewählt um im Wesentlichen alle Sauerstoffatome oder Molekühle, die die Oberfläche der zweiten Metallschicht 223 treffen, aufzubrauchen. Typischerweise ist eine Dicke im Bereich von 10–30 nm ausreichend, um den Grad der ungewünschten Oxidation in der ersten Metallschicht 221 in einem tolerierbaren Bereich zu halten.
  • In einer speziellen Ausführungsform umfassen die erste Metallschicht 221 und die zweite Metallschicht 223 im Wesentlichen das gleiche Metall und die Metallstickstoffverbindungsschicht 222 weist im Wesentlichen ein Metallnitrid auf, das aus dem gleichen Metall gebildet ist, das die ers ten und zweiten Metallschichten bildet. Die Verwendung des gleichen Metalls für die erste Metallschicht 221, die Metallstickstoffverbindungsschicht 222 und die zweite Metallschicht 223 bietet die folgenden Vorteile.
  • Vorzugsweise werden bei der Herstellung integrierter Schaltungen mit äußerst hoher Packungsdichte auf Substrate mit großem Durchmesser Metallschichten durch physikalische Dampfabscheidung abgeschieden, etwa der Sputterabscheidung, aufgrund des relativ hohen Grades an Gleichförmigkeit, der über die gesamte Substratoberfläche hinweg erreicht werden kann. Während der Sputterabscheidung wird das Substrat, etwa das Substrat 201, in eine Reaktionskammer (nicht gezeigt) eingeführt, die ein Abscheidematerial enthält, d.h. für gewöhnlich ein scheibenförmiges Material, das auf dem Substrat abzuscheiden ist, und eine Einrichtung zum Erzeugen einer Plasmaumgebung enthält. Typischerweise wird ein Plasma unter Verwendung eines Edelgases, etwa Argon, erzeugt, um Ionen und Elektronen auf das Abscheidematerial zu lenken, um Atome des Abscheidematerials freizusetzen. Ein Teil der freigesetzten Atome bewegt sich dann auf das Substrat zu und kondensiert darauf, um eine Metallschicht, etwa die erste Metallschicht 221, zu bilden. Die Prozessparameter der Sputterabscheidung, etwa der Kammerdruck, die der Plasma erzeugenden Einrichtung zugeführte Leistung, eine Gleichstrom- oder Wechselstromvorspannung, die dem Substrat zugeführt wird, der Abstand zwischen dem Abscheidematerial und dem Substrat, die Dauer des Abscheidevorganges und dergleichen, können so gesteuert werden, um die Dicke der ersten Metallschicht 221 in Übereinstimmung mit Entwurtserfordemissen einzustellen. Da Sputterabscheideanlagen und -prozesse im Stand der Technik bereits bekannt sind, wird eine detaillierte Beschreibung davon weggelassen.
  • Nachdem die erste Metallschicht 221 mit der erforderlichen Dicke abgeschieden worden ist, wird ein Stickstoff enthaltendes Gas, beispielsweise Stickstoff (N2) der Plasmaumgebung zugesetzt. Es wurde herausgefunden, dass viele hochschmelzenden Metalle, etwa Titan, Zirkon, Tantal, Wolfram und dergleichen Stickstoffverbindungen während der Sputterabscheidung bei Anwesenheit von Stickstoff bilden, so dass die Metallstickstoffverbindungsschicht 222 als eine Metallnitridschicht gebildet werden kann. Wiederum können die Abscheideprozessparameter einschließlich der Parameter, die zuvor aufgeführt sind, und insbesondere die Durchflussrate von Stickstoff, das der reaktiven Plasmaumgebung zugesetzt wird, so gesteuert werden, um die Dicke und die Eigenschaften der Metallstickstoffverbindungsschicht 222 einzustellen. Nachdem eine gewünschte Dicke erreicht ist, wird die Stick stoffzufuhr unterbrochen, wobei die Plasmaumgebung weiterhin aufrechterhalten wird, so dass zunehmend mehr Metall als Metallnitrid auf dem Substrat abgeschieden wird. Dieser Prozess setzt sich fort, bis im Wesentlichen das gesamte restliche Stickstoffgas aufgebraucht ist, so dass schließlich eine im Wesentlichen "reine" Metallschicht 223 erzeugt wird.
  • Ferner wird Stickstoff, der in dem Abscheidematerial eingefangen ist, oder ein beliebiges Metallnitrid, das auf dem Abscheidematerial und an den Kammerwänden abgeschieden wird, während des Abscheidevorgangs ohne Stickstoffzufuhr entfernt, so dass die Kontamination mit Metallnitrid in einem anschließenden Sputterabscheideprozess minimal ist. Der Abscheideprozess für die zweite Metallschicht 223 wird beendet, wenn eine erforderliche Dicke erreicht ist, oder wenn ein erforderliches Maß an "Reinigung" in der Abscheidekammer erreicht ist. Da die zweite Metallschicht 223 lediglich als eine Opferschicht dient, ist die Dicke nicht kritisch, so lange eine minimale erforderliche Wirksamkeit im Aufnehmen von Sauerstoffatomen sichergestellt ist. Folglich kann gemäß dieser speziellen Ausführungsform ein Schichtstapel 220 mit den drei Schichten 221, 222 und 223 in einer In-Situ-Sputterabscheidung erzeugt werden, wobei deutlich der Durchsatz und die Anlagenleistungsfähigkeit verbessert sind.
  • Gemäß einer weiteren anschaulichen Ausführungsform kann die erste Metallschicht 221 in einer ersten Plasmaumgebung abgeschieden werden, um beispielsweise eine Kobaltschicht 221 zu bilden, und anschließend wird das Substrat 201 einer zweiten Plasmaumgebung mit einem zweiten Abscheidematerial, beispielsweise Titan, und einer Stickstoff enthaltenden Gaskomponente ausgesetzt. Nach der Abscheidung einer Titannitridschicht wird die Zufuhr des Stickstoff enthaltenden Gases unterbrochen und, wie zuvor mit Bezug zu der vorhergehenden Ausführungsform beschreben ist, wird allmählich eine Titanschicht 223 abgeschieden, wobei gleichzeitig das Sputterabscheidematerial dekontaminiert wird, wie dies zuvor beschrieben ist. Auf diese Weise kann eine Materialzusammensetzung gewählt werden, wobei die erste Metallschicht 221 so gewählt ist, um einen optimierten Silizidbereich zu erhalten, und wobei die Metallstickstoffverbindungsschicht 222 und die zweite Metallschicht 223 so gewählt sind, um einen optimalen Schutz der ersten Schicht 221 während der anschließenden Wärmebehandlung zu gewährleisten.
  • Als ein nächster Prozessschritt wird eine Wärmebehandlung ausgeführt, um eine chemische Reaktion zwischen dem Silizium in dem Silizium enthaltenden leitenden Gebiet 205 und der ersten Metallschicht 221 in Gang zu setzen. Dazu kann abhängig von der Art des in der ersten Metallschicht 221 enthaltenden Metalls gemäß einer Ausführungsform ein erster Ausheizschritt mit einer ersten Durchschnittstemperatur ausgeführt werden, um die chemische Reaktion zwischen dem Metall in der ersten Metallschicht 221 und dem darunter liegenden Silizium in Gang zu setzen, um eine Metallsiliziumverbindung zu bilden. Während dieses Ausheizschrittes verhindert die Metallstickstoffverbindungsschicht 222 im Wesentlichen eine Aufwärts- und Abwärtsdiffusion von Material der ersten und der zweiten Metallschicht 221, 223, was besonders vorteilhaft ist, wenn die erste und die zweite Metallschicht jeweils ein unterschiedliches Metall aufweisen. Des Weiteren reagiert die Metallstickstoffverbindungsschicht 222 im Wesentlichen nicht mit dem Metall der ersten Metallschicht 221. Ferner wird ein reaktives Element, insbesondere Sauerstoff, der in der Umgebung vorhanden sein kann, im Wesentlichen durch die zweite Metallschicht 223 durch Ausbildung einer Verbindung, etwa eines Oxids, mit diesem reaktiven Elementen verbraucht.
  • Anschließend werden die Metallstickstoffverbindungsschicht 222 und die zweite Metallschicht 223 selektiv entfernt und ebenso wird ein Überschussmaterial der ersten Metallschicht 221, das nicht mit dem darunter liegenden Silizium reagiert hat, entfernt. Eine derartige Entfernung kann durch Ausführen einer Vielzahl bekannter Nassätzprozesse erreicht werden.
  • 2c zeigt schematisch die Metallsiliziumverbindung 225, die in und auf dem Silizium enthaltenden leitenden Gebiet 205 gebildet ist, nach der Entfernung des Überschussmaterials.
  • Anschließend wird eine weitere Wärmebehandlung, etwa ein zweiter Ausheizschritt, bei einer höheren Durchschnittstemperatur als die erste Wärmebehandlung durchgeführt, um die Metallsiliziumverbindung in ein Metallsilizid überzuführen, das einen deutlich geringeren Widerstand als das Silizium in dem Gebiet 205 oder die Metallsiliziumverbindung 225 aufweist.
  • 2d zeigt schematisch das Halbleiterelement 200 nach Beendigung der zweiten Wärmebehandlung, wobei Metallsilizidbereiche 208 in und auf den Source- und Draingebieten 205 und der Gateelektrode 209 gebildet sind. Aufgrund des Vorsehens der Metallstickstoffverbindungsschicht 222 während der ersten Wärmebehandlung ist die Grenzfläche zwischen dem Silizium und dem Metallsilizidgebiet 208 deutlich verbessert, selbst wenn das Metall der ersten Metallschicht 221 sich von jenem der zweiten Metallschicht 223 unterscheidet, da eine Diffusionsaktivität zwischen diesen beiden Schichten im Wesentlichen vermieden wird.
  • Obwohl die bisher beschriebenen anschaulichen Ausführungsformen sich auf einen Schichtstapel 220 mit drei unterschiedlichen Schichten beziehen, kann der Schichtstapel 220 eine beliebige geeignete Anzahl an Schichten aufweisen, um die erforderliche Diffusionsbarrierenfunktion und die erforderliche Getter-Funktion zu erreichen. Insbesondere kann der Übergang zwischen der Metallstickstoffverbindungsschicht 222 und der zweiten Metallschicht 223 ein gradueller Übergang sein, in dem das Verhältnis von Metall zu Metallnitrid allmählich variiert, so dass die Oberseite des Schichtstapels 220 eine verbesserte Getter-Effizienz zeigt, wohingegen der Bereich auf der ersten Metallschicht 221 die geforderten diffusionshindernden Eigenschaften zeigt. Dies gilt insbesondere für Ausführungsformen, in denen ein In-Situ-Abscheideprozess angewendet wird, wobei die Zufuhr von Stickstoffgas so gesteuert sein kann, dass die erforderliche Metallnitrid- und Metallkonfiguration in der Metallstickstoffverbindungsschicht und der zweiten Metallschicht erhalten wird. Ferner kann in einem erläuternden Beispiel einer Ausführungsform eines Schichtstapels die erste Metallschicht 221 und die Metallstickstoffverbindungsschicht 222 in einem In-Situ-Prozess abgeschieden werden, um eine Metallschicht 221 und eine entsprechende Nitridschicht 222 zu bilden, wohingegen die zweite Metallschicht 223 aus einem unterschiedlichen Material in einem separaten Abscheideprozess gebildet werden kann.
  • Anzumerken ist, dass in anderen Ausführungsformen mehr als drei Schichten in dem Schichtstapel 220 verwendet werden können, um eine erforderliche schützende Abdeckung für das silizidbildende Metall zu erhalten.
  • In anderen Ausführungsformen soll, insbesondere wenn eine In-Situ-Abscheidung für zwei oder drei Schichten verwendet wird, der Begriff Schicht eine Schicht beschreiben, die im Wesentlichen durch ihre Funktion anstatt durch ihre Grenze zu einer darüber liegenden oder darunter liegenden Schicht definiert ist. Beispielsweise soll eine Metallnitridschicht, die durch Sputterabscheiden mit Zufuhr von Stickstoff abgeschieden wird, und eine Schicht, die nach Erreichen einer gewissen Dicke des Metallnitrids durch Unterbrechen der Stickstoffzufuhr gebildet wird, als zumindest zwei Schichten aufgrund der Getter-Funktion der schließlich gebildeten Schicht und der Inert-Wirkung der vorhergehenden Schicht aufgefasst werden, obwohl eine deutliche physikalische Grenze dazwischen nur schwierig zu definieren ist.
  • Weitere Modifikationen und Variationen der vorliegenden Erfindung werden für den Fachmann auf diesem Gebiet angesichts dieser Beschreibung offenkundig. Daher ist diese Beschreibung als lediglich anschaulich gedacht und dient dem Zwecke, den Fachmann die allgemeine Art des Ausführens der vorliegenden Erfindung nahe zu bringen. Selbstverständlich sind die hierin gezeigten und beschriebenen Formen der Erfindung als die gegenwärtig bevorzugten Ausführungsformen aufzufassen.

Claims (15)

  1. Verfahren zur Bildung eines Gebiets mit verringertem Widerstand in einem Silizium enthaltenden leitenden Gebiet, wobei das Verfahren umfasst: Bereitstellen eines Substrats mit dem darauf gebildeten Silizium enthaltenden leitenden Gebiet; Abscheiden eines Schichtstapels auf dem Silizium enthaltenden leitenden Gebiet, wobei der Schichtstapel eine erste Metallschicht, eine zweite Metallschicht, die als eine Opferschicht dient, und eine Metallstickstoffverbindungsschicht, die zwischen der ersten und der zweiten Metallschicht angeordnet ist, aufweist, wobei zumindest das Abscheiden der zweiten Metallschicht und der Metallstickstoffverbindungsschicht in-situ unter Verwendung des gleichen Metalls und unter Bildung eines graduellen Überganges zwischen der zweiten Metallschicht und der Metallstickstoffverbindungsschicht ausgeführt wird; Wärmebehandeln des Substrats, um einen Metallsilizidbereich in dem Silizium enthaltenden leitenden Gebiet zu bilden; und ganzflächiges Entfernen der zweiten Metallschicht.
  2. Verfahren nach Anspruch 1, wobei die erste und die zweite Metallschicht und die Metallstickstoffverbindungsschicht das gleiche Metall aufweisen.
  3. Verfahren nach Anspruch 1, wobei das Abscheiden des Schichtstapels in-situ ausgeführt wird.
  4. Verfahren nach Anspruch 1, wobei das Abscheiden des Schichtstapels umfasst: Sputterabscheiden der ersten Metallschicht in einer Plasmaumgebung; Zuführen von einem Stickstoff enthaltenden Gas zu der Plasmaumgebung, um die Metallstickstoffverbindungsschicht abzuscheiden; und Unterbrechen der Zufuhr des Stickstoff enthaltenden Gases, um die zweite Metallschicht abzuscheiden.
  5. Verfahren nach Anspruch 1, wobei das Abscheiden des Schichtstapels umfasst: Einbringen des Substrats in eine erste Plasmaumgebung, um die erste Metallschicht abzuscheiden; Einbringen des Substrats in eine zweite Plasmaumgebung, wobei ein Stickstoff enthaltendes Gas der zweiten Plasmaumgebung zugeführt wird, um die Metallstickstoffverbindungsschicht abzuscheiden; und Unterbrechen der Zufuhr des Stickstoff enthaltenden Gases zu der zweiten Plasmaumgebung, um die zweite Metallschicht abzuscheiden.
  6. Verfahren nach Anspruch 1, wobei das Wärmebehandeln des Substrats einen ersten Ausheizprozess bei einer ersten Durchschnittstemperatur und einen zweiten Ausheizprozess bei einer zweiten Durchschnittstemperatur, die höher als die erste Durchschnittstemperatur ist, umfasst.
  7. Verfahren nach Anspruch 6, das ferner umfasst: Entfernen der zweiten Metallschicht, der Metallstickstoffverbindungsschicht und des nicht reagierten Metalls der ersten Metallschicht vor dem zweiten Ausheizprozess.
  8. Verfahren nach Anspruch 1, wobei die erste Metallschicht Kobalt und/oder Titan und/oder Zirkon und/oder Tantal und/oder Nickel und/oder Wolfram aufweist.
  9. Verfahren nach Anspruch 1, wobei die zweite Metallschicht Kobalt und/oder Titan und/oder Zirkon und/oder Tantal und/oder Nickel und/oder Wolfram aufweist.
  10. Verfahren nach Anspruch 1, wobei das Silizium enthaltende leitende Gebiet ein Teil einer Gateelektrode und/oder eines Draingebiets und/oder eines Sourcegebiets und/oder einer Polysiliziumleitung ist.
  11. Verfahren nach einem der vorangehenden Ansprüche 1 bis 3, wobei die erste und die zweite Metallschicht und die Metallstickstoffverbindungsschicht durch physikalische Dampfabscheidung gebildet werden.
  12. Verfahren nach Anspruch 4, wobei der graduelle Übergang von der Metallstickstoffverbindungsschicht zur zweiten Metallschicht gesteuert wird, indem der Prozess des Unterbrechens der Zufuhr des Stickstoff enthaltenden Gases und/oder Parameter der Plasmaumgebung gesteuert werden.
  13. Verfahren nach Anspruch 1, wobei eine Dicke der Metallstickstoffverbindungsschicht ungefähr im Bereich von 10 bis 100 Nanometer liegt.
  14. Verfahren nach Anspruch 1, wobei eine Dicke der zweiten Metallschicht zumindest 10 Nanometer beträgt.
  15. Verfahren nach Anspruch 4 oder 12, wobei eine Prozessdauer nach Unterbrechen der Zufuhr des Stickstoff enthaltenden Gases gesteuert wird, um die reaktive Plasmaumgebung bis zu einem vordefinierten Grad zu dekontaminieren.
DE10214065A 2002-03-28 2002-03-28 Verfahren zur Herstellung eines verbesserten Metallsilizidbereichs in einem Silizium enthaltenden leitenden Gebiet in einer integrierten Schaltung Expired - Fee Related DE10214065B4 (de)

Priority Applications (9)

Application Number Priority Date Filing Date Title
DE10214065A DE10214065B4 (de) 2002-03-28 2002-03-28 Verfahren zur Herstellung eines verbesserten Metallsilizidbereichs in einem Silizium enthaltenden leitenden Gebiet in einer integrierten Schaltung
US10/282,665 US20030186523A1 (en) 2002-03-28 2002-10-29 Method for forming an improved metal silicide portion in a silicon-containing conductive region in an integrated circuit
PCT/US2002/040806 WO2003083936A1 (en) 2002-03-28 2002-12-20 Method for forming an improved metal silicide contact to a silicon-containing conductive region
EP02787066A EP1490901A1 (de) 2002-03-28 2002-12-20 Herstellung eines verbesserten metall-silizid-kontaktes zu einem silizium enthaltenden leitenden bereich
AU2002351407A AU2002351407A1 (en) 2002-03-28 2002-12-20 Method for forming an improved metal silicide contact to a silicon-containing conductive region
JP2003581256A JP2005522035A (ja) 2002-03-28 2002-12-20 伝導性のシリコン含有領域に対する改善された金属シリサイド接触を形成する方法
KR10-2004-7014933A KR20040104533A (ko) 2002-03-28 2002-12-20 실리콘 함유 도전성 영역에 개선된 금속 실리사이드콘택을 형성하는 방법
CNB028286146A CN100380625C (zh) 2002-03-28 2002-12-20 在集成电路中含硅导体区域形成改良的金属硅化物部分的方法
TW092105990A TWI263266B (en) 2002-03-28 2003-03-19 Method for forming an improved metal silicide portion in a silicon-containing conductive region in an integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10214065A DE10214065B4 (de) 2002-03-28 2002-03-28 Verfahren zur Herstellung eines verbesserten Metallsilizidbereichs in einem Silizium enthaltenden leitenden Gebiet in einer integrierten Schaltung

Publications (2)

Publication Number Publication Date
DE10214065A1 DE10214065A1 (de) 2003-10-23
DE10214065B4 true DE10214065B4 (de) 2006-07-06

Family

ID=28050962

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10214065A Expired - Fee Related DE10214065B4 (de) 2002-03-28 2002-03-28 Verfahren zur Herstellung eines verbesserten Metallsilizidbereichs in einem Silizium enthaltenden leitenden Gebiet in einer integrierten Schaltung

Country Status (3)

Country Link
US (1) US20030186523A1 (de)
KR (1) KR20040104533A (de)
DE (1) DE10214065B4 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100529675B1 (ko) * 2003-12-31 2005-11-17 동부아남반도체 주식회사 반도체 소자의 제조 방법
DE102006019836B4 (de) 2006-04-28 2016-09-01 Globalfoundries Inc. Verfahren zum Reduzieren von Siliziddefekten durch Entfernen von Kontaminationsstoffen vor der Drain/Source-Aktivierung
US8980382B2 (en) 2009-12-02 2015-03-17 Applied Materials, Inc. Oxygen-doping for non-carbon radical-component CVD films
US9285168B2 (en) 2010-10-05 2016-03-15 Applied Materials, Inc. Module for ozone cure and post-cure moisture treatment
US10283321B2 (en) 2011-01-18 2019-05-07 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma
US9404178B2 (en) 2011-07-15 2016-08-02 Applied Materials, Inc. Surface treatment and deposition for reduced outgassing
US8889566B2 (en) 2012-09-11 2014-11-18 Applied Materials, Inc. Low cost flowable dielectric films
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
US9412581B2 (en) 2014-07-16 2016-08-09 Applied Materials, Inc. Low-K dielectric gapfill by flowable deposition

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5451545A (en) * 1992-12-23 1995-09-19 Advanced Micro Devices, Inc. Process for forming stable local interconnect/active area silicide structure VLSI applications
US5874342A (en) * 1997-07-09 1999-02-23 Lsi Logic Corporation Process for forming MOS device in integrated circuit structure using cobalt silicide contacts as implantation media

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5766997A (en) * 1909-11-30 1998-06-16 Nkk Corporation Method of forming floating gate type non-volatile semiconductor memory device having silicided source and drain regions
US3912559A (en) * 1971-11-25 1975-10-14 Suwa Seikosha Kk Complementary MIS-type semiconductor devices and methods for manufacturing same
US4107835A (en) * 1977-02-11 1978-08-22 Bell Telephone Laboratories, Incorporated Fabrication of semiconductive devices
US4897368A (en) * 1987-05-21 1990-01-30 Matsushita Electric Industrial Co., Ltd. Method of fabricating a polycidegate employing nitrogen/oxygen implantation
US5248892A (en) * 1989-03-13 1993-09-28 U.S. Philips Corporation Semiconductor device provided with a protection circuit
US5034348A (en) * 1990-08-16 1991-07-23 International Business Machines Corp. Process for forming refractory metal silicide layers of different thicknesses in an integrated circuit
JP3285934B2 (ja) * 1991-07-16 2002-05-27 株式会社東芝 半導体装置の製造方法
US5240880A (en) * 1992-05-05 1993-08-31 Zilog, Inc. Ti/TiN/Ti contact metallization
US5352631A (en) * 1992-12-16 1994-10-04 Motorola, Inc. Method for forming a transistor having silicided regions
JPH07135317A (ja) * 1993-04-22 1995-05-23 Texas Instr Inc <Ti> 自己整合型シリサイドゲート
JPH08107087A (ja) * 1994-10-06 1996-04-23 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH08186085A (ja) * 1994-12-28 1996-07-16 Nec Corp 半導体装置の製造方法
US5738917A (en) * 1995-02-24 1998-04-14 Advanced Micro Devices, Inc. Process for in-situ deposition of a Ti/TiN/Ti aluminum underlayer
US5962923A (en) * 1995-08-07 1999-10-05 Applied Materials, Inc. Semiconductor device having a low thermal budget metal filling and planarization of contacts, vias and trenches
JP2874626B2 (ja) * 1996-01-23 1999-03-24 日本電気株式会社 半導体装置の製造方法
US6297135B1 (en) * 1997-01-29 2001-10-02 Ultratech Stepper, Inc. Method for forming silicide regions on an integrated device
US5902129A (en) * 1997-04-07 1999-05-11 Lsi Logic Corporation Process for forming improved cobalt silicide layer on integrated circuit structure using two capping layers
US5851891A (en) * 1997-04-21 1998-12-22 Advanced Micro Devices, Inc. IGFET method of forming with silicide contact on ultra-thin gate
JP2980057B2 (ja) * 1997-04-30 1999-11-22 日本電気株式会社 半導体装置の製造方法
US6156630A (en) * 1997-08-22 2000-12-05 Micron Technology, Inc. Titanium boride gate electrode and interconnect and methods regarding same
US6020242A (en) * 1997-09-04 2000-02-01 Lsi Logic Corporation Effective silicide blocking
US5937325A (en) * 1997-11-07 1999-08-10 Advanced Micro Devices, Inc. Formation of low resistivity titanium silicide gates in semiconductor integrated circuits
US5998252A (en) * 1997-12-29 1999-12-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method of salicide and sac (self-aligned contact) integration
KR100257075B1 (ko) * 1998-01-13 2000-05-15 김영환 반도체 소자 및 그의 제조방법
US6072222A (en) * 1998-05-18 2000-06-06 Advanced Micro Devices, Inc. Silicon implantation into selective areas of a refractory metal to reduce consumption of silicon-based junctions during salicide formation
US6100173A (en) * 1998-07-15 2000-08-08 Advanced Micro Devices, Inc. Forming a self-aligned silicide gate conductor to a greater thickness than junction silicide structures using a dual-salicidation process
US6204103B1 (en) * 1998-09-18 2001-03-20 Intel Corporation Process to make complementary silicide metal gates for CMOS technology
US6136705A (en) * 1998-10-22 2000-10-24 National Semiconductor Corporation Self-aligned dual thickness cobalt silicide layer formation process
US6133130A (en) * 1998-10-28 2000-10-17 United Microelectronics Corp. Method for fabricating an embedded dynamic random access memory using self-aligned silicide technology
US6040606A (en) * 1998-11-04 2000-03-21 National Semiconductor Corporation Integrated circuit structure with dual thickness cobalt silicide layers and method for its manufacture
US6238986B1 (en) * 1998-11-06 2001-05-29 Advanced Micro Devices, Inc. Formation of junctions by diffusion from a doped film at silicidation
US5970370A (en) * 1998-12-08 1999-10-19 Advanced Micro Devices Manufacturing capping layer for the fabrication of cobalt salicide structures
US6759315B1 (en) * 1999-01-04 2004-07-06 International Business Machines Corporation Method for selective trimming of gate structures and apparatus formed thereby
TW428231B (en) * 1999-01-16 2001-04-01 United Microelectronics Corp Manufacturing method of self-aligned silicide
JP3235583B2 (ja) * 1999-01-19 2001-12-04 日本電気株式会社 半導体装置の製造方法
JP3394927B2 (ja) * 1999-06-29 2003-04-07 沖電気工業株式会社 金属シリサイド層の形成方法
US6187617B1 (en) * 1999-07-29 2001-02-13 International Business Machines Corporation Semiconductor structure having heterogeneous silicide regions and method for forming same
US6383906B1 (en) * 1999-08-19 2002-05-07 Advanced Micro Devices, Inc. Method of forming junction-leakage free metal salicide in a semiconductor wafer with ultra-low silicon consumption
US6281067B1 (en) * 1999-11-12 2001-08-28 United Microelectronics Corp. Self-aligned silicide process for forming silicide layer over word lines in DRAM and transistors in logic circuit region
KR20010066122A (ko) * 1999-12-31 2001-07-11 박종섭 반도체 소자의 폴리사이드 듀얼 게이트 형성 방법
US6268255B1 (en) * 2000-01-06 2001-07-31 Advanced Micro Devices, Inc. Method of forming a semiconductor device with metal silicide regions
TW497120B (en) * 2000-03-06 2002-08-01 Toshiba Corp Transistor, semiconductor device and manufacturing method of semiconductor device
US6451679B1 (en) * 2000-04-03 2002-09-17 Taiwan Semiconductor Manufacturing Company Ion mixing between two-step titanium deposition process for titanium salicide CMOS technology
US6306698B1 (en) * 2000-04-25 2001-10-23 Advanced Micro Devices, Inc. Semiconductor device having metal silicide regions of differing thicknesses above the gate electrode and the source/drain regions, and method of making same
US6268257B1 (en) * 2000-04-25 2001-07-31 Advanced Micro Devices, Inc. Method of forming a transistor having a low-resistance gate electrode
US6238984B1 (en) * 2000-05-05 2001-05-29 United Microelectronics Corp. Integrating high voltage and low voltage device with silicide block mask
US6261898B1 (en) * 2000-09-01 2001-07-17 United Microelectronics Corp. Method for fabricating a salicide gate
KR100360410B1 (ko) * 2000-11-14 2002-11-13 삼성전자 주식회사 자기 정렬된 컨택 구조를 갖는 디램 소자와 듀얼 게이트구조의 로직 소자가 복합된 mdl 반도체 소자의 제조 방법
US6403423B1 (en) * 2000-11-15 2002-06-11 International Business Machines Corporation Modified gate processing for optimized definition of array and logic devices on same chip
TW480663B (en) * 2001-02-15 2002-03-21 Winbond Electronics Corp Method for combining self-aligned contact processing and salicide processing
US6528422B1 (en) * 2001-03-16 2003-03-04 Taiwan Semiconductor Manufacturing Company Method to modify 0.25μm 1T-RAM by extra resist protect oxide (RPO) blocking
US6468904B1 (en) * 2001-06-18 2002-10-22 Taiwan Semiconductor Manufacturing Company RPO process for selective CoSix formation
KR20030002867A (ko) * 2001-06-30 2003-01-09 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US6534402B1 (en) * 2001-11-01 2003-03-18 Winbond Electronics Corp. Method of fabricating self-aligned silicide

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5451545A (en) * 1992-12-23 1995-09-19 Advanced Micro Devices, Inc. Process for forming stable local interconnect/active area silicide structure VLSI applications
US5874342A (en) * 1997-07-09 1999-02-23 Lsi Logic Corporation Process for forming MOS device in integrated circuit structure using cobalt silicide contacts as implantation media

Also Published As

Publication number Publication date
KR20040104533A (ko) 2004-12-10
US20030186523A1 (en) 2003-10-02
DE10214065A1 (de) 2003-10-23

Similar Documents

Publication Publication Date Title
DE4342047B4 (de) Halbleiterbauelement mit einer Diffusionsbarrierenschichtanordnung und Verfahren zu seiner Herstellung
DE10245607B4 (de) Verfahren zum Bilden von Schaltungselementen mit Nickelsilizidgebieten, die durch ein Barrierendiffusionsmaterial thermisch stabilisiert sind sowie Verfahren zur Herstellung einer Nickelmonosilizidschicht
DE69029595T2 (de) Halbleiterbauelemente mit einem Wolframkontakt und sein Herstellungsverfahren
DE102008007001B4 (de) Vergrößern des Widerstandsverhaltens gegenüber Elektromigration in einer Verbindungsstruktur eines Halbleiterbauelements durch Bilden einer Legierung
DE69427959T2 (de) Integrierte Schaltung mit verbesserter Kontaktbarriere
DE102007052050B4 (de) Halbleiterbauelement und Verfahren zum Erhöhen der Ätzselektivität während der Strukturierung einer Kontaktstruktur des Halbleiterbauelements
DE102010064288B4 (de) Halbleiterbauelement mit Kontaktelementen mit silizidierten Seitenwandgebieten
DE10335101B4 (de) Verfahren zur Herstellung einer Polysiliziumleitung mit einem Metallsilizidgebiet, das eine Linienbreitenreduzierung ermöglicht
DE3311635A1 (de) Halbleiterbauelement und verfahren zu dessen herstellung
DE102008054075B4 (de) Halbleiterbauelement mit Abgesenktem Drain- und Sourcebereich in Verbindung mit einem Verfahren zur komplexen Silizidherstellung in Transistoren
DE10208904B4 (de) Verfahren zur Herstellung unterschiedlicher Silicidbereiche auf verschiedenen Silicium enthaltenden Gebieten in einem Halbleiterelement
DE102005057075B4 (de) Halbleiterbauelement mit einer Kupferlegierung als Barrierenschicht in einer Kupfermetallisierungsschicht und Verfahren zu dessen Herstellung
DE102005052052B4 (de) Ätzstoppschicht für Metallisierungsschicht mit verbesserter Haftung, Ätzselektivität und Dichtigkeit und Verfahren zur Herstellung eines dielektrischen Schichtstapels
DE10214065B4 (de) Verfahren zur Herstellung eines verbesserten Metallsilizidbereichs in einem Silizium enthaltenden leitenden Gebiet in einer integrierten Schaltung
DE19615692A1 (de) Halbleitervorrichtung, die einen Elementtrennfilm mit einer flachen oberen Oberfläche enthält, und Herstellungsverfahren derselben
DE10056866C2 (de) Verfahren zur Bildung einer Ätzstoppschicht während der Herstellung eines Halbleiterbauteils
DE102005030584B4 (de) Verfahren zur Herstellung von Nickelsilizid durch Abscheiden von Nickel aus einem gasförmigen Vorstufenmaterial
DE102005052001B4 (de) Halbleiterbauelement mit einem Kontaktpfropfen auf Kupferbasis und ein Verfahren zur Herstellung desselben
DE10208728B4 (de) Ein Verfahren zur Herstellung eines Halbleiterelements mit unterschiedlichen Metallsilizidbereichen
DE10345374A1 (de) Halbleiterbauteil mit einem Nickel/Kobaltsilizidgebiet, das in einem Siliziumgebiet gebildet ist
DE102009055433B4 (de) Kontaktelemente von Halbleiterbauelementen, die auf der Grundlage einer teilweise aufgebrachten Aktivierungsschicht hergestellt sind, und entsprechende Herstellungsverfahren
DE60037337T2 (de) Herstellung einer wolfram-gateelektrode
DE10250899B4 (de) Verfahren zum Entfernen von Seitenwandabstandselementen eines Halbleiterelements unter Anwendung eines verbesserten Ätzprozesses
DE10339990B4 (de) Verfahren zur Herstellung einer Metallleitung mit einer erhöhten Widerstandsfähigkeit gegen Elektromigration entlang einer Grenzfläche einer dielektrischen Barrierenschicht mittels Implantieren von Material in die Metalleitung
DE102010028458A1 (de) Halbleiterbauelement mit Kontaktelementen und Metallsilizidgebieten, die in einer gemeinsamen Prozesssequenz hergestellt sind

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

8328 Change in the person/name/address of the agent

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUSSER,

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20121002