JPH10321403A - 抵抗器の製造方法 - Google Patents
抵抗器の製造方法Info
- Publication number
- JPH10321403A JPH10321403A JP9129248A JP12924897A JPH10321403A JP H10321403 A JPH10321403 A JP H10321403A JP 9129248 A JP9129248 A JP 9129248A JP 12924897 A JP12924897 A JP 12924897A JP H10321403 A JPH10321403 A JP H10321403A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resistance
- upper electrode
- resistor
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
Abstract
(57)【要約】
【課題】 電気的特性に優れた抵抗器を製造することを
目的とする。 【解決手段】 基板２１の上面の側部に複数対の上面電
極層２２を形成し、次に前記基板２１の上面に前記複数
対の上面電極層２２と電気的に接続するように全面抵抗
層３１を形成し、次に前記全面抵抗層３１の一部を除去
し独立した複数の抵抗層２４を形成し、次に少なくとも
前記抵抗層２４を覆うように保護層２５を形成するもの
である。
目的とする。 【解決手段】 基板２１の上面の側部に複数対の上面電
極層２２を形成し、次に前記基板２１の上面に前記複数
対の上面電極層２２と電気的に接続するように全面抵抗
層３１を形成し、次に前記全面抵抗層３１の一部を除去
し独立した複数の抵抗層２４を形成し、次に少なくとも
前記抵抗層２４を覆うように保護層２５を形成するもの
である。
Description
【０００１】
【発明の属する技術分野】本発明は、各種電子回路に使
用される抵抗器の製造方法に関するものである。
用される抵抗器の製造方法に関するものである。
【０００２】
【従来の技術】近年、電子機器の小型化に伴い、回路基
板に使用される電子部品に対しても実装密度を上げるた
め、ますます小型化への要求が高まっている。抵抗器に
対しても、電子回路の無調整化のため、小形かつ抵抗値
許容差の高精度な抵抗器への要求とともに、抵抗器の一
種として複数の抵抗器を１チップ化したネットワーク抵
抗器への要求が高まってきている。
板に使用される電子部品に対しても実装密度を上げるた
め、ますます小型化への要求が高まっている。抵抗器に
対しても、電子回路の無調整化のため、小形かつ抵抗値
許容差の高精度な抵抗器への要求とともに、抵抗器の一
種として複数の抵抗器を１チップ化したネットワーク抵
抗器への要求が高まってきている。
【０００３】以下、従来の抵抗器の製造方法について、
図面を参照しながら説明する。図８（ａ）は従来の抵抗
器の斜視図、図８（ｂ）は同断面図である。
図面を参照しながら説明する。図８（ａ）は従来の抵抗
器の斜視図、図８（ｂ）は同断面図である。
【０００４】図において、１は９６％アルミナを含有し
てなる基板である。この基板には隣り合う電極を隔てる
ための凹部９が設けられている。２，３は基板１の上面
および裏面の側部に設けられたＡｕ等からなる複数対の
上面電極層または下面電極層である。４は基板１の上面
に上面電極層２と電気的に接続するように設けられたＮ
ｉＣｒ等の薄膜からなる抵抗層である。５は抵抗層４の
上面に設けられた熱硬化性の樹脂等からなる保護層であ
る。６は基板１の側面に少なくとも上面電極層２と下面
電極層３と電気的に接続するように設けられた複数対の
側面電極層である。７は露出した上面電極層２および下
面電極層３および側面電極層６を覆うように設けられた
Ｎｉめっき層である。８は少なくともＮｉめっき層７を
覆うように設けられたはんだめっき層である。
てなる基板である。この基板には隣り合う電極を隔てる
ための凹部９が設けられている。２，３は基板１の上面
および裏面の側部に設けられたＡｕ等からなる複数対の
上面電極層または下面電極層である。４は基板１の上面
に上面電極層２と電気的に接続するように設けられたＮ
ｉＣｒ等の薄膜からなる抵抗層である。５は抵抗層４の
上面に設けられた熱硬化性の樹脂等からなる保護層であ
る。６は基板１の側面に少なくとも上面電極層２と下面
電極層３と電気的に接続するように設けられた複数対の
側面電極層である。７は露出した上面電極層２および下
面電極層３および側面電極層６を覆うように設けられた
Ｎｉめっき層である。８は少なくともＮｉめっき層７を
覆うように設けられたはんだめっき層である。
【０００５】以上のように構成された従来の抵抗器につ
いて、以下にその製造方法を図面を参照しながら説明す
る。
いて、以下にその製造方法を図面を参照しながら説明す
る。
【０００６】図９は従来の抵抗器の製造方法を示す工程
図である。まず、図９（ａ）に示すように、凹部９を有
する９６％アルミナを含有してなる基板１に、凹部９を
隔てて複数対の上面電極層２を形成する。
図である。まず、図９（ａ）に示すように、凹部９を有
する９６％アルミナを含有してなる基板１に、凹部９を
隔てて複数対の上面電極層２を形成する。
【０００７】次に、図９（ｂ）に示すように、複数対の
上面電極層２を形成した基板１上に、所望の抵抗パター
ンを形成したメタルマスクを使用し、対をなす上面電極
層２間に個々のスパッタ工法等によりＮｉＣｒ等からな
る薄膜の抵抗層４を形成し、この抵抗層４を安定な膜に
するために、約３００〜４００℃の温度で熱処理を行
う。
上面電極層２を形成した基板１上に、所望の抵抗パター
ンを形成したメタルマスクを使用し、対をなす上面電極
層２間に個々のスパッタ工法等によりＮｉＣｒ等からな
る薄膜の抵抗層４を形成し、この抵抗層４を安定な膜に
するために、約３００〜４００℃の温度で熱処理を行
う。
【０００８】次に、図９（ｃ）に示すように、抵抗層４
の抵抗値を所定の値に修正するためにレーザートリミン
グ等によりトリミング溝１０を施して抵抗値修正を行
う。
の抵抗値を所定の値に修正するためにレーザートリミン
グ等によりトリミング溝１０を施して抵抗値修正を行
う。
【０００９】次に、図９（ｄ）に示すように、抵抗値を
修正した抵抗層４を保護するために、エポキシ樹脂等の
熱硬化性の樹脂による保護層５を形成する。
修正した抵抗層４を保護するために、エポキシ樹脂等の
熱硬化性の樹脂による保護層５を形成する。
【００１０】次に、図９（ｅ）に示すように、基板１の
凹部９のある側面に、上面電極層２および下面電極層３
（本図では図示せず）を電気的に接続するようにスパッ
タ工法等により、ＮｉＣｒ等からなる側面電極層６を形
成する。
凹部９のある側面に、上面電極層２および下面電極層３
（本図では図示せず）を電気的に接続するようにスパッ
タ工法等により、ＮｉＣｒ等からなる側面電極層６を形
成する。
【００１１】最後に、必要に応じてはんだ付け時の信頼
性の確保のため、Ｎｉめっき層とはんだめっき層の電極
めっき層を形成して、従来の抵抗器を形成していた。
性の確保のため、Ｎｉめっき層とはんだめっき層の電極
めっき層を形成して、従来の抵抗器を形成していた。
【００１２】
【発明が解決しようとする課題】しかしながら、上記従
来の抵抗器の製造方法では、図１０に示すように所望の
抵抗パターンを有したメタルマスク１１を基板１に位置
決めして、抵抗層４を形成する場合、スパッタ工法では
図中の矢印のようにあらゆる方向からスパッタ原子が入
射してくるため、抵抗パターンのエッジ部分への入射が
メタルマスクの厚みにより妨げられるため、抵抗層４の
断面形状がかまぼこ状のようにエッジ部での膜厚が薄く
なり、抵抗器の電気的特性、特にパルス特性が劣化する
という課題を有していた。
来の抵抗器の製造方法では、図１０に示すように所望の
抵抗パターンを有したメタルマスク１１を基板１に位置
決めして、抵抗層４を形成する場合、スパッタ工法では
図中の矢印のようにあらゆる方向からスパッタ原子が入
射してくるため、抵抗パターンのエッジ部分への入射が
メタルマスクの厚みにより妨げられるため、抵抗層４の
断面形状がかまぼこ状のようにエッジ部での膜厚が薄く
なり、抵抗器の電気的特性、特にパルス特性が劣化する
という課題を有していた。
【００１３】本発明は上記従来の課題を解決するため、
抵抗パターン全体の膜厚がほぼ均一で、電気的特性に優
れた抵抗器の製造方法を提供することを目的とするもの
である。
抵抗パターン全体の膜厚がほぼ均一で、電気的特性に優
れた抵抗器の製造方法を提供することを目的とするもの
である。
【００１４】
【課題を解決するための手段】上記目的を達成するため
に本発明は、基板の上面の側部に複数対の上面電極層を
形成し、次に基板の上面に複数対の上面電極層と電気的
に接続するように抵抗層を形成し、次に抵抗層の一部を
除去し独立した複数の抵抗層を形成してなるものであ
る。
に本発明は、基板の上面の側部に複数対の上面電極層を
形成し、次に基板の上面に複数対の上面電極層と電気的
に接続するように抵抗層を形成し、次に抵抗層の一部を
除去し独立した複数の抵抗層を形成してなるものであ
る。
【００１５】
【発明の実施の形態】本発明の請求項１に記載の発明
は、基板の上面の側部に複数対の上面電極層を形成し、
次に前記基板の上面に前記複数対の上面電極層と電気的
に接続するように抵抗層を形成し、次に前記抵抗層の一
部を除去し独立した複数の抵抗層を形成し、次に少なく
とも前記抵抗層を覆うように保護層を形成し、次に前記
基板の側面に前記複数の上面電極層と電気的に接続する
ように複数対の側面電極層を形成してなるものである。
は、基板の上面の側部に複数対の上面電極層を形成し、
次に前記基板の上面に前記複数対の上面電極層と電気的
に接続するように抵抗層を形成し、次に前記抵抗層の一
部を除去し独立した複数の抵抗層を形成し、次に少なく
とも前記抵抗層を覆うように保護層を形成し、次に前記
基板の側面に前記複数の上面電極層と電気的に接続する
ように複数対の側面電極層を形成してなるものである。
【００１６】また、請求項２に記載の発明は、請求項１
記載の抵抗層の一部を除去し独立した複数の抵抗層を形
成する際、隣り合う抵抗層は少なくとも２本以上の線に
より分離するものである。
記載の抵抗層の一部を除去し独立した複数の抵抗層を形
成する際、隣り合う抵抗層は少なくとも２本以上の線に
より分離するものである。
【００１７】また、請求項３に記載の発明は、請求項１
記載の抵抗層の一部を除去し独立した複数の抵抗層を形
成する際に、前記抵抗層の抵抗値を調整するために前記
複数対の上面電極層間の複数の抵抗層の一部を各々除去
するものである。
記載の抵抗層の一部を除去し独立した複数の抵抗層を形
成する際に、前記抵抗層の抵抗値を調整するために前記
複数対の上面電極層間の複数の抵抗層の一部を各々除去
するものである。
【００１８】また、請求項４に記載の発明は、請求項１
記載の抵抗層は、メタルマスクを使用してスパッタ法に
より形成するものである。
記載の抵抗層は、メタルマスクを使用してスパッタ法に
より形成するものである。
【００１９】また、請求項５に記載の発明は、請求項１
記載の抵抗層の除去と、上面電極層間の前記抵抗層の抵
抗値を調整するために抵抗層の一部の除去とが連続する
ものである。
記載の抵抗層の除去と、上面電極層間の前記抵抗層の抵
抗値を調整するために抵抗層の一部の除去とが連続する
ものである。
【００２０】また、請求項６に記載の発明は、請求項１
記載の抵抗層の除去と、上面電極層間の抵抗層の抵抗値
を調整するために抵抗層の一部の除去を同一のレーザに
より行うものである。
記載の抵抗層の除去と、上面電極層間の抵抗層の抵抗値
を調整するために抵抗層の一部の除去を同一のレーザに
より行うものである。
【００２１】（実施の形態１）以下、本発明の実施の形
態１における抵抗器およびその製造方法について、図面
を参照しながら説明する。
態１における抵抗器およびその製造方法について、図面
を参照しながら説明する。
【００２２】図１（ａ）は本発明の実施の形態１におけ
る抵抗器の斜視図、図１（ｂ）は同断面図である。
る抵抗器の斜視図、図１（ｂ）は同断面図である。
【００２３】図において、２１は９６％アルミナを含有
してなる基板で、対向する側面に複数の凹部２９が設け
られている。２２，２３は基板２１の上面または下面の
側部に設けられたＡｕ系等の薄膜等からなる複数対の上
面電極層、下面電極層である。２４は基板２１の上面に
設けられ、複数対の対向する上面電極層２２間に電気的
に接続するように設けられたＮｉＣｒ系等の薄膜等から
なる抵抗層である。２５は少なくとも抵抗層２４を覆う
ように設けられたエポキシ系樹脂等からなる保護層であ
る。２６は基板２１の側面に凹部２９を除いて上面電極
層２２および下面電極層２３を電気的に接続するように
設けられたＮｉＣｒ系等の薄膜等からなる側面電極層で
ある。２７，２８は必要に応じてはんだ付け時の信頼性
等の確保のために側面電極層２６を覆うように設けられ
たＮｉめっき層、このＮｉめっき層２７を覆うように設
けられたはんだめっき層である。
してなる基板で、対向する側面に複数の凹部２９が設け
られている。２２，２３は基板２１の上面または下面の
側部に設けられたＡｕ系等の薄膜等からなる複数対の上
面電極層、下面電極層である。２４は基板２１の上面に
設けられ、複数対の対向する上面電極層２２間に電気的
に接続するように設けられたＮｉＣｒ系等の薄膜等から
なる抵抗層である。２５は少なくとも抵抗層２４を覆う
ように設けられたエポキシ系樹脂等からなる保護層であ
る。２６は基板２１の側面に凹部２９を除いて上面電極
層２２および下面電極層２３を電気的に接続するように
設けられたＮｉＣｒ系等の薄膜等からなる側面電極層で
ある。２７，２８は必要に応じてはんだ付け時の信頼性
等の確保のために側面電極層２６を覆うように設けられ
たＮｉめっき層、このＮｉめっき層２７を覆うように設
けられたはんだめっき層である。
【００２４】以上のように構成された本発明の一実施の
形態における抵抗器について、以下にその製造方法を図
面を参照しながら説明する。
形態における抵抗器について、以下にその製造方法を図
面を参照しながら説明する。
【００２５】図２、３は本発明の実施の形態１における
抵抗器の製造方法を示す工程図である。
抵抗器の製造方法を示す工程図である。
【００２６】まず、図２（ａ）に示すように、耐熱性お
よび絶縁性に優れた９６％アルミナを含有してなる基板
２１の上面および下面の側部の凹部２９を挟んで、Ａｕ
を主成分とする金属有機物等からなる電極ペーストをス
クリーン印刷・乾燥し、金属有機物等からなる電極ペー
ストの有機成分だけを飛ばし、金属成分だけを基板２１
上に焼き付けるために、ベルト式連続焼成炉によって約
８５０℃の温度で、４５分のプロファイルによって焼成
し、対向する複数対の上面電極層２２および下面電極層
（図示せず）を同時に形成する。
よび絶縁性に優れた９６％アルミナを含有してなる基板
２１の上面および下面の側部の凹部２９を挟んで、Ａｕ
を主成分とする金属有機物等からなる電極ペーストをス
クリーン印刷・乾燥し、金属有機物等からなる電極ペー
ストの有機成分だけを飛ばし、金属成分だけを基板２１
上に焼き付けるために、ベルト式連続焼成炉によって約
８５０℃の温度で、４５分のプロファイルによって焼成
し、対向する複数対の上面電極層２２および下面電極層
（図示せず）を同時に形成する。
【００２７】次に、図２（ｂ）に示すように、基板２１
の上面に、複数対の対向する上面電極層２２と電気的に
接続するような抵抗体パターン（図中では８つの上面電
極層２２と接続する）を有したメタルマスク（図示せ
ず）を密着、位置決めし、ＮｉＣｒの全面抵抗層３１を
スパッタ工法により形成し、その後全面抵抗層３１を安
定な膜にするために、約３００〜４００℃の雰囲気中で
熱処理を行う。
の上面に、複数対の対向する上面電極層２２と電気的に
接続するような抵抗体パターン（図中では８つの上面電
極層２２と接続する）を有したメタルマスク（図示せ
ず）を密着、位置決めし、ＮｉＣｒの全面抵抗層３１を
スパッタ工法により形成し、その後全面抵抗層３１を安
定な膜にするために、約３００〜４００℃の雰囲気中で
熱処理を行う。
【００２８】次に、図２（ｃ）に示すように、基板２１
の上面の上面電極層２２と隣り合う側端の全面抵抗層３
１をレーザーにより除去してレーザースクライブ溝３２
を形成し、対をなす上面電極層２２間に所望のパターン
の抵抗層２４を形成するレーザースクライブ工程を行
う。またこの際、両側端（メタルマスクで形成された抵
抗層２４の最外部）の抵抗層２４も除去する。この時、
レーザーの加工条件は、ＹＡＧレーザーで、１００mm／
ｓ，１０ｋＨｚ，２Ｗ，スポット径１５０μｍに設定し
たものである。この時、除去された後の抵抗層の状態は
図４に示すように、従来の抵抗層の状態とは異なり、抵
抗層の中心とエッジでの膜厚がほぼ均一な状態を得るこ
とができる。
の上面の上面電極層２２と隣り合う側端の全面抵抗層３
１をレーザーにより除去してレーザースクライブ溝３２
を形成し、対をなす上面電極層２２間に所望のパターン
の抵抗層２４を形成するレーザースクライブ工程を行
う。またこの際、両側端（メタルマスクで形成された抵
抗層２４の最外部）の抵抗層２４も除去する。この時、
レーザーの加工条件は、ＹＡＧレーザーで、１００mm／
ｓ，１０ｋＨｚ，２Ｗ，スポット径１５０μｍに設定し
たものである。この時、除去された後の抵抗層の状態は
図４に示すように、従来の抵抗層の状態とは異なり、抵
抗層の中心とエッジでの膜厚がほぼ均一な状態を得るこ
とができる。
【００２９】次に、図２（ｄ）に示すように、抵抗層２
４の抵抗値を所定の値に修正するために前工程で用いた
同一のＹＡＧレーザーによるレーザートリミング等によ
り、トリミング溝３０を施して抵抗値修正を行う。この
際、抵抗値測定用のトリミングプローブは、上面電極層
２２上にセットし、トリミングは、図示のようなＬカッ
ト法、または複数本のストレートカットによるサーペン
タインカット法により行った。また、レーザートリミン
グの位置基準を、前工程のレーザースクライブと同じ基
準に設定したことにより、抵抗層２４のエッジから位置
ずれすることなくトリミングでき、前工程の抵抗層の除
去と上面電極層間の抵抗層の抵抗値を調整するための抵
抗層の一部の除去とが連続することで抵抗層を切り残す
ことがなくなる。
４の抵抗値を所定の値に修正するために前工程で用いた
同一のＹＡＧレーザーによるレーザートリミング等によ
り、トリミング溝３０を施して抵抗値修正を行う。この
際、抵抗値測定用のトリミングプローブは、上面電極層
２２上にセットし、トリミングは、図示のようなＬカッ
ト法、または複数本のストレートカットによるサーペン
タインカット法により行った。また、レーザートリミン
グの位置基準を、前工程のレーザースクライブと同じ基
準に設定したことにより、抵抗層２４のエッジから位置
ずれすることなくトリミングでき、前工程の抵抗層の除
去と上面電極層間の抵抗層の抵抗値を調整するための抵
抗層の一部の除去とが連続することで抵抗層を切り残す
ことがなくなる。
【００３０】次に、図２（ｅ）に示すように、トリミン
グ溝３０を施して抵抗値修正した抵抗層２４（本図では
図示せず）を保護するために、エポキシ系の樹脂ペース
トを上面電極層２２と隣り合う基板２１の側端までスク
リーン印刷し、約２００℃，３０分の条件で熱硬化して
保護層２５を形成する。
グ溝３０を施して抵抗値修正した抵抗層２４（本図では
図示せず）を保護するために、エポキシ系の樹脂ペース
トを上面電極層２２と隣り合う基板２１の側端までスク
リーン印刷し、約２００℃，３０分の条件で熱硬化して
保護層２５を形成する。
【００３１】次に、図３に示すように、基板２１の側面
に上面電極層２２および下面電極層（図示せず）とをつ
なぐように、スパッタ工法によりＮｉＣｒ等の薄膜から
なる側面電極層２６を形成する。
に上面電極層２２および下面電極層（図示せず）とをつ
なぐように、スパッタ工法によりＮｉＣｒ等の薄膜から
なる側面電極層２６を形成する。
【００３２】最後に、必要に応じて露出している上面電
極層２２と下面電極層（図示せず）と側面電極層２６の
はんだ付け時の電極食われの防止およびはんだ付け時の
信頼性の確保のため、電気めっきによって、Ｎｉめっき
層（図示せず）、はんだめっき層（図示せず）を形成し
て、抵抗器を製造するものである。
極層２２と下面電極層（図示せず）と側面電極層２６の
はんだ付け時の電極食われの防止およびはんだ付け時の
信頼性の確保のため、電気めっきによって、Ｎｉめっき
層（図示せず）、はんだめっき層（図示せず）を形成し
て、抵抗器を製造するものである。
【００３３】以上のように構成、製造された本発明の実
施の形態１における抵抗器は、メタルマスクの陰になっ
た抵抗層の膜厚の薄い部分を除去して抵抗パターン全体
の膜厚が均一であるために、電気的特性、特にパルス特
性（定格電圧の４倍を５秒間印加する）を従来の抵抗器
と比較した場合、従来の抵抗器では３〜５％の抵抗値変
化率であったが、本発明による抵抗器ではほとんど変化
しなかった。また、トリミング以降の製造工程での抵抗
値変化も発生しなかった。
施の形態１における抵抗器は、メタルマスクの陰になっ
た抵抗層の膜厚の薄い部分を除去して抵抗パターン全体
の膜厚が均一であるために、電気的特性、特にパルス特
性（定格電圧の４倍を５秒間印加する）を従来の抵抗器
と比較した場合、従来の抵抗器では３〜５％の抵抗値変
化率であったが、本発明による抵抗器ではほとんど変化
しなかった。また、トリミング以降の製造工程での抵抗
値変化も発生しなかった。
【００３４】（実施の形態２）以下、本発明の実施の形
態２における抵抗器の製造方法について、図面を参照し
ながら説明する。
態２における抵抗器の製造方法について、図面を参照し
ながら説明する。
【００３５】本発明の実施の形態２における抵抗器は、
本発明の実施の形態１に示す抵抗器の斜視図および断面
図と同じであるため省略する。
本発明の実施の形態１に示す抵抗器の斜視図および断面
図と同じであるため省略する。
【００３６】以下、本発明の実施の形態２における抵抗
器の製造方法について、以下に図面を参照しながら説明
する。
器の製造方法について、以下に図面を参照しながら説明
する。
【００３７】図５〜７は本発明の実施の形態２における
抵抗器の製造方法を示す工程図である。
抵抗器の製造方法を示す工程図である。
【００３８】まず、図５（ａ）に示すように、耐熱性お
よび絶縁性に優れた９６％アルミナを含有してなる基板
４１の上面および下面の側部に、Ａｕを主成分とする金
属有機物等からなる電極ペーストをスクリーン印刷・乾
燥し、金属有機物等からなる電極ペーストの有機成分だ
けを飛ばし、金属成分だけを基板４１上に焼き付けるた
めに、ベルト式連続焼成炉によって約８５０℃の温度
で、４５分のプロファイルによって焼成し、複数対の上
面電極層４２および下面電極層（図示せず）を同時に形
成する。
よび絶縁性に優れた９６％アルミナを含有してなる基板
４１の上面および下面の側部に、Ａｕを主成分とする金
属有機物等からなる電極ペーストをスクリーン印刷・乾
燥し、金属有機物等からなる電極ペーストの有機成分だ
けを飛ばし、金属成分だけを基板４１上に焼き付けるた
めに、ベルト式連続焼成炉によって約８５０℃の温度
で、４５分のプロファイルによって焼成し、複数対の上
面電極層４２および下面電極層（図示せず）を同時に形
成する。
【００３９】次に、図５（ｂ）に示すように、基板４１
の上面に、複数対の上面電極層４２と電気的に接続する
ようなパターンを有したメタルマスクを位置決めし、Ｎ
ｉＣｒの全面抵抗層５１をスパッタ工法により形成し、
全面抵抗層５１を安定な膜にするために、約３００〜４
００℃の雰囲気中で熱処理を行う。
の上面に、複数対の上面電極層４２と電気的に接続する
ようなパターンを有したメタルマスクを位置決めし、Ｎ
ｉＣｒの全面抵抗層５１をスパッタ工法により形成し、
全面抵抗層５１を安定な膜にするために、約３００〜４
００℃の雰囲気中で熱処理を行う。
【００４０】次に、図６（ａ）に示すように、基板４１
の上面の上面電極層４２と隣り合う側端の全面抵抗層５
１をレーザーにより除去してレーザースクライブ溝５２
を形成し、対をなす上面電極層４２間に所望のパターン
の抵抗層４４を形成するレーザースクライブ工程を行
う。隣り合う抵抗層４４間に上面電極層４２を除去する
ことなく、２本のレーザースクライブ溝５２を形成し、
レーザースクライブ溝５２間には上面電極層４２と接続
しない抵抗層５３が形成される。この時、レーザーの加
工条件は、ＹＡＧレーザーで、１００mm／ｓ，１０ｋＨ
ｚ，２Ｗ，スポット径１５０μｍに設定したものであ
る。この時、除去された後の抵抗層の状態は図６（ｃ）
に示すように、従来の抵抗層の状態とは異なり、抵抗層
の中心とエッジでの膜厚がほぼ均一な状態を得ることが
できる。
の上面の上面電極層４２と隣り合う側端の全面抵抗層５
１をレーザーにより除去してレーザースクライブ溝５２
を形成し、対をなす上面電極層４２間に所望のパターン
の抵抗層４４を形成するレーザースクライブ工程を行
う。隣り合う抵抗層４４間に上面電極層４２を除去する
ことなく、２本のレーザースクライブ溝５２を形成し、
レーザースクライブ溝５２間には上面電極層４２と接続
しない抵抗層５３が形成される。この時、レーザーの加
工条件は、ＹＡＧレーザーで、１００mm／ｓ，１０ｋＨ
ｚ，２Ｗ，スポット径１５０μｍに設定したものであ
る。この時、除去された後の抵抗層の状態は図６（ｃ）
に示すように、従来の抵抗層の状態とは異なり、抵抗層
の中心とエッジでの膜厚がほぼ均一な状態を得ることが
できる。
【００４１】次に、図６（ｂ）に示すように、抵抗層４
４の抵抗値を所定の値に修正するために前工程で用いた
同一のＹＡＧレーザーによるレーザートリミング等によ
り、トリミング溝５０を施して抵抗値修正を行う。この
際、抵抗値測定用のトリミングプローブは、上面電極層
４２上にセットし、トリミングは、図示のようなＬカッ
ト法、または複数本のストレートカットによるサーペン
タインカット法により行った。また、レーザートリミン
グの位置基準を、前工程のレーザースクライブと同じ基
準に設定したことにより、抵抗層４４のエッジから位置
ずれがなくトリミングでき、前工程の抵抗層の除去と上
面電極層間の抵抗層の抵抗値を調整するための抵抗層の
一部の除去とが連続することで抵抗層の切り残しがなく
なる。また、レーザースクライブ溝５２間に抵抗層５３
があることで、抵抗値修正時のレーザーの１パルス目に
発生しやすいジャイアントパルスが出ても、上面電極層
と接続していない抵抗層５３を除去するだけで、抵抗層
４４への影響がなく、抵抗値修正精度が得やすくなる。
４の抵抗値を所定の値に修正するために前工程で用いた
同一のＹＡＧレーザーによるレーザートリミング等によ
り、トリミング溝５０を施して抵抗値修正を行う。この
際、抵抗値測定用のトリミングプローブは、上面電極層
４２上にセットし、トリミングは、図示のようなＬカッ
ト法、または複数本のストレートカットによるサーペン
タインカット法により行った。また、レーザートリミン
グの位置基準を、前工程のレーザースクライブと同じ基
準に設定したことにより、抵抗層４４のエッジから位置
ずれがなくトリミングでき、前工程の抵抗層の除去と上
面電極層間の抵抗層の抵抗値を調整するための抵抗層の
一部の除去とが連続することで抵抗層の切り残しがなく
なる。また、レーザースクライブ溝５２間に抵抗層５３
があることで、抵抗値修正時のレーザーの１パルス目に
発生しやすいジャイアントパルスが出ても、上面電極層
と接続していない抵抗層５３を除去するだけで、抵抗層
４４への影響がなく、抵抗値修正精度が得やすくなる。
【００４２】次に、図７（ａ）に示すように、トリミン
グ溝５０を施して抵抗値修正した抵抗層４４（本図では
図示せず）を保護するために、エポキシ系の樹脂ペース
トを上面電極層４２と隣り合う基板４１の側端までスク
リーン印刷し、約２００℃，３０分の条件で熱硬化して
保護層４５を形成する。
グ溝５０を施して抵抗値修正した抵抗層４４（本図では
図示せず）を保護するために、エポキシ系の樹脂ペース
トを上面電極層４２と隣り合う基板４１の側端までスク
リーン印刷し、約２００℃，３０分の条件で熱硬化して
保護層４５を形成する。
【００４３】次に、図７（ｂ）に示すように、基板４１
の側面に上面電極層４２および下面電極層（図示せず）
とをつなぐように、スパッタ工法によりＮｉＣｒ等の薄
膜からなる側面電極層４６を形成する。
の側面に上面電極層４２および下面電極層（図示せず）
とをつなぐように、スパッタ工法によりＮｉＣｒ等の薄
膜からなる側面電極層４６を形成する。
【００４４】最後に、必要に応じて露出している上面電
極層４２と下面電極層（図示せず）と側面電極層４６の
はんだ付け時の電極食われの防止およびはんだ付け時の
信頼性の確保のため、電気めっきによって、Ｎｉめっき
層（図示せず）、はんだめっき層（図示せず）を形成し
て、抵抗器を製造するものである。
極層４２と下面電極層（図示せず）と側面電極層４６の
はんだ付け時の電極食われの防止およびはんだ付け時の
信頼性の確保のため、電気めっきによって、Ｎｉめっき
層（図示せず）、はんだめっき層（図示せず）を形成し
て、抵抗器を製造するものである。
【００４５】以上のように構成、製造された本発明の実
施の形態２における抵抗器は、メタルマスクの陰になっ
た抵抗層の膜厚の薄い部分を除去して抵抗パターン全体
の膜厚が均一であるために、電気的特性、特にパルス特
性（定格電圧の４倍を５秒間印加する）を従来の抵抗器
と比較した場合、従来の抵抗器では３〜５％の抵抗値変
化率であったが、本発明による抵抗器ではほとんど変化
しなかった。また、トリミング以降の製造工程での抵抗
値変化も発生しなかった。
施の形態２における抵抗器は、メタルマスクの陰になっ
た抵抗層の膜厚の薄い部分を除去して抵抗パターン全体
の膜厚が均一であるために、電気的特性、特にパルス特
性（定格電圧の４倍を５秒間印加する）を従来の抵抗器
と比較した場合、従来の抵抗器では３〜５％の抵抗値変
化率であったが、本発明による抵抗器ではほとんど変化
しなかった。また、トリミング以降の製造工程での抵抗
値変化も発生しなかった。
【００４６】また、レーザースクライブ溝を２本設ける
ことで、抵抗値修正時にジャイアントパルスが発生した
場合でも、その影響を受けにくくなり抵抗値精度を得や
すくなる。
ことで、抵抗値修正時にジャイアントパルスが発生した
場合でも、その影響を受けにくくなり抵抗値精度を得や
すくなる。
【００４７】なお、本発明の実施の形態１および２にお
いて、金属有機物電極ペーストを用いて上面電極層およ
び下面電極層を形成したが、これは製造材料および方法
を制限するものではなく、抵抗体と同様のスパッタ法ま
たはフォトリソ法などで形成しても良い。
いて、金属有機物電極ペーストを用いて上面電極層およ
び下面電極層を形成したが、これは製造材料および方法
を制限するものではなく、抵抗体と同様のスパッタ法ま
たはフォトリソ法などで形成しても良い。
【００４８】
【発明の効果】以上のように本発明によれば、抵抗パタ
ーン全体の膜厚が均一であるために、電気的特性、特に
パルス特性に優れた抵抗器を製造することができる。ま
た、小形形状の抵抗器ほど、抵抗層の面積が小さくなる
ため、より大きな効果が得られる。
ーン全体の膜厚が均一であるために、電気的特性、特に
パルス特性に優れた抵抗器を製造することができる。ま
た、小形形状の抵抗器ほど、抵抗層の面積が小さくなる
ため、より大きな効果が得られる。
【００４９】また、薄膜抵抗体の抵抗体パターン形成法
として一般的なフォトリソ法を採用せず、一般的なレー
ザー加工法を採用することで、製造工程が簡素化でき、
フォトリソ法で排出されるレジスト液、エッチング液、
現像液、等の各種廃棄物がなくなり、環境保護面での効
果も得られるものである。
として一般的なフォトリソ法を採用せず、一般的なレー
ザー加工法を採用することで、製造工程が簡素化でき、
フォトリソ法で排出されるレジスト液、エッチング液、
現像液、等の各種廃棄物がなくなり、環境保護面での効
果も得られるものである。
【図１】（ａ）本発明の実施の形態１における抵抗器の
斜視図 （ｂ）同断面図
斜視図 （ｂ）同断面図
【図２】同製造方法を示す工程図
【図３】同製造方法を示す工程図
【図４】同要部である抵抗層の形成状態を示す断面図
【図５】本発明の実施の形態２における抵抗器の製造方
法を示す工程図
法を示す工程図
【図６】同製造方法を示す工程図
【図７】同製造方法を示す工程図
【図８】（ａ）従来の抵抗器の斜視図 （ｂ）同断面図
【図９】同製造方法を示す工程図
【図１０】同要部である抵抗層の形成状態を示す断面図
２１ 基板 ２２ 上面電極層 ２３ 下面電極層 ２４ 抵抗層 ２５ 保護層 ２６ 側面電極層 ２７ Ｎｉめっき層 ２８ はんだめっき層 ２９ 凹部 ３０ トリミング溝 ３１ 全面抵抗層 ３２ レーザースクライブ溝
Claims (6)
- 【請求項１】 基板の上面の側部に複数対の上面電極層
を形成し、次に前記基板の上面に前記複数対の上面電極
層と電気的に接続するように抵抗層を形成し、次に前記
抵抗層の一部を除去し独立した複数の抵抗層を形成し、
次に少なくとも前記抵抗層を覆うように保護層を形成
し、次に前記基板の側面に前記複数の上面電極層と電気
的に接続するように複数対の側面電極層を形成してなる
抵抗器の製造方法。 - 【請求項２】 抵抗層の一部を除去し独立した複数の抵
抗層を形成する際、隣り合う抵抗層は少なくとも２本以
上の線により分離する請求項１記載の抵抗器の製造方
法。 - 【請求項３】 抵抗層の一部を除去し独立した複数の抵
抗層を形成する際に、前記抵抗層の抵抗値を調整するた
めに前記複数対の上面電極層間の複数の抵抗層の一部を
各々除去する請求項１記載の抵抗器の製造方法。 - 【請求項４】 抵抗器は、メタルマスクを使用してスパ
ッタ法により形成する請求項１記載の抵抗器の製造方
法。 - 【請求項５】 抵抗層の除去と、上面電極層間の前記抵
抗層の抵抗値を調整するために抵抗層の一部の除去とが
連続する請求項１記載の抵抗器の製造方法。 - 【請求項６】 抵抗層の除去と、上面電極層間の抵抗層
の抵抗値を調整するために抵抗層の一部の除去を同一の
レーザにより行う請求項１記載の抵抗器の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12924897A JP3651179B2 (ja) | 1997-05-20 | 1997-05-20 | 抵抗器の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12924897A JP3651179B2 (ja) | 1997-05-20 | 1997-05-20 | 抵抗器の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10321403A true JPH10321403A (ja) | 1998-12-04 |
| JP3651179B2 JP3651179B2 (ja) | 2005-05-25 |
Family
ID=15004877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12924897A Expired - Fee Related JP3651179B2 (ja) | 1997-05-20 | 1997-05-20 | 抵抗器の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3651179B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001093709A (ja) * | 1999-09-27 | 2001-04-06 | Koa Corp | 多連抵抗素子及びその製造方法 |
| CN115206608A (zh) * | 2021-04-08 | 2022-10-18 | 光颉科技股份有限公司 | 柱状电阻元件的脉冲修阻制作方法以及以脉冲修阻方式制作的柱状电阻 |
-
1997
- 1997-05-20 JP JP12924897A patent/JP3651179B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001093709A (ja) * | 1999-09-27 | 2001-04-06 | Koa Corp | 多連抵抗素子及びその製造方法 |
| CN115206608A (zh) * | 2021-04-08 | 2022-10-18 | 光颉科技股份有限公司 | 柱状电阻元件的脉冲修阻制作方法以及以脉冲修阻方式制作的柱状电阻 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3651179B2 (ja) | 2005-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5474975B2 (ja) | 金属ストリップ抵抗器とその製造方法 | |
| JP3129170B2 (ja) | 角形薄膜チップ抵抗器の製造方法 | |
| JPH1050502A (ja) | 抵抗器およびその製造方法 | |
| JP2000306711A (ja) | 多連チップ抵抗器およびその製造方法 | |
| JPH11204315A (ja) | 抵抗器の製造方法 | |
| JP3567144B2 (ja) | チップ形抵抗器およびその製造方法 | |
| JP2003045703A (ja) | チップ抵抗器及びその製造方法 | |
| JP3651179B2 (ja) | 抵抗器の製造方法 | |
| JP2002270402A (ja) | チップ抵抗器 | |
| JP3092451B2 (ja) | 角形薄膜チップ抵抗器およびその製造方法 | |
| JP2004319195A (ja) | チップ型ヒューズ | |
| JP3134067B2 (ja) | 低抵抗チップ抵抗器及びその製造方法 | |
| JP2001110601A (ja) | 抵抗器およびその製造方法 | |
| JP3282424B2 (ja) | 角形薄膜チップ抵抗器の製造方法 | |
| JP2000138102A (ja) | 抵抗器およびその製造方法 | |
| JP3767084B2 (ja) | 抵抗器の製造方法 | |
| JP3766570B2 (ja) | 薄膜型抵抗器の構造 | |
| JP2003297670A (ja) | チップ型複合部品 | |
| JPH11111513A (ja) | チップ抵抗器の製造方法 | |
| JPH10321404A (ja) | 抵抗器およびその製造方法 | |
| JPH10321401A (ja) | 抵抗器およびその製造方法 | |
| JP2000208304A (ja) | チップ型サ―ミスタ及びチップ型サ―ミスタの抵抗値修正方法 | |
| JP2004128218A (ja) | 小型電子部品の製造方法およびチップ抵抗器 | |
| JP2718196B2 (ja) | 角板型薄膜チップ抵抗器の製造方法 | |
| JP2718178B2 (ja) | 角板型薄膜チップ抵抗器の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041001 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041102 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041217 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050201 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050214 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080304 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090304 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110304 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110304 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120304 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130304 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130304 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |