[go: up one dir, main page]

JP2003045703A - チップ抵抗器及びその製造方法 - Google Patents

チップ抵抗器及びその製造方法

Info

Publication number
JP2003045703A
JP2003045703A JP2001232050A JP2001232050A JP2003045703A JP 2003045703 A JP2003045703 A JP 2003045703A JP 2001232050 A JP2001232050 A JP 2001232050A JP 2001232050 A JP2001232050 A JP 2001232050A JP 2003045703 A JP2003045703 A JP 2003045703A
Authority
JP
Japan
Prior art keywords
resistor
electrode
chip resistor
thin film
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001232050A
Other languages
English (en)
Inventor
Hitoshi Aoki
仁 青木
Tomonori Oguchi
友規 小口
Makoto Fujiwara
誠 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP2001232050A priority Critical patent/JP2003045703A/ja
Publication of JP2003045703A publication Critical patent/JP2003045703A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Non-Adjustable Resistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

(57)【要約】 【課題】 10Ω以下の低抵抗値で、且つ高精度・低T
CRのチップ抵抗器及びその製造方法を提供する。 【解決手段】 角型絶縁基板11の上面に配置された抵
抗体12と、該抵抗体12の両端部に配置された電極1
3と、前記抵抗体12の主要部を被覆する保護膜15
と、前記電極13上に形成されためっき電極18とを備
えたチップ抵抗器において、前記抵抗体12は銅・マン
ガン・ニッケル(Cu-Mn-Ni)合金薄膜からなる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はチップ抵抗器及びそ
の製造方法に係り、特に高精度・低TCRの薄膜チップ
抵抗器に関する。
【0002】
【従来の技術】従来の高精度・低TCRの薄膜チップ抵
抗器は、抵抗体としてニクロム(Ni-Cr)系スパッタリ
ング薄膜を用いたものが一般的である。即ち、従来の薄
膜チップ抵抗器は、アルミナ等の角形絶縁基板の上面に
配置されたニクロム(Ni-Cr)系スパッタリング薄膜抵
抗体と、その両端部に配置された銅(Cu)膜からなる表
面電極と、抵抗体の主要部を被覆するガラス又は樹脂の
保護膜と、前記表面電極を含め、端面電極及び裏面電極
を被覆するめっき電極(外部電極)とから構成されてい
る。
【0003】しかしながら、抵抗体として用いるニクロ
ム(Ni-Cr)系スパッタリング薄膜は、比抵抗が比較的
大きいため、シート抵抗で7〜10Ω/□程度以下の、
比抵抗の小さな抵抗体薄膜を得ることが困難であった。
即ち、角形絶縁基板上に形成した薄膜チップ抵抗器にお
いては、10Ω以下の低抵抗値で、且つ高精度・低TC
R特性を実現することが困難であった。
【0004】低抵抗で高精度、低TCRを実現しようと
する場合、電極部の持つ抵抗値分が無視できないという
問題があった。
【0005】
【発明が解決しようとする課題】本発明は上述した事情
に鑑みて為されたもので、10Ω以下の低抵抗値で、且
つ高精度・低TCRのチップ抵抗器及びその製造方法を
提供することを目的とする。また、上記特性を保持しつ
つ、電極の抵抗分の影響を回避するチップ抵抗器及びそ
の製造方法を提供することを目的とする。
【0006】
【課題を解決するための手段】本発明のチップ抵抗器
は、角型絶縁基板の上面に配置された抵抗体と、該抵抗
体の両端部に配置された電極と、前記抵抗体の主要部を
被覆する保護膜と、前記電極上に形成されためっき電極
とを備えたチップ抵抗器において、前記抵抗体は銅・マ
ンガン・ニッケル(Cu-Mn-Ni)合金薄膜からなることを
特徴とする。
【0007】また、本発明のチップ抵抗器の製造方法
は、角型絶縁基板の表面に銅・マンガン・ニッケル(Cu
-Mn-Ni)合金薄膜をスパッタリングで被着して抵抗体を
形成し、該抵抗体の両端部に電極を配置し、前記電極が
配置された両端部を除いて前記抵抗体を保護膜で被覆
し、露出した前記電極上にめっき電極を形成することを
特徴とする。
【0008】ここで、前記銅・マンガン・ニッケル(Cu
-Mn-Ni)合金薄膜の組成比は、Cu:Mn:Niが75-89Wt%:
10-20Wt%:1-5Wt%であることが好ましい。
【0009】上述した本発明によれば、抵抗体として銅
・マンガン・ニッケル(Cu-Mn-Ni)薄膜を用いること
で、従来困難であった1〜10Ω程度の比較的低い抵抗
値領域で、低TCR・高精度のチップ抵抗器が得られ
る。また、この抵抗体膜は極めて薄いので、表面電極と
して数十μm程度の厚さを有する金属膜を用いること
で、電極部の表面高さを保護膜の表面高さよりも高くす
ることができる。従って、上記特性を有するチップ抵抗
器をフィレットレス形実装対応のチップ抵抗器とするこ
とができる。
【0010】
【発明の実施の形態】以下、本発明の実施の形態につい
て添付図面を参照しながら説明する。図1は、本発明の
実施の形態の角型薄膜チップ抵抗器を示す。このチップ
抵抗器は、アルミナ等の角型絶縁基板11の表面に銅・
マンガン・ニッケル(Cu-Mn-Ni)合金薄膜からなる抵抗
体膜12を備えている。この銅・マンガン・ニッケル合
金薄膜は、例えばその厚さが5000Å以下であり、同
合金材料をターゲット材として用いてスパッタリングに
より形成される。銅・マンガン・ニッケル(Cu-Mn-Ni)
合金薄膜の組成比は、Cu:Mn:Niの比率が75-89Wt%:10
-20Wt%:1-5Wt%であることが好ましい。抵抗体12の両
端部には、銅のめっき膜からなる表面電極13,13が
配置されている。そして、抵抗体12の電極部以外の部
分には、ガラスまたは樹脂の保護膜15が配置されてい
る。保護膜15は、例えば下層がガラス膜からなり、上
層が樹脂膜からなる二層膜が用いられる。
【0011】図1(a)に示すチップ抵抗器は、基板1
1の裏面側に裏面電極16と、端面電極17を備え、裏
面電極16は例えばスパッタリング等により1〜2μm
程度の銅材を基板全面に被着し、これをフォトリソグラ
フィにより所定のパターンに形成され、端面電極17は
例えばニクロム材のスパッタリング薄膜で形成されてい
る。表面電極13、裏面電極16、端面電極17上に
は、ニッケルめっき及びはんだ(スズ)めっき層からな
るめっき電極(外部電極)18が形成されている。
【0012】上述した銅・マンガン・ニッケル合金薄膜
は、シート抵抗が1〜10Ω/□程度の低い抵抗値を得
ることが可能であり、且つその時の抵抗温度係数(TC
R)を±25ppm/℃以下の低い値に抑えることが可
能である。また抵抗値精度は、レーザトリミング等によ
り±0.5%以下の許容差に抑えることが可能である。
従って、従来のニクロム系スパッタリング薄膜によるシ
ート抵抗は7〜10Ω/□程度以下が困難であったた
め、従来技術では困難であった1〜10Ω程度低い抵抗
値のチップ抵抗器を製造することが可能となる。
【0013】即ち、従来のニクロム系薄膜を用いたチッ
プ抵抗器では、抵抗体膜の固有抵抗が大きく、低いシー
ト抵抗値を得ようとする場合には1μm以上の厚みにす
る必要があり、一方で5000Åを越える厚みでは薄膜
の内部応力により剥離等の問題が起こりやすく、10Ω
以下の低抵抗値の抵抗器を得ることが困難とされてい
た。スパッタリングにより、銅・マンガン・ニッケル薄
膜合金を形成すると、その厚さが5000Å以下でシー
ト抵抗値1〜10Ω/□が容易に得られる。そして、こ
の被膜の抵抗温度係数(TCR)は、±25ppm/℃
以下であったので、この薄膜を採用することにより、上
記良好な特性を有するチップ抵抗器を実現できる。
【0014】図1(b)は、上記銅・マンガン・ニッケ
ル合金薄膜を用いたチップ抵抗器をいわゆるフィレット
レス形実装対応としたものである。即ち、銅めっき膜か
らなる表面電極13,13の厚さを50μm以上の厚み
に形成し、これによりめっき電極18の表面高さが保護
膜15の表面高さよりも高くなるようにしたものであ
る。これにより、図2(b)に示すように、下向きに回
路基板に実装することで、めっき電極18の表面側を回
路基板のランド部20にはんだ等を用いて直接固定する
ことができる。このような実装形態においては、はんだ
のフィレット部19が生じないので、これにより実質的
な実装面積を低減し、実装密度の向上を図ることができ
る。また、電極部の抵抗値が無視できる程度に十分に小
さいため、高精度・低TCRを実現することができる。
【0015】次に、図3を参照して本発明のチップ抵抗
器の製造方法について説明する。まず、シート状のアル
ミナ等からなる角型絶縁基板11を準備し、各チップ領
域に相当する部分に、銅・マンガン・ニッケル薄膜から
なる抵抗体12を配置する。この抵抗体12の配置は、
基板全面にスパッタリング等により銅・マンガン・ニッ
ケル膜を被着し、これをフォトリソグラフィの技術を用
いて所定パターンに加工する。次に、フォトリソグラフ
ィによりパターンを形成しためっきレジストをダムにし
て、表面電極としてめっきにより銅膜13を抵抗体12
上に形成する。図2(b)に示すフィレットレス形実装
対応のチップ抵抗器を製造する場合には、例えば50μ
m程度と厚く形成する。この段階を図3(b)に示す。
【0016】次に、図3(c)に示すように裏面電極1
6を形成する。この裏面電極16はスパッタリング等に
より1〜2μm程度の銅材を基板全面に被着し、これを
フォトリソグラフィにより所定のパターンに形成する。
そして、必要に応じて、レーザトリミングにより所要精
度の抵抗値を得る。次に、図3(d)に示すように、樹
脂膜をスクリーン印刷により塗布して加温硬化すること
で保護膜15を形成する。尚、保護膜15は、必要に応
じてガラス膜及び/又は樹脂膜の組み合わせからなる二
層以上の構造としてもよい。
【0017】以上の処理は、シート状の多数個取り基板
で一括処理により行われるが、この段階で短冊状に分割
又は切断され、必要に応じて端面電極17が、例えばニ
クロムのスパッタリング等により形成される。その後、
更に個々のチップに分割し、そして、図3(e)に示す
ように表面電極13、裏面電極16、端面電極17上に
めっき電極18を形成する。このめっき電極18は、電
解めっきによりまずニッケル(Ni)めっきを5乃至1
0μm程度の厚さで被着し、次にはんだめっきを同様に
5乃至10μm程度の厚さで被着する。これにより図1
に示す形状のチップ抵抗器が得られる。
【0018】上述した工程において、裏面電極16及び
端面電極17の形成工程を省略することによって、フィ
レットレス形実装対応のチップ抵抗器を製造することが
できる。フィレットレス形実装対応のチップ抵抗器の製
造方法は、チップ裏面側の電極及び端面電極を必要とし
ないため、その分の工程が不要となり、量産性が良好で
あり製造コストを従来と比較して低減することができ
る。また、裏面及び端面電極が不要であるので、例えば
1mm程度以下の微細サイズのチップ抵抗器にも容易に
適用することが可能となる。
【0019】また、図1(a)に示す裏面電極及び端面
電極を備えたチップ抵抗器においても、めっき電極18
の表面高さを保護膜15の表面高さよりも高く形成する
ことで、図2(a)に示すように、実装面の表裏を選別
しない、いわゆるバルク実装にも対応が可能となる。
尚、上記実施形態は、本発明の一実施例を述べたもの
で、本発明の趣旨を逸脱することなく、種々の変形実施
例が可能なことは勿論である。
【0020】
【発明の効果】以上説明したように本発明によれば、抵
抗体に銅・マンガン・ニッケル合金薄膜を用いること
で、抵抗値が10Ω以下の低抵抗領域で、高精度・低T
CRのチップ抵抗器が得られる。係るチップ抵抗器にお
いては、表面電極の厚さを厚くすることで、高精度・低
TCRでフィレットレス形実装対応のチップ抵抗器とし
て好適な構造が得られる。
【図面の簡単な説明】
【図1】本発明の実施の形態のチップ抵抗器を示す断面
図である。
【図2】上記チップ抵抗器の実装状態を示す断面図であ
る。
【図3】上記チップ抵抗器の製造工程を示す図である。
【符号の説明】
11 絶縁基板 12 銅・マンガン・ニッケル合金薄膜 13 表面電極 15 保護膜 16 裏面電極 17 端面電極 18 めっき電極 19 はんだフィレット 20 ランド部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤原 誠 長野県上伊那郡箕輪町大字中箕輪14016 コーア株式会社内 Fターム(参考) 5E032 BA11 BB01 CA01 5E033 BE01 BH01

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 角型絶縁基板の上面に配置された抵抗体
    と、該抵抗体の両端部に配置された電極と、前記抵抗体
    の主要部を被覆する保護膜と、前記電極上に形成された
    めっき電極とを備えたチップ抵抗器において、前記抵抗
    体は銅・マンガン・ニッケル(Cu-Mn-Ni)合金薄膜から
    なることを特徴とするチップ抵抗器。
  2. 【請求項2】 前記銅・マンガン・ニッケル(Cu-Mn-N
    i)合金薄膜はスパッタリングにより形成されたもので
    あることを特徴とする請求項1記載のチップ抵抗器。
  3. 【請求項3】 前記銅・マンガン・ニッケル(Cu-Mn-N
    i)合金薄膜の組成比は、 Cu:Mn:Niが75-89Wt%:10-20Wt%:1-5Wt%であることを
    特徴とする請求項1記載のチップ抵抗器。
  4. 【請求項4】 前記めっき電極は、その表面高さが前記
    保護膜よりも高く形成されたことを特徴とする請求項1
    記載のチップ抵抗器。
  5. 【請求項5】 角型絶縁基板の表面に銅・マンガン・ニ
    ッケル(Cu-Mn-Ni)合金薄膜をスパッタリングで被着し
    て抵抗体を形成し、該抵抗体の両端部に電極を配置し、
    前記電極が配置された両端部を除いて前記抵抗体を保護
    膜で被覆し、露出した前記電極上にめっき電極を形成す
    ることを特徴とするチップ抵抗器の製造方法。
  6. 【請求項6】 前記めっき電極は、その表面高さが前記
    保護膜よりも高く形成されることを特徴とする請求項5
    記載のチップ抵抗器の製造方法。
JP2001232050A 2001-07-31 2001-07-31 チップ抵抗器及びその製造方法 Pending JP2003045703A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001232050A JP2003045703A (ja) 2001-07-31 2001-07-31 チップ抵抗器及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001232050A JP2003045703A (ja) 2001-07-31 2001-07-31 チップ抵抗器及びその製造方法

Publications (1)

Publication Number Publication Date
JP2003045703A true JP2003045703A (ja) 2003-02-14

Family

ID=19064024

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001232050A Pending JP2003045703A (ja) 2001-07-31 2001-07-31 チップ抵抗器及びその製造方法

Country Status (1)

Country Link
JP (1) JP2003045703A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007194399A (ja) * 2006-01-19 2007-08-02 Matsushita Electric Ind Co Ltd チップ抵抗器およびその製造方法
JP2010114167A (ja) * 2008-11-04 2010-05-20 Sumitomo Metal Mining Co Ltd 低抵抗チップ抵抗器及びその製造方法
JP2012502468A (ja) * 2008-09-05 2012-01-26 ヴィシェイ デール エレクトロニクス インコーポレイテッド 金属ストリップ抵抗器とその製造方法
CN104952569A (zh) * 2009-08-11 2015-09-30 釜屋电机株式会社 低电阻的片形电阻器及其制造方法
CN102473494B (zh) * 2009-08-11 2015-11-25 釜屋电机株式会社 低电阻的片形电阻器及其制造方法
US10083781B2 (en) 2015-10-30 2018-09-25 Vishay Dale Electronics, Llc Surface mount resistors and methods of manufacturing same
JP2019102795A (ja) * 2017-11-28 2019-06-24 サムソン エレクトロ−メカニックス カンパニーリミテッド. チップ抵抗器の抵抗層形成用ペースト及びチップ抵抗器
US10438729B2 (en) 2017-11-10 2019-10-08 Vishay Dale Electronics, Llc Resistor with upper surface heat dissipation
JP2022145501A (ja) * 2021-03-19 2022-10-04 禾伸堂企業股▲ふん▼有限公司 高電力抵抗器及びその製造方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007194399A (ja) * 2006-01-19 2007-08-02 Matsushita Electric Ind Co Ltd チップ抵抗器およびその製造方法
US9916921B2 (en) 2008-09-05 2018-03-13 Vishay Dale Electronics, Llc Resistor and method for making same
JP2012502468A (ja) * 2008-09-05 2012-01-26 ヴィシェイ デール エレクトロニクス インコーポレイテッド 金属ストリップ抵抗器とその製造方法
US8686828B2 (en) 2008-09-05 2014-04-01 Vishay Dale Electronics, Inc. Resistor and method for making same
EP2682956B1 (en) * 2008-09-05 2024-12-04 Vishay Dale Electronics, Inc. Resistor and method for making same
JP2015233158A (ja) * 2008-09-05 2015-12-24 ヴィシェイ デール エレクトロニクス エルエルシー 金属ストリップ抵抗器とその製造方法
US9251936B2 (en) 2008-09-05 2016-02-02 Vishay Dale Electronics, Llc Resistor and method for making same
JP2010114167A (ja) * 2008-11-04 2010-05-20 Sumitomo Metal Mining Co Ltd 低抵抗チップ抵抗器及びその製造方法
CN104952569A (zh) * 2009-08-11 2015-09-30 釜屋电机株式会社 低电阻的片形电阻器及其制造方法
CN102473494B (zh) * 2009-08-11 2015-11-25 釜屋电机株式会社 低电阻的片形电阻器及其制造方法
US10083781B2 (en) 2015-10-30 2018-09-25 Vishay Dale Electronics, Llc Surface mount resistors and methods of manufacturing same
US10418157B2 (en) 2015-10-30 2019-09-17 Vishay Dale Electronics, Llc Surface mount resistors and methods of manufacturing same
US10438729B2 (en) 2017-11-10 2019-10-08 Vishay Dale Electronics, Llc Resistor with upper surface heat dissipation
JP2019102795A (ja) * 2017-11-28 2019-06-24 サムソン エレクトロ−メカニックス カンパニーリミテッド. チップ抵抗器の抵抗層形成用ペースト及びチップ抵抗器
JP7380980B2 (ja) 2017-11-28 2023-11-15 サムソン エレクトロ-メカニックス カンパニーリミテッド. チップ抵抗器の抵抗層形成用ペースト及びチップ抵抗器
JP2022145501A (ja) * 2021-03-19 2022-10-04 禾伸堂企業股▲ふん▼有限公司 高電力抵抗器及びその製造方法

Similar Documents

Publication Publication Date Title
US7782173B2 (en) Chip resistor
JP4204029B2 (ja) チップ抵抗器
JP4722318B2 (ja) チップ抵抗器
US5111179A (en) Chip form of surface mounted electrical resistance and its manufacturing method
WO2007034759A1 (ja) チップ抵抗器
JPS61188902A (ja) チツプ抵抗器及びその製造方法
US6201290B1 (en) Resistor having moisture resistant layer
JP2002313612A (ja) チップ型抵抗器の製造方法、およびチップ型抵抗器
JP2003045703A (ja) チップ抵抗器及びその製造方法
JP4384787B2 (ja) チップ抵抗器
JP2000306711A (ja) 多連チップ抵抗器およびその製造方法
JPH11204315A (ja) 抵抗器の製造方法
JP3825576B2 (ja) チップ抵抗器の製造方法
JP2002270402A (ja) チップ抵抗器
JPH08316002A (ja) 電子部品及び複合電子部品
JP4707890B2 (ja) チップ抵抗器およびその製造方法
JP3134067B2 (ja) 低抵抗チップ抵抗器及びその製造方法
JP2006019323A (ja) 抵抗組成物、チップ抵抗器及びその製造方法
JPH0380501A (ja) チップ抵抗器及びその製造方法
JP2006080322A (ja) チップ型複合電子部品
JPH04214601A (ja) 機能修正用角形チップ抵抗器およびその製造方法
JP2000138102A (ja) 抵抗器およびその製造方法
US12340925B2 (en) Chip resistor and method of producing thereof
JP3953325B2 (ja) チップ抵抗器およびその製造方法
JP3636190B2 (ja) 抵抗器およびその製造方法