[go: up one dir, main page]

JPH09500762A - バリア層を伴う回路基板材料 - Google Patents

バリア層を伴う回路基板材料

Info

Publication number
JPH09500762A
JPH09500762A JP7505234A JP50523495A JPH09500762A JP H09500762 A JPH09500762 A JP H09500762A JP 7505234 A JP7505234 A JP 7505234A JP 50523495 A JP50523495 A JP 50523495A JP H09500762 A JPH09500762 A JP H09500762A
Authority
JP
Japan
Prior art keywords
layer
circuit board
board material
barrier layer
electrically conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7505234A
Other languages
English (en)
Inventor
フォン エックス グェン
スティーブン アール ニッセン
Original Assignee
オーメガ エレクトロニクス インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オーメガ エレクトロニクス インコーポレーテッド filed Critical オーメガ エレクトロニクス インコーポレーテッド
Publication of JPH09500762A publication Critical patent/JPH09500762A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/062Etching masks consisting of metals or alloys or metallic inorganic compounds
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/067Etchants
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0338Layered conductor, e.g. layered metal substrate, layered finish layer or layered thin film adhesion layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0361Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0384Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0723Electroplating, e.g. finish plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/064Photoresists
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00Stock material or miscellaneous articles
    • Y10S428/901Printed circuit
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771Transition metal-base component
    • Y10T428/12806Refractory [Group IVB, VB, or VIB] metal-base component
    • Y10T428/12826Group VIB metal-base component
    • Y10T428/12847Cr-base component
    • Y10T428/12854Next to Co-, Fe-, or Ni-base component
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 支持層(12)と、支持層(12)に密着し、予め選択された抵抗率を有する少なくとも一つの電気抵抗層(14)と、電気抵抗層(14)に密着したバリア層(16)と、バリア層(16)に密着した電気伝導層(18)とを含む回路基板材料(10)が開示されている。バリア層(16)は、アルカリ性アンモニア銅エッチング液による攻撃から電気抵抗層(14)を保護することができる。回路基板材料(10)の製造方法も開示されている。

Description

【発明の詳細な説明】 バリア層を伴う回路基板材料発明の分野 本発明は、電気抵抗層を有する改良された回路基板材料に関する。発明の背景 電気抵抗層を含む回路基板材料は知られている。このような材料は、例えばア メリカ合衆国特許第4,892,776号及びその中に引用された参照例として 開示されている。このような材料は、通常支持層と、ニッケル合金のような少な くとも一つの電気抵抗層と、電気抵抗層に密着した銅のような電気伝導層とから なる。従来の材料は、いくつかの適用においては十分なものであることが証明さ れている。しかしながら、より高い電気抵抗値や、耐熱性や、負荷寿命といった 改良された化学的、熱的、物理的特性を有する材料の提供が望まれている。 電気抵抗層を含む従来の回路基板材料について特に問題になるのは、不十分な エッチング液選択性である。このような回路基板材料から電気回路を製造する場 合、電気抵抗層と反応することなく、選択的に銅をエッチングできるエッチング 液が必要であり、これによって設計された値及び望ましい耐性の範囲内に収まる 抵抗の抵抗器を得ることができる。クロム酸−硫酸エッチング液のような所望の 選択性を有する従来のエッチング液も、環境的に有害である。アルカリ性アンモ ニア銅エッチング液(alkarine ammoniacal copper etchant)のような他のより 安全な、商業的に利用できるエッチング液は、ある程度電気抵抗材料と反応する 傾向がある。このことが、目的とする予定通りの抵抗値及び制御された耐性を伴 う抵抗器を得ることを困難にしている。例えば、電気抵抗層を含む回路基板材料 をエッチングするためにアルカリ性アンモニア銅エッチング液を使用すると、プ ロセスパラメータ及び設備の非常に厳密な制御が要請される。この極端な厳密性 の要請が製造コストを上昇させてしまう。 よって、従来のアルカリ性アンモニアエッチング液を電気抵抗層に影響を与え ることなく電気伝導層を選択的にエッチングするのに使用できるように改良され たエッチング液選択性を示す回路基板材料を提供することが望まれていた。この ような改良された回路基板材料は、プロセスパラメータの極端に厳密な制御を必 要とせず、電気回路基板の生産を容易にする。 また、この改良された回路基板材料を利用した電気回路基板の製造方法を提供 することが望まれていた。発明の要約 本発明の一つの面によれば、支持層と、支持層に密着し、予め選択された抵抗 率を有する電気抵抗層と、電気抵抗層に密着したバリア層と、バリア層に密着し た電気伝導層とからなり、バリア層はアルカリ性アンモニアエッチング液による 攻撃から電気抵抗層を保護できる回路基板材料が提供された。 本発明のより特定された面においては、本発明のバリア層は、Ni−Sn、C o−Sn、Cd−Sn、Cd−Ni、Ni−Cr、Ni−Au、Ni−Pd、N i−Zn、Sn−Pb、Sn−Zn、Ni及びSnからなるグループから選択さ れた材料よりなる。好適には、選択される材料はNi−Snである。好適な実施 例においては、バリア層の厚さは約0.1μm以下であり、特に約50Åから0 .1μmの間である。 本発明の他の面によれば、上述の回路基板材料の電気伝導層の表面を、第一の フォトレジスト層でコーティングし、電気伝導体及び抵抗器の組み合わせパター ンを生成するために画像露光し、パターンを現像し、露出した電気伝導層を除去 し、先のエッチング過程の間に露出したバリア層を剥離することのできる第二の エッチング液により回路基板をエッチングするとともに露出したバリア層の下に ある電気抵抗層を除去し、第一のフォトレジスト層の残存部を剥離し、エッチン グされた回路基板材料を第二のフォトレジスト層(同じ、あるいは異なるフォト レジストを含み得る)でコーティングし、電気伝導体のパターンを生成するため に第二のフォトレジスト層を画像露光し、電気伝導体のパターンを現像し、アル カリ性アンモニアエッチング液により回路基板材料をエッチングすることにより 露出した電気伝導層を除去し、第二のフォトレジスト層の残存部を剥離する過程 を含む電気回路の製造過程が提供された。 本発明の他の目的、特徴及び利点は、以下の詳細な説明から当業者に明らかに される。しかしながら、詳細な説明及び特定の具体例は、本発明の好適な実施例 を示すもので、説明の目的のために与えられるものであって、限定を加えるもの ではないことは理解されなければならない。本発明の範囲内における多様な変更 及び変造は、その精神より逸脱することなく行うことができ、発明にはそれら全 ての変造を含むものである。図面の簡単な説明 発明は、添付した図面を参照することによってより容易に理解される。図1は 本発明によるバリア層の横断面図であり、支持層、電気抵抗層、バリア層及び電 気伝導層の組み合わせを表わしている。好適な実施例の詳細な説明 本発明の回路基板材料のバリア層は、アルカリ性アンモニアエッチング液から 下にある電気抵抗層を保護する。好適には、バリア層も電気抵抗層を剥離するの に使われるのと同じ溶液中でエッチングでき、剥離することができる。例えば、 下にあるNi−P電気抵抗層を保護するバリア層は、Ni−P電気抵抗材料を剥 離するために一般に使用されている1M硫酸銅溶液中でエッチングされ、剥離さ れる。望ましくは、このような剥離は90℃の1M硫酸銅溶液を使って約15分 以内で実行される。しかしながら、より長い剥離時間を必要とするバリア層もい くつかの適用においては有利に使用できる。 バリア層は、良好なエッチング液選択性を有する無機材料製であり得る。また バリア層として利用される材料は、下にある電気抵抗層の抵抗率の均一性その他 の機能特性に実質的に有害な影響を有さないことも重要である。好適には、抵抗 率の予定通りの値も有害に影響されない。 本発明におけるバリア層に利用できる適当な材料には、Ni−Sn、Co−S n、Cd−Sn、Cd−Ni、Ni−Cr、Ni−Au、Ni−Pd、Ni−Z n、Sn−Pb、Sn−Zn、Ni及びSnのような無機材料が含まれる。特に 好適にはバリア層はNi−Sn合金の層である。 バリア層は厚過ぎないように注意しなければならない。層が約0.1μmより 厚くなると、電気伝導体として作用し始める。すなわち十分に低い抵抗率、よっ て高い電気伝導率を示すと、下にある電気抵抗層の抵抗率の予定された値だけで なく、逆にその均一性にも影響してしまう。好適には、このようなバリア層の厚 さは約50Åから0.1μmの間であり、特に好適には約150Åから600Å の間である。 本発明のバリア層も、電気伝導層の全表面領域の上に密着して均一に生成され る。これは、例えば従来の電気めっき技術を利用して実行される。 以下の電気めっき浴は、本発明の範囲内の無機バリア層を被覆するのに特に適 している(濃度は全てg/l)。 1)ニッケル−スズめっき浴 (a)ピロリン酸塩 塩化スズ(SnCl2・2H2O) 28 g/l 塩化ニッケル(NiCl2・6H2O) 31 ピロリン酸カリウム (K427 ・3H2O) 192 グリシン 20 操作温度 40−60℃ pH 7.5−8.5 電流密度 0.05−0.5A/dm2 (b)フッ化物 無水塩化スズ(SnCl2) 50 g/l 塩化ニッケル(NiCl2・6H2O) 300 フッ化アンモニウム(NH4HF2) 56 操作温度 45−75℃ pH 2−2.5 電流密度 0.02−0.3A/dm2 (c)塩化水素 塩化スズ(SnCl2・2H2O) 30 g/l 塩化ニッケル(NiCl2・6H2O) 300 塩酸(HCl) 5−25容量% 操作温度 40−70℃ pH 0.2−0.5 電流密度 0.05−0.5A/dm2 2)コバルト−スズめっき浴 ピロリン酸スズ(Sn227) 20 g/l 塩化コバルト(CoCl2・6H2O) 50 ピロリン酸カリウム (K427・3H2O) 250 操作温度 50−70℃ pH 9.5−9.9 電流密度 0.05−0.5A/dm2 3)カドミウム−スズめっき浴 硫酸スズ(SnSO4) 15 g/l 硫酸カドミウム(3CdSO4・8H2O) 70 硫酸(H2SO4) 50 ポリビニルアルコール 1 ペンタエリトリトール 1 操作温度 15−30℃ pH <1 電流密度 0.05−0.2A/dm2 4)カドミウム−ニッケルめっき浴 硫酸ニッケル(NiSO4・7H2O) 114g/l 硫酸カドミウム(3CdSO4・8H2O) 10 ホウ酸(H3BO3) 10 操作温度 35−70℃ pH 2−3 電流密度 0.01−0.1A/dm2 5)ニッケル−クロムめっき浴 (a)ギ酸塩 ギ酸ニッケル (Ni(HCOO)2・2H2O) 90 g/l 硫酸クロムカリウム (KCr(SO42・12H2O) 430 クエン酸ナトリウム (Na3657・2H2O) 75 ホウ酸(H3BO3) 40 フッ化ナトリウム(NaF) 10 グリシン 20 操作温度 30−35℃ pH 2−2.2 電流密度 0.05−0.5A/dm2 (b)フッ化ホウ素酸めっき浴 フッ化ホウ素酸ニッケル (Ni(BF42) 30 g/l フッ化ホウ素酸クロム(Cr(BF43) 50 フッ化ホウ素酸(HBF4) 300 操作温度 20−70℃ pH 1−3 電流密度 0.05−1A/dm2 6)ニッケル−金めっき浴 シアン化金カリウム(KAu(CN)2) 6 g/L シアン化ニッケルカリウム (K2Ni(CN)4) 8 シアン化カリウム(KCN) 16 操作温度 60−80℃ 電流密度 0.05−0.2amp/dm2 7)ニッケル−パラジウムめっき浴 ピーソルト(P−Salt) (Pd(NH32(NO)2) 6 g/L スルファミド酸ニッケル (Ni(SO3NH22) 32 スルファミド酸アンモニウム (NH4 (SO3NH2)) 90 水酸化アンモニウム pH8−9になるまで 操作温度 20−40℃ 電流密度 0.05−0.1amp/dm2 8)ニッケル−亜鉛めっき浴 塩化ニッケル(NiCl2・6H2O) 300g/L 塩化亜鉛(ZnCl2) 155 pH 2−3 操作温度 70−80℃ 電流密度 0.05−0.5amp/dm2 9)スズ−鉛めっき浴 フッ化ホウ素酸スズ(Sn(BF42) 108g/L フッ化ホウ素酸鉛(Pb(BF42) 70 フッ化ホウ素酸(HBF4) 400 ホウ酸(H3BO3) 26 ペプトン 5 操作温度 15−25℃ 電流密度 0.5−2.0amp/dm2 10)スズ−亜鉛めっき浴 ピロリン酸スズ(Sn227) 20 g/L ピロリン酸亜鉛(Zn227) 39 ピロリン酸ナトリウム(Na427) 268 ゼラチン 1 操作温度 50−70℃ pH 8.5−9.5 電流密度 0.05−0.5amp/dm2 11)ニッケルめっき浴 塩化ニッケル(NiCl2・6H2O) 300g/l ホウ酸(H3BO3) 37.5 ブチンジオール 1 操作温度 40−60℃ pH 1.5−2.5 電流密度 0.05−1.0A/dm2 12)スズめっき浴 スズ酸カリウム(K2SnO3・3H2O) 100g/l 水酸化カリウム(KOH) 15 操作温度 60−85℃ pH 10−11.8 電流密度 0.05−1A/dm2 上述のめっき浴を使用すれば、本発明のバリア層をアルカリ性アンモニアエッ チング液に対する十分な抵抗をもたらす厚さに正確に被覆することができる。さ らに、このようにめっきされたバリア層は、電気抵抗を剥離するために一般に使 用されている1M硫酸銅溶液中で剥離させることができる。ピロリン酸めっき浴 1(a)を使用して生成される本発明のNi−Snバリア層は特に好適である。 電気伝導層として使うのに適当な材料は、当業者に知られている。電気伝導層 として使用するのに好適な材料は、銅あるいは銅合金である。 電気抵抗層として使うのに適当な材料も当業者に知られており、Ni−P及び Ni−Cr合金が含まれる。好適な材料は、Ni−P合金である。 同様に、支持層として使うのに適当な材料も当業者に知られている。通常、支 持層は非電気伝導性である。支持層として使うのに適当な材料の例は、エポキシ などで補強された有機高分子材料である。 本発明に使用できる典型的な従来の銅エッチング液にはアルカリ性アンモニア 塩化第二銅、クロム酸−硫酸、過硫酸アンモニウム、塩酸塩化第二銅及び塩酸塩 化第二鉄が含まれる。好適な従来の銅エッチング液はアルカリ性アンモニア塩化 第二銅である。 アルカリ性アンモニア銅エッチング液を使用したエッチング過程における一般 的な操作条件は、以下に与えられる。 温度 48−57℃ pH 7.6−8.2 噴霧圧 110−150kPa 銅装填量 112−142g/l 塩化物 4.0−5.0M ここで図面を参照すると、図1において、回路基板材料10は、従来の支持層 12を含み、これはセラミックや高分子を素地とすることができる。電気抵抗層 14は、支持層12に密着している。図においては、一つの電気抵抗層が描かれ ている。しかし所望に応じて異なった構造の複数の電気抵抗層も存在し得る。バ リア層16は、電気層14に(もしくは一つ以上のそのような層が用いられてい る場合には、最上の電気抵抗層上に)密着される。電気伝導層18は、バリア層 16に密着されている。 本発明は、以下の非限定的な実例により、さらに説明される。実例1 :Ni−Snバリア層を伴う回路基板の製造 回路基板材料は以下のような方法により製造された。めっき槽を一定に保つた めにバッチ操作を利用した。再循環ポンプによりめっき槽中をゆるやかに攪拌し て、めっき浴の組成を均一に維持するようにした。使用するカソードは、つや消 し面にめっきされた電着1オンス銅箔とした。箔のつやのある面あるいはドラム 面は、ゴム引きされた背面固着物により覆った。カソードのサイズは0.9dm ×1.25dmである。アノードはプラチナ被覆コロンビウムで、アノードとカ ソードとの比率は1.3:1である。めっき槽の中に通される前に、銅箔は硫酸 水溶液(20容量%)中に30秒間浸された。 1(a)に従ってめっき浴は組成され、先のように用意された銅箔上にNi− Snバリア層をめっきするために使用される。続いてりん酸/亜りん酸ニッケル めっき浴がアメリカ合衆国特許第4,888,574号に従って用意され、ここ に引用の通りに混合される。このめっき浴は以下のような組成を有する。 炭酸ニッケル(NiCO3) 106 g/l 亜りん酸(H3PO3) 164 りん酸(H3PO4) 25 操作温度 70℃ pH 1.8 二層の銅箔は上記めっき浴中でめっきされ、電気抵抗層が生成される。 二層の銅箔サンプル上にNi−P電気抵抗材料をめっきした後、電気抵抗層は 従来技術において普通に行われているように酸化処理される。次に電気抵抗材料 には、電気抵抗層の酸化された表面に密接に接触して、支持層が積層される。積 層に続いて、銅の表面はフォトレジスト材料によりコートされ、次に電気伝導体 と抵抗器との組み合わせパターンからなる写真陰画を通して露光される。露光し たフォトレジストは現像され、抵抗器−電気伝導体パターンの保護した合成画を 除去する。次に露出した銅はアルカリ性アンモニア塩化第二銅エッチング溶液に よりエッチングされ、水でゆすがれ、それから露出したバリア層及びその下の電 気抵抗層が取り除かれるまで、1M硫酸銅エッチング液中に浸漬される。1M硫 酸銅溶液は90℃で、250g/lの硫酸銅と2ml/lの濃硫酸とからなる。 次に残存しているフォトレジストが剥離され、板はフォトレジストにより再び コートされ、電気伝導体パターンを保護するように露光される。露光されたフォ トレジストはアルカリ性アンモニア塩化第二銅エッチング液の中でエッチングさ れ、剥き出しの銅が取り除かれる。再びゆすがれて乾燥させた後に、板はゆすが れ、次に残存しているフォトレジストが剥離される。この段階で、電気伝導素子 及び電気抵抗素子が画定され、相互に電気的に接触している。実例2 :Ni−Snバリア層 Ni−Snバリア層とNi−P電気抵抗層とを含む三層の銅箔が製造された。 それぞれの層は先の実例1において説明した適切なめっき浴を使用して生成され た。銅箔は実例1のりん酸/亜りん酸ニッケルめっき浴の中で30秒間、3am p/dm2で(表1)、あるいは5amp/dm2で(表2)めっきされ、電気抵 抗層が生成された。 オーガー分光分析法によるNi−Snめっき層の組成分析によれば、Sn対N iは原子比で50:50、あるいは重量比で65:35だった。 本発明に係る回路基板材料の電気抵抗層の面積抵抗及び化学的抵抗に対しての Ni−Snバリア層の効果は(予定では100オーム/平方及び25オーム/平 方)、表1及び表2にそれぞれ表わされている。さまざまな厚さのNi−Snバ リア層は、縦列1に示されているが、Ni−P電気抵抗膜の電着に先立って銅基 材上に電気めっきされた。次に、この三層の金属箔は熱圧下でエポキシ/ガラス 誘電材料と加圧されて、積層されたプリント回路基板材料が形成された。次に、 この積層物は、縦列2に示される面積抵抗値を有する方形の抵抗要素に加工され た。この要素のアンモニア性アルカリ銅エッチング液に対する抵抗は、要素を一 定の時間エッチング液に浸漬した後の面積抵抗における変化を計測したものであ るが、縦列3及び4に示されている。これらの値はそれぞれ60秒及び120秒 の浸漬後の抵抗の変化である。同じ抵抗要素の硫酸銅及び塩酸塩化第二銅のエッ チング液中で剥離した時間をそれぞれ縦列5及び6に示す。 このデータは、上述のNi−P電気抵抗膜上に電着されたNi−Snバリア層 が厚くなればなるほど、結合した面積抵抗値は低くなり、またさまざまな銅エッ チング液に対する抵抗材料の耐性が上昇することを明白に示している。約160 Åの非常に薄い層は(表2の第2行参照)、アンモニア性アルカリエッチング液 に対する電気抵抗層の耐性を有意に改良でき、かつ特に100オーム/平方の材 料において、硫酸銅溶液中で容易にエッチングできる。実例3 :熱的及び物理的特性の変化 本発明に係るNi−Snバリア層の、Ni−P電気抵抗材料の商業的に重要な さまざまな熱的及び物理的特性に対する効果が評価された。25、100及び2 50オーム/平方の電気抵抗値を有するサンプルは、従来技術の通りバリア層を 伴わないものと、本発明に係るバリア層を伴うものとが用意された。 電気めっきされた銅箔(厚さ35μm、2.9dm×3.6dm)は、実例1 と同様の方法で用意された。25オーム/平方及び100オーム/平方の抵抗値 を有する従来のサンプルには、アメリカ合衆国特許第4,888,574号に開 示されためっき浴を使用してNi−P電気抵抗層をめっきした。250オーム/ 平方の抵抗値を有する従来の材料には、アメリカ合衆国特許第4,892,77 6号に開示されためっき浴を使用してNi−P電気抵抗層をめっきした。本発明 に係るサンプルの全てには、まず上述の1(a)によるめっき浴を使用してNi −Snバリア層がめっきされた。本発明に係る25オーム/平方の材料は400 Åの厚さのNi−Snコーティングを有し、本発明に係る100オーム/平方の 材料は500Åの厚さのコーティング、本発明に係る250オーム/平方の材料 は370Åの厚さのコーティングを有している。本発明に係る材料には、次にア メリカ合衆国特許第4,888,574号に開示されためっき浴を使用してNi −P電気抵抗層がめっきされた。 材料の抵抗値、抵抗耐性(平均値全ての3つの標準偏差として定義された)及 びさまざまな熱的物理的特性は、表3に示すように比較された。本発明に係るバ リア層を使用したものには、有害な効果は観察されなかった一方、若干の特性が 有意に改良された。 実例4:高抵抗材料 3つの高抵抗材料(>250オーム/平方)がバリア層の有効性を評価するた めに用意された。各ケースにおいて、電気抵抗層はアメリカ合衆国特許第4,8 92,776号に従って用意されたニッケル次亜りん酸めっき浴を使用して電着 された。めっき浴の組成は以下の通りである。 炭酸ニッケル(NiCO3) 29.7 g/l 次亜りん酸(H3PO2) 46.2 操作温度 40℃ pH 3.5 銅箔サンプルA(0.9dm×1.25dm)は、60℃の500ppmベン ゾトリアゾールの水溶液中に30秒間浸漬されて活性化された。次にサンプルは 0.77amp/dm2で30秒間次亜りん酸めっき浴中でめっきされ、電気抵 抗層(厚さ800Å)が生成された。銅箔と電気抵抗層の間にバリア層は備えら れていない。 銅箔サンプルBには、電気抵抗層の電着の前にスズバリア層(厚さ160Å) が設けられた。このスズ層は、以下の組成を有するめっき浴を使用してめっきさ れた(先述のめっき浴7参照)。 スズ酸カリウム(K2SnO3・3H2O) 100 g/l 水酸化カリウム(KOH) 15 操作温度 60℃ pH 11.8 電流密度 0.11A/dm2 時間 15秒 スズ層がめっきされた後、サンプルは0.4amp/dm2で30秒間次亜り ん酸めっき浴の中で電気めっきされ、電気抵抗層(400Å)が生成された。 銅箔サンプルCには、電気抵抗層の電着の前に、ニッケル−スズバリア層(厚 さ220Å)が設けられた。このニッケル−スズ層は、以下の組成を有するめっ き浴を使用してめっきされた(先述のめっき浴1(c)参照)。 無水塩化スズ(SnCl2・2H2O) 30 g/l 塩化ニッケル(NiCl2・6H2O) 300 塩酸(HCl) 20容量% 操作温度 65℃ pH 0.35 電流密度 0.05A/dm2 時間 30秒 ニッケル−スズ層がめっきされた後、サンプルは2.2amp/dm2で5秒 間次亜りん酸めっき浴の中で電気めっきされ、電気抵抗層(360Å)が生成さ れた。 各サンプルについて、面積抵抗、アンモニア性エッチング液に一定時間浸漬し た後の抵抗の変化、及び1M硫酸銅エッチング液中でのエッチングによる電気抵 抗層の除去に要する時間が測定された。結果は表4に与えられている。 データが示すように、サンプルB及びCは、バリア層を有しているが、実質的 により安定性がある。すなわち、アンモニア性銅エッチング液への浸漬における 面積抵抗の変化が、バリア層を有さないサンプルAに比べ、より少ないことが示 されている。さらにまた、電気抵抗層の保護をもたらし、しかし1M硫酸銅用液 中でのエッチングにより容易に取り除かれるので、各バリア層の中でもニッケル −スズが特に有利である。

Claims (1)

  1. 【特許請求の範囲】 1.(a)支持層と; (b)前記支持層に密着し、予め選択された抵抗率を有する電気抵抗層と; (c)前記電気抵抗層に密着し、アルカリ性アンモニア銅エッチング液によ る攻撃から前記電気抵抗層を保護することができるバリア層と; (d)前記バリア層に密着した電気伝導層と からなる回路基板材料。 2.前記バリア層は、Ni−Sn、Co−Sn、Cd−Sn、Cd−Ni、Ni −Cr、Ni−Au、Ni−Pd、Ni−Zn、Sn−Pb、Sn−Zn、Ni 及びSnからなるグループから選ばれた材料よりなる請求項1に記載の回路基板 材料。 3.前記バリア層はNi−Snよりなる請求項2に記載の回路基板材料。 4.前記バリア層の厚さは約0.1μm以下である請求項1に記載の回路基板材 料。 5.前記厚さは約100Åから0.1μmの間である請求項4に記載の回路基板 材料。 6.前記厚さは約150Åから600Åの間である請求項5に記載の回路基板材 料。 7.前記電気抵抗層は、Ni−P及びNi−Crからなるグループから選ばれた 材料よりなる請求項1に記載の回路基板材料。 8.前記電気抵抗層はNi−Pよりなる請求項7に記載の回路基板材料。 9.前記電気伝導材料は銅である請求項1に記載の回路基板材料。 10.(a)支持層と; (b)前記支持層に密着し、予め選択された抵抗率を有するNi−P電気抵 抗層と; (c)前記電気抵抗層に密着したNi−Snバリア層と; (d)前記バリア層に密着した銅電気伝導層と からなる回路基板材料。 11.(a)請求項1の回路基板材料の電気伝導層表面を第一のフォトレジスト成 分を含む層でコーティングし; (b)伝導体と抵抗器との組み合わせパターンを生成するために前記第一の フォトレジスト層を画像露光し; (c)前記パターンを現像し; (d)前記回路基板材料をアルカリ性アンモニアエッチング液でエッチング することにより、露出した電気伝導層を取り除き; (e)露出したバリア層及び前記露出したバリア層の下にある前記電気抵抗 層を剥離できるエッチング液により前記回路基板材料をエッチングし; (f)前記第一のフォトレジスト層を剥離し; (g)前記エッチングされた回路基板材料を第二のフォトレジスト成分を含 む層でコーティングし; (h)伝導体のパターンを生成するために前記第二のフォトレジスト層を画 像露光し; (i)前記パターンを現像し; (j)前記回路基板材料をアルカリ性アンモニアエッチング液でエッチング することにより、露出した電気伝導層を取り除き; (k)前記第二のフォトレジスト層を剥離する 過程からなる電気回路基板の製造方法。
JP7505234A 1993-07-21 1994-07-20 バリア層を伴う回路基板材料 Pending JPH09500762A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US9477893A 1993-07-21 1993-07-21
US08/094,778 1993-07-21
PCT/US1994/008042 WO1995003168A1 (en) 1993-07-21 1994-07-20 Circuit board material with barrier layer

Publications (1)

Publication Number Publication Date
JPH09500762A true JPH09500762A (ja) 1997-01-21

Family

ID=22247110

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7505234A Pending JPH09500762A (ja) 1993-07-21 1994-07-20 バリア層を伴う回路基板材料

Country Status (5)

Country Link
US (1) US5689227A (ja)
EP (1) EP0710177B1 (ja)
JP (1) JPH09500762A (ja)
DE (1) DE69432591T2 (ja)
WO (1) WO1995003168A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006086269A (ja) * 2004-09-15 2006-03-30 Toppan Printing Co Ltd 抵抗体内蔵プリント配線板の製造方法
JP2008532270A (ja) * 2005-02-22 2008-08-14 オークミツイ,インク., 抵抗器及びコンデンサ用の多層構造体の製造方法
JP2008536292A (ja) * 2005-02-22 2008-09-04 オークミツイ,インク., 抵抗器及びコンデンサ形成のための多層構造体

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6210592B1 (en) 1998-04-29 2001-04-03 Morton International, Inc. Deposition of resistor materials directly on insulating substrates
US6329899B1 (en) * 1998-04-29 2001-12-11 Microcoating Technologies, Inc. Formation of thin film resistors
US6294836B1 (en) 1998-12-22 2001-09-25 Cvc Products Inc. Semiconductor chip interconnect barrier material and fabrication method
US6489035B1 (en) 2000-02-08 2002-12-03 Gould Electronics Inc. Applying resistive layer onto copper
US6489034B1 (en) 2000-02-08 2002-12-03 Gould Electronics Inc. Method of forming chromium coated copper for printed circuit boards
US6627995B2 (en) 2000-03-03 2003-09-30 Cvc Products, Inc. Microelectronic interconnect material with adhesion promotion layer and fabrication method
US6444263B1 (en) 2000-09-15 2002-09-03 Cvc Products, Inc. Method of chemical-vapor deposition of a material
US6622374B1 (en) * 2000-09-22 2003-09-23 Gould Electronics Inc. Resistor component with multiple layers of resistive material
KR100402263B1 (ko) * 2000-09-22 2003-10-17 고울드 일렉트로닉스 인코포레이티드 다층의 저항 재료를 갖는 저항 구성요소
EP1327995A3 (en) * 2002-01-11 2005-10-12 Shipley Co. L.L.C. Resistor structure
JP3954958B2 (ja) * 2002-11-26 2007-08-08 古河テクノリサーチ株式会社 抵抗層付き銅箔及び抵抗層付き回路基板材料
US6828898B2 (en) * 2003-04-03 2004-12-07 Cts Corporation Fuel tank resistor card having improved corrosion resistance
JP4217778B2 (ja) * 2003-04-11 2009-02-04 古河電気工業株式会社 抵抗層付き導電性基材、抵抗層付き回路基板及び抵抗回路配線板
WO2005002303A1 (ja) * 2003-06-30 2005-01-06 Ibiden Co.,Ltd. プリント配線板
EP1703781B1 (de) 2005-03-16 2008-09-24 Dyconex AG Verfahren zum Herstellen eines elektrischen Verbindungselementes, sowie Verbindungselement
US9114356B2 (en) * 2012-09-20 2015-08-25 Clean Air Group, Inc. Fiberglass dielectric barrier ionization discharge device
US20140205854A1 (en) * 2013-01-18 2014-07-24 Ohmega Technologies, Inc. Circuit board material
CN104099646B (zh) * 2014-06-25 2016-08-17 武汉钢铁(集团)公司 用于氟硼酸亚锡体系的电镀添加剂

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2662957A (en) * 1949-10-29 1953-12-15 Eisler Paul Electrical resistor or semiconductor
US3808576A (en) * 1971-01-15 1974-04-30 Mica Corp Circuit board with resistance layer
JPS5472468A (en) * 1977-11-21 1979-06-09 Nitto Electric Ind Co Printing circuit substrate with resistance
US4503112A (en) * 1981-06-12 1985-03-05 Oak Industries Inc. Printed circuit material
US4394419A (en) * 1981-06-12 1983-07-19 Oak Industries Inc. Printed circuit material
US4808967A (en) * 1985-05-29 1989-02-28 Ohmega Electronics Circuit board material
US4888574A (en) * 1985-05-29 1989-12-19 501 Ohmega Electronics, Inc. Circuit board material and method of making
US4892776A (en) * 1987-09-02 1990-01-09 Ohmega Electronics, Inc. Circuit board material and electroplating bath for the production thereof

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006086269A (ja) * 2004-09-15 2006-03-30 Toppan Printing Co Ltd 抵抗体内蔵プリント配線板の製造方法
JP4507780B2 (ja) * 2004-09-15 2010-07-21 凸版印刷株式会社 抵抗体内蔵プリント配線板の製造方法
JP2008532270A (ja) * 2005-02-22 2008-08-14 オークミツイ,インク., 抵抗器及びコンデンサ用の多層構造体の製造方法
JP2008536292A (ja) * 2005-02-22 2008-09-04 オークミツイ,インク., 抵抗器及びコンデンサ形成のための多層構造体
TWI406312B (zh) * 2005-02-22 2013-08-21 Oak Mitsui Inc 具有電阻及電容元件之多層構造、電容器及含有該多層構造之電子裝置以及其製造方法

Also Published As

Publication number Publication date
EP0710177A1 (en) 1996-05-08
WO1995003168A1 (en) 1995-02-02
EP0710177B1 (en) 2003-05-02
US5689227A (en) 1997-11-18
EP0710177A4 (en) 1997-01-02
DE69432591D1 (de) 2003-06-05
DE69432591T2 (de) 2004-03-18

Similar Documents

Publication Publication Date Title
JPH09500762A (ja) バリア層を伴う回路基板材料
EP0380545B1 (en) Improved circuit board material and electroplating bath for the production thereof
US5243320A (en) Resistive metal layers and method for making same
US3808576A (en) Circuit board with resistance layer
AU649666B2 (en) Method for printed circuit board pattern making using selectively etchable metal layers
KR900000865B1 (ko) 구리-크롬-폴리이미드 복합체 및 그의 제조방법
JPH06169169A (ja) 印刷回路用銅箔及びその製造方法
JPH0224037B2 (ja)
JPH07120564B2 (ja) 抵抗層付導電材料及び抵抗層付プリント回路基板
US4220945A (en) Printed circuit substrate with resistance coat
US5207889A (en) Method of producing treated copper foil, products thereof and electrolyte useful in such method
JP2717910B2 (ja) 印刷回路用銅箔及びその製造方法
US20030048172A1 (en) Composition and method for manufacturing integral resistors in printed circuit boards
JP3022969B2 (ja) 抵抗金属層及びその製法
Akahoshi et al. Fine line circuit manufacturing technology with electroless copper plating
KR20010098846A (ko) Tab 용 테이프 캐리어에 사용하는 동박, 이 동박을사용한 tab 용 캐리어 테이프 및 tab 용 테이프캐리어
JP3564460B2 (ja) プリント配線板用銅箔及びその製造方法
US4968398A (en) Process for the electrolytic removal of polyimide resins
JP3222002B2 (ja) 印刷回路用銅箔及びその製造方法
JP3709142B2 (ja) プリント配線板用銅箔及びその製造方法
JP3833493B2 (ja) Tab用テープキャリアに用いる銅箔並びにこの銅箔を用いたtab用キャリアテープ及びtab用テープキャリア
JPH06256960A (ja) 銅被覆アラミド基板の製造方法
JPH08335775A (ja) 印刷回路用銅箔の処理方法
US20040202958A1 (en) Plating-pretreatment solution and plating-pretreatment method
JP4034586B2 (ja) プリント配線板用銅箔及びその製造方法