[go: up one dir, main page]

KR100402263B1 - 다층의 저항 재료를 갖는 저항 구성요소 - Google Patents

다층의 저항 재료를 갖는 저항 구성요소 Download PDF

Info

Publication number
KR100402263B1
KR100402263B1 KR10-2001-0058037A KR20010058037A KR100402263B1 KR 100402263 B1 KR100402263 B1 KR 100402263B1 KR 20010058037 A KR20010058037 A KR 20010058037A KR 100402263 B1 KR100402263 B1 KR 100402263B1
Authority
KR
South Korea
Prior art keywords
resistive
layer
foil
chromium
nickel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR10-2001-0058037A
Other languages
English (en)
Other versions
KR20020023646A (ko
Inventor
왕지앙타오
센타니마이클에이.
클라우저시드니제이.
Original Assignee
고울드 일렉트로닉스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/667,294 external-priority patent/US6622374B1/en
Application filed by 고울드 일렉트로닉스 인코포레이티드 filed Critical 고울드 일렉트로닉스 인코포레이티드
Publication of KR20020023646A publication Critical patent/KR20020023646A/ko
Application granted granted Critical
Publication of KR100402263B1 publication Critical patent/KR100402263B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C3/00—Non-adjustable metal resistors made of wire or ribbon, e.g. coiled, woven or formed as grids
    • H01C3/10—Non-adjustable metal resistors made of wire or ribbon, e.g. coiled, woven or formed as grids the resistive element having zig-zag or sinusoidal configuration
    • H01C3/12—Non-adjustable metal resistors made of wire or ribbon, e.g. coiled, woven or formed as grids the resistive element having zig-zag or sinusoidal configuration lying in one plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/07—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by resistor foil bonding, e.g. cladding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/18—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0317—Thin film conductor layer; Thin film passive component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0391—Using different types of conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Non-Adjustable Resistors (AREA)
  • Details Of Resistors (AREA)
  • Semiconductor Memories (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

제 1 면 및 제 2 면을 갖는 구리층으로 구성되는 저항 포일이 개시된다. 상기 구리층의 제 1 면 위에 5Å과 70Å 사이의 두께를 갖는 중간층이 배치된다. 50Å과 2㎛ 사이의 두께를 갖는 제 1 저항 금속으로 된 제 1 층이 상기 중간층 위에 배치되며, 50Å과 2㎛ 사이의 두께를 갖는 제 2 저항 금속으로 된 제 2 층이 상기 제 1 저항 금속으로 된 제 1 층 위에 배치된다. 제 1 저항 금속은 제 2 저항 금속과는 다른 저항치를 갖는다.

Description

다층의 저항 재료를 갖는 저항 구성요소{RESISTOR COMPONENT WITH MULTIPLE LAYERS OF RESISTIVE MATERIAL}
본 발명은 다층의 인쇄 회로 기판에 관한 것이며, 특히 매립된 저항층들을 갖는 기판들을 형성하는 데에 사용가능한 저항 구성요소에 관한 것이다.
인쇄 회로 기판의 기본적인 구성요소는 구리 포일 시트가 접합되어 있는 절연층이다. 하나 이상의 식각 단계들을 포함하는 제거 공정을 통하여, 구리 포일의 일부분이 식각제거되어 전도 라인들의 특정한 패턴이 남겨져서 절연층의 표면에 소자들이 형성된다. 다층의 인쇄 회로 기판들은 인쇄된 회로들을 갖는 2 이상의 상기 절연층들을 적층하여 결합시킴으로써 형성된다. 많은 인쇄 회로 기판들은 유사한 특성의 분리 구성요소들로 되는 패턴화된 구성요소들을 포함하는 전도층들을 포함한다. 이러한 분리 구성요소 하나가 저항 포일로부터 형성되는 저항 소자이다. 저항 포일은 기본적으로 하나의 면에 부착된 얇은 층의 저항 재료, 전형적으로는 금속 또는 금속 합금을 갖는 구리 포일이다. 저항 포일은 저항 재료를 절연 기판에 접착해서 절연 기판에 부착된다. 종래의 공지된 마스킹 및 식각 기술들을 이용하여 구리 포일 및 저항 재료는 식각제거되어, 절연 기판의 표면 위에서 저항 재료가 그 아래에 있는, 구리의 트레이스 라인(trace line)이 생성된다. 구리층의 영역은 제거되어, 두 개의 분리된 구리 단부들을 연결하는 표면 위에 저항 재료만이 남겨진다. 저항층을 형성하는 재료는 전형적으로 구리보다 낮은 전도성을 갖기 때문에, 본질적으로 구리 트레이스 라인들의 분리된 단부들 사이에서 저항으로서 작용한다. 구리 트레이스들의 단부들 사이에 배치된 저항층의 길이 뿐만 아니라 저항층의 두께와 폭은 이와 같이 형성된 저항 소자의 저항치에 영향을 미친다.
본 발명은 지금까지 알려진 저항 포일들을 능가하는 개선책을 제시하고, 구리층 위에 다층의 저항 재료를 갖는 저항 포일을 제공하며, 이에 의해 다양한 저항치들을 갖는 다양하고 서로 다른 저항 소자들의 형성을 용이하게 한다.
본 발명의 양호한 실시예에 따르면, 제 1 면 및 제 2 면을 갖는 구리 층으로 구성되는 저항 포일이 제공된다. 5Å과 70Å 사이의 두께를 갖는 중간층이 상기 구리층의 제 1 면 위에 제공된다. 50Å과 2㎛사이의 두께를 갖는 제 1 저항 금속으로 된 제 1 층이 상기 중간층 위에 제공되며, 50Å과 2㎛ 사이의 두께를 갖는 제 2 저항 금속으로 된 제 2 층이 상기 제 1 저항 금속으로 된 제 1 층 위에 제공된다. 제 1 저항 금속은 제 2 저항 금속과는 다른 저항치를 갖는다.
본 발명의 다른 실시예에 따르면, 제 1 면과 제 2 면을 갖는 구리층으로 구성되는 저항 포일이 제공된다. 제 1 저항 재료로 된 제 1 층이 상기 구리층 위에 배치된다. 제 2 저항 재료로 된 제 2 층이 상기 제 1 저항 재료로 된 제 1 층 위에 배치되며, 상기 제 1 저항 재료는 상기 제 2 저항 재료와는 다른 저항치를 갖는다.
본 발명의 다른 실시예에 따르면, 인쇄 회로 기판 위에 저항 소자를 형성하는 방법이 제공되며, 이 방법은:
a) 저항 포일을 절연 기판에 부착하는 단계와,
여기서 상기 저항 포일은, 제 1 면 및 제 2 면을 갖는 구리층과;5Å과 70Å 사이의 두께를 갖는 중간층과;상기 중간층 위의 제 1 저항 금속으로 된 제 1 층과; 그리고상기 제 1 저항 금속으로 된 제 1 층 위의 제 2 저항 금속으로 된 제 2 층으로 구성되며, 상기 제 1 저항 금속은 상기 제 1 저항 금속과는 다른 저항치를 가지며, 상기 저항 포일은 상기 제 2 저항 금속으로 된 제 2 층이 절연 기판에 대향하는 상기 절연 기판에 접착되며;
b) 상기 저항 포일로부터 상기 유전성 기판 위에 회로 트레이스 라인을 형성하는 단계와; 그리고
c) 상기 회로 트레이스 라인으로부터 상기 구리층 및 상기 중간층의 일부를 제거하여, 상기 저항 금속들의 제 1 층 및 제 2 층으로 구성된 회로 트레이스 라인의 영역을 정의하는 단계를 포함한다.
이러한 목적들 및 다른 목적들은 첨부 도면들 및 청구항들을 참조하여 설명되는 하기의 양호한 실시예의 상세한 설명으로부터 명확해질 것이다.
본 발명은 특정한 부분들 및 그 부분들의 배치에 있어서 물리적인 형태를 취할 것이며, 이들에 대한 양호한 실시예가 명세서에 상세히 기재되고 본 발명의 일부를 구성하는 첨부 도면들에 예시된다.
도 1은 본 발명의 양호한 실시예를 예시하는 저항 포일의 단면도.
도 2는 본 발명의 변형 실시예를 예시하는 저항 포일의 단면도.
도 3은 절연 기판에 부착된 도 2에서의 저항 포일들을 예시하는 단면도.
도 4는 도 2에 도시된 저항 포일로부터 형성된 저항 소자의 사시도.
도 4a는 도 4에 도시된 저항 소자의 전기적 표현을 개략적으로 나타낸 도면.
도 5는 도 2에 도시된 다른 저항 소자의 부분적인 측단면도.
도 5a는 도 5에 도시된 저항 소자의 전기적 표현을 개략적으로 나타낸 도면.
도 6은 도 2에 도시된 저항 포일을 이용하여 형성된 또 다른 유형의 저항 소자의 부분적인 측단면도.
도 6a는 도 6에 도시된 저항 소자의 전기적 표현을 개략적으로 나타낸 도면.
도 7은 본 발명의 다른 실시예를 예시하는, 세 개의 저항 재료층을 갖는 저항 포일로부터 형성된 저항 소자의 단면도.
도 7a는 도 7에 도시된 저항 소자의 전기적 표현을 개략적으로 나타낸 도면.
도 8은 본 발명의 다른 실시예를 예시하는, 도 2에 도시된 저항 포일로부터 형성된 저항 소자의 사시도이다.
<도면의 주요 부분에 대한 부호의 설명>
10, 20: 저항 포일 12: 구리층
14: 제 1 저항 재료로 된 제 1 층 16: 제 2 저항 재료로 된 제 2 층
18: 중간층 30: 절연 기판
40: 트레이스 라인
본 발명은 인쇄 회로 기판들 내에 매립형 저항 소자들을 형성하는 데에 이용하기 위한 저항 포일에 관한 것이다. 개략적으로 설명하면, 저항 포일은 저항 재료의 2 이상의 층을 갖는 저항 구리 포일로 형성된다. 저항 재료들은 금속으로 양호하게 형성된다. 여기에서 사용되는 바와 같이, "금속"이란 용어는 여기에서 설명되는 방법들에 의해 진공 증착이 가능한 금속들 및 합금들을 의미한다.
본 발명에 이용되는 구리 포일들은 두 개의 기술들 중 하나를 이용하여 제조될 수 있다. 단조 또는 압연 구리 포일(wrought or rolled copper foil)은, 압연과 같은 공정에 의해 구리 또는 구리 합금 스트립 또는 주괴(ingot)의 두께를 기계적으로 감소시킴으로써 제조된다. 전착 구리 포일(electodeposited copper foils)은 회전 음극 드럼 위에 용액 구리 이온들을 전해 증착(electrolytically depositing)한 다음, 음극으로부터 그 증착된 포일을 벗겨냄으로써 제조된다. 전착 구리 포일들은 본 발명의 적용에 유리하다.
구리 포일들은 전형적으로 약 0.0002 인치 내지 약 0.02 인치 범위의 공칭 두께를 갖는다. 구리 포일의 두께는 때로는 중량으로 표현되며, 본 발명의 포일들은 전형적으로 평방 피트당 약 1/8 내지 약 14 온스(oz/ft2) 범위의 중량 또는 두께를 갖는다. 특히 유용한 구리 포일들은 1/3, 2/1, 1 또는 2 oz/ft2의 중량을 갖는 것들이다.
전착 구리 포일들은 매끄러운 또는 광택이 있는 (드럼) 측면과 거친 또는 광택이 없는 (구리 증착 성장의 전방) 측면을 갖는다. 본 발명의 공정에 의해 적용되는 층이 중첩되는 포일의 측면 또는 측면들은 "표준 프로파일 표면", "낮은 프로파일 표면", 또는 "매우 낮은 프로파일 표면"이 될 수 있다. 유용한 실시예들은 낮은 프로파일 표면들 및 매우 낮은 프로파일 표면들을 갖는 포일들의 이용을 포함한다. 본원에서 이용되는 "표준-프로파일 표면"이란 용어는 10.2μ이상의 Rtm(IPC-MF-150F)을 갖는 포일 표면을 의미한다. "낮은-프로파일 표면"이란 용어는 10.2μ미만의 Rtm(IPC-MF-150F)을 갖는 포일 표면을 의미한다. "매우 낮은-프로파일 표면"이란 용어는 5.1μ미만의 Rtm(IPC-MF-150F)을 갖는 포일 표면을 의미한다. Rtm(IPC-MF-150F)는 다섯 개의 연속적인 샘플링 측정치들 각각으로부터의 최대의 피크-투-밸리 수직측정치들(peak-to-valley vertical measurements)의 평균치이며, 영국 레스터에 소재하는 랭크 테일러 합슨 리미티드(Rank Taylor Hobson, Ltd.)에 의해 시판되고 있는단면측정기(profilometer)를 이용하여 측정될 수 있다.
본 발명은 지금까지 설명된 유형의 구리 포일들을 이용하여 유리하게 적용가능하다.
이제 도 1을 참조하면, 본 발명의 양호한 실시예를 예시하는 저항 포일(10)이 단면도로 도시되어 있다. 저항 포일(10)은 구리층(12)으로 구성된다. 제 1 저항 재료로 된 제 1 층(14)이 구리층(12)의 한쪽 면에 형성된다. 양호하게, 층(14)은 진공 금속화, 전착, 무전기 증착(electroless deposition) 또는 이들의 조합과 같은 증착 공정에 의해 구리층(12) 위에 증착되는 금속 또는 금속 합금으로 형성된다. 양호하게, 층(14)은 전착 공정 또는 진공 금속화에 의해 구리층(12)의 면(12a)에 부착된다. 층(14)은 구리 보다 큰 저항율을 갖는 금속으로 부착된다. 알루미늄, 아연, 니켈, 니켈/크롬, 니켈/크롬/알루미늄/실리콘 합금, 티타늄, 바나듐, 크롬, 탄탈, 철, 망간 및 합금들, 산화물, 질화물 및 이것들의 실리사이드와 같은 금속뿐만 아니라 전기 저항율이 구리 보다 큰 임의의 증기 증착가능한 금속 또는 합금, 산화물, 질화물 및 실리사이드는 층(14)을 형성하는 데에 유리하게 이용된다. 양호한 실시예에서, 층(14)은 니켈/크롬/알루미늄/실리콘 합금으로 형성된다. 층(14)은 궁극적으로 저항 소자를 형성하는 데에 이용되기 때문에, 층(14)의 두께는 형성될 저항 소자의 원하는 저항 뿐 아니라 층(14)을 형성하는 금속의 저항율에 기초를 둔다. 이러한 점에서, 층(14)은 50Å과 2㎛ 사이의 두께를 가질 수 있다. 양호하게, 층(14)은 100Å과 500Å 사이, 보다 양호하게는 100Å과 350Å 사이의 두께를 갖는다.
제 2 저항 재료로 된 제 2 층(16)이 층(14) 위에 부착된다. 양호하게, 층(16)은 층(14)을 형상하는 재료와는 다른 재료로 형성된다. 양호하게, 층(16)을 형성하는 재료는 층(14)을 형성하는 재료와는 다른 저항율을 가지며, 층(16)은 층(14)과는 다른 저항치를 갖는다.
층(16)은 전술한 것과 동일한 재료, 즉 알루미늄, 아연, 니켈, 니켈/크롬, 니켈/크롬/알루미늄/실리콘 합금, 티타늄, 바나듐, 크롬, 탄탈, 철, 망간 및 합금들, 산화물, 질화물 및 이것들의 실리사이드뿐만 아니라 전기 저항율이 구리 보다 큰 임의의 증기 증착가능한 금속 또는 합금, 산화물, 질화물 및 실리사이드로 형성될 수 있으며, 층(16)에 대해 층(14)과는 다른 저항치를 갖도록 수행된다. 양호한 실시예에서, 제 2 층(16)은 탄탈과 산소의 화합물, 예를 들어 Ta2O5, 탄탈과 질소의 화합물, 예를 들어 Ta2N 및 TaN2, 또는 크롬과 실리콘의 화합물, 예를 들어 CrSi로 형성된다.
양호하게, 층(16)은 진공 금속화, 전착, 무전기 증착 또는 이것들의 조합과 같은 증착 공정에 의해 형성된다. 양호하게, 층(16)은 전착 공정 또는 진공 금속화에 의해 층(14)에 부착된다.
층(14)의 경우와 마찬가지로, 층(16)의 두께는 층(16)을 형성하는 재료뿐만 아니라 층(16)의 원하는 저항 및 형성될 저항 소자의 저항에 기반을 둔다. 이러한 점에서, 층(16)은 50Å과 2㎛ 사이의 두께를 가질 수 있다. 양호하게, 층(16)은 100Å과 500Å 사이, 보다 양호하게는 100Å과 350Å 사이의 두께를 갖는다.
이제 도 2를 참조하면, 본 발명의 대안의 실시예를 예시하는 저항 포일(20)이 도시되어 있다. 저항 포일(20)은 저항 포일(10)과 유사하며, 동일한 소자는 동일한 참조부호로 표시된다. 저항 포일(20)은 도면부호 18로 표시된 중간층이 구리층(12)과 제 1 층(14)의 사이에 배치된다는 점에서 저항 포일(10)과 다르다. 이러한 점에서, 구리 포일들에 "안정화(stabilizer)"층 및/또는 "타이코트(tiecoat)"층을 적용하는 것은 종래에 알려져 있다. 타이코트 층들은 전형적으로, 아연, 니켈, 팔라듐, 티타늄, 탄탈, 알루미늄, 철, 바나듐, 크롬, 크롬 기반의 합금들 및 니켈 기반의 합금들, 및 이것들의 조합과 같은 금속들로 구성되지만, 이들은 단지 예로서 든 것이며 이에 한정되지 않는다. 안정화층들은 전형적으로, 아연, 니켈, 팔라듐, 티타늄, 탄탈, 알루미늄, 철, 바나듐, 크롬, 크롬 기반의 합금들 및 니켈 기반의 합금들, 및 이것들의 조합으로 된 산화물이며, 이것들은 단지 예로서 든 것이며 이에 한정되지 않는다. 여기에서 사용되는 바와 같이, "중간층(18)"이란 용어는 구리층(12) 상에 배치된 하나 이상의 안정화층 및/또는 타이코트층을 지칭한다.
중간층(18)은 구리의 깨끗한 표면에 부착된다. 안정화층 또는 타이코트층인 중간층(18)은, 스퍼터링, 전자빔 증착 또는 열 증착과 같은 진공 증착 공정에 의해, 또는 전착(electrodeposition) 또는 디핑(dipping) 또는 스프레잉(spraying)에 의해 부착될 수 있다. 중간층(18)은 5Å 이상의 두께를 갖는다. 양호하게, 중간층(18)의 두께는 5Å과 70Å 사이이며, 보다 양호하게는 약 10Å과 약 20Å 사이이다. 양호한 실시예에서, 중간층(18)은 크롬 또는 크롬 산화물로 구성되는 안정화층이다.
이제 저항 소자를 형성하는 데에 저항 포일(10) 또는 저항 포일(20)을 사용하는 것에 대해 설명하면, 도 3은 절연 기판(30)에 부착된 저항 포일(20)을 도시한다. 본 명세서를 좀 더 읽게 되면 이해할 수 있듯이, 하기의 설명은 저항 포일(10)을 사용하는 경우에도 적용할 수 있다. 저항 포일(20)은 접착제(도시되지 않음)를 이용하여 절연 기판(30)에 고정되거나, 또는 적층 공정에 의해 절연 기판(30)에 부착될 수도 있으며, 여기서 상기 절연 기판(30)은 저항 포일(20)을 부착한 상태로 경화된다. 포일들(10 및 20)과 같은 저항 포일의 고정 방법들은 종래에 공지되어 있으며, 사용된 특정한 방법 및 그 자체는 본 발명에 중요하지 않다.
저항 포일(20)은, (도 3에 도시된 바와 같이) 제 2 층(16)이 절연 기판(30)에 가장 가깝게 대향하고, 구리층(12)이 노출되는 상태로 절연 기판(30)에 부착된다. 종래의 공지된 마스킹 및 식각 공정을 이용하여, 저항 포일(20)의 원치 않는 영역들을 식각제거하여 절연 기판(30)의 표면 위에 회로 패턴(도시되지 않음)을 남긴다.
도 4는 기판(30) 위의 트레이스 라인(40)을 나타내는 회로의 일부에 대한 사시도이다. 구리층(12)의 "X"로 표시된 부분은 종래의 공지된 마스킹 및 식각 기술들에 의해 트레이스 라인(40)으로부터 제거되어, 구리층(12)의 분리된 단부들을 연결하는 제 1 및 제 2 저항 재료로 된 제 1 및 제 2 층(14, 16)만을 남긴다. 환언하면, X 부분은 본질적으로 트레이스 라인(40)의 구리층(12)의 분리된 단부들 간에 저항 소자를 형성한다. 트레이스 라인(40)을 통하는 임의의 전류 흐름은 반드시 X 부분의 제 1 및 2 층(14, 16)을 흘러야 한다. 제 1 층(14)이 제 2 층(16)과는 다른 저항치를 갖기 때문에, X 부분의 전체 저항은 두 층(14, 16)의 함수이다.
도 4a는 X 부분의 저항치에 대해 전기적, 도식적으로 표시한 것이다. 도 4에 도시된 저항 소자는 병렬 연결된 두 개의 저항들(R14, R16)과 등가이며, 여기서 R14는 X 부분 내에서의 제 1 층(14)의 저항치이고, R16은 X 부분 내에서의 제 2 층(16)의 저항치이다. 도 4에 도시된 저항 소자의 총 저항 RTOTAL은 다음 식에 의해 결정된다:
도 5는 다른 저항 소자를 생성하는, 도 4에 도시한 트레이스 소자(40)의 변형을 도시한다. 도 5에 도시된 실시예에서, 제 1 층(14)은 또한 (종래의 마스킹 및 식각 기술들에 의해) X 부분에서 식각제거되어, X 부분에 제 2 층(16)만을 남긴다. 도 5에 도시된 소자의 저항치는 X 부분 내의 제 2 층(16)의 저항(R16)의 함수이다. 결과적인 저항 소자는 도 5a에 개략적으로 도시한 것과 등가이다. 따라서, 도 4-5a는 두 개의 다른 저항 소자들이, 트레이스 라인(40)으로부터 제거된, 즉 식각제거된 층의 수를 단순히 변경함으로써, 동일한 저항 포일(10)로부터 어떻게 형성될 수 있는지를 보여준다.
도 6 및 6a는 저항 포일(10)로부터 형성될 수 있는 저항 소자의 다른 실시예를 나타낸다. 도 6에 도시된 실시예에서, 저항 포일(10)은 마스크되고 식각되어 (도 6의 단면도에서와 같은) 트레이스 라인을 형성하고, 저항 소자를 형성하도록 마스크되고 식각된 트레이스 라인은 중앙 부분 "X" 및 이에 인접하는 두 개의 "Y" 부분들을 갖는다. X 부분에는, 단지 제 2 층(16) 만이 남아있다. Y 부분에는, 제 1 및 제 2 층(14 및 16) 모두가 남아있다.
결과적인 구조의 저항치가 도 6a에 도시되며, 여기서 Y 부분들의 저항치는 병렬 연결된 두 개의 저항들 R14Y및 R16Y과 등가이며, R14Y은 Y 부분내의 제 1 층(14)의 저항치이며, R16Y은 Y 부분내의 제 2 층(16)의 저항치이다. X 부분 내의 저항치는 X 부분 내의 제 2 층(16)의 저항치인 R16X이다. 도 6 및 6a에 도시된 구조의 총 저항치는 각 부분의 저항치들의 합이다.
지금까지 설명된 저항 소자들은 두 개의 저항 재료층들, 즉 제 1 층(14) 및 제 2 층(16)을 갖는 저항 포일(10)로 형성되었다. 도 7은 세 개의 저항 재료층을 갖는 저항 포일(110)로부터 형성된 저항 소자의 단면도이다. 저항 포일(110)은 구리층(112), 제 1 저항 재료로 된 제 1 층(114), 제 2 저항 재료로 된 제 2 층(115) 및 제 3 저항 재료로 된 제 3 층(116)을 갖는다. 각각의 저항 재료는 각각의 층(114, 115 및 116)이 서로 다른 저항 값을 갖도록 서로 다른 저항율을 갖는다. 저항 포일(110)은 마스크되고 식각되어 층(116)으로 구성된 중앙 영역 "X"와, 층들(115 및 116)으로 구성된 중간 부분들 "Y", 및 층들(114, 115 및 116)로 구성된 바깥 부분들 "Z"를 형성한다. 도 7a에 도시한 바와 같이, 그리고 이전에 설명한 구조들에서처럼, 도 7에 도시된 구조의 저항치는 X, Y 및 Z의 각 부분들의 저항치의 합이며, Y 및 Z 부분들의 저항치는 병렬로 연결된 층들(114, 115 및 116)의 각 저항치들에 의해 결정된다. 따라서, 도 7은 두 개 이상의 저항 층들을 갖는 저항 포일이 형성될 수도 있으며, 다양한 다른 저항 값들이 생성될 수 있다는 것을 예시한다.
지금까지는, 저항 소자들이 형성되어 있는 단일 트레이스 라인들이 설명되었다. 도 8은 A, B 및 C로 표시된 세 개의 분기들의 접합을 갖는 회로가 저항 포일(10)로부터 어떻게 형성될 수 있는 지를 보여준다. 도 8은 다른 저항치들을 갖는 하나 이상의 분기들을 갖는 다중 분기 트레이스 라인들이 어떻게 형성될 수 있는 지를 보여준다.
본 발명은 매립된 저항층들을 갖는 기판들을 형성하는 데에 유용한 저항 소자를 제공한다.
상기의 설명은 본 발명의 특정한 실시예에 관련된 것이다. 이러한 실시예들은 단지 예시의 목적으로 설명된다. 당업자에게 있어서, 본 발명의 원리 및 범위를 벗어나지 않으면서 다양한 변형들 및 변경들이 이루어질 수 있음은 자명하다. 이러한 변형들 및 변경들은 이들이 본 발명의 범위 및 그의 등가물 내에 있는 한 본 발명에 포함된다.

Claims (26)

  1. 저항 포일에 있어서,
    제 1 면 및 제 2 면을 갖는 구리층과;
    상기 구리층의 상기 제 1 면 위에 5Å과 70Å 사이의 두께를 가지며, 아연, 니켈, 팔라듐, 티타늄, 탄탈, 알루미늄, 철, 바나듐, 크롬, 크롬-기반 합금들 및 니켈-기반 합금들, 및 이것들의 조합으로 구성되는 그룹으로부터 선택된 하나의 금속 산화물로 구성되는 적어도 하나의 안정화층으로 구성되는 중간층과;
    상기 중간층 위에 50Å과 2㎛ 사이의 두께를 갖는 제 1 저항 금속으로 된 제 1 층과; 그리고
    상기 제 1 저항 금속으로 된 상기 제 1 층 위에 50Å과 2㎛ 사이의 두께를 갖는 제 2 저항 금속으로 된 제 2 층을 포함하며, 상기 제 1 저항 금속은 상기 제 2 저항 금속과는 다른 저항치를 갖는 것을 특징으로 하는 저항 포일.
  2. 제 1 항에 있어서, 상기 제 1 저항 금속은 알루미늄, 아연, 니켈, 니켈/크롬, 니켈/크롬/알루미늄/실리콘 합금, 티타늄, 바나듐, 크롬, 탄탈, 철, 망간 및 합금들, 산화물들, 질화물들 및 이것들의 실리사이드들로 구성되는 그룹으로부터 선택되는 것을 특징으로 하는 저항 포일.
  3. 제 2 항에 있어서, 상기 제 2 저항 금속은 알루미늄, 아연, 니켈, 니켈/크롬, 니켈/크롬/알루미늄/실리콘 합금, 티타늄, 바나듐, 크롬, 탄탈, 철, 망간 및 합금들, 산화물들, 질화물들 및 이것들의 실리사이드들로 구성되는 그룹으로부터 선택되는 것을 특징으로 하는 저항 포일.
  4. 제 3 항에 있어서, 상기 제 1 저항 금속은 상기 제 2 저항 금속과는 다른 것을 특징으로 하는 저항 포일.
  5. 제 4 항에 있어서, 상기 제 1 저항 금속은 니켈/크롬/알루미늄/실리콘 합금인 것을 특징으로 하는 저항 포일.
  6. 제 5 항에 있어서, 상기 제 2 저항 금속은 탄탈 산화물인 것을 특징으로 하는 저항 포일.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 제 1 항에 있어서, 상기 제 1 저항 금속 및 상기 제 2 저항 금속 각각은 100Å와 500Å 사이의 두께를 갖는 것을 특징으로 하는 저항 포일.
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 저항 포일에 있어서,
    제 1 면 및 제 2 면을 갖는 구리층과;
    상기 구리층의 상기 제 1 면 위에 5Å과 70Å 사이의 두께를 가지며, 아연, 니켈, 팔라듐, 티타늄, 탄탈, 알루미늄, 철, 바나듐, 크롬, 크롬-기반 합금들 및 니켈-기반 합금들, 및 이것들의 조합으로 구성되는 그룹으로부터 선택된 하나의 금속 산화물로 구성되는 적어도 하나의 안정화층으로 구성되는 중간층과;
    상기 구리층 위에 제 1 저항 재료로 된 제 1 층과; 그리고
    상기 제 1 저항 재료로 된 상기 제 1 층 위에 제 2 저항 재료로 된 제 2 층을 포함하며, 상기 제 1 저항 재료는 상기 제 2 저항 재료와는 다른 저항치를 갖는 것을 특징으로 하는 저항 포일.
  20. 제 19 항에 있어서, 상기 제 1 저항 재료는 알루미늄, 아연, 니켈, 니켈/크롬, 니켈/크롬/알루미늄/실리콘 합금, 티타늄, 바나듐, 크롬, 탄탈, 철, 망간 및 합금들, 산화물들, 질화물들 및 이것들의 실리사이드들로 구성되는 그룹으로부터 선택되는 것을 특징으로 하는 저항 포일.
  21. 제 20 항에 있어서, 상기 제 2 저항 재료는 알루미늄, 아연, 니켈, 니켈/크롬, 니켈/크롬/알루미늄/실리콘 합금, 티타늄, 바나듐, 크롬, 탄탈, 철, 망간 및 합금들, 산화물들, 질화물들 및 이것들의 실리사이드들로 구성되는 그룹으로부터 선택되는 것을 특징으로 하는 저항 포일.
  22. 제 21 항에 있어서, 상기 제 1 저항 재료는 상기 제 2 저항 재료와는 다른 것을 특징으로 하는 저항 포일.
  23. 제 22 항에 있어서, 상기 제 1 저항 재료는 니켈/크롬/알루미늄/실리콘 합금인 것을 특징으로 하는 저항 포일.
  24. 제 23 항에 있어서, 상기 제 2 저항 재료는 탄탈 산화물인 것을 특징으로 하는 저항 포일.
  25. 삭제
  26. 삭제
KR10-2001-0058037A 2000-09-22 2001-09-19 다층의 저항 재료를 갖는 저항 구성요소 Expired - Lifetime KR100402263B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US09/667,294 US6622374B1 (en) 2000-09-22 2000-09-22 Resistor component with multiple layers of resistive material
US09/667,294 2000-09-22
US09/921,074 2001-08-02
US09/921,074 US6771160B2 (en) 2000-09-22 2001-08-02 Resistor component with multiple layers of resistive material

Publications (2)

Publication Number Publication Date
KR20020023646A KR20020023646A (ko) 2002-03-29
KR100402263B1 true KR100402263B1 (ko) 2003-10-17

Family

ID=27099655

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0058037A Expired - Lifetime KR100402263B1 (ko) 2000-09-22 2001-09-19 다층의 저항 재료를 갖는 저항 구성요소

Country Status (6)

Country Link
EP (1) EP1191551B1 (ko)
JP (2) JP2002134301A (ko)
KR (1) KR100402263B1 (ko)
AT (1) ATE311092T1 (ko)
DE (1) DE60115175T2 (ko)
TW (1) TW550600B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5074822B2 (ja) * 2007-05-29 2012-11-14 三井金属鉱業株式会社 表面処理銅箔
CN102177015A (zh) * 2008-10-14 2011-09-07 Jx日矿日石金属株式会社 带电阻膜的金属箔及其制造方法
JP5391981B2 (ja) * 2009-02-02 2014-01-15 富士通株式会社 回路基板とその製造方法、及び抵抗素子
US9159413B2 (en) 2010-12-29 2015-10-13 Stmicroelectronics Pte Ltd. Thermo programmable resistor based ROM
US8526214B2 (en) 2011-11-15 2013-09-03 Stmicroelectronics Pte Ltd. Resistor thin film MTP memory
TWI713424B (zh) * 2018-10-15 2020-12-11 鼎展電子股份有限公司 銅箔電阻與具有該銅箔電阻的電路板結構

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0452812A2 (en) * 1990-04-12 1991-10-23 Planar Circuit Technologies Resistive laminate for printed circuit boards
US5689227A (en) * 1993-07-21 1997-11-18 Ohmega Electronics, Inc. Circuit board material with barrier layer

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2662957A (en) * 1949-10-29 1953-12-15 Eisler Paul Electrical resistor or semiconductor
JPS5378050A (en) * 1976-12-21 1978-07-11 Nitto Electric Ind Co Multilayer resistance circuit board
US4503112A (en) * 1981-06-12 1985-03-05 Oak Industries Inc. Printed circuit material
JPS59182592A (ja) * 1983-03-31 1984-10-17 日東電工株式会社 抵抗回路基板
US5243320A (en) * 1988-02-26 1993-09-07 Gould Inc. Resistive metal layers and method for making same
DE4136198A1 (de) * 1991-11-02 1993-05-06 Deutsche Aerospace Ag, 8000 Muenchen, De Verfahren zur herstellung eines strukturierten duennfilm-widerstandsschichtsystems sowie schaltungsanordnung mit einem insbesondere nach diesem verfahren hergestellten duennfilm-widerstandsschichtsystem
TW289900B (ko) * 1994-04-22 1996-11-01 Gould Electronics Inc
US6132887A (en) * 1995-06-16 2000-10-17 Gould Electronics Inc. High fatigue ductility electrodeposited copper foil
US6268070B1 (en) * 1999-03-12 2001-07-31 Gould Electronics Inc. Laminate for multi-layer printed circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0452812A2 (en) * 1990-04-12 1991-10-23 Planar Circuit Technologies Resistive laminate for printed circuit boards
US5689227A (en) * 1993-07-21 1997-11-18 Ohmega Electronics, Inc. Circuit board material with barrier layer

Also Published As

Publication number Publication date
JP2002134301A (ja) 2002-05-10
DE60115175T2 (de) 2006-07-27
EP1191551B1 (en) 2005-11-23
JP2007074005A (ja) 2007-03-22
KR20020023646A (ko) 2002-03-29
TW550600B (en) 2003-09-01
EP1191551A2 (en) 2002-03-27
EP1191551A3 (en) 2003-03-19
DE60115175D1 (de) 2005-12-29
ATE311092T1 (de) 2005-12-15

Similar Documents

Publication Publication Date Title
US6356455B1 (en) Thin integral resistor/capacitor/inductor package, method of manufacture
US6771160B2 (en) Resistor component with multiple layers of resistive material
US6781506B2 (en) Resistor structure
JP2001210956A (ja) 多層ラミネート
JPH03165501A (ja) チップ形電気抵抗器およびその製造方法
US6284982B1 (en) Method and component for forming an embedded resistor in a multi-layer printed circuit
JP4232871B2 (ja) 埋込抵抗体を形成するエッチング溶液
JP2007074005A (ja) 多層の抵抗材料を有する抵抗構成要素
KR101384821B1 (ko) 전기 저항막 부착 금속박 및 그 제조 방법
KR100736665B1 (ko) 프린트 배선판
JPWO2022009675A5 (ko)
US6248247B1 (en) Method of fortifying an air bridge circuit
CA2357290C (en) Resistor component with multiple layers of resistive material
JP2006019323A (ja) 抵抗組成物、チップ抵抗器及びその製造方法
JP3144596B2 (ja) 薄膜電子部品及びその製造方法
JP3134067B2 (ja) 低抵抗チップ抵抗器及びその製造方法
JPH0245996A (ja) 混成集積回路の製造方法
US20020171530A1 (en) Production method of thin film passive element formed on printed circuit board and thin film passive element produced by the method
JP2005005354A (ja) プリント配線基板およびその製造方法
JPH05166883A (ja) 薄膜導体
JPH03119789A (ja) 配線板の製造方法
JPH02106992A (ja) 薄膜抵抗回路基板及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20010919

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20030522

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20030908

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20031006

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20031007

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20060929

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20071004

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20081002

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20091005

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20100929

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20110926

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20120924

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20131002

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20131002

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20140923

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20140923

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20150925

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20150925

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20160923

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20160923

Start annual number: 14

End annual number: 14

FPAY Annual fee payment

Payment date: 20180928

Year of fee payment: 16

PR1001 Payment of annual fee

Payment date: 20180928

Start annual number: 16

End annual number: 16

PR1001 Payment of annual fee

Payment date: 20200925

Start annual number: 18

End annual number: 18

PC1801 Expiration of term

Termination date: 20220319

Termination category: Expiration of duration