JPH0922272A - 直流型気体放電パネルのメモリ駆動方法 - Google Patents
直流型気体放電パネルのメモリ駆動方法Info
- Publication number
- JPH0922272A JPH0922272A JP7169124A JP16912495A JPH0922272A JP H0922272 A JPH0922272 A JP H0922272A JP 7169124 A JP7169124 A JP 7169124A JP 16912495 A JP16912495 A JP 16912495A JP H0922272 A JPH0922272 A JP H0922272A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- display
- discharge
- memory
- gas discharge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/282—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using DC panels
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【目的】 ディスプレイの大型化等によって走査周期の
短い駆動を要する場合でも、安定な放電動作によって高
品質の表示を可能にする。 【構成】 書込み放電を形成するときは、陰極に走査パ
ルスＰscn を印加しているとき、表示陽極を“Ｈ”レベ
ルであるオンレベルＶonに保持することで行う。書込み
放電を形成しないときは、陰極にＰscn を印加している
ときに、書込み電圧の印加される時間（τscn −τnw）
が、最初の書込み放電が形成される表示セルが出現し始
める放電開始の統計的遅れ時間よりも短くなるように設
定した、８書込みパルスＰnwを表示陽極に印加する。維
持放電は、Ｐscn に引続いて一定期間陰極に印加され、
かつＰnwとタイミングが重ならない維持パルスＰsus で
形成する。
短い駆動を要する場合でも、安定な放電動作によって高
品質の表示を可能にする。 【構成】 書込み放電を形成するときは、陰極に走査パ
ルスＰscn を印加しているとき、表示陽極を“Ｈ”レベ
ルであるオンレベルＶonに保持することで行う。書込み
放電を形成しないときは、陰極にＰscn を印加している
ときに、書込み電圧の印加される時間（τscn −τnw）
が、最初の書込み放電が形成される表示セルが出現し始
める放電開始の統計的遅れ時間よりも短くなるように設
定した、８書込みパルスＰnwを表示陽極に印加する。維
持放電は、Ｐscn に引続いて一定期間陰極に印加され、
かつＰnwとタイミングが重ならない維持パルスＰsus で
形成する。
Description
【０００１】
【産業上の利用分野】本発明は、ハイビジョン画像等の
大画面のために大型化し易い平板ディスプレイの１つで
ある直流型気体放電パネル、例えば直流型プラズマディ
スプレイパネル（以下、ＤＣ−ＰＤＰという）のメモリ
駆動方法に関するものである。
大画面のために大型化し易い平板ディスプレイの１つで
ある直流型気体放電パネル、例えば直流型プラズマディ
スプレイパネル（以下、ＤＣ−ＰＤＰという）のメモリ
駆動方法に関するものである。
【０００２】
【従来の技術】従来、このような分野の技術としては、
例えば次のような文献に記載されるものがあった。 文献１：信学技報、ＥＩＤ９３−１１８（１９９４−
１）電子情報通信学会、高野著「４０型ＰＤＰのＣＰＭ
駆動」Ｐ．３７−４２ 文献２：信学技報、ＥＩＤ９０−９９（１９９０）電子
情報通信学会、大西等「３３型放電パネルによるハイビ
ジョン表示（その２） ハイビジョン表示用信号処理に
ついて」Ｐ．７９−８４ 文献１には、ＤＣ−ＰＤＰのメモリ駆動方法が記載され
ている。また、文献２には、パネルに形成される表示陽
極を２分割してそれらを同時に走査することで、走査時
間の短縮化を図ったＤＣ−ＰＤＰの技術が記載されてい
る。前記文献１に記載されているように、ＤＣ−ＰＤＰ
は本来メモリ機能を持たず、例えば、そのままでは大型
化したときに輝度が低下してしまう。そこで、駆動法に
よってメモリ機能を持たせるのがパルスメモリ駆動法で
ある。パルスメモリ駆動法の一種であるＣＰＭ（Cathod
o Pulse Memory）駆動法では、維持パルスを陰極側に加
えることにより、波形を２値にして回路を簡略化すると
共に、無効な電力の減少が図れる。
例えば次のような文献に記載されるものがあった。 文献１：信学技報、ＥＩＤ９３−１１８（１９９４−
１）電子情報通信学会、高野著「４０型ＰＤＰのＣＰＭ
駆動」Ｐ．３７−４２ 文献２：信学技報、ＥＩＤ９０−９９（１９９０）電子
情報通信学会、大西等「３３型放電パネルによるハイビ
ジョン表示（その２） ハイビジョン表示用信号処理に
ついて」Ｐ．７９−８４ 文献１には、ＤＣ−ＰＤＰのメモリ駆動方法が記載され
ている。また、文献２には、パネルに形成される表示陽
極を２分割してそれらを同時に走査することで、走査時
間の短縮化を図ったＤＣ−ＰＤＰの技術が記載されてい
る。前記文献１に記載されているように、ＤＣ−ＰＤＰ
は本来メモリ機能を持たず、例えば、そのままでは大型
化したときに輝度が低下してしまう。そこで、駆動法に
よってメモリ機能を持たせるのがパルスメモリ駆動法で
ある。パルスメモリ駆動法の一種であるＣＰＭ（Cathod
o Pulse Memory）駆動法では、維持パルスを陰極側に加
えることにより、波形を２値にして回路を簡略化すると
共に、無効な電力の減少が図れる。
【０００３】このようなＤＣ−ＰＤＰのメモリ駆動回路
の１つである従来のＣＰＭ駆動回路の構成図を図５に、
そのＣＰＭ駆動方法の波形図を図６に示す。図５のＣＰ
Ｍ駆動回路において、複数の線状電極からなる表示陽極
１と、該表示陽極１と平行に配列された複数の補助陽極
２と、放電ガスが封入され表示陽極１と対向してそれら
と直交するように配列された複数の線状電極からなる陰
極３とを、備えている。各表示陽極１及び陰極３の交差
箇所には、それらの各表示陽極１及び陰極３間の放電に
よってそれぞれ発光する複数の表示セル４が設けられて
いる。また、各補助陽極２及び陰極３の交差箇所には、
補助セル５がそれぞれ設けられている。陰極３には、陰
極バイアスＶbkが印加される。表示陽極１には書込みパ
ルスＰw が、陰極３には走査パルスＰscn と維持パルス
Ｐsus が、さらに補助陽極２には補助放電パルスＰsa
が、それぞれ印加されるようになっている。
の１つである従来のＣＰＭ駆動回路の構成図を図５に、
そのＣＰＭ駆動方法の波形図を図６に示す。図５のＣＰ
Ｍ駆動回路において、複数の線状電極からなる表示陽極
１と、該表示陽極１と平行に配列された複数の補助陽極
２と、放電ガスが封入され表示陽極１と対向してそれら
と直交するように配列された複数の線状電極からなる陰
極３とを、備えている。各表示陽極１及び陰極３の交差
箇所には、それらの各表示陽極１及び陰極３間の放電に
よってそれぞれ発光する複数の表示セル４が設けられて
いる。また、各補助陽極２及び陰極３の交差箇所には、
補助セル５がそれぞれ設けられている。陰極３には、陰
極バイアスＶbkが印加される。表示陽極１には書込みパ
ルスＰw が、陰極３には走査パルスＰscn と維持パルス
Ｐsus が、さらに補助陽極２には補助放電パルスＰsa
が、それぞれ印加されるようになっている。
【０００４】図６の波形図において、Ｓは補助陽極信号
であり、この補助陽極信号Ｓの補助放電パルスＰsaの周
期がＴH である。Ａ１〜ＡＮは表示陽極信号であり、こ
の書込みパルスＰw のパルス幅がτw である。書込みパ
ルスＰw の周期は、補助放電パルスＰsaの周期ＴH と同
一である。Ｋ１〜ＫＭは陽極信号であり、この走査パル
スＰscn のパルス幅がτscn であり、その後の維持パル
スＰsus のパルス幅がτsus である。図５及び図６に示
すように、従来のメモリ駆動方法では、表示放電を形成
するときは、表示陽極１に“Ｈ”レベルとなる書込みパ
ルスＰw を印加する。これと同時に、陰極３には、走査
パルスＰscn を印加して書込み放電を形成し、かつ引続
いて一定期間、陰極３に維持パルスＰsus を印加し、表
示セル４の放電をパルス的（断続的）に継続させる。こ
れに対し、表示セル４に対して表示放電を生成しないと
きは、陰極３に走査パルスＰscn が印加されている期間
に書込みパルスＰw を供給せずに書込み放電を形成せ
ず、この走査パルスＰscn に引続いて陰極３に印加され
る維持パルスＰsus では維持放電が形成されないように
している。
であり、この補助陽極信号Ｓの補助放電パルスＰsaの周
期がＴH である。Ａ１〜ＡＮは表示陽極信号であり、こ
の書込みパルスＰw のパルス幅がτw である。書込みパ
ルスＰw の周期は、補助放電パルスＰsaの周期ＴH と同
一である。Ｋ１〜ＫＭは陽極信号であり、この走査パル
スＰscn のパルス幅がτscn であり、その後の維持パル
スＰsus のパルス幅がτsus である。図５及び図６に示
すように、従来のメモリ駆動方法では、表示放電を形成
するときは、表示陽極１に“Ｈ”レベルとなる書込みパ
ルスＰw を印加する。これと同時に、陰極３には、走査
パルスＰscn を印加して書込み放電を形成し、かつ引続
いて一定期間、陰極３に維持パルスＰsus を印加し、表
示セル４の放電をパルス的（断続的）に継続させる。こ
れに対し、表示セル４に対して表示放電を生成しないと
きは、陰極３に走査パルスＰscn が印加されている期間
に書込みパルスＰw を供給せずに書込み放電を形成せ
ず、この走査パルスＰscn に引続いて陰極３に印加され
る維持パルスＰsus では維持放電が形成されないように
している。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
メモリ駆動方法では、例えば、ディスプレイの大型化に
よって表示陽極１及び陰極３等の本数が増え、その陰極
３の走査速度を高速化することが必要となるが、そのた
めに陰極１行の走査周期が短くなると、十分な書込み放
電の時間と維持放電の時間を確保することが困難にな
る。その結果、安定な放電（即ち、正常な表示動作）が
得られなかったり、仮に安定な放電が得られても、十分
な輝度が得られないという問題があった。また、それら
両者を同時に満足しようとすると、回路規模が大きくな
ってコスト高になるといった問題が生じる。以下、これ
らの問題を図７及び図８を参照しつつ詳細に説明する。
一般に、この種のＤＣ−ＰＤＰのメモリ駆動において、
表示セルの書込み放電確率特性が図７に示すようになっ
ており、また、表示セルの維持放電確率特性が図８に示
すようになっている。
メモリ駆動方法では、例えば、ディスプレイの大型化に
よって表示陽極１及び陰極３等の本数が増え、その陰極
３の走査速度を高速化することが必要となるが、そのた
めに陰極１行の走査周期が短くなると、十分な書込み放
電の時間と維持放電の時間を確保することが困難にな
る。その結果、安定な放電（即ち、正常な表示動作）が
得られなかったり、仮に安定な放電が得られても、十分
な輝度が得られないという問題があった。また、それら
両者を同時に満足しようとすると、回路規模が大きくな
ってコスト高になるといった問題が生じる。以下、これ
らの問題を図７及び図８を参照しつつ詳細に説明する。
一般に、この種のＤＣ−ＰＤＰのメモリ駆動において、
表示セルの書込み放電確率特性が図７に示すようになっ
ており、また、表示セルの維持放電確率特性が図８に示
すようになっている。
【０００６】図７に示すように、表示セルに対して放電
可能な電圧が印加されてから放電が開始するまでには、
遅れ時間がある。書込み放電の場合、０．８μs あたり
から放電を始める表示セルが出現し始め（＝τd ）、約
１．２μs 以降では、ほぼすべての表示セルが放電して
いる。一方、図８に示すように、表示セルの維持放電の
場合では、０．１μs あたりから放電を始める表示セル
が出現し始め、０．６μs 以降でほぼすべての表示セル
が放電している。表示セルに対する書込み放電は、その
表示セルにイオンや励起原子等を発生させることが目的
の放電であり、上述の放電確率特性から、書込み放電時
間は１．２μs 以上必要である。一方、表示セルの維持
放電は、この放電で所望の発光輝度を得るのが目的であ
る。そのため、維持パルスＰsus のパルス幅τsus は、
表示セル毎の発光ばらつきが小さく（時間が短い場合、
放電して間もない表示セルと最初に放電した表示セルと
で発光輝度の差が大きい）、かつ十分な輝度を得るため
に、長い方が望ましい。例えば、表示セル間で放電時間
の差を５０％以下とするためには、１．１μs 以上必要
である（時間０．１μs で放電開始した表示セルの放電
時間は、１．１−０．１＝１、時間０．６μs で放電を
開始した表示セルの放電時間は、１．１−０．６＝０．
５）。
可能な電圧が印加されてから放電が開始するまでには、
遅れ時間がある。書込み放電の場合、０．８μs あたり
から放電を始める表示セルが出現し始め（＝τd ）、約
１．２μs 以降では、ほぼすべての表示セルが放電して
いる。一方、図８に示すように、表示セルの維持放電の
場合では、０．１μs あたりから放電を始める表示セル
が出現し始め、０．６μs 以降でほぼすべての表示セル
が放電している。表示セルに対する書込み放電は、その
表示セルにイオンや励起原子等を発生させることが目的
の放電であり、上述の放電確率特性から、書込み放電時
間は１．２μs 以上必要である。一方、表示セルの維持
放電は、この放電で所望の発光輝度を得るのが目的であ
る。そのため、維持パルスＰsus のパルス幅τsus は、
表示セル毎の発光ばらつきが小さく（時間が短い場合、
放電して間もない表示セルと最初に放電した表示セルと
で発光輝度の差が大きい）、かつ十分な輝度を得るため
に、長い方が望ましい。例えば、表示セル間で放電時間
の差を５０％以下とするためには、１．１μs 以上必要
である（時間０．１μs で放電開始した表示セルの放電
時間は、１．１−０．１＝１、時間０．６μs で放電を
開始した表示セルの放電時間は、１．１−０．６＝０．
５）。
【０００７】従来のメモリ駆動において、１行の走査周
期をＴH 、走査パルスＰscn のパルス幅をτscn （＝書
込みパルスＰw のパルス幅：τw ）、維持パルスＰsus
のパルス幅をτsus とすると、ＴH ≧τscn ＋τsus で
ある。従って、１行の走査周期ＴH ≧２．３（＝１．２
＋１．１）μs となり、例えば、ディスプレイの大型化
等によってこれ以上走査周期の短い駆動を要する場合、
安定な放電動作が得られなかったり、十分な輝度が得ら
れないといった問題があった。本発明は、前記従来技術
が持っていた課題を解決し、短い走査周期でも安定なメ
モリ駆動ができ、高速の駆動においても高品質の表示が
可能なＤＣ−ＰＤＰのメモリ駆動方法を提供するもので
ある。
期をＴH 、走査パルスＰscn のパルス幅をτscn （＝書
込みパルスＰw のパルス幅：τw ）、維持パルスＰsus
のパルス幅をτsus とすると、ＴH ≧τscn ＋τsus で
ある。従って、１行の走査周期ＴH ≧２．３（＝１．２
＋１．１）μs となり、例えば、ディスプレイの大型化
等によってこれ以上走査周期の短い駆動を要する場合、
安定な放電動作が得られなかったり、十分な輝度が得ら
れないといった問題があった。本発明は、前記従来技術
が持っていた課題を解決し、短い走査周期でも安定なメ
モリ駆動ができ、高速の駆動においても高品質の表示が
可能なＤＣ−ＰＤＰのメモリ駆動方法を提供するもので
ある。
【０００８】
【課題を解決するための手段】第１及び第２の発明は、
前記課題を解決するために、配列された複数の線状の第
１電極（例えば、表示陽極）で構成された第１電極群
と、放電ガスが封入され前記第１電極群と対向してそれ
らの第１電極群と直交するように配置された複数の線状
の第２電極（例えば、陰極）で構成された第２電極群
と、前記各第１電極群及び第２電極群の交差箇所に設け
られ、それらの各第１電極及び第２電極間の放電によっ
てそれぞれ発光する複数の表示セルとを、備えたＤＣ−
ＰＤＰを用い、前記各第２電極には、パルス幅τscn の
走査パルスを走査周期Ｔで順次印加すると共に、それら
の各走査パルスに引続くパルス幅τsus の維持パルス列
を一定期間それぞれ印加し、前記第１電極群には、前記
各表示セルに対する表示情報が非表示の場合のみ第１論
理レベル（例えば、“Ｌ”レベル）で、他の期間はすべ
て第２論理レベル（例えば、“Ｈ”レベル）の２値信号
であるパルス幅τnwの非書込みパルスを前記走査パルス
に同期して印加するＤＣ−ＰＤＰのメモリ駆動方法であ
って、次のような手段を講じている。即ち、前記走査パ
ルスに引続いて前記第２電極に印加する維持パルスは、
前記非書込みパルスとタイミングが重ならないように
し、前記第１電極に印加する前記非書込みパルスのパル
ス幅τnwは、前記第２電極に印加する前記走査パルスの
パルス幅τscn よりも短くして、τscn ＋τsus ＞Ｔと
なるようにしている。第３の発明では、第２の発明にお
いて、非書込みパルスの立下がりと走査パルスの立下が
りとがほぼ同じタイミングとなるようにし、また、第４
の発明では、非書込みパルスの立上がりと走査パルスの
立上がりとがほぼ同じタイミングとなるようにしてい
る。
前記課題を解決するために、配列された複数の線状の第
１電極（例えば、表示陽極）で構成された第１電極群
と、放電ガスが封入され前記第１電極群と対向してそれ
らの第１電極群と直交するように配置された複数の線状
の第２電極（例えば、陰極）で構成された第２電極群
と、前記各第１電極群及び第２電極群の交差箇所に設け
られ、それらの各第１電極及び第２電極間の放電によっ
てそれぞれ発光する複数の表示セルとを、備えたＤＣ−
ＰＤＰを用い、前記各第２電極には、パルス幅τscn の
走査パルスを走査周期Ｔで順次印加すると共に、それら
の各走査パルスに引続くパルス幅τsus の維持パルス列
を一定期間それぞれ印加し、前記第１電極群には、前記
各表示セルに対する表示情報が非表示の場合のみ第１論
理レベル（例えば、“Ｌ”レベル）で、他の期間はすべ
て第２論理レベル（例えば、“Ｈ”レベル）の２値信号
であるパルス幅τnwの非書込みパルスを前記走査パルス
に同期して印加するＤＣ−ＰＤＰのメモリ駆動方法であ
って、次のような手段を講じている。即ち、前記走査パ
ルスに引続いて前記第２電極に印加する維持パルスは、
前記非書込みパルスとタイミングが重ならないように
し、前記第１電極に印加する前記非書込みパルスのパル
ス幅τnwは、前記第２電極に印加する前記走査パルスの
パルス幅τscn よりも短くして、τscn ＋τsus ＞Ｔと
なるようにしている。第３の発明では、第２の発明にお
いて、非書込みパルスの立下がりと走査パルスの立下が
りとがほぼ同じタイミングとなるようにし、また、第４
の発明では、非書込みパルスの立上がりと走査パルスの
立上がりとがほぼ同じタイミングとなるようにしてい
る。
【０００９】
【作用】第１〜第４の発明によれば、第２の電極（例え
ば、陰極）に走査パルスを印加しているとき、第１の電
極（例えば、表示陽極）をオンレベルの電位に保持する
ことで、書込み放電を形成する。書込み放電を形成しな
いときは、第２電極に走査パルスを印加しているとき
に、例えば、書込み電圧の印加される時間が、最初の書
込み放電が形成される表示セルが出現し始める放電開始
の統計的遅れ時間よりも短くなるように設定した非書込
みパルスを、第１電極に印加する。さらに、表示パルス
に引続いて一定期間第２電極に印加され、かつ非書込み
パルスとタイミングが重ならない維持パルスにより、維
持放電を形成する。
ば、陰極）に走査パルスを印加しているとき、第１の電
極（例えば、表示陽極）をオンレベルの電位に保持する
ことで、書込み放電を形成する。書込み放電を形成しな
いときは、第２電極に走査パルスを印加しているとき
に、例えば、書込み電圧の印加される時間が、最初の書
込み放電が形成される表示セルが出現し始める放電開始
の統計的遅れ時間よりも短くなるように設定した非書込
みパルスを、第１電極に印加する。さらに、表示パルス
に引続いて一定期間第２電極に印加され、かつ非書込み
パルスとタイミングが重ならない維持パルスにより、維
持放電を形成する。
【００１０】
【実施例】第１の実施例 図２は本発明の実施例のメモリ駆動方法で駆動されるＤ
Ｃ−ＰＤＰの概略の構成図、及び図３はその図２の要部
の概略の構成図である。このＤＣ−ＰＤＰの構造は、Ｐ
ＰＭ（Planar Pulse Memory ）型と呼ばれるもので、ガ
ラス板でできた前面パネル１１と背面パネル１２の内側
に、電極１３，１４，１５や隔壁１８等が厚膜印刷等で
形成され、その隔壁１８で囲まれた表示用放電セルから
なる表示セル１６の間に、溝状の補助放電セルからなる
補助セル１７が設けられている。即ち、前面パネル１１
の内側（即ち、下側）には、線状電極で構成された複数
の表示陽極１３（＝１３1 〜１３N ）と、線状電極で構
成された複数の補助陽極１４（＝１４1 〜１４L ）と
が、平行に形成されている。背面パネル１２の内側（即
ち、上側）には、表示陽極１３（＝１３1 〜１３N ）と
直交する方向に、線状電極で構成された複数の陰極１５
（＝１５1 〜１５M ）が形成されている。表示陽極１３
（＝１３1 〜１３N ）と陰極１５（＝１５1 〜１５M ）
との各交点が、各々の表示セル１６（＝１６11〜１
６MN）を構成し、さらに、補助陽極１４（＝１４1 〜１
４L ）と陰極１５（＝１５1 〜１５M ）との各交点が、
各々の補助セル１７（＝１７11〜１７ML）を構成してい
る。各表示セル１６は、隔壁１８で他の表示セルと空間
的に隔てられているが、隣合う表示セル１６と補助セル
１７とは、プライミングスリット１９を介して空間的に
結合している。
Ｃ−ＰＤＰの概略の構成図、及び図３はその図２の要部
の概略の構成図である。このＤＣ−ＰＤＰの構造は、Ｐ
ＰＭ（Planar Pulse Memory ）型と呼ばれるもので、ガ
ラス板でできた前面パネル１１と背面パネル１２の内側
に、電極１３，１４，１５や隔壁１８等が厚膜印刷等で
形成され、その隔壁１８で囲まれた表示用放電セルから
なる表示セル１６の間に、溝状の補助放電セルからなる
補助セル１７が設けられている。即ち、前面パネル１１
の内側（即ち、下側）には、線状電極で構成された複数
の表示陽極１３（＝１３1 〜１３N ）と、線状電極で構
成された複数の補助陽極１４（＝１４1 〜１４L ）と
が、平行に形成されている。背面パネル１２の内側（即
ち、上側）には、表示陽極１３（＝１３1 〜１３N ）と
直交する方向に、線状電極で構成された複数の陰極１５
（＝１５1 〜１５M ）が形成されている。表示陽極１３
（＝１３1 〜１３N ）と陰極１５（＝１５1 〜１５M ）
との各交点が、各々の表示セル１６（＝１６11〜１
６MN）を構成し、さらに、補助陽極１４（＝１４1 〜１
４L ）と陰極１５（＝１５1 〜１５M ）との各交点が、
各々の補助セル１７（＝１７11〜１７ML）を構成してい
る。各表示セル１６は、隔壁１８で他の表示セルと空間
的に隔てられているが、隣合う表示セル１６と補助セル
１７とは、プライミングスリット１９を介して空間的に
結合している。
【００１１】また、各表示セル１６における表示陽極１
３の近傍には、蛍光体２０が形成されている。前面パネ
ル１１と背面パネル１２との間には、放電ガス（例え
ば、ヘリウムとキセノンの混合ガス等）が封入され、表
示セル１６で放電が形成されると、紫外線が放射され、
該表示セル１６に設けられた蛍光体２０に吸収され、可
視光が発せられるようになっている。このような構成の
ＤＣ−ＰＤＰに、この第１の実施例のメモリ駆動方法を
適用するときの動作を説明する。
３の近傍には、蛍光体２０が形成されている。前面パネ
ル１１と背面パネル１２との間には、放電ガス（例え
ば、ヘリウムとキセノンの混合ガス等）が封入され、表
示セル１６で放電が形成されると、紫外線が放射され、
該表示セル１６に設けられた蛍光体２０に吸収され、可
視光が発せられるようになっている。このような構成の
ＤＣ−ＰＤＰに、この第１の実施例のメモリ駆動方法を
適用するときの動作を説明する。
【００１２】図１は、本発明の第１の実施例を示すもの
で、メモリ機能を有する図２及び図３のＤＣ−ＰＤＰの
メモリ駆動方法を説明するための波形図である。Ｋ１〜
ＫＭは、各陰極１５（＝１５1 〜１５M ）に供給される
陰極信号である。この陰極信号は、各陰極１５（＝１５
1 〜１５M ）に２μs 毎に順次印加される走査パルスＰ
scn （電位Ｖscn ：パルス幅τscn ）と、その走査パル
スＰscnに引続いて一定期間与えられ、かつその走査パ
ルスＰscn とは異なる位相のパルスである維持パルスＰ
sus （電位Ｖsus ：パルス幅τsus ）とで、構成されて
いる。走査パルスＰscn と維持パルスＰsus がない期間
の電位は、陰極バイアスＶbkとなる信号である。Ａ１〜
ＡＮは、各表示陽極１３（＝１３1 〜１３N ）に供給さ
れる表示陽極信号である。この表示陽極信号は、書込み
放電を形成しないときのみ走査パルスＰscn が印加され
ている期間のうちパルス幅τnwの時間だけオフレベルＶ
off で、他の期間がオンレベルＶonである非書込みパル
スＰnwからなる信号である。ここで、τnw＜τscn であ
る。Ｓは、各補助陽極１４（＝１４1 〜１４L ）に共通
に供給される補助陽極信号である。この補助陽極信号
は、走査パルスＰscn が印加されている期間だけ電位が
Ｖsaで、他の期間は電位が補助バイアスの電位Ｖbsとな
る補助放電パルスＰsaからなる信号である。
で、メモリ機能を有する図２及び図３のＤＣ−ＰＤＰの
メモリ駆動方法を説明するための波形図である。Ｋ１〜
ＫＭは、各陰極１５（＝１５1 〜１５M ）に供給される
陰極信号である。この陰極信号は、各陰極１５（＝１５
1 〜１５M ）に２μs 毎に順次印加される走査パルスＰ
scn （電位Ｖscn ：パルス幅τscn ）と、その走査パル
スＰscnに引続いて一定期間与えられ、かつその走査パ
ルスＰscn とは異なる位相のパルスである維持パルスＰ
sus （電位Ｖsus ：パルス幅τsus ）とで、構成されて
いる。走査パルスＰscn と維持パルスＰsus がない期間
の電位は、陰極バイアスＶbkとなる信号である。Ａ１〜
ＡＮは、各表示陽極１３（＝１３1 〜１３N ）に供給さ
れる表示陽極信号である。この表示陽極信号は、書込み
放電を形成しないときのみ走査パルスＰscn が印加され
ている期間のうちパルス幅τnwの時間だけオフレベルＶ
off で、他の期間がオンレベルＶonである非書込みパル
スＰnwからなる信号である。ここで、τnw＜τscn であ
る。Ｓは、各補助陽極１４（＝１４1 〜１４L ）に共通
に供給される補助陽極信号である。この補助陽極信号
は、走査パルスＰscn が印加されている期間だけ電位が
Ｖsaで、他の期間は電位が補助バイアスの電位Ｖbsとな
る補助放電パルスＰsaからなる信号である。
【００１３】以下、図１の波形図を参照しつつ、この第
１の実施例のメモリ駆動方法について説明する。各陰極
１５には、走査パルスＰscn （例えば、パルス幅τscn
＝１．４μs 、電位Ｖscn ＝０Ｖ）が、例えば２μs 毎
に順次印加される。また、印加される走査パルスＰscn
の期間内に、各補助陽極１４には書込み放電を形成しな
いときのみ、非書込みパルスＰnw（例えば、パルス幅τ
nw＝０．８μs 、Ｖoff ＝２２０Ｖ）を印加する。印加
するタイミングは、非書込みパルスＰnwの立下がりが、
走査パルスＰscn の立下がりとほぼ同一になるようにす
る。非書込みパルスＰnwが印加されないときの表示陽極
信号Ａ１〜ＡＮの電位Ｖonは、例えば３０５Ｖである。
走査パルスＰscn に引続き各陰極１５に印加される維持
パルスＰsus （例えば、パルス幅τsus ＝１．２μs 、
電位Ｖsus ＝５０Ｖ）は、非書込みパルスＰnwとはタイ
ミングが重ならないようにし、２μs 周期毎に一定期間
印加される。走査パルスＰscn と維持パルスＰsus が各
陰極１５に印加されるタイミング以外での陰極信号Ｋ１
〜ＫＭの電位は、例えば、Ｖbk＝８５Ｖの陰極バイアス
となっている。
１の実施例のメモリ駆動方法について説明する。各陰極
１５には、走査パルスＰscn （例えば、パルス幅τscn
＝１．４μs 、電位Ｖscn ＝０Ｖ）が、例えば２μs 毎
に順次印加される。また、印加される走査パルスＰscn
の期間内に、各補助陽極１４には書込み放電を形成しな
いときのみ、非書込みパルスＰnw（例えば、パルス幅τ
nw＝０．８μs 、Ｖoff ＝２２０Ｖ）を印加する。印加
するタイミングは、非書込みパルスＰnwの立下がりが、
走査パルスＰscn の立下がりとほぼ同一になるようにす
る。非書込みパルスＰnwが印加されないときの表示陽極
信号Ａ１〜ＡＮの電位Ｖonは、例えば３０５Ｖである。
走査パルスＰscn に引続き各陰極１５に印加される維持
パルスＰsus （例えば、パルス幅τsus ＝１．２μs 、
電位Ｖsus ＝５０Ｖ）は、非書込みパルスＰnwとはタイ
ミングが重ならないようにし、２μs 周期毎に一定期間
印加される。走査パルスＰscn と維持パルスＰsus が各
陰極１５に印加されるタイミング以外での陰極信号Ｋ１
〜ＫＭの電位は、例えば、Ｖbk＝８５Ｖの陰極バイアス
となっている。
【００１４】各補助陽極１４には、走査パルスＰscn と
同一のタイミングで補助放電パルスＰsa（例えば、パル
ス幅τsa＝１．４μs 、Ｖsa＝３００Ｖ）が印加され
る。このタイミングで各補助セル１７には、３００Ｖ
（＝Ｖsa−Ｖscn ）が順次印加され、これらの補助セル
１７での放電が走査パルスＰscn と共に順次シフトして
いく。補助放電パルスＰsa以外の期間では、補助陽極信
号Ｓの電位がＶbs＝２６０Ｖの補助バイアスとなってい
る。ある表示セル１６ｍｎ（但し、１≦ｍ≦Ｍ、１≦ｎ
≦Ｎ）で書込み放電を形成するには、ｍ行目の陰極１５
ｍに走査パルスＰscn が印加されているとき、ｎ列目の
表示陽極１３ｎをオンレベルＶon＝３０５Ｖに保持して
おく。このとき、表示セル１６ｍｎに隣接する補助セル
１７から、イオンや励起原子等がプライミングスリット
１９を通して表示セル１６ｍｎに拡散される。その結
果、この表示セル１６ｍｎでは、これらのイオンや励起
原子等が存在するために放電し易い状態となり（これ
を、「プライミング効果」という）、０．８μs （＝τ
d ）経過すると、放電が形成される表示セル１６が出現
し、１．２μs 経過で全表示セル１６の書込み放電が達
成される。
同一のタイミングで補助放電パルスＰsa（例えば、パル
ス幅τsa＝１．４μs 、Ｖsa＝３００Ｖ）が印加され
る。このタイミングで各補助セル１７には、３００Ｖ
（＝Ｖsa−Ｖscn ）が順次印加され、これらの補助セル
１７での放電が走査パルスＰscn と共に順次シフトして
いく。補助放電パルスＰsa以外の期間では、補助陽極信
号Ｓの電位がＶbs＝２６０Ｖの補助バイアスとなってい
る。ある表示セル１６ｍｎ（但し、１≦ｍ≦Ｍ、１≦ｎ
≦Ｎ）で書込み放電を形成するには、ｍ行目の陰極１５
ｍに走査パルスＰscn が印加されているとき、ｎ列目の
表示陽極１３ｎをオンレベルＶon＝３０５Ｖに保持して
おく。このとき、表示セル１６ｍｎに隣接する補助セル
１７から、イオンや励起原子等がプライミングスリット
１９を通して表示セル１６ｍｎに拡散される。その結
果、この表示セル１６ｍｎでは、これらのイオンや励起
原子等が存在するために放電し易い状態となり（これ
を、「プライミング効果」という）、０．８μs （＝τ
d ）経過すると、放電が形成される表示セル１６が出現
し、１．２μs 経過で全表示セル１６の書込み放電が達
成される。
【００１５】一方、ある表示セル１６ｍｎで書込み放電
を形成しないようにするには、走査パルスＰscn がｍ行
目の陰極１５ｍに印加される期間内に、ｎ列目の表示陽
極１３ｎに非書込みパルスＰnwを印加する。このとき、
図１に示すように、表示セル１６ｍｎに書込み電圧が印
加されてから書込み放電が形成され、該表示セル１６ｍ
ｎが出現するまでには、０．８μs 程度の放電開始の統
計的遅れ時間τd がある。上述のように、非書込みパル
スＰnwが印加されると、走査パルスＰscn の印加直後
は、非書込みパルスＰnwが０．８μs 時間印加されてい
る。このとき、表示セル１６ｍｎに印加される電圧は２
２０Ｖ（＝Ｖoff −Ｖscn ）なので、放電が形成されな
い。その後、表示陽極１３ｎが３０５ＶのオンレベルＶ
onとなって表示セル１６ｍｎに３０５Ｖの書込み電圧が
印加されても、その時間はτscn −τnw＝０．６μs と
放電開始の統計的遅れ時間τd よりも短いため、書込み
放電が形成されない。
を形成しないようにするには、走査パルスＰscn がｍ行
目の陰極１５ｍに印加される期間内に、ｎ列目の表示陽
極１３ｎに非書込みパルスＰnwを印加する。このとき、
図１に示すように、表示セル１６ｍｎに書込み電圧が印
加されてから書込み放電が形成され、該表示セル１６ｍ
ｎが出現するまでには、０．８μs 程度の放電開始の統
計的遅れ時間τd がある。上述のように、非書込みパル
スＰnwが印加されると、走査パルスＰscn の印加直後
は、非書込みパルスＰnwが０．８μs 時間印加されてい
る。このとき、表示セル１６ｍｎに印加される電圧は２
２０Ｖ（＝Ｖoff −Ｖscn ）なので、放電が形成されな
い。その後、表示陽極１３ｎが３０５ＶのオンレベルＶ
onとなって表示セル１６ｍｎに３０５Ｖの書込み電圧が
印加されても、その時間はτscn −τnw＝０．６μs と
放電開始の統計的遅れ時間τd よりも短いため、書込み
放電が形成されない。
【００１６】ところで、気体放電は、放電によって生じ
たイオンや励起原子が放電停止後に漸減し、またこれら
のイオンや励起原子等が存在すると、再放電し易いとい
った特性を有している。そのため、ある表示セル１６ｍ
ｎで書込み放電が形成されると、走査パルスＰscn に引
続いて印加される維持パルスＰsus により、書込み放電
電圧３０５Ｖよりも小さい電圧２５５Ｖ（＝Ｖon−Ｖsu
s ）であるにもかかわらず、放電を形成することができ
る。即ち、維持パルスＰsus によって、パルス的（断続
的）に放電を維持することができる。放電で発生した紫
外線は、表示セル１６ｍｎの蛍光体２０に吸収され、可
視光が放射される。しかも、パルス幅τsus ＝１．２μ
s といった十分な維持パルス幅を確保しているので、安
定な放電が得られ、さらに十分な輝度も得ることができ
る。表示セル１６ｍｎでの維持放電を停止するには、ｍ
行目の陰極１５ｍへの維持パルスＰsus の印加を停止す
ればよい。また、書込み放電が形成されない表示セル１
６では、その表示セル１６内にイオンや励起原子等がほ
とんど存在しないため、走査パルスＰscn に引続いて印
加される維持パルスＰsus では、放電が形成されない。
たイオンや励起原子が放電停止後に漸減し、またこれら
のイオンや励起原子等が存在すると、再放電し易いとい
った特性を有している。そのため、ある表示セル１６ｍ
ｎで書込み放電が形成されると、走査パルスＰscn に引
続いて印加される維持パルスＰsus により、書込み放電
電圧３０５Ｖよりも小さい電圧２５５Ｖ（＝Ｖon−Ｖsu
s ）であるにもかかわらず、放電を形成することができ
る。即ち、維持パルスＰsus によって、パルス的（断続
的）に放電を維持することができる。放電で発生した紫
外線は、表示セル１６ｍｎの蛍光体２０に吸収され、可
視光が放射される。しかも、パルス幅τsus ＝１．２μ
s といった十分な維持パルス幅を確保しているので、安
定な放電が得られ、さらに十分な輝度も得ることができ
る。表示セル１６ｍｎでの維持放電を停止するには、ｍ
行目の陰極１５ｍへの維持パルスＰsus の印加を停止す
ればよい。また、書込み放電が形成されない表示セル１
６では、その表示セル１６内にイオンや励起原子等がほ
とんど存在しないため、走査パルスＰscn に引続いて印
加される維持パルスＰsus では、放電が形成されない。
【００１７】以上のように、この第１の実施例のメモリ
駆動方法では、次の（ａ），（ｂ）のような効果があ
る。 （ａ） この第１の実施例において、書込み放電を形成
するときは、陰極１５に走査パルスＰscn （パルス幅＝
τscn 、電位＝Ｖscn ）を印加しているとき、表示陽極
１３を“Ｈ”レベルであるオンレベルＶonに保持するこ
とで行う（書込み電圧＝Ｖon−Ｖscn ）。書込み放電を
形成しないときは、陰極１５に走査パルスＰscn を印加
しているときに、書込み電圧の印加される時間（τscn
−τnw）が、最初の書込み放電が形成される表示セル１
６が出現し始める放電開始の統計的遅れ時間（τd ）よ
りも短くなるように設定した、非書込みパルスＰnw（パ
ルス幅＝τnw、電位＝Ｖoff ：τscn −τnw＜τｄ）を
表示陽極１３に印加する。また、維持放電は、前記走査
パルスＰscn に引続いて一定期間陰極１５に印加され、
かつ前記非書込みパルスＰnwとタイミングが重ならない
維持パルスＰsus （パルス幅＝τsus 、電位＝Ｖsus ）
で形成するようにしている。これにより、書込み放電の
時間（本実施例では、τscn ）と維持パルス放電の時間
（本実施例では、τsus ）とを加算した時間を、維持パ
ルスＰsus の周期よりも長くできる。その結果、従来の
メモリ駆動よりも短い走査周期でも、安定なメモリ駆動
ができ、十分な書込み放電時間、及び維持放電時間を確
保できる。従って、従来よりも高速のメモリ駆動におい
ても、高品質の表示（高輝度で安定動作）が可能であ
る。
駆動方法では、次の（ａ），（ｂ）のような効果があ
る。 （ａ） この第１の実施例において、書込み放電を形成
するときは、陰極１５に走査パルスＰscn （パルス幅＝
τscn 、電位＝Ｖscn ）を印加しているとき、表示陽極
１３を“Ｈ”レベルであるオンレベルＶonに保持するこ
とで行う（書込み電圧＝Ｖon−Ｖscn ）。書込み放電を
形成しないときは、陰極１５に走査パルスＰscn を印加
しているときに、書込み電圧の印加される時間（τscn
−τnw）が、最初の書込み放電が形成される表示セル１
６が出現し始める放電開始の統計的遅れ時間（τd ）よ
りも短くなるように設定した、非書込みパルスＰnw（パ
ルス幅＝τnw、電位＝Ｖoff ：τscn −τnw＜τｄ）を
表示陽極１３に印加する。また、維持放電は、前記走査
パルスＰscn に引続いて一定期間陰極１５に印加され、
かつ前記非書込みパルスＰnwとタイミングが重ならない
維持パルスＰsus （パルス幅＝τsus 、電位＝Ｖsus ）
で形成するようにしている。これにより、書込み放電の
時間（本実施例では、τscn ）と維持パルス放電の時間
（本実施例では、τsus ）とを加算した時間を、維持パ
ルスＰsus の周期よりも長くできる。その結果、従来の
メモリ駆動よりも短い走査周期でも、安定なメモリ駆動
ができ、十分な書込み放電時間、及び維持放電時間を確
保できる。従って、従来よりも高速のメモリ駆動におい
ても、高品質の表示（高輝度で安定動作）が可能であ
る。
【００１８】（ｂ） ディスプレイの大型化等によって
走査線の本数が増えたときでも、集積回路（以下、ＩＣ
という）等で構成される駆動回路の個数が、従来のメモ
リ駆動で必要であった個数の半分で駆動でき、低コスト
のＤＣ−ＰＤＰを提供できる。以下、詳細に説明する。
従来のメモリ駆動では、例えば、走査線が１０００本程
度のハイビジョン映像を表示する場合、前記文献２の第
８０頁の図３に記載されているように、表示陽極を、パ
ネル上側のグループと下側のグループとで上下２つのグ
ループに分けて駆動していた。これは、次のような理由
によるものである。１画面を表示する時間（１フィール
ド）は、目にちらつきとして感じないように１６．６ms
程度（約６０Hz）である。この１フィールドを、十分な
階調表示を得るために８つのサブフィールドに分け、各
サブフィールドにそれぞれ１、２、４、８、１６、３
２、６４、１２８の重付けをするサブフィールド法が採
用されている。このとき、１つのサブフィールドは、約
２．３msとなる。従来のメモリ駆動では、１行の走査周
期は４μs であり、この場合５００本程度（２．３ms÷
４μs ）までしか駆動できない。１０００本を駆動しよ
うとすると、１行の走査周期を２μs 程度（２．３ms÷
１０００本）で駆動することになる。安定なメモリ放電
動作を得るには、書込み放電の時間は、１．２μs 以
上、また維持放電の時間は１．１μs 以上必要である。
従来のメモリ駆動では、１つの書込み放電の時間と１つ
の維持放電の時間とを加算した時間は、走査周期よりも
長くできないので、安定放電が得られない。安定放電を
得るには、十分な書込み放電時間と維持放電時間とが得
られる１行の走査周期が４μs である。そこで、前記文
献２のメモリ駆動方法では、表示陽極をパネルの上下で
２分割し（上側の走査線５００本と下側の走査線５００
本に対応する）、上側と下側の走査線を同時に走査する
ことで、２msの間でも１０００本を走査できる（２ms÷
４μs ×２＝１０００）。しかし、この場合、表示陽極
を駆動する回路（駆動ＩＣ）が上側と下側で必要とな
る。これに対し、この第１の実施例では、走査周期が２
μs であっても、書込み放電時間と維持放電時間とを十
分にとることができるので、表示陽極１３を駆動するＩ
Ｃが従来の半分の個数で可能となり、低コストとなる。
走査線の本数が増えたときでも、集積回路（以下、ＩＣ
という）等で構成される駆動回路の個数が、従来のメモ
リ駆動で必要であった個数の半分で駆動でき、低コスト
のＤＣ−ＰＤＰを提供できる。以下、詳細に説明する。
従来のメモリ駆動では、例えば、走査線が１０００本程
度のハイビジョン映像を表示する場合、前記文献２の第
８０頁の図３に記載されているように、表示陽極を、パ
ネル上側のグループと下側のグループとで上下２つのグ
ループに分けて駆動していた。これは、次のような理由
によるものである。１画面を表示する時間（１フィール
ド）は、目にちらつきとして感じないように１６．６ms
程度（約６０Hz）である。この１フィールドを、十分な
階調表示を得るために８つのサブフィールドに分け、各
サブフィールドにそれぞれ１、２、４、８、１６、３
２、６４、１２８の重付けをするサブフィールド法が採
用されている。このとき、１つのサブフィールドは、約
２．３msとなる。従来のメモリ駆動では、１行の走査周
期は４μs であり、この場合５００本程度（２．３ms÷
４μs ）までしか駆動できない。１０００本を駆動しよ
うとすると、１行の走査周期を２μs 程度（２．３ms÷
１０００本）で駆動することになる。安定なメモリ放電
動作を得るには、書込み放電の時間は、１．２μs 以
上、また維持放電の時間は１．１μs 以上必要である。
従来のメモリ駆動では、１つの書込み放電の時間と１つ
の維持放電の時間とを加算した時間は、走査周期よりも
長くできないので、安定放電が得られない。安定放電を
得るには、十分な書込み放電時間と維持放電時間とが得
られる１行の走査周期が４μs である。そこで、前記文
献２のメモリ駆動方法では、表示陽極をパネルの上下で
２分割し（上側の走査線５００本と下側の走査線５００
本に対応する）、上側と下側の走査線を同時に走査する
ことで、２msの間でも１０００本を走査できる（２ms÷
４μs ×２＝１０００）。しかし、この場合、表示陽極
を駆動する回路（駆動ＩＣ）が上側と下側で必要とな
る。これに対し、この第１の実施例では、走査周期が２
μs であっても、書込み放電時間と維持放電時間とを十
分にとることができるので、表示陽極１３を駆動するＩ
Ｃが従来の半分の個数で可能となり、低コストとなる。
【００１９】第２の実施例 図４は、本発明の第２の実施例を示すＤＣ−ＰＤＰにお
けるメモリ駆動方法の波形図であり、第１の実施例を示
す図１中の要素と共通の要素には共通の符号が付されて
いる。第１の実施例の図１では、図３の表示陽極１３
（＝１３1 〜１３N ）に印加する非書込みパルスＰnw
を、その非書込みパルスＰnwの立下がりと、図３の陰極
１５（＝１５1 〜１５M ）に印加する走査パルスＰscn
の立下がりとが、ほぼ同一のタイミングになる例につい
て説明した。これに対し、この第２の実施例の図４で
は、非書込みパルスＰnwを印加するタイミングを、該非
書込みパルスＰnwの立上がりと、走査パルスＰscn の立
上がりとが、ほぼ同一のタイミングになるようにしてい
る。このような非書込みパルスＰnwを表示陽極１３（＝
１３1 〜１３N）に印加しても、第１の実施例と同様の
作用、効果が得られる。
けるメモリ駆動方法の波形図であり、第１の実施例を示
す図１中の要素と共通の要素には共通の符号が付されて
いる。第１の実施例の図１では、図３の表示陽極１３
（＝１３1 〜１３N ）に印加する非書込みパルスＰnw
を、その非書込みパルスＰnwの立下がりと、図３の陰極
１５（＝１５1 〜１５M ）に印加する走査パルスＰscn
の立下がりとが、ほぼ同一のタイミングになる例につい
て説明した。これに対し、この第２の実施例の図４で
は、非書込みパルスＰnwを印加するタイミングを、該非
書込みパルスＰnwの立上がりと、走査パルスＰscn の立
上がりとが、ほぼ同一のタイミングになるようにしてい
る。このような非書込みパルスＰnwを表示陽極１３（＝
１３1 〜１３N）に印加しても、第１の実施例と同様の
作用、効果が得られる。
【００２０】なお、本発明は上記実施例に限定されず、
種々の変形が可能である。その変形例としては、例えば
次のようなものがある。 （ｉ） 図２及び図３のＤＣ−ＰＤＰでは、第１電極を
表示陽極１３（＝１３1〜１３N ）、第２電極を陰極１
５（＝１５1 〜１５M ）、第１論理レベルを“Ｌ”レベ
ル、及び第２論理レベルを“Ｈ”レベルとして図１及び
図４のメモリ駆動方法について説明したが、これに代え
て、第１電極を陰極１５（＝１５1 〜１５M ）、第２電
極を表示陽極１３（＝１３1 〜１３N ）、第１論理レベ
ルを“Ｈ”レベル、及び第２論理レベルを“Ｌ”レベル
としてメモリ駆動を行っても、上記実施例とほぼ同様の
作用、効果が得られる。 （ii） 前記（ｉ）のメモリ駆動方法や、上記実施例の
メモリ駆動方法に適用されるＤＣ−ＰＤＰの構造は、図
２及び図３の構造のものに限定されず、図示以外の構造
のものや、あるいは補助陽極１４（＝１４1 〜１４L ）
及び補助セル１７（＝１７11〜１７ML）を持たないＤＣ
−ＰＤＰについても、本発明の適用が可能である。
種々の変形が可能である。その変形例としては、例えば
次のようなものがある。 （ｉ） 図２及び図３のＤＣ−ＰＤＰでは、第１電極を
表示陽極１３（＝１３1〜１３N ）、第２電極を陰極１
５（＝１５1 〜１５M ）、第１論理レベルを“Ｌ”レベ
ル、及び第２論理レベルを“Ｈ”レベルとして図１及び
図４のメモリ駆動方法について説明したが、これに代え
て、第１電極を陰極１５（＝１５1 〜１５M ）、第２電
極を表示陽極１３（＝１３1 〜１３N ）、第１論理レベ
ルを“Ｈ”レベル、及び第２論理レベルを“Ｌ”レベル
としてメモリ駆動を行っても、上記実施例とほぼ同様の
作用、効果が得られる。 （ii） 前記（ｉ）のメモリ駆動方法や、上記実施例の
メモリ駆動方法に適用されるＤＣ−ＰＤＰの構造は、図
２及び図３の構造のものに限定されず、図示以外の構造
のものや、あるいは補助陽極１４（＝１４1 〜１４L ）
及び補助セル１７（＝１７11〜１７ML）を持たないＤＣ
−ＰＤＰについても、本発明の適用が可能である。
【００２１】
【発明の効果】以上詳細に説明したように、第１及び第
２の発明によれば、書込み放電の時間と維持パルス放電
の時間とを加算した時間を、維持パルスの周期よりも長
くできる。そのため、従来のメモリ駆動方法よりも短い
走査周期でも、安定なメモリ駆動ができ、十分な書込み
放電時間及び放電維持時間を確保できる。その結果、従
来よりも高速のメモリ駆動においても、高品質の表示
（高輝度で安定動作）が可能である。さらに、ディスプ
レイの大型化等によって走査線の本数が増えたときで
も、従来のものよりも少ない数の駆動回路でメモリ駆動
が行え、それによって低コストのＤＣ−ＰＤＰを実現で
きる。第３及び第４の発明によれば、非書込みパルスの
立下がりと走査パルスの立下がり、あるいは非書込みパ
ルスの立上がりと走査パルスの立上がりとをほぼ同じタ
イミングとなるようにしたので、それらの非書込みパル
スと走査パルスの制御が容易になると共に、表示セルの
放電及び消去を的確に行うことができる。
２の発明によれば、書込み放電の時間と維持パルス放電
の時間とを加算した時間を、維持パルスの周期よりも長
くできる。そのため、従来のメモリ駆動方法よりも短い
走査周期でも、安定なメモリ駆動ができ、十分な書込み
放電時間及び放電維持時間を確保できる。その結果、従
来よりも高速のメモリ駆動においても、高品質の表示
（高輝度で安定動作）が可能である。さらに、ディスプ
レイの大型化等によって走査線の本数が増えたときで
も、従来のものよりも少ない数の駆動回路でメモリ駆動
が行え、それによって低コストのＤＣ−ＰＤＰを実現で
きる。第３及び第４の発明によれば、非書込みパルスの
立下がりと走査パルスの立下がり、あるいは非書込みパ
ルスの立上がりと走査パルスの立上がりとをほぼ同じタ
イミングとなるようにしたので、それらの非書込みパル
スと走査パルスの制御が容易になると共に、表示セルの
放電及び消去を的確に行うことができる。
【図１】本発明の第１の実施例を示すメモリ駆動方法の
波形図である。
波形図である。
【図２】本発明の実施例に適用されるＤＣ−ＰＤＰの概
略の構成図である。
略の構成図である。
【図３】図２のＤＣ−ＰＤＰの要部の概略を示す構成図
である。
である。
【図４】本発明の第２の実施例を示すメモリ駆動方法の
波形図である。
波形図である。
【図５】従来のＣＰＭ駆動回路の構成図である。
【図６】図５のＣＰＭ駆動回路を用いた従来のＣＰＭ駆
動方法の波形図である。
動方法の波形図である。
【図７】一般的な表示セルの書込み放電確率特性図であ
る。
る。
【図８】一般的な表示セルの維持放電確率特性図であ
る。
る。
１１ 前面パネル １２ 背面パネル １３（＝１３1 〜１３N ） 表示陽極 １４（＝１４1 〜１４L ） 補助陽極 １５（＝１５1 〜１５M ） 陰極 １６（＝１６11〜１６MN） 表示セル １７（＝１７11〜１７ML） 補助セル １８ 隔壁 １９ プライミングスリット ２０ 蛍光体 Ｐscn 走査パルス Ｐsus 維持パルス Ｐnw 非書込みパルス Ｐsa 補助放電パルス
Claims (4)
- 【請求項１】 配列された複数の線状の第１電極で構成
された第１電極群と、放電ガスが封入され前記第１電極
群と対向してそれらの第１電極群と直交するように配列
された複数の線状の第２電極で構成された第２電極群
と、前記各第１電極群及び第２電極群の交差箇所に設け
られ、それらの各第１電極及び第２電極間の放電によっ
てそれぞれ発光する複数の表示セルとを、備えた直流型
気体放電パネルを用い、 前記各第２電極には、パルス幅τscn の走査パルスを走
査周期Ｔで順次印加すると共に、それらの各走査パルス
に引続くパルス幅τsus の維持パルス列を一定期間それ
ぞれ印加し、前記第１電極群には、前記各表示セルに対
する表示情報が非表示の場合のみ第１論理レベルで、他
の期間はすべて第２論理レベルの２値信号であるパルス
幅τnwの非書込みパルスを前記走査パルスに同期して印
加する直流型気体放電パネルのメモリ駆動方法であっ
て、 前記走査パルスに引続いて前記第２電極に印加する維持
パルスは、前記非書込みパルスとタイミングが重ならな
いようにし、前記第１電極に印加する前記非書込みパル
スのパルス幅τnwは、前記第２電極に印加する前記走査
パルスのパルス幅τscn よりも短くして、τscn ＋τsu
s ＞Ｔとなるようにしたことを特徴とする直流型気体放
電パネルのメモリ駆動方法。 - 【請求項２】 請求項１記載の直流型気体放電パネルの
メモリ駆動方法において、 前記第１電極は表示陽極、前記第２電極は陰極、前記第
１論理レベルは“Ｌ”レベル、及び前記第２論理レベル
は“Ｈ”レベルとした直流型気体放電パネルのメモリ駆
動方法。 - 【請求項３】 請求項２記載の直流型気体放電パネルの
メモリ駆動方法において、 前記非書込みパルスの立下がりと前記走査パルスの立下
がりとがほぼ同じタイミングとなるようにしたことを特
徴とする直流型気体放電パネルのメモリ駆動方法。 - 【請求項４】 請求項２記載の直流型気体放電パネルの
メモリ駆動方法において、 前記非書込みパルスの立上がりと前記走査パルスの立上
がりとがほぼ同じタイミングとなるようにしたことを特
徴とする直流型気体放電パネルのメモリ駆動方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7169124A JPH0922272A (ja) | 1995-07-05 | 1995-07-05 | 直流型気体放電パネルのメモリ駆動方法 |
| EP96110506A EP0752696A3 (en) | 1995-07-05 | 1996-06-28 | Method and control device with memory effect of a gas field display panel in continuous field |
| US08/671,711 US5739799A (en) | 1995-07-05 | 1996-06-28 | Method of memory-driving a DC gaseous discharge panel and circuitry therefor |
| TW085107852A TW316972B (ja) | 1995-07-05 | 1996-06-28 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7169124A JPH0922272A (ja) | 1995-07-05 | 1995-07-05 | 直流型気体放電パネルのメモリ駆動方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0922272A true JPH0922272A (ja) | 1997-01-21 |
Family
ID=15880735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7169124A Withdrawn JPH0922272A (ja) | 1995-07-05 | 1995-07-05 | 直流型気体放電パネルのメモリ駆動方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5739799A (ja) |
| EP (1) | EP0752696A3 (ja) |
| JP (1) | JPH0922272A (ja) |
| TW (1) | TW316972B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7391389B1 (en) | 1998-12-28 | 2008-06-24 | Hitachi Limited | Plasma display panel device |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3408684B2 (ja) * | 1995-12-25 | 2003-05-19 | 富士通株式会社 | プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置 |
| JPH1011010A (ja) * | 1996-06-26 | 1998-01-16 | Oki Electric Ind Co Ltd | 直流型気体放電パネルのメモリ駆動方法 |
| JP2002298766A (ja) * | 2001-03-30 | 2002-10-11 | Noritake Co Ltd | 蛍光表示管およびその製造方法 |
| JP2003271089A (ja) * | 2002-03-15 | 2003-09-25 | Fujitsu Hitachi Plasma Display Ltd | プラズマディスプレイパネルおよびその駆動方法 |
| KR100508921B1 (ko) * | 2003-04-29 | 2005-08-17 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 및 그 구동 방법 |
| JP2005135732A (ja) * | 2003-10-30 | 2005-05-26 | Pioneer Plasma Display Corp | プラズマ表示装置及びその駆動方法 |
| KR100649188B1 (ko) | 2004-03-11 | 2006-11-24 | 삼성에스디아이 주식회사 | 플라즈마 표시 장치 및 플라즈마 표시 패널의 구동 방법 |
| TWM379006U (en) | 2009-10-22 | 2010-04-21 | Jia-hao ZHANG | LED light bar |
| DE102013109890A1 (de) | 2013-09-10 | 2015-03-12 | Ligitek Electronics Co., Ltd. | Flexibles LED-Lichtquellenmodul |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3906451A (en) * | 1974-04-15 | 1975-09-16 | Control Data Corp | Plasma panel erase apparatus |
| US4162427A (en) * | 1977-03-18 | 1979-07-24 | Nippon Hoso Kyokai | Gas-discharge display panel |
| US4140945A (en) * | 1978-01-06 | 1979-02-20 | Owens-Illinois, Inc. | Sustainer wave form having enhancement pulse for increased brightness in a gas discharge device |
| JPS5786886A (en) * | 1980-11-20 | 1982-05-31 | Japan Broadcasting Corp | Driving of gas discharge display panel |
| JPS60221796A (ja) * | 1984-04-18 | 1985-11-06 | 富士通株式会社 | ガス放電パネルの駆動方法 |
| US5247288A (en) * | 1989-11-06 | 1993-09-21 | Board Of Trustees Of University Of Illinois | High speed addressing method and apparatus for independent sustain and address plasma display panel |
| US5250936A (en) * | 1990-04-23 | 1993-10-05 | Board Of Trustees Of The University Of Illinois | Method for driving an independent sustain and address plasma display panel to prevent errant pixel erasures |
| JP3026317B2 (ja) * | 1991-10-30 | 2000-03-27 | 松下電子工業株式会社 | 気体放電型表示装置の駆動方法 |
| KR940007501B1 (ko) * | 1992-03-04 | 1994-08-18 | 삼성전관 주식회사 | 플라즈마 디스플레이 판넬의 구조 및 구동방법 |
| JP3078114B2 (ja) * | 1992-06-26 | 2000-08-21 | 日本放送協会 | 気体放電表示パネルの駆動方法および駆動装置 |
| JP3276406B2 (ja) * | 1992-07-24 | 2002-04-22 | 富士通株式会社 | プラズマディスプレイの駆動方法 |
-
1995
- 1995-07-05 JP JP7169124A patent/JPH0922272A/ja not_active Withdrawn
-
1996
- 1996-06-28 EP EP96110506A patent/EP0752696A3/en not_active Withdrawn
- 1996-06-28 TW TW085107852A patent/TW316972B/zh active
- 1996-06-28 US US08/671,711 patent/US5739799A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7391389B1 (en) | 1998-12-28 | 2008-06-24 | Hitachi Limited | Plasma display panel device |
Also Published As
| Publication number | Publication date |
|---|---|
| US5739799A (en) | 1998-04-14 |
| EP0752696A2 (en) | 1997-01-08 |
| EP0752696A3 (en) | 1997-02-26 |
| TW316972B (ja) | 1997-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002014652A (ja) | 表示パネルの駆動方法 | |
| JP2000155556A (ja) | ガス放電パネルの駆動方法 | |
| JP2002014650A (ja) | Ａｃ型プラズマディスプレイ駆動方法 | |
| JP2756053B2 (ja) | 交流駆動型プラズマディスプレイパネル駆動方法 | |
| JP3539291B2 (ja) | Ａｃ型プラズマディスプレイの駆動方法及び駆動装置 | |
| JP2001272946A (ja) | Ａｃ型プラズマディスプレイパネルとその駆動方法 | |
| JP2004054038A (ja) | プラズマディスプレイの駆動回路及びプラズマディスプレイパネル | |
| JPH0922272A (ja) | 直流型気体放電パネルのメモリ駆動方法 | |
| JPH11102646A (ja) | プラズマ表示パネル及びその駆動方法 | |
| US6373451B1 (en) | Method for driving AC plasma display panel | |
| KR100338519B1 (ko) | 플라즈마 디스플레이 패널의 어드레스 방법 | |
| JP3062406B2 (ja) | 直流型気体放電パネルのメモリ駆動方法 | |
| JPH10214057A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JPH07287548A (ja) | 交流放電型マトリックス方式のプラズマディスプレイパネル及びその駆動方法 | |
| JP2002351397A (ja) | プラズマディスプレイパネルおよびその駆動方法 | |
| KR100363677B1 (ko) | 플라즈마 디스플레이 패널의 구동방법 | |
| WO2004086340A1 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP2001166734A (ja) | プラズマディスプレイパネルの駆動方法 | |
| KR100336606B1 (ko) | 플라즈마 디스플레이 패널 및 그 구동방법 | |
| KR20080048893A (ko) | 플라즈마 디스플레이 장치 | |
| JP2002132206A (ja) | プラズマディスプレイ | |
| KR20010083409A (ko) | 플라즈마 디스플레이 패널의 구동방법 | |
| JPH1011020A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JPH07287549A (ja) | プラズマディスプレイパネルの駆動方法 | |
| KR100470792B1 (ko) | 기입 기간 단축을 위한 플라즈마 디스플레이 패널의 구동방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20021001 |