[go: up one dir, main page]

JPH0817964A - 半導体装置及びその製造方法及び基板 - Google Patents

半導体装置及びその製造方法及び基板

Info

Publication number
JPH0817964A
JPH0817964A JP7059562A JP5956295A JPH0817964A JP H0817964 A JPH0817964 A JP H0817964A JP 7059562 A JP7059562 A JP 7059562A JP 5956295 A JP5956295 A JP 5956295A JP H0817964 A JPH0817964 A JP H0817964A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor chip
semiconductor device
bonded
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7059562A
Other languages
English (en)
Other versions
JP3034180B2 (ja
Inventor
Masanori Iijima
真紀 飯島
Tetsushi Wakabayashi
哲史 若林
Toshio Hamano
寿夫 浜野
Masae Minamizawa
正栄 南澤
Masaji Takenaka
正司 竹中
Tatsuro Yamashita
達郎 山下
Masataka Mizukoshi
正考 水越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP7059562A priority Critical patent/JP3034180B2/ja
Priority to DE69536084T priority patent/DE69536084D1/de
Priority to EP99101351A priority patent/EP0915504A1/en
Priority to EP01129844A priority patent/EP1198000A1/en
Priority to EP95105640A priority patent/EP0685878B1/en
Priority to EP06116868A priority patent/EP1715512A3/en
Priority to KR1019950009706A priority patent/KR100199437B1/ko
Priority to TW091212186U priority patent/TW559338U/zh
Priority to TW092209806U priority patent/TW563902U/zh
Publication of JPH0817964A publication Critical patent/JPH0817964A/ja
Priority to US08/782,381 priority patent/US5729435A/en
Priority to US08/924,958 priority patent/US5978222A/en
Priority to US09/185,716 priority patent/US6347037B2/en
Priority to US09/195,232 priority patent/US6088233A/en
Priority to US09/506,733 priority patent/US6184133B1/en
Application granted granted Critical
Publication of JP3034180B2 publication Critical patent/JP3034180B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0655—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/18—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of the types provided for in two or more different main groups of the same subclass of H10B, H10D, H10F, H10H, H10K or H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16151—Cap comprising an aperture, e.g. for pressure control, encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672—Superposed layout, i.e. in different planes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 本発明はＢＧＡ型の半導体装置に関し、高周
波信号特性の向上を実現することを目的とする。 【構成】 基板３１と、基板３１上にフェイスダウンボ
ンディングされた半導体チップ３２と、基板３１上のダ
ム部材３３と、メタルプレート３４と、基板３１の下面
の半田ボール１３Ａとを有する。基板３１のスルーホー
ルは、充填コア部５２によって埋められている。アディ
ティブ層５１は、スルーホールの部分にも形成してあ
り、配線パターン２３Ａはスルーホールを迂回しない、
最短の経路を有する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はボールグリッドアレイ
（以下ＢＧＡという）型の半導体装置及びその製造方法
及び該半導体装置に用いる基板に関する。近年、半導体
チップが高集積化してきており、また、半導体装置の実
装の高密度化が要求されてきている。
【０００２】そこで、ＱＦＰ型半導体装置に比べて、端
子のピッチを広げることができ、且つ互いに近接させて
実装することができるＢＧＡ型半導体装置が注目されて
きている。また、近年、半導体装置が処理する信号が高
周波数化してきている。
【０００３】このため、ＢＧＡ型半導体装置は、高周波
数の信号に有利な構造であることが望ましい。また、半
導体チップの高集積化に伴って、半導体チップの発熱量
が増えてきており、ＢＧＡ型半導体装置は、放熱性の良
い構造が必要とされる。
【０００４】
【従来の技術】図２１は米国特許５，１６６，７７２号
に示されているＢＧＡ型半導体装置１０を示す。半導体
装置１０は、基板１１と、基板１１の上面の中央に固着
してある半導体チップ１２と、基板１１の下面に格子状
に配してある半田ボール１３と、半導体チップ１２を封
止している樹脂製の封止部１４とを有する。
【０００５】半導体チップ１２の上面のパッド１５と基
板１１上のパッド１６との間にワイヤ１７が張られてい
る。基板１１は、図２２及び図１６に示すように、プリ
ント板２０と、この上面のアディティブ層２１とよりな
り、スルーホール２２-1〜２２-5等を有する。
【０００６】半導体チップ１２上の各パッド１５が、基
板１１の下面の各半田ボール１３と、電気的に接続して
ある。バンプ１５-1と半田ボール１３-1とは、ワイヤ１
７-1−パッド１６-1−アディティブ層２１内の配線パタ
ーン２３−スルーホール２２-2の内周面のスルーホール
内周膜２４を介して電気的に接続してある。
【０００７】
【発明が解決しようとする課題】スルーホール２２-1〜
２２-5は開口とされているため、アディティブ層２１は
スルーホール２２-1〜２２-5の真上の位置には形成され
ていず、アディティブ層２１の配線パターンを、スルー
ホールの上方を横切るように形成することは出来ない。
【０００８】このため、配線パターンを形成するとき
に、経路が、スルーホールによって制約を受けていた。
例えば、パッド１５-1とスルーホール２２-2との間を結
ぶ配線パターンを形成する場合についてみる。
【０００９】図２１中、二点鎖線で示すように、直線的
な配線パターン２５を形成することは出来ず、スルーホ
ール２２-1，２２-5を迂回した経路の曲線状の配線パタ
ーン２３が形成してある。スルーホール２２-4，２２-5
を迂回するため、配線パターン２３は長さがその分長く
ならざるを得ない。
【００１０】このため、特に高周波数の信号について
は、波形がなまって信号の伝播の特性が低下してしまう
虞れがあった。また、半導体チップ１２は封止部１４で
もって覆われているため、半導体チップ１２で発生した
熱が半導体装置１０の外部にまで伝導しにくく、半導体
装置１０は、放熱性が良くなかった。
【００１１】そこで、本発明は上記課題を解決した半導
体装置及びその製造方法及び基板を提供することを目的
とする。
【００１２】
【課題を解決するための手段】請求項１の発明は、基板
と、該基板の上面に固定してある半導体チップと、該基
板の下面に配された端子とよりなり、該基板は、複数の
スルーホールを有し、各スルーホールの内部に充填コア
部を有する基板本体と、該基板本体の上面に、上記スル
ーホールの部分も含めて、形成してあるアディティブ層
とよりなり、該アディティブ層は、該スルーホールによ
って制約を受けない経路を有する配線パターンを有する
構成としたものである。
【００１３】請求項２の発明は、請求項１の基板は、複
数のスルーホールを有し、各スルーホールの内部に充填
コア部を有する基板本体と、該基板本体の上面に、上記
スルーホールの部分も含めて、形成してあるアディティ
ブ層とよりなり、該アディティブ層は、上記スルーホー
ルの上を通る経路を有する配線パターンを有する構成と
したものである。
【００１４】請求項３の発明は、複数のスルーホールを
有し、各スルーホールの内部に充填コア部を有する基板
本体と、該基板本体の上面に、上記スルーホールの部分
も含めて、形成してあるアディティブ層とよりなり、該
アディティブ層は、該スルーホールによって制約を受け
ない経路を有する配線パターンを有する構成の基板の上
面に半導体チップを固定する工程と、上記基板の下面に
端子を形成する工程とよりなる構成としたものである。
【００１５】請求項４の発明は、基板と、該基板の上面
にフェイスダウンボンディングしてある半導体チップ
と、該半導体チップを囲んで上記基板上に接着してある
枠形状のダム部材と、該ダム部材、及び該半導体チップ
の上を向いた裏面に接着してあるメタルプレートと、上
記基板の下面に配された端子とよりなる構成としたもの
である。
【００１６】請求項５の発明は、基板と、該基板の上面
にフェイスダウンボンディングしてある半導体チップ
と、該半導体チップを囲んで上記基板上に接着してある
枠形状のダム部材と、開口を有し、上記ダム部材、及び
該半導体チップの上を向いた裏面のうち周囲側の部分に
接着してあるメタルプレートと、上記基板の下面に配さ
れた端子とよりなり、上記半導体チップの裏面が露出し
た構成としたものである。
【００１７】請求項６の発明は、基板と、該基板の上面
にフェイスダウンボンディングしてある半導体チップ
と、該半導体チップを囲んで上記基板上に接着してある
枠形状のダム部材と、開口を有し、上記ダム部材、及び
該半導体チップの上面のうち周囲側の部分に接着してあ
るメタルプレートと、該メタルプレートの開口より露出
している上記半導体チップの裏面に接着してある放熱フ
ィンと上記基板の下面に配された端子とよりなる構成と
したものである。
【００１８】請求項７の発明は、基板と、該基板の上面
にフェイスダウンボンディングしてある半導体チップ
と、該半導体チップの上を向いた裏面に接着され、且つ
半導体チップを覆って、周囲の部分を上記基板に接着さ
れた金属製のキャップと、上記基板の下面に配された端
子とよりなる構成としたものである。
【００１９】請求項８の発明は、基板と、該基板の上面
にフェイスダウンボンディングしてある半導体チップ
と、開口を有し、該開口の周囲の部分を、上記半導体チ
ップの上面に接着され、周囲の部分を上記基板に接着さ
れた金属製のキャップと、上記基板の下面に配された端
子とよりなり、上記半導体チップの裏面が露出した構成
としたものである。請求項９の発明は、基板と、該基板
の上面にフェイスダウンボンディングしてある半導体チ
ップと、開口を有し、該開口の周囲の部分を、上記半導
体チップの上面に接着され、周囲の部分を上記基板に接
着された金属製のキャップと、該キャップの開口より露
出している上記半導体チップの裏面に接着してある放熱
フィンと上記基板の下面に配された端子とよりなる構成
としたものである。
【００２０】請求項１０の発明は、基板と、該基板の上
面にフェイスアップボンディングしてある半導体チップ
と、該半導体チップを囲んで上記基板上に接着してある
ダム部材と、該ダム部材の内側に形成してあり、上記半
導体チップを封止する樹脂パッケージ部と、上記基板の
下面に配された端子とよりなる構成としたものである。
【００２１】請求項１１の発明は、基板と、該基板の上
面にフェイスアップボンディングしてある半導体チップ
と、該半導体チップを囲んで上記基板上に接着してある
ダム部材と、該ダム部材の内側に形成してあり、上記半
導体チップを封止する樹脂パッケージ部と、該樹脂パッ
ケージ部に接着してあるメタルプレートと、上記基板の
下面に配された端子とよりなる構成としたものである。
【００２２】請求項１３の発明は、基板と、該基板の上
面にフェイスアップボンディングしてある半導体チップ
と、該半導体チップを囲んで上記基板上に接着してある
ダム部材と、該ダム部材の内側に形成してあり、上記半
導体チップを封止する樹脂パッケージ部と、該樹脂パッ
ケージ部に接着してある放熱フィンと、上記基板の下面
に配された端子とよりなる構成としたものである。
【００２３】請求項１３の発明は、端子は、半田ボール
である構成としたものである。請求項１４の発明は、複
数のスルーホールを有し、各スルーホールの内部に充填
コア部を有する基板本体と、該基板本体の上面に、上記
スルーホールの部分も含めて、形成してあるアディティ
ブ層とよりなり、該アディティブ層は、該スルーホール
によって制約を受けない経路を有する配線パターンを有
する構成としたものである。
【００２４】請求項１５の発明は、複数のスルーホール
を有し、各スルーホールの内部に充填コア部を有する基
板本体と、該基板本体の上面に、上記スルーホールの部
分も含めて、形成してあるアディティブ層とよりなり、
該アディティブ層は、上記スルーホールの上を通る経路
を有する配線パターンを有する構成としたものである。
【００２５】請求項１６の発明は、複数の面に電極を有
する半導体チップと、複数の外部接続配線を有してお
り、該半導体チップの一の面に形成された第１の電極を
所定の第１の外部接続配線にフリップチップ接合するこ
とにより該半導体チップを搭載する基板と、該半導体チ
ップを覆うように配設され、該半導体チップの上記一の
面と異なる面に形成された単数または複数の第２の電極
と該基板に形成された所定の第２の外部接続配線とを電
気的に接続する導電部材とを具備する構成としたもので
ある。
【００２６】請求項１７の発明は、請求項１６記載の半
導体装置において、該第２の電極を同電位の電極とした
ことを特徴とするものである。請求項１８の発明は、請
求項１６または１７記載の半導体装置において、該半導
体チップと該基板との接合位置に、該第１の電極と該第
２の電極を電気的に分離する絶縁部材を配設したことを
特徴とするものである。
【００２７】請求項１９の発明は、請求項１６乃至１８
のいずれか１記載の半導体装置において、該基板として
プリント配線基板またはセラミック基板またはフレキシ
ブル基板の何れかの基板を用いたことを特徴とするもの
である。
【００２８】請求項２０の発明は、請求項１６乃至１９
のいずれか１記載の半導体装置において、該半導体チッ
プを複数個配設し、該複数の半導体チップに夫々形成さ
れている第２の電極を該導電部材により該第２の外部接
続配線に電気的に接続したことを特徴とするものであ
る。
【００２９】請求項２１の発明は、請求項１６乃至１９
のいずれか１記載の半導体装置において、該半導体チッ
プを複数個積層配設し、該上部に位置する半導体チップ
に形成された該第２の電極を該導電部材により該第２の
外部接続配線に電気的に接続したことを特徴とするもの
である。
【００３０】
【作用】請求項１、請求項２、請求項１４及び請求項１
５のスルーホールの内部に充填コア部を有する構成は、
スルーホールを埋めて、基板本体の上面を平坦化するよ
うに作用する。このことは、アディティブ層をスルーホ
ールの部分にも形成することを可能とするように作用す
る。
【００３１】アディティブ層が、基板本体の上面に、ス
ルーホールの部分も含めて形成されている構成は、配線
パターンの経路をスルーホールを迂回する経路とするこ
とを必要としないように作用する。請求項３のスルーホ
ールによって制約を受けない経路を有する配線パターン
を有する基板を使用する構成は、高周波数特性に優れた
半導体装置が製造されるように作用する。
【００３２】請求項４及び７のメタルプレート及びキャ
ップは、半導体チップの周りの空間を封止すると共に、
半導体チップの熱を奪うように作用する。請求項５及び
８のメタルプレートの開口及びキャップの開口は、半導
体チップの裏面を露出させるように作用する。
【００３３】請求項６，９及び１１の放熱フィン、及び
請求項１２のメタルプレートは、半導体チップの熱を奪
うように作用する。請求項１０の樹脂パッケージ部は、
半導体チップを封止するように作用する。請求項１６及
び１９の発明では、複数の面に電極を有する半導体チッ
プの一の面に形成された第１の電極を基板に形成された
第１の外部接続配線にフリップチップ接合し、他の面に
形成された第２の電極と基板に形成された第２の外部接
続配線とを導電部材により電気的に接続することによ
り、全ての電極を半導体チップの一の面に配設する構成
に比べて電極の配設位置に余裕を持たせることができ、
同様に外部接続配線の配設位置にも余裕を持たせること
ができるため、外部接続配線の形成が容易となり歩留り
の向上を図ることができる。
【００３４】また、導電部材は半導体チップを覆うよう
に配設されてるいめため、低インダクタンス化を図るこ
とができ、電気的特性の向上を図ることができる。更
に、この導電部材をグランド電位とすることにより、導
電部材を半導体チップのシールド材として使用すること
も可能となる。
【００３５】請求項１７の発明では、第２の電極を同電
位の電極としたことにより、この同電位の第２の電極を
一括的に導電部材を用いて接続することが可能となり、
更に外部接続配線数を低減することができる。請求項１
８の発明では、半導体チップと基板との接合位置に、第
１の電極と該第２の電極を電気的に分離する絶縁部材を
配設したことにより、第１の電極と該第２の電極との短
絡、及び第１の電極と導電部材との短絡を確実に防止す
ることができる。
【００３６】請求項２０の発明では、複数の半導体チッ
プに夫々形成されている第２の電極を導電部材により第
２の外部接続配線に電気的に接続したことにより、本発
明をいわゆるマルチ・チップ・モジュール（ＭＣＭ）に
適用することが可能となる。請求項２１の発明では、半
導体チップを複数個積層配設し、上部に位置する半導体
チップに形成された第２の電極を導電部材により第２の
外部接続配線に電気的に接続することにより、本発明を
いわゆるチップ・オン・チップ(Chip on Chip)型の半導
体装置に適用することが可能となる。
【００３７】
【実施例】
〔第１実施例〕図１及び図２は本発明の第１実施例にな
るＢＧＡ型半導体装置３０を示す。ＢＧＡ型半導体装置
３０は、基板３１と、半導体チップ３２と、ダム部材３
３と、メタルプレート３４と、半田ボール１３Ａとを有
する。
【００３８】基板３１については後述する。半導体チッ
プ３２は、表面３２ａに半田バンプ４０を有する。半導
体チップ３２は、フェイスダウンの向きで、且つフリッ
プチップ方式で、半田バンプ４０を、基板３１上のパッ
ド４１に半田付けされて、基板３１の中央に固定してあ
る。
【００３９】ダム部材３３は、基板３１と同じ材質製で
あり、四角枠形状を有し、基板３１上の周囲に沿って接
着してある。メタルプレート３４は、下面のうち周囲の
部分をダム部材３３に接着されて固定してあり、半導体
チップ３２の上方を覆っている。
【００４０】これにより、半導体装置３０の内部の空間
４２は気密になっている。半導体チップ３２の裏面（上
面）３２ｂとメタルプレート３４との間に、ペースト層
４３を有する。ペースト層４３は、フィラーとしてＡｌ
Ｎ，ダイヤモンド等が添加してある熱伝導性の高い絶縁
性ペーストよりなる。
【００４１】半導体チップ３２と基板３１との間にも、
ペースト層４４を有する。ペースト層４４は、熱伝導性
の高い絶縁性ペーストよりなる。半導体チップ３２の各
半田バンプ４０は、各半田ボール１３Ａと、電気的に接
続されている。
【００４２】次に、基板３１について説明する。基板３
１は、図４に示すように、基板本体としてのプリント板
５０と、この上面のアディティブ層５１とを有する。ア
ディティブ層５１は、配線パターン２３Ａを有する。
【００４３】プリント板５０にのみスルーホール２２Ａ
-1〜２２Ａ-5が形成してある。各スルーホール２２Ａ-1
〜２２Ａ-5は、その内周面にＣｕ製のスルーホール内周
膜２４Ａ-1〜２４Ａ-5を有する。５２は、充填コア部で
あり、合成樹脂よりなり、各スルーホール２２Ａ-1〜２
２Ａ-5内を占めている。
【００４４】従って、各スルーホール２２Ａ-1〜２２Ａ
-5は、夫々内周膜２４Ａを有し、且つ内部が合成樹脂に
よって充填された構造である。アディティブ層５１は、
スルーホール以外の部分については、プリント板５０の
上面に形成してあり、各スルーホール２２Ａ-1〜２２Ａ
-5の部分については、充填コア部５２の上面５２ａに形
成してある。
【００４５】５３-1〜５３-5はスルーホール対向部分で
あり、アディティブ層５１のうち、スルーホール２２Ａ
-1〜２２A-5 の真上の部分である。即ち、アディティブ
層５１は、開口を有しない。従って、アディティブ層５
１の配線パターンの経路は、スルーホール２２Ａ-1〜２
２Ａ-5によって何ら制約されることなく定まり、配線パ
ターンの経路の自由度が向上している。
【００４６】配線パターン２３Ａは、スルーホール対向
部分５３-4，５３-5，５３-2を横切っている。配線パタ
ーン２３Ａの端は、ビア５４を介して、スルーホール内
周膜２４Ａ-2と接続してある。
【００４７】従来の場合には、配線パターン２３Ｂはス
ルーホールを迂回して、図３中、二点鎖線で示すような
曲線の経路となってしまう。しかし、本実施例において
は、配線パターン２３Ａは、直線であり、長さは最短長
さとなっている。図１中、半導体チップ３２の半田バン
プ４０-1と、基板３１の下面の半田ボール１３Ａ-1と
は、パッド４１-1−配線パターン２３Ａ−ビア５４−ス
ルーホール内周膜２４Ａ-2を介して、電気的に接続して
ある。
【００４８】半導体装置３０は、半田ボール１３Ａを介
して、プリント基板（図示せず）上に実装される。次
に、上記構成になる半導体装置３０の動作特性について
説明する。 〔高周波信号特性〕第１には、配線パターン２３Ａが最
短長さとなっており、第２にはフリップチップ方式であ
り、ワイヤを有していないため、高周波数の信号も波形
歪を生ずることなく、良好に伝播する。
【００４９】従って、半導体装置３０は、良好な高周波
信号特性を有する。 〔放熱特性〕半導体チップ３２で発生した熱は、図２
中、矢印６０で示すように、ペースト層４３を通ってメ
タルプレート３４に伝わり、矢印６１で示すように、メ
タルプレート３４内を拡がり、矢印６２で示すように大
気中に放熱される。
【００５０】さらに、半導体チップ３２の熱は、矢印７
０で示すように、ペースト層４４を通って基板３１に伝
わり、矢印７１で示すように基板３１内を拡がって矢印
７２で示すように、大気中に放熱される。従って、半導
体装置３０の内部熱抵抗は、図１４に示す半導体装置１
０の内部熱抵抗より小さく、半導体チップ３２の熱は、
図１４に示す半導体装置１０に比べて、良好に放熱され
る。
【００５１】次に、上記基板３１の製造方法について、
図５を参照して説明する。まず、スルーホール形成工程
８０を行い、図５（Ａ）に示すように、プリント板５０
にスルーホール２２Ａ-2，２２Ａ-4，２２Ａ-5をあけ
る。次いで、スルーホール内周膜形成工程８１を行う。
【００５２】同図（Ｂ）に示すように、銅メッキをし、
エッチングをしてスルーホール内周膜２４Ａ-2，２４Ａ
-4，２４Ａ-5を形成する。次いで、スルーホール充填工
程８２を行う。同図（Ｃ）に示すように、スルーホール
２２Ａ-2，２２Ａ-4，２２Ａ-5内に合成樹脂を充填し、
充填コア部５２を形成し、全部のスルーホールを塞ぐ。
【００５３】次いで、アディティブ層５１を形成する工
程８３を行う。まず、絶縁層形成工程８４を行う。図５
（Ｄ）に示すように、スルーホールの部分を含めて、プ
リント基板５０の全面に絶縁層９０を形成する。
【００５４】また、絶縁層９０のうち所定位置にビアホ
ール９１を形成する。次いで、配線パターン形成工程８
５を行う。銅メッキをし、エッチングをすることによっ
て、同図（Ｅ）に示すように、ビア５４と、配線パター
ン２３Ａとを形成する。
【００５５】最後に、金メッキを行う。次に、図６以下
を参照して本発明の別の実施例について説明する。各図
中、図１乃至図５に示す構成と対応する部分には同一符
号を付し、その説明は省略する。
【００５６】〔第２実施例〕図６は、本発明の第２実施
例になるＢＧＡ型半導体装置９０を示す。メタルプレー
ト３４Ａは、中央に、矩形状の開口９１を有する。開口
９１は半導体チップ３２より一周り小さいサイズを有す
る。
【００５７】メタルプレート３４Ａの下面のうち開口９
１の周囲の部分が、半導体チップ３２の周囲近傍の部分
に接着してあり、空間４２は気密になっている。半導体
チップ３２の裏面３２ｂは、露出している。半導体チッ
プ３２の熱は、矢印９２で示すように、直接大気中に放
熱される。この半導体装置９０の内部熱抵抗は、図１の
半導体装置３０の内部熱抵抗より小さい。
【００５８】〔第３実施例〕図７は、本発明の第３実施
例になるＢＧＡ型半導体装置１００を示す。この半導体
装置１００は、上記第２実施例の半導体装置９０に、放
熱フィン１０１を設けた構造を有する。
【００５９】放熱フィン１０１は、一部を、開口９１内
に嵌合させて、半導体チップ３２の裏面３２ｂに、熱伝
導性の高いペースト層１０２によって接着してある。半
導体チップ３２の熱は、矢印１０５で示すように、放熱
フィン１０１に伝導し、矢印１０６で示すように、大気
中に放熱される。
【００６０】この半導体装置１００の内部熱抵抗は、図
１の半導体装置３０の内部熱抵抗より小さい。 〔第４実施例〕図８は、本発明の第４実施例になるＢＧ
Ａ型半導体装置１１０を示す。
【００６１】この半導体装置１１０は、図１中のダム部
材３３及びメタルプレート３４に代えて、プレス成形し
てなる金属製のキャップ１１１を、基板３１の上面のう
ち周辺部と、フェイスダウンでボンディングされた半導
体チッフ３２の裏面３２ｂとに接着してなる構成を有す
る。
【００６２】この半導体装置１１０は、図１の半導体装
置３０に比べて、少ない部品であって、図１の半導体装
置３０の内部熱抵抗と同程度の内部熱抵抗を有する。 〔第５実施例〕図９は、本発明の第５実施例になるＢＧ
Ａ型半導体装置１２０を示す。
【００６３】キャップ１１１Ａは、半導体チップ３２よ
り一周り小さいサイズの矩形状の開口１２１を有する。
半導体チップ３２の裏面３２ｂは、露出している。 〔第６実施例〕図１０は、本発明の第６実施例になるＢ
ＧＡ型半導体装置１３０を示す。
【００６４】この半導体装置１３０は、上記第５実施例
の半導体装置１２０に、放熱フィン１０１を設けた構造
を有する。放熱フィン１０１は、一部を開口９１内に嵌
合して、半導体チップ３２の裏面３２ｂに、熱伝導性の
高いペースト層１０２によって接着してある。
【００６５】〔第７実施例〕図１１は、本発明の第７実
施例になるＢＧＡ型半導体装置１４０を示す。半導体チ
ップ３２Ａは、フェイスアップボンディングしてある。
１４０はワイヤである。
【００６６】１４１は樹脂パッケージ部であり、半導体
チップ３２Ａ及びワイヤ１４１を覆って、これらを封止
している。樹脂パッケージ部１４１は、ダム部材３３の
内側に、樹脂をポッティングすることによって形成した
ものである。
【００６７】〔第８実施例〕図１２は、本発明の第８実
施例になるＢＧＡ型半導体装置１５０を示す。この半導
体装置１５０は、上記第７実施例の半導体装置１４０
に、放熱フィン１５１を設けた構造を有する。
【００６８】放熱フィン１５１は、樹脂パッケージ部１
４１の上面に、熱伝導性の高いペースト層１５２によっ
て接着してある。 〔第９実施例〕図１３は、本発明の第９実施例になるＢ
ＧＡ型半導体装置１６０を示す。
【００６９】この半導体装置１６０は、上記第７実施例
の半導体装置１４０に、メタルプレート１６１を設けた
構造を有する。メタルプレート１６１は、樹脂パッケー
ジ部１４１の上面に、熱伝導性の高いペースト層１５２
によって接着してある。
【００７０】上記各実施例において、半導体チップ３２
の表面３２ａの半田バンプ４０に代えて、スタッドバン
プを用いてもよい。また、半田ボール１３Ａに代えて、
ピンを設けてもよい。ペースト層４３に代えて、熱伝導
性の高いフィルムを用いてもよい。またペースト層４３
は、フィラーとしてＡｇを有するものでもよい。
【００７１】アディティブ層５１は、二層以上の構造で
もよい。ペースト層４４の熱伝導性の高い絶縁性ペース
トに代えて、異方性導電性樹脂を用いてもよい。ダム部
材３３に代えて、絶縁性ペーストによりダムを形成して
もよい。
【００７２】〔第１０実施例〕図１４は本発明の第１０
実施例である半導体装置２００を示す断面図である。本
実施例に係る半導体装置２００は、大略すると半導体チ
ップ２０１，基板２０２，封止樹脂２０３，外部接続用
ボール２０４，及び導電部材２０５等により構成されて
いる。
【００７３】半導体チップ２０１は、下面に基板２０２
と接続するための第１の電極となる複数の内部接続用バ
ンプ２０６（例えば、半田よりなる）が配設されてい
る。また、この下面と異なる他の面（具体的には半導体
チップ２０１の上面）には、第２の電極となる上部電極
２０７が形成されている。本実施例では、この上部電極
２０７はグランド電極とされている。
【００７４】基板２０２は多層化された多層プリント基
板であり、ガラス−エポキシ等よりなる絶縁層２０２ｂ
の内部に配線層２０２ａが形成された構成とされてい
る。また、基板２０２の上面には所定のパターンで複数
の外部接続配線２０９が形成されている。この外部接続
配線２０９は、信号線及び電源線として機能する第１の
外部接続配線２０９ａと、グランド線として機能する第
２の外部接続配線２０９ｂとにより構成されている。
【００７５】上記した半導体チップ２０１は、フリップ
・チップ接合により基板２０２に搭載される。そして半
導体チップ２０１が基板２０２に搭載された状態におい
て、第１の外部接続配線２０９ａの内側端部には半導体
チップ２０１に形成された内部接続用バンプ２０６が接
合され、後述するように第２の外部接続配線２０９ｂの
内側端部には導電部材２０５を介して半導体チップ２０
１の上部電極２０７が接続される。
【００７６】上記の外部接続配線２０９及び配線層２０
２ａは、基板２０２内に形成されたビア２１０により層
間接続されて基板２０２の背面側まで引き出されてお
り、この基板２０２の背面において外部接続用ボール２
０４（例えば、半田ボール）と接続されている。
【００７７】上記外部接続用ボール２０４は、例えば半
田ボールを配設する方法，銅ボールの表面に半田メッキ
を行ったものを配設する方法，或いはスクリーン印刷を
用いて半田ペーストを所定位置に塗布した後に加熱リフ
ロー処理することにより球状の半田を形成する方法等に
より配設或いは形成することができる。
【００７８】封止樹脂２０３は、半導体チップ２０１を
覆うように配設された導電部材２０５の更に上部を覆う
ように形成されており、半導体チップ２０１を保護する
機能を奏する。この封止樹脂２０３としては、例えばエ
ポキシ樹脂等が用いられている。
【００７９】導電部材２０５は、本実施例の要部となる
ものであり、例えば銀ペーストにより構成されている。
この導電部材２０５は、溶融した銀ペーストをポッティ
ング等により半導体チップ２０１を覆うように配設さ
る。また、この導電部材２０５は半導体チップ２０１の
上面に形成されている上部電極２０７と電気的に接続さ
れている。更に、導電部材２０５は、基板２０２の上面
において、第２の外部接続配線２０９ｂとも電気的に接
続されている。従って、半導体チップ２０１と第２の外
部接続配線２０９ｂとは、導電部材２０５を介して電気
的に接続された構成となる。
【００８０】ここで、図１５乃至図１７に、半導体チッ
プ２０１と外部接続配線２０９との電気的接続構造を示
す。尚、各図において、封止樹脂２０３，配線層２０２
ａ，及び外部接続用ボール２０４の図示は省略する。図
１５は、半導体チップ２０１の信号用パッドに形成され
た内部接続用バンプ２０６ａと第１の外部接続配線２０
９ａとの電気的接続構造を示している。
【００８１】同図に示されるように、半導体チップ２０
１と基板２０２との間には絶縁部材２１１が配設されて
おり、信号用パッドに形成された内部接続用バンプ２０
６ａと第１の外部接続配線２０９ａとの接続部位におい
ては、この絶縁部材２１１は第１の外部接続配線２０９
ａの上部にも配設されている。
【００８２】従って、絶縁部材２１１は、導電部材２０
５と第１の外部接続配線２０９ａとを電気的に分離して
おり、従って導電部材２０５と接続された上部電極２０
７（グランド電極）が信号用の外部接続配線２０９ａと
短絡するようなことはない。また、絶縁部材２１１は所
定の可撓性を有する（柔らかい）材質よりなる樹脂によ
り構成されている。このため、熱印加時に半導体チップ
２０１と基板２０２との間に熱膨張差に起因して発生す
る応力をこの絶縁部材２１１で吸収することができ、よ
って半導体装置２００の信頼性を向上させることができ
る。
【００８３】また、図１６は半導体チップ２０１のグラ
ンド用パッドに形成された内部接続用バンプ２０６ｂと
第２の外部接続配線２０９ｂとの電気的接続構造を示し
ている。同図に示されるように、グランド用パッドに形
成された内部接続用バンプ２０６ｂと第２の外部接続配
線２０９ｂとの接続部位においては、上記絶縁部材２１
１は第２の外部接続配線２０９ｂの上部には配設されて
はおらず、第２の外部接続配線２０９ｂは露出した状態
となっているため、導電部材２０５は第２の外部接続配
線２０９ｂ及び内部接続用バンプ２０６ｂと電気的に接
続された構成となっている。
【００８４】従って、導電部材２０５は、半導体チップ
２０１の上面に形成されている上部電極２０７，半導体
チップ２０１の下面に形成されている内部接続用バンプ
２０６ｂ，及び第２の外部接続配線２０９ｂを電気的に
接続する。これにより、導電部材２０５，上部電極２０
７，内部接続用バンプ２０６ｂ，第２の外部接続配線２
０９ｂは共に同電位（グランド電位）となる。
【００８５】この際、図１４及び図１６に示されるよう
に、配設状態において導電部材２０５は大なる体積を有
しているためワイヤによる接続に比べてインダクタンス
は小さく、従って半導体チップ２０１と第２の外部接続
配線２０９ｂとの間における接続の電気特性を向上させ
ることができる。
【００８６】図１６に示されるように、グランド電極は
上部電極２０７のように半導体チップ２０１の上面のみ
に形成されるものではなく、内部接続用バンプ２０６ｂ
のように半導体チップ２０１の下面にも合わせて配設さ
れる場合がある。このようにグランド電極が半導体チッ
プ２０１の上下面に夫々配設される構成であっても、本
実施例による接続構造を採用すれば、上部電極２０７及
び内部接続用バンプ２０６ｂを導電部材２０５により一
括的に第２の外部接続配線２０９ｂに接続することが可
能となり、上部電極２０７及び内部接続用バンプ２０６
ｂの第２の外部接続配線２０９ｂに対する接続処理を容
易に行うことができる。
【００８７】また、図１７は半導体チップ２０１に形成
されている上部電極２０７と第２の外部接続配線２０９
ｂとの電気的接続を内部接続用バンプ２０６が形成され
ていない位置において行う構造を示している。同図に示
されるように、導電部材２０５による上部電極２０７と
第２の外部接続配線２０９ｂとの電気的接続は、図１６
に示したグランド用パッドに形成された内部接続用バン
プ２０６ｂの形成位置に限定されるものではなく、内部
接続用バンプ２０６が形成されていない位置においても
行うことができる。尚、この構造においても、導電部材
２０５と第２の外部接続配線２０９ｂとの接続位置にお
いては、絶縁部材２１１は除去されている。
【００８８】上記してきたように、本実施例に係る半導
体装置２００によれば、半導体チップ２０１に形成され
ている上部電極２０７は、内部接続用バンプ２０６を用
いることなく（上記したように内部接続用バンプ２０６
を併用することは可能）、第２の外部接続配線２０９ｂ
に接続することができる。よって、半導体チップ２０１
の下面に形成される内部接続用バンプ２０６の配設数を
低減することができ、半導体チップ２０１の下面におけ
る内部接続用バンプ２０６の配設位置に余裕を持たせる
ことができる。
【００８９】また、第２の外部接続配線２０９ｂは、導
電部材２０５の配設位置であれば基板２０２上のどの位
置に形成してもよいためその配設の自由度は高くなり、
第１の外部接続配線２０９ａが形成されない位置を選定
して第２の外部接続配線２０９ｂを形成することが可能
となる。よって、外部接続配線２０９の配設位置におい
ても余裕を持たせることができる。
【００９０】上記のように、本実施例に係る半導体装置
２００によれば、内部接続用バンプ２０６の配設位置及
び外部接続配線２０９の配設位置に共に余裕を持たせる
ことが可能となり、半導体装置２００の製造を容易に行
うことができ、また実装時における歩留りを向上させる
ことができる。
【００９１】更に、本実施例のように導電部材２０５を
グランド電極と接続し、かつ半導体チップ２０１を覆う
ように配設することにより、導電部材２０５を半導体チ
ップ２０１のシールド部材として用いることができる。
これにより、半導体チップ２０１のシールドを確実に行
うことができ、半導体チップ２０１の誤動作の発生を防
止することができる。
【００９２】尚、上記した実施例では、導電部材２０５
をグランド電極となる上部電極２０７，内部接続用バン
プ２０６ｂに接続し、導電部材２０５をグランド配線と
して用いる構成を示したが、これに代えて導電部材２０
５を電源電極或いは信号電極と接続する構成としてもよ
い。
【００９３】〔第１１実施例〕図１８は本発明の第１１
実施例に係る半導体装置２２０を示す断面図である。
尚、図１８において、図１４に示した構成と対応する構
成については同一符号を付して説明する。
【００９４】前記した第１０実施例では、基板２０２と
してガラス−エポキシ製の絶縁層２０２ｂ内に配線層２
０２ａ，ビア２１０を形成した多層プリント配線基板を
用いたが、本実施例では基板としてセラミック多層配線
基板２２１及びメタル基板２２２を用いたことを特徴と
するものである。
【００９５】半導体装置２２０は、大略すると半導体チ
ップ２０１，セラミック多層配線基板２２１，メタル基
板２２２，キャップ２２３，外部接続用ボール２０４，
導電部材２０５等により構成されている。セラミック多
層配線基板２２１は、内部に多層の配線層２２１ａが形
成されると共に、各配線層２２１ａを層間接続するビア
２２１ａが形成されている。更に、セラミック多層配線
基板２２１の下面には外部接続用ボール２０４が所定の
配線層２２１ａ或いはビア２２１ａに電気的に接続され
た状態で配設されている。
【００９６】また、セラミック多層配線基板２２１の略
中央位置にはキャビティ部２２５が形成されており、半
導体チップ２０１はこのキャビティ部２２５の内部に搭
載される構成となつている。更に、このキャビティ部２
２５の開口部には、接合部材２２６により金属製のキャ
ップ２２３が配設され、これによりキャビティ部２２５
は封止された構成となっている。
【００９７】また、メタル基板２２２は、その下面に絶
縁膜２２４が形成されており、また絶縁膜２２４の下面
には外部接続配線２０９が配設されている。半導体チッ
プ２０１は、この外部接続配線２０９に内部接続用バン
プ２０６が接合されることによりメタル基板２２２にフ
リップ・チップ接合される。上記したセラミック多層配
線基板２２１は、このメタル基板２２２の半導体チップ
搭載面側に例えば接着等により接合される。
【００９８】一方、半導体チップ２０１の内部接続用バ
ンプ２０６が形成される面と対向する面に形成されてい
る上部電極２０７と外部接続配線２０９との電気的接続
構造に注目すると、本実施例においても上部電極２０７
と外部接続配線２０９とは導電部材２０５により接続さ
れた構成とされている。
【００９９】このようにセラミック多層配線基板２２１
を用いた、いわゆるセラミックパッケージ構造の半導体
装置２２０においても、上部電極２０７と外部接続配線
２０９とを導電部材２０５を用いて接合することが可能
である。よって、内部接続用バンプ２０６及び外部接続
配線２０９の配設位置に余裕を持たせることができ、半
導体装置２２０の製造の容易化及び実装時における歩留
りの向上を図ることができる。
【０１００】〔第１２実施例〕図１９は本発明の第１２
実施例に係る半導体装置２３０を示す断面図である。
尚、図１９において、図１４に示した構成と対応する構
成については同一符号を付して説明する。
【０１０１】本実施例では、複数（図１９では４個）の
半導体チップ２０１Ａ〜２０１Ｄを配線基板２３１の上
部に配設してパッケージングすることにより、半導体装
置２３０をマルチ・チップ・モジュール（ＭＣＭ）化し
たことを特徴とするものである。
【０１０２】半導体装置２３０は、大略すると半導体チ
ップ２０１Ａ〜２０１Ｄ，配線基板２３１，セラミック
基板２３２，リード２３３，キャップ２３６，導電部材
２０５等により構成されている。配線基板２３１は、こ
の表面に図示しない複数の外部接続配線が形成されてお
り、所定位置において各半導体チップ２０１Ａ〜２０１
Ｄがフリップ・チップ接合されている。また、各半導体
チップ２０１Ａ〜２０１Ｄと配線基板２３１との間には
絶縁部材２１１が配設されており、図１５乃至図１７を
用いて説明したように、所定の内部接続用バンプ２０６
を導電部材２０５に対して絶縁した構成とされている。
【０１０３】上記配線基板２３１はセラミック基板２３
２の上部に搭載されており、またセラミック基板２３２
の外周部分には枠状のセラミック枠体２３４が配設され
ている。また、リード２３３はセラミック基板２３２と
セラミック枠体２３４との間に挟持された状態で固定さ
れており、そのインナーリード部２３３ａはワイヤ２３
５により配線基板２３１に形成された外部接続配線と電
気的に接続された構成となっている。更に、セラミック
枠体２３４の上部開口部にはキャップ２３６が配設され
ており、これにより半導体チップ２０１Ａ〜２０１Ｄは
封止された構成となっている。
【０１０４】一方、半導体チップ２０１Ａ〜２０１Ｄの
内部接続用バンプ２０６Ａ〜２０６Ｄが形成される面と
対向する面に形成されている上部電極２０７Ａ〜２０７
Ｄと配線基板２３１に形成されている外部接続配線との
電気的接続構造に注目すると、本実施例においても上部
電極２０７Ａ〜２０７Ｄと外部接続配線とは導電部材２
０５により接続された構成となっている。従って、各２
０１Ａ〜２０１Ｄに形成された上部電極２０７Ａ〜２０
７Ｄは全て同電位（例えばグランド電位）となつてい
る。
【０１０５】このようにＭＣＭパッケージ構造を有する
半導体装置２３０においても、上部電極２０７Ａ〜２０
７Ｄと外部接続配線とを導電部材２０５を用いて接合す
ることが可能であり、半導体装置２３０の製造の容易化
及び実装時における歩留りの向上を図ることができる。
【０１０６】〔第１３実施例〕図２０は本発明の第１３
実施例に係る半導体装置２４０を示す断面図である。
尚、図２０において、図１４に示した構成と対応する構
成については同一符号を付して説明する。
【０１０７】本実施例では、２個の半導体チップ２０
１，２４１を重ね合わせて搭載しすることにより、半導
体装置２４０をチップ・オン・チップ(Chip on Chip)構
造としたことを特徴とするものである。半導体装置２４
０は、大略すると半導体チップ２０１，２４１、基板２
０２、絶縁部材２４２、封止樹脂２０３、外部接続用ボ
ール２０４、導電部材２０５等により構成されている。
【０１０８】半導体チップ２４１は、従来同様にワイヤ
２４３により基板２０２の上面に形成された外部接続配
線２０９に電気的に接続されている。また、半導体チッ
プ２４１の上面には、半導体チップ２０１と電気的に接
続される電極（図示せず）が形成されている。この電極
に半導体チップ２０１に形成されている内部接続用バン
プ２０６が接続されることにより、半導体チップ２０１
は半導体チップ２４１の上面にフリップ・チップ接合さ
れる。これにより、半導体２０１は半導体チップ２４１
の上部に積み重ねられた状態で配設されることとなる。
【０１０９】絶縁部材２４２は、下部に位置する半導体
チップ２４１を覆うように、かつ少なくとも絶縁部材２
４２と半導体チップ２０１との接続部分を覆うように配
設されている。よって、絶縁部材２４２と半導体チップ
２０１との電気的接続部と導電部材２０５とは電気的に
分離された構成となっている。また、封止樹脂２０３
は、電部材２０５の上部を覆うように形成されている。
【０１１０】また、半導体チップ２０１の内部接続用バ
ンプ２０６が形成される面と対向する面に形成されてい
る上部電極２０７は、導電部材２０５により基板２０２
に形成されている外部接続配線２０９ｂと電気的に接続
されている。このようにチップ・オン・チップ構造を有
する半導体装置２４０においても、上部電極２０７と外
部接続配線２０９ｂとを導電部材２０５を用いて接合す
ることが可能であり、本実施例によっても半導体装置２
３０の製造の容易化及び実装時における歩留りの向上を
図ることができる。
【０１１１】
【発明の効果】以上説明したように、請求項１及び請求
項２の発明によれば、アディティブ層の配線パターンを
スルーホールによる制約を受けずに自由に形成すること
が出来、例えば、アディティブ層の配線パターンの経路
をスルーホールの真上を横切るように定めることも出来
る。これによって、端子を基板の下面に有する構造の半
導体装置において、配線パターンの長さを従来に比べて
短くすることが出来る。この結果、高周波数の信号の伝
播特性を従来に比べて良好とし得、高周波信号特性の向
上を図ることが出来る。
【０１１２】請求項３の発明によれば、従来のものに比
べて、優れた高周波信号特性を有する半導体装置を製造
することができる。請求項４乃至１２の発明によれば、
半導体チップを十分に封止し得、且つ従来に比べて、内
部熱抵抗を低くすることが出来、放熱性の向上を図るこ
とが出来る。
【０１１３】請求項１３の発明によれば、優れた高周波
信号特性を有するＢＧＡ型半導体装置を実現出来る。請
求項１４及び１５の発明によれば、上面の配線パターン
の長さを従来に比べて短く出来、よって、半導体チップ
を搭載する基板として使用した場合には、従来に比べ
て、高周波信号特性が優れている半導体装置を実現する
ことが出来る。請求項１６及び１９の発明では、全ての
電極を半導体チップの一の面に配設する構成に比べて電
極の配設密度を小さくでき、よって外部接続端子の形成
においても配設密度を小さくできるため、外部接続端子
の形成が容易となり歩留りの向上を図ることができる。
【０１１４】また、導電部材は半導体チップを覆うよう
に配設されてるいめため、低インダクタンス化を図るこ
とができ、電気的特性の向上を図ることができる。更
に、この導電部材をグランド電位とすることにより、導
電部材を半導体チップのシールド材として使用すること
も可能となる。
【０１１５】請求項１７の発明では、第２の電極を同電
位の電極としたことにより、この同電位の第２の電極を
一括的に導電部材を用いて接続することが可能となり、
外部接続端子数を低減することができるため、更に外部
接続端子の配設密度を低減することができる。
【０１１６】請求項１８の発明では、第１の電極と該第
２の電極との短絡、及び第１の電極と導電部材との短絡
を確実に防止することができる。請求項２０の発明で
は、本発明をいわゆるマルチ・チップ・モジュール（Ｍ
ＣＭ）に適用することが可能となる。
【０１１７】請求項２１の発明では、本発明をいわゆる
チップ・オン・チップ(Chip on Chip)型の半導体装置に
適用することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１実施例になるＢＧＡ型半導体装置
を示す一部切截斜視図である。
【図２】図１中、II-II 線に沿う断面図である。
【図３】図１中、基板の一部を拡大して示す平面図であ
る。
【図４】図３中、IV-IV 線に沿う断面図である。
【図５】図１中の基板を製造する工程を説明する図であ
る。
【図６】本発明の第２実施例になるＢＧＡ型半導体装置
の切截斜視図である。
【図７】本発明の第３実施例になるＢＧＡ型半導体装置
の切截斜視図である。
【図８】本発明の第４実施例になるＢＧＡ型半導体装置
の切截斜視図である。
【図９】本発明の第５実施例になるＢＧＡ型半導体装置
の切截斜視図である。
【図１０】本発明の第６実施例になるＢＧＡ型半導体装
置の切截斜視図である。
【図１１】本発明の第７実施例になるＢＧＡ型半導体装
置の切截斜視図である。
【図１２】本発明の第８実施例になるＢＧＡ型半導体装
置の切截斜視図である。
【図１３】本発明の第９実施例になるＢＧＡ型半導体装
置の切截斜視図である。
【図１４】本発明の第１０実施例になる半導体装置の断
面図である。
【図１５】第１０実施例になる半導体装置の要部を拡大
して示す図である。
【図１６】第１０実施例になる半導体装置の要部を拡大
して示す図である。
【図１７】第１０実施例になる半導体装置の要部を拡大
して示す図である。
【図１８】本発明の第１１実施例になる半導体装置の断
面図である。
【図１９】本発明の第１２実施例になる半導体装置の断
面図である。
【図２０】本発明の第１３実施例になる半導体装置の断
面図である。
【図２１】従来のＢＧＡ型半導体装置の１例を示す図で
ある。
【図２２】図１４中、基板の一部を拡大して示す平面図
である。
【図２３】図１４中、XVI-XIV 線に沿う断面図である。
【符号の説明】
１３Ａ 半田ボール ２２Ａ-1〜２２Ａ-5 プリント板 ２３Ａ 配線パターン ２４Ａ-1〜２４Ａ-5 スルーホール内周膜 ３０，９０，１００，１１０，１２０，１３０，１４
０，１５０，１６０ ＢＧＡ半導体装置 ３１ 基板 ３２，３２Ａ 半導体チップ ３２ａ 表面 ３２ｂ 裏面 ３３ ダム部材 ３４，３４Ａ メタルプレート ４０ 半田バンプ ４１ パッド ４２ 内部空間 ４３，４４ ペースト層 ５０ プリント板 ５１ アディティブ層 ５２ 充填コア部 ５２ａ 上面 ５３-1〜５３-5 スルーホール対向部分 ５４ ビア ６０，６１，６２，７０，７１，７２，９２，１０５，
１０６ 放熱を示す矢印 ８０ スルーホール形成工程 ８１ スルーホール内周膜形成工程 ８２ スルーホール充填工程 ８３ アディティブ層形成工程 ８４ 絶縁層形成工程 ８５ 配線パターン形成工程 ９１ 開口 １０１ 放熱フィン １０２ ペースト層 １１１，１１１Ａ 金属製のキャップ １２１ 開口 １４０ ワイヤ １４１ 樹脂パッケージ部 １５１ 放熱フィン １５２ ペースト層 ２００，２２０，２３０，２４０ 半導体装置 ２０１，２０１Ａ〜２０１Ｄ 半導体チップ ２０２ 基板 ２０３ 封止樹脂 ２０４ 外部接続用ボール ２０５ 導電部材 ２０６，２０６Ａ〜２０６Ｄ 内部接続用バンプ ２０７ 上部電極 ２０９ 外部接続配線 ２０９ａ 第１の外部接続配線 ２０９ｂ 第２の外部接続配線 ２１１ 絶縁部材 ２２１ セラミック多層配線基板 ２２２ メタル基板 ２３１ 配線基板 ２３２ セラミック基板 ２３３ リード
───────────────────────────────────────────────────── フロントページの続き (72)発明者 南澤 正栄 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 竹中 正司 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 山下 達郎 鹿児島県薩摩郡入来町副田5950番地 株式 会社九州富士通エレクトロニクス内 (72)発明者 水越 正考 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内

Claims (21)

    【特許請求の範囲】
  1. 【請求項１】 基板と、 該基板の上面に固定してある半導体チップと、 該基板の下面に配された端子とよりなり、 該基板は、 複数のスルーホールを有し、各スルーホールの内部に充
    填コア部を有する基板本体と、 該基板本体の上面に、上記スルーホールの部分も含め
    て、形成してあるアディティブ層とよりなり、 該アディティブ層は、該スルーホールによって制約を受
    けない経路を有する配線パターンを有する構成としたこ
    とを特徴とする半導体装置。
  2. 【請求項２】 該基板は、 複数のスルーホールを有し、各スルーホールの内部に充
    填コア部を有する基板本体と、 該基板本体の上面に、上記スルーホールの部分も含め
    て、形成してあるアディティブ層とよりなり、 該アディティブ層は、上記スルーホールの上を通る経路
    を有する配線パターンを有する構成としたことを特徴と
    する請求項１記載の半導体装置。
  3. 【請求項３】 複数のスルーホールを有し、各スルーホ
    ールの内部に充填コア部を有する基板本体と、該基板本
    体の上面に、上記スルーホールの部分も含めて、形成し
    てあるアディティブ層とよりなり、該アディティブ層
    は、該スルーホールによって制約を受けない経路を有す
    る配線パターンを有する構成の基板の上面に半導体チッ
    プを固定する工程と、 上記基板の下面に端子を形成する工程とよりなる構成と
    したことを特徴とする半導体装置の製造方法。
  4. 【請求項４】 基板と、 該基板の上面にフェイスダウンボンディングしてある半
    導体チップと、 該半導体チップを囲んで上記基板上に接着してある枠形
    状のダム部材と、 該ダム部材及び該半導体チップの上を向いた裏面に接着
    してあるメタルプレートと、 上記基板の下面に配された端子とよりなる構成としたこ
    とを特徴とする半導体装置。
  5. 【請求項５】 基板と、 該基板の上面にフェイスダウンボンディングしてある半
    導体チップと、 該半導体チップを囲んで上記基板上に接着してある枠形
    状のダム部材と、 開口を有し、上記ダム部材、及び該半導体チップの上を
    向いた裏面のうち周囲側の部分に接着してあるメタルプ
    レートと、 上記基板の下面に配された端子とよりなり、 上記半導体チップの裏面が露出した構成としたことを特
    徴とする半導体装置。
  6. 【請求項６】 基板と、 該基板の上面にフェイスダウンボンディングしてある半
    導体チップと、 該半導体チップを囲んで上記基板上に接着してある枠形
    状のダム部材と、 開口を有し、上記ダム部材、及び該半導体チップの上を
    向いた裏面のうち周囲側の部分に接着してあるメタルプ
    レートと、 該メタルプレートの開口より露出している上記半導体チ
    ップの裏面に接着してある放熱フィンと、 上記基板の下面に配された端子とよりなる構成としたこ
    とを特徴とする半導体装置。
  7. 【請求項７】 基板と、 該基板の上面にフェイスダウンボンディングしてある半
    導体チップと、 該半導体チップの上面に接着され、且つ半導体チップを
    覆って、周囲の部分を上記基板に接着された金属製のキ
    ャップと、 上記基板の下面に配された端子とよりなる構成としたこ
    とを特徴とする半導体装置。
  8. 【請求項８】 基板と、 該基板の上面にフェイスダウンボンディングしてある半
    導体チップと、 開口を有し、該開口の周囲の部分を、上記半導体チップ
    の上面に接着され、周囲の部分を上記基板に接着された
    金属製のキャップと、 上記基板の下面に配された端子とよりなり、 上記半導体チップの裏面が露出した構成としたことを特
    徴とする半導体装置。
  9. 【請求項９】 基板と、 該基板の上面にフェイスダウンボンディングしてある半
    導体チップと、 開口を有し、該開口の周囲の部分を、上記半導体チップ
    の上面に接着され、周囲の部分を上記基板に接着された
    金属製のキャップと、 該キャップの開口より露出している上記半導体チップの
    裏面に接着してある放熱フィンと、 上記基板の下面に配された端子とよりなる構成としたこ
    とを特徴とする半導体装置。
  10. 【請求項１０】 基板と、 該基板の上面にフェイスアップボンディングしてある半
    導体チップと、 該半導体チップを囲んで上記基板上に接着してあるダム
    部材と、 該ダム部材の内側に形成してあり、上記半導体チップを
    封止する樹脂パッケージ部と、 上記基板の下面に配された端子とよりなる構成としたこ
    とを特徴とする半導体装置。
  11. 【請求項１１】 基板と、 該基板の上面にフェイスアップボンディングしてある半
    導体チップと、 該半導体チップを囲んで上記基板上に接着してあるダム
    部材と、 該ダム部材の内側に形成してあり、上記半導体チップを
    封止する樹脂パッケージ部と、 該樹脂パッケージ部に接着してある放熱フィンと、 上記基板の下面に配された端子とよりなる構成としたこ
    とを特徴とする半導体装置。
  12. 【請求項１２】 基板と、 該基板の上面にフェイスアップボンディングしてある半
    導体チップと、 該半導体チップを囲んで上記基板上に接着してあるダム
    部材と、 該ダム部材の内側に形成してあり、上記半導体チップを
    封止する樹脂パッケージ部と、 該樹脂パッケージ部に接着してあるメタルプレートと、 上記基板の下面に配された端子とよりなる構成としたこ
    とを特徴とする半導体装置。
  13. 【請求項１３】 上記端子は、半田ボールである構成と
    したことを特徴とする請求項３乃至１２のうちいずれか
    １項記載の半導体装置。
  14. 【請求項１４】 複数のスルーホールを有し、各スルー
    ホールの内部に充填コア部を有する基板本体と、 該基板本体の上面に、上記スルーホールの部分も含め
    て、形成してあるアディティブ層とよりなり、 該アディティブ層は、該スルーホールによって制約を受
    けない経路を有する配線パターンを有する構成としたこ
    とを特徴とする基板。
  15. 【請求項１５】 複数のスルーホールを有し、各スルー
    ホールの内部に充填コア部を有する基板本体と、 該基板本体の上面に、上記スルーホールの部分も含め
    て、形成してあるアディティブ層とよりなり、 該アディティブ層は、上記スルーホールの上を通る経路
    を有する配線パターンを有する構成としたことを特徴と
    する基板。
  16. 【請求項１６】 複数の面に電極を有する半導体チップ
    と、 複数の外部接続配線を有しており、該半導体チップの一
    の面に形成された第１の電極を所定の第１の外部接続配
    線にフリップチップ接合することにより該半導体チップ
    を搭載する基板と、 該半導体チップを覆うように配設され、該半導体チップ
    の上記一の面と異なる面に形成された単数または複数の
    第２の電極と該基板に形成された所定の第２の外部接続
    配線とを電気的に接続する導電部材とを具備することを
    特徴とする半導体装置。
  17. 【請求項１７】 請求項１６記載の半導体装置におい
    て、 該第２の電極は同電位の電極であることを特徴とする半
    導体装置。
  18. 【請求項１８】 請求項１６または１７記載の半導体装
    置において、 該半導体チップと該基板との接合位置には、該第１の電
    極と該第２の電極を電気的に分離する絶縁部材が配設さ
    れていることを特徴とする半導体装置。
  19. 【請求項１９】 請求項１６乃至１８のいずれか１記載
    の半導体装置において、 該基板は、プリント配線基板またはセラミック基板また
    はフレキシブル基板の何れかの基板を用いたことを特徴
    とする半導体装置。
  20. 【請求項２０】 請求項１６乃至１９のいずれか１記載
    の半導体装置において、 該半導体チップを複数個配設し、該複数の半導体チップ
    に夫々形成されている第２の電極を該導電部材により該
    第２の外部接続配線に電気的に接続してなることを特徴
    とする半導体装置。
  21. 【請求項２１】 請求項１６乃至１９のいずれか１記載
    の半導体装置において、 該半導体チップを複数個積層配設し、該上部に位置する
    半導体チップに形成された該第２の電極を該導電部材に
    より該第２の外部接続配線に電気的に接続してなること
    を特徴とする半導体装置。
JP7059562A 1994-04-28 1995-03-17 半導体装置及びその製造方法及び基板 Expired - Lifetime JP3034180B2 (ja)

Priority Applications (14)

Application Number Priority Date Filing Date Title
JP7059562A JP3034180B2 (ja) 1994-04-28 1995-03-17 半導体装置及びその製造方法及び基板
DE69536084T DE69536084D1 (de) 1994-04-28 1995-04-13 Halbleiterbauelement und Verfahren zu seiner Herstellung
EP99101351A EP0915504A1 (en) 1994-04-28 1995-04-13 Semiconductor package and method of forming the same
EP01129844A EP1198000A1 (en) 1994-04-28 1995-04-13 Semiconductor device and assembly board
EP95105640A EP0685878B1 (en) 1994-04-28 1995-04-13 Semiconductor package and method of forming the same
EP06116868A EP1715512A3 (en) 1994-04-28 1995-04-13 Semiconductor device and method of forming the same
KR1019950009706A KR100199437B1 (ko) 1994-04-28 1995-04-25 반도체장치 및 그 제조방법 및 기판
TW092209806U TW563902U (en) 1994-04-28 1995-04-28 Semiconductor device
TW091212186U TW559338U (en) 1994-04-28 1995-04-28 Semiconductor device and assembly board
US08/782,381 US5729435A (en) 1994-04-28 1997-01-13 Semiconductor device and assembly board having through-holes filled with filling core
US08/924,958 US5978222A (en) 1994-04-28 1997-09-08 Semiconductor device and assembly board having through-holes filled with filling core
US09/185,716 US6347037B2 (en) 1994-04-28 1998-11-04 Semiconductor device and method of forming the same
US09/195,232 US6088233A (en) 1994-04-28 1998-11-18 Semiconductor device and assembly board having through-holes filled with filling core
US09/506,733 US6184133B1 (en) 1994-04-28 2000-02-18 Method of forming an assembly board with insulator filled through holes

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP6-92155 1994-04-28
JP9215594 1994-04-28
JP7059562A JP3034180B2 (ja) 1994-04-28 1995-03-17 半導体装置及びその製造方法及び基板

Publications (2)

Publication Number Publication Date
JPH0817964A true JPH0817964A (ja) 1996-01-19
JP3034180B2 JP3034180B2 (ja) 2000-04-17

Family

ID=26400610

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7059562A Expired - Lifetime JP3034180B2 (ja) 1994-04-28 1995-03-17 半導体装置及びその製造方法及び基板

Country Status (6)

Country Link
US (4) US5729435A (ja)
EP (4) EP1198000A1 (ja)
JP (1) JP3034180B2 (ja)
KR (1) KR100199437B1 (ja)
DE (1) DE69536084D1 (ja)
TW (2) TW559338U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004235647A (ja) * 2003-01-30 2004-08-19 Endicott Interconnect Technologies Inc 積層キャリアを有するマルチチップ電子パッケージ及び該パッケージの組立体

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3034180B2 (ja) * 1994-04-28 2000-04-17 富士通株式会社 半導体装置及びその製造方法及び基板
KR100386061B1 (ko) 1995-10-24 2003-08-21 오끼 덴끼 고오교 가부시끼가이샤 크랙을방지하기위한개량된구조를가지는반도체장치및리이드프레임
US6734545B1 (en) * 1995-11-29 2004-05-11 Hitachi, Ltd. BGA type semiconductor device and electronic equipment using the same
DE19546045C1 (de) * 1995-12-09 1997-05-22 Bosch Gmbh Robert Flip-Chip-Verfahren zur Herstellung eines Multichip-Moduls
US6209665B1 (en) * 1996-07-01 2001-04-03 Ardis L. Holte Reverse circulation drilling system with bit locked underreamer arms
US5798557A (en) * 1996-08-29 1998-08-25 Harris Corporation Lid wafer bond packaging and micromachining
US6489668B1 (en) * 1997-03-24 2002-12-03 Seiko Epson Corporation Semiconductor device and method for manufacturing the same
US6317333B1 (en) * 1997-08-28 2001-11-13 Mitsubishi Denki Kabushiki Kaisha Package construction of semiconductor device
US5965944A (en) * 1997-11-12 1999-10-12 International Business Machines Corporation Printed circuit boards for mounting a semiconductor integrated circuit die
JP3579740B2 (ja) * 1998-04-18 2004-10-20 Ｔｄｋ株式会社 電子部品の製造方法
US6049136A (en) * 1998-06-03 2000-04-11 Hewlett-Packard Company Integrated circuit having unique lead configuration
RU2134466C1 (ru) * 1998-12-08 1999-08-10 Таран Александр Иванович Носитель кристалла ис
JP3287408B2 (ja) * 1999-06-16 2002-06-04 日本電気株式会社 半導体装置および半導体基板貫通導体の形成方法
JP2001077500A (ja) * 1999-06-30 2001-03-23 Murata Mfg Co Ltd 電子部品、誘電体フィルタ、誘電体デュプレクサ、および電子部品の製造方法
DE10002852A1 (de) * 2000-01-24 2001-08-02 Infineon Technologies Ag Abschirmeinrichtung und elektrisches Bauteil mit einer Abschirmeinrichtung
US6465858B2 (en) * 2000-03-24 2002-10-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device package for optical communication device
US6800232B2 (en) * 2000-05-31 2004-10-05 Ttm Advanced Circuits, Inc. PCB support plate method for PCB via fill
US6506332B2 (en) * 2000-05-31 2003-01-14 Honeywell International Inc. Filling method
KR20030007755A (ko) * 2000-05-31 2003-01-23 허니웰 인터내셔날 인코포레이티드 채움 장치
US6855385B2 (en) * 2000-05-31 2005-02-15 Ttm Advanced Circuits, Inc. PCB support plate for PCB via fill
KR20030007753A (ko) * 2000-05-31 2003-01-23 허니웰 인터내셔날 인코포레이티드 채움 방법
US6417563B1 (en) * 2000-07-14 2002-07-09 Advanced Micro Devices, Inc. Spring frame for protecting packaged electronic devices
US6653730B2 (en) * 2000-12-14 2003-11-25 Intel Corporation Electronic assembly with high capacity thermal interface
US20030009878A1 (en) * 2001-07-12 2003-01-16 John Gregory Method for attaching an electronic component to a substrate
US7297572B2 (en) * 2001-09-07 2007-11-20 Hynix Semiconductor, Inc. Fabrication method for electronic system modules
US6927471B2 (en) * 2001-09-07 2005-08-09 Peter C. Salmon Electronic system modules and method of fabrication
US6495926B1 (en) * 2001-11-29 2002-12-17 Sun Microsystems, Inc. 60 degree bump placement layout for an integrated circuit power grid
KR100499003B1 (ko) * 2002-12-12 2005-07-01 삼성전기주식회사 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법
CA2455024A1 (en) * 2003-01-30 2004-07-30 Endicott Interconnect Technologies, Inc. Stacked chip electronic package having laminate carrier and method of making same
US7109573B2 (en) * 2003-06-10 2006-09-19 Nokia Corporation Thermally enhanced component substrate
FR2884047A1 (fr) * 2005-03-31 2006-10-06 Intexys Sa Procede et dispositif d'encapsulation de composants electroniques et optoelectroniques
JP4611010B2 (ja) * 2004-12-10 2011-01-12 日立ビアメカニクス株式会社 多層回路基板の製造方法
TWI246760B (en) * 2004-12-22 2006-01-01 Siliconware Precision Industries Co Ltd Heat dissipating semiconductor package and fabrication method thereof
JP4860994B2 (ja) * 2005-12-06 2012-01-25 ルネサスエレクトロニクス株式会社 半導体装置
EP1964782B1 (en) * 2005-12-21 2018-02-28 Toyo Seikan Kaisha, Ltd. Process for producing packed product
US7607355B2 (en) * 2007-02-16 2009-10-27 Yamaha Corporation Semiconductor device
US7561430B2 (en) * 2007-04-30 2009-07-14 Watlow Electric Manufacturing Company Heat management system for a power switching device
US8426960B2 (en) * 2007-12-21 2013-04-23 Alpha & Omega Semiconductor, Inc. Wafer level chip scale packaging
JP4833307B2 (ja) * 2009-02-24 2011-12-07 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体モジュール、端子板、端子板の製造方法および半導体モジュールの製造方法
KR100935854B1 (ko) 2009-09-22 2010-01-08 테세라 리써치 엘엘씨 와이어 본딩 및 기준 와이어 본딩에 의해 제어되는 임피던스를 가진 마이크로전자 어셈블리
KR100950511B1 (ko) 2009-09-22 2010-03-30 테세라 리써치 엘엘씨 와이어 본딩 및 도전성 기준 소자에 의해 제어되는 임피던스를 포함하는 마이크로전자 어셈블리
US8618654B2 (en) * 2010-07-20 2013-12-31 Marvell World Trade Ltd. Structures embedded within core material and methods of manufacturing thereof
GB2481836B (en) * 2010-07-08 2012-06-13 Keymat Technology Ltd Circuit board connector with drilling tamper detection arrangement
US9136197B2 (en) 2010-09-16 2015-09-15 Tessera, Inc. Impedence controlled packages with metal sheet or 2-layer RDL
US8853708B2 (en) 2010-09-16 2014-10-07 Tessera, Inc. Stacked multi-die packages with impedance control
US8786083B2 (en) 2010-09-16 2014-07-22 Tessera, Inc. Impedance controlled packages with metal sheet or 2-layer RDL
US8581377B2 (en) 2010-09-16 2013-11-12 Tessera, Inc. TSOP with impedance control
US8847412B2 (en) * 2012-11-09 2014-09-30 Invensas Corporation Microelectronic assembly with thermally and electrically conductive underfill
KR101603285B1 (ko) 2014-03-24 2016-03-14 대남환경 주식회사 해상 오일 방제선
CN107949188A (zh) * 2017-11-16 2018-04-20 广东兴达鸿业电子有限公司 具有npth连孔的电路板加工方法

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4050756A (en) * 1975-12-22 1977-09-27 International Telephone And Telegraph Corporation Conductive elastomer connector and method of making same
US4218701A (en) * 1978-07-24 1980-08-19 Citizen Watch Co., Ltd. Package for an integrated circuit having a container with support bars
US4322778A (en) * 1980-01-25 1982-03-30 International Business Machines Corp. High performance semiconductor package assembly
US4483067A (en) * 1981-09-11 1984-11-20 U.S. Philips Corporation Method of manufacturing an identification card and an identification manufactured, for example, by this method
JPS58220451A (ja) * 1982-06-17 1983-12-22 Kyodo Printing Co Ltd Ｉｃモジユ−ル
JPS5999752A (ja) * 1982-11-29 1984-06-08 Toshiba Corp 混成集積回路装置
JPS60134446A (ja) * 1983-12-23 1985-07-17 Hitachi Ltd 半導体装置
FR2575331B1 (fr) * 1984-12-21 1987-06-05 Labo Electronique Physique Boitier pour composant electronique
FR2584235B1 (fr) * 1985-06-26 1988-04-22 Bull Sa Procede de montage d'un circuit integre sur un support, dispositif en resultant et son application a une carte a microcircuits electroniques
EP0229850B1 (en) * 1985-07-16 1992-06-10 Nippon Telegraph and Telephone Corporation Connection terminals between substrates and method of producing the same
JPS6253000A (ja) * 1985-08-31 1987-03-07 日本電気株式会社 半導体の実装構造
JPS62136865A (ja) * 1985-12-11 1987-06-19 Hitachi Ltd モジユ−ル実装構造
US4843067A (en) * 1986-11-19 1989-06-27 Yaguang Liu Polysaccharide containing pharmaceutical composition for increasing the immune function
US5138438A (en) * 1987-06-24 1992-08-11 Akita Electronics Co. Ltd. Lead connections means for stacked tab packaged IC chips
US4978639A (en) * 1989-01-10 1990-12-18 Avantek, Inc. Method for the simultaneous formation of via-holes and wraparound plating on semiconductor chips
US4954313A (en) 1989-02-03 1990-09-04 Amdahl Corporation Method and apparatus for filling high density vias
DE69018846T2 (de) * 1989-02-10 1995-08-24 Fujitsu Ltd Keramische Packung vom Halbleiteranordnungstyp und Verfahren zum Zusammensetzen derselben.
US4922376A (en) * 1989-04-10 1990-05-01 Unistructure, Inc. Spring grid array interconnection for active microelectronic elements
US4954878A (en) * 1989-06-29 1990-09-04 Digital Equipment Corp. Method of packaging and powering integrated circuit chips and the chip assembly formed thereby
JPH0344957A (ja) * 1989-07-12 1991-02-26 Fujitsu Ltd 半導体チップ実装用セラミック基板の製造方法
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
US4978638A (en) * 1989-12-21 1990-12-18 International Business Machines Corporation Method for attaching heat sink to plastic packaged electronic component
DE3943087C1 (ja) * 1989-12-27 1990-11-29 Erhard 6900 Heidelberg De Lamberti
NO900229D0 (no) 1990-01-16 1990-01-16 Micro Electronics Ame A S Fremgangsmaate for fremstilling av miniatyrisert impedanstilpasset ledningsnett.
US5073814A (en) * 1990-07-02 1991-12-17 General Electric Company Multi-sublayer dielectric layers
JP3057766B2 (ja) * 1990-12-18 2000-07-04 日本ケミコン株式会社 厚膜多層回路基板及びその製造方法
US5166772A (en) 1991-02-22 1992-11-24 Motorola, Inc. Transfer molded semiconductor device package with integral shield
JPH04276631A (ja) * 1991-03-04 1992-10-01 Toshiba Corp 電界効果トランジスタの製造方法
JP2966972B2 (ja) * 1991-07-05 1999-10-25 株式会社日立製作所 半導体チップキャリアとそれを実装したモジュール及びそれを組み込んだ電子機器
JP2936819B2 (ja) * 1991-07-24 1999-08-23 日本電気株式会社 Ｉｃチップの実装構造
JPH0541471A (ja) * 1991-08-07 1993-02-19 Hitachi Ltd 半導体集積回路装置
JP2634516B2 (ja) * 1991-10-15 1997-07-30 三菱電機株式会社 反転型ｉｃの製造方法、反転型ｉｃ、ｉｃモジュール
JP2712967B2 (ja) * 1991-12-19 1998-02-16 日本電気株式会社 半導体装置
US5311402A (en) * 1992-02-14 1994-05-10 Nec Corporation Semiconductor device package having locating mechanism for properly positioning semiconductor device within package
JPH05326631A (ja) * 1992-05-15 1993-12-10 Rohm Co Ltd 半導体装置の実装構造
KR100260347B1 (ko) * 1992-06-05 2000-07-01 나까니시 히로유끼 입체인쇄기판, 이것을 사용한 전자회로패키지 및 인쇄기판의 제조방법
US5280413A (en) * 1992-09-17 1994-01-18 Ceridian Corporation Hermetically sealed circuit modules having conductive cap anchors
US5450290A (en) * 1993-02-01 1995-09-12 International Business Machines Corporation Printed circuit board with aligned connections and method of making same
US5703405A (en) * 1993-03-15 1997-12-30 Motorola, Inc. Integrated circuit chip formed from processing two opposing surfaces of a wafer
JP3034180B2 (ja) * 1994-04-28 2000-04-17 富士通株式会社 半導体装置及びその製造方法及び基板
JPH09326142A (ja) * 1996-06-05 1997-12-16 Matsushita Electric Ind Co Ltd 電子機器の画面操作装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004235647A (ja) * 2003-01-30 2004-08-19 Endicott Interconnect Technologies Inc 積層キャリアを有するマルチチップ電子パッケージ及び該パッケージの組立体

Also Published As

Publication number Publication date
US6184133B1 (en) 2001-02-06
EP1198000A1 (en) 2002-04-17
KR100199437B1 (ko) 1999-06-15
EP0685878A3 (en) 1996-11-06
TW563902U (en) 2003-11-21
EP0685878A2 (en) 1995-12-06
KR950030321A (ko) 1995-11-24
DE69536084D1 (de) 2010-08-05
US5978222A (en) 1999-11-02
TW559338U (en) 2003-10-21
US5729435A (en) 1998-03-17
EP1715512A2 (en) 2006-10-25
US6088233A (en) 2000-07-11
EP1715512A3 (en) 2013-02-13
EP0685878B1 (en) 2010-06-23
JP3034180B2 (ja) 2000-04-17
EP0915504A1 (en) 1999-05-12

Similar Documents

Publication Publication Date Title
JP3034180B2 (ja) 半導体装置及びその製造方法及び基板
US7259457B2 (en) Die-up ball grid array package including a substrate capable of mounting an integrated circuit die and method for making the same
US7312108B2 (en) Method for assembling a ball grid array package with two substrates
KR100339044B1 (ko) 볼그리드어레이 반도체패키지 및 그 제조방법
JP3481444B2 (ja) 半導体装置及びその製造方法
US6347037B2 (en) Semiconductor device and method of forming the same
US7241645B2 (en) Method for assembling a ball grid array package with multiple interposers
US6201302B1 (en) Semiconductor package having multi-dies
US6477046B1 (en) Ball grid array package and method using enhanced power and ground distribution circuitry
US6469897B2 (en) Cavity-down tape ball grid array package assembly with grounded heat sink and method of fabricating the same
US20040070083A1 (en) Stacked flip-chip package
JP3483720B2 (ja) 半導体装置
JPH07135290A (ja) マルチチップモジュール
JPH0595015A (ja) 半導体装置
US6819565B2 (en) Cavity-down ball grid array semiconductor package with heat spreader
US6849952B2 (en) Semiconductor device and its manufacturing method
JP2000286376A (ja) 半導体装置の製造方法
JP3408375B2 (ja) 半導体装置
JPH08255868A (ja) 半導体装置およびその製造方法
JPH10321670A (ja) 半導体装置
JP3092676B2 (ja) 半導体装置
KR20030056400A (ko) 칩크기 패키지 제조방법
JPH08186224A (ja) リードフレームおよびそれを用いた半導体集積回路装置
KR20100078958A (ko) 플립 칩 패키지 및 그의 제조방법
JPH09116041A (ja) 半導体チップ搭載用パッケージおよび半導体装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000201

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080218

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090218

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090218

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090218

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090218

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100218

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110218

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110218

Year of fee payment: 11

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110218

Year of fee payment: 11

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120218

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130218

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140218

Year of fee payment: 14

EXPY Cancellation because of completion of term
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370