[go: up one dir, main page]

KR100386061B1 - 크랙을방지하기위한개량된구조를가지는반도체장치및리이드프레임 - Google Patents

크랙을방지하기위한개량된구조를가지는반도체장치및리이드프레임 Download PDF

Info

Publication number
KR100386061B1
KR100386061B1 KR1019960047703A KR19960047703A KR100386061B1 KR 100386061 B1 KR100386061 B1 KR 100386061B1 KR 1019960047703 A KR1019960047703 A KR 1019960047703A KR 19960047703 A KR19960047703 A KR 19960047703A KR 100386061 B1 KR100386061 B1 KR 100386061B1
Authority
KR
South Korea
Prior art keywords
die pad
semiconductor device
semiconductor chip
lead frame
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019960047703A
Other languages
English (en)
Inventor
시게루 야마다
야스후미 우치다
노리코 무라카미
요시노리 시즈노
Original Assignee
오끼 덴끼 고오교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP7275818A external-priority patent/JPH09116050A/ja
Priority claimed from JP7275817A external-priority patent/JPH09116042A/ja
Priority claimed from JP27581995A external-priority patent/JP3439890B2/ja
Priority claimed from JP7275820A external-priority patent/JPH09116085A/ja
Application filed by 오끼 덴끼 고오교 가부시끼가이샤 filed Critical 오끼 덴끼 고오교 가부시끼가이샤
Application granted granted Critical
Publication of KR100386061B1 publication Critical patent/KR100386061B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/1329—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 명세서에서 나타낸 본 발명의 전형적인 발명에 따르면, 전자회로가 형성된 반도체 칩은 유기계 다이 본딩재에 의해, 그것의 이면에 형성된 돌출부를 가지는 리이드 프레임의 다이 패드에 고정된다.
반도체 칩상의 패드, 및 인너 리이드는 각각 금속세선에 의해 서로 전기적으로 접속된다.
이들 부분은 몰딩 수지로 밀봉된다.
또한, 각 인너 리이드는 몰딩 수지의 외부까지 연장하여 기판 실장을 위해 갈매기 날개 모양으로 프로세스된다.
또한, 인너 리이드는 외부단자가 형성되도록 납땜에 의해 프로세스된다. 이와 같이, 상기 돌출부가 상기 다이 패드의 이면에 설치되기 때문에, 패키징 재료의 이면과 다이 패드 이면과의 접촉이 종래의 면접촉에서 점접촉으로 된다.
그러므로, 패키징 재료로부터의 유기물의 전달을 최소화할 수 있다. 또한, 다이패의 이면에서 접착성이 저하하는 전달은 매우 감소되기 때문에, 다이 패드의 상면과 몰딩 수지 사이의 접착성이 향상되어, SMD 의 리플로우 내성을 향상시킬 수 있다.

Description

크랙을 방지하기 위한 개량된 구조를 가지는 반도체 장치 및 리이드 프레임
발명의 분야
본 발명은 다양한 스트레스에 의해 생성된 크랙(crack)을 방지할 수 있는 구조를 가지는 반도체 장치에 관한 것이다.
또한, 본 발명은 크기가 축소될 수 있는 반도체 장치 및 반도체 장치의 제조방법에 관한 것이다.
종래의 기술
반도체 장치에서 생성된 크랙을 방지하기 위해, 예컨대, 특개평 2-17162(laid open on 1st May in 1990)호 공보, 2-205351(laid open on 15th of August in 1990)호 공보, 3-259555(laid open on 19th of November in 1991)호 공보, 1-191453(laid open on 1st August in 1989)호 공보, 4-84482(laid open on 17th of March in 1992)호 공보 및 6-209055(laid open on 26th of July in 1994)호 공보에 설명된 기술이 개시되어 있다.
또한, 예컨대, 특개평 4-162736(laid open on 8th June in 1992)호 공보와 6-37127(laid open on 10th of February in 1994)호 공보 및 Japanese Utility Model Application Laid-Open No, 4-46551(laid open on 21th of April in 1992)에 설명된 기술은 소형 반도체 장치를 실현하도록 개시되어 있다.
발명의 요약
상기를 고려하여, 본 발명의 목적은 반도체 장치에서 생성된 크랙을 방지할 수 있는 다양한 구조를 제공하는 것이다.
본 발명의 또 다른 목적은 소형 반도체 장치 및 반도체 장치의 제조방법을 제공하는 것이다,
본 발명에 따르면, 상기 목적을 달성하기 위해, 반도체 장치에 의해 설치된 리이드(lead) 프레임은 개량된 구조로 설치되고, 개량된 접속 구조는 반도체 장치내에 설치된 반도체 소자와 기판간의 접속에 적용된다.
스트레스 완화 재료는 반도체 소자에 설치된 기판과 밀봉 수지사이에 설치된다.
또한, 본 발명의 따르면, 반도체 소자의 전극에 각각 접속된 금속구(metallic ball)로부터 연장하는 금속세선이 밀봉 재료의 표면으로부터 노출되는 구조와 각 노출된 금속세선의 표면이 각 금속세선의 직경과 같은 폭을 갖는 구조가 제안되어 있다.
여기서, 본 명세서의 다양한 발명중의 전형적인 발명을 간략히 나타낸다.
그러나, 본 명세서의 다양한 발명 및 이들 발명의 특정한 구성은 다음의 설명으로부터 이해할 것이다.
본 발명의 다른 목적, 특징 및 이점은 첨부도면을 참조하면서 다음에 상세히 설명한다.
[실시예]
본 발명의 바람직한 실시예는 첨부도면을 참조하여 이하 자세히 설명된다.제 1 도는 본 발명의 제 1의 실시예를 나타내는 리이드 프레임의 다이 패드의 구조를 나타내는 도면이고, 제 1(a)도는 리이드 프레임의 다이 패드를 나타내는 평면도이고, 제 1(b)도는 리이드 프레임의 다이 패드를 나타내는 측면도이다.
이들 도면에 나타낸 것처럼, 복수의 오목부(18a)는 리이드 프레임의 다이 패드(11)의 상면상에 형성되고, 복수의 돌출부(18b)는 다이 패드(11)의 이면에 형성된다.
오목부 및 돌출부를 형성하는 방법의 하나로서 이것들이 다이 패드(11)의 디플레스(dipless) 프로세스시에 동시에 형성될 수 있는 것이 알려져 있다. 제 2 도는 본 발명의 제 1의 실시예를 나타내는 리이드 프레임을 사용하는 표면실장형 반도체 장치(SMD)의 단면도이다.
일반적인 표면 실장형 반도체 장치를 본 발명에서 쉽게 이해할 수 있도록 설명한다.
제 9 도는 그러한 종래의 반도체 장치(SMD)의 단면도이다.
제 9 도를 참조하여, 전자회로가 형성된 반도체 칩(2)은 유기계 다이 본딩재(3)에 의해 다이 패드(1)상에 고정되어 있다.
반도체 칩(2)상의 패드(도시하지 않음), 및 인너 리이드(4)는 각각 금속세선(5)에 의해 서로 전기적으로 접속되어 있다.
이들 부분은 몰딩 수지(6)로 밀봉되어 있다.
또한, 인너 리이드(4)는 몰딩 수지(6)의 외부까지 연장하여 기판 실장을 위한 갈매기 날개(gull wing)모양으로 프로세서된다.
게다가, 인너 리이드(4)는 납땜에 의해 프로세스되어, 외부 단자(7)가 형성된다.
또한, 후에 설명되는 리플로우의 내성을 향상시키기 위해, 딤플(dimple)(도시하지 않음)은 다이 패드(1)의 이면에 형성되고, 다이 패드(1)에 스루홀과 슬릿을 넣는 대책이 이루어지는 경우도 있다.
그러나, 상기 설명된 종래의 반도체 장치(SMD)는 특히 몰딩 수지의 두께가 1.2 mm이하의 박형 패키지의 경우에 있어서, 리플로우의 내성이 어셈블리 로트(lot)에 따라 변동한다고 하는 문제점이 있다.
원인구명을 한 결과로서, 리이드 프레임 패키징 재료에 포함된 미량의 파라핀 성분이 리이드 프레임에 전달되는 것을 알았다.
그러한 문제점을 해결하기 위해, 패키징 재료가 변경되고, 금속과 같은 경우에 본 장치의 적용 등의 수법이 고안되었다.
그러나, 어느 쪽의 경우든 비용이 많이 들고, 만족할 수 있는 것은 아니었다.
리플로우의 내성을 향상시키기 위한 딤플, 스루홀 및 슬릿은 이후 설명되는 모드A에 대한 효과를 기대할 수 있다.
그러나, 모드B에 관해서는 다이 패드의 강성이 저하하기 때문에, 기술적으로 만족할 수 있다는 것은 얻어지지 않았다.
또한, 여기서 말하는 " 리플로우의 내성" 이란, SMD가 실제의 기판 실장시에 받는 스트레스에 견딜 수 있는 한계를 의미한다.
평가 방법으로서, 다음의 일례가 알려져 있다.
즉, 임의의 조건하에 SMD가 수분을 흡수한 후에, SMD상에 IR 리플로우 장치나 VPS 장치에 의해, 미리 설정한 온도 프로파일을 패키지 전체에 건다.
다음에, 몰딩 수지의 외부 크랙은 외관으로부터 평가되고, 내부 크랙은 단면 계층법 또는 SAT(Supersonic Cracks Test)에 의해 평가되고, 각 계면의 접착성은 SAT 또는 자이글로(zyglo)법에 의해 평가되어, 리플로우의 내성을 결정한다.
제 10 도는 리플로우에 의한 고장발생의 메카니즘을 나타내는 도면이다.
제 10(a)도에 나타낸 플라스틱 패키지가 사용되면, 그것은 제 10(b)도에 나타낸 것처럼 그것의 보관 중에 분위기로부터 수분을 흡수한다.
흡수된 수분은 기판 실장시에 발생된 열에 의해 팽창되어, 각 계면의 박리(peeling)나 크랙 등의 고장을 일으킨다.
모드A에서 설명된 것처럼, 다이 패드의 이면을 기점으로서 한 박리 및 수분 패창[제 10(c-1)도]에 의한 크랙이[제 10(d-1)]이 주로 발생되었다.
그러나, 다이 패드에의 딤플, 스루홀 및 슬릿 수법의 적용 및 몰딩 수지의 개량에 의해, 다이 본딩재는 수분을 흡수하여, 접착층의 박리 혹은 파괴/수분 팽창[제 10(c-2)도]에 의한 크랙[제 10(d-2)]이 발생하는 이른바 모드B가 발생한다.
한편, 본 발명은 상기 설명된 문제점을 해결하고, 다이 본딩재의 수분 흡수에 의한 접착층의 박리 혹은 파괴/수분 팽창에 의한 크랙의 발생을 방지할 수 있는 리이드 프레임 및 그것을 사용한 반도체 장치를 실현할 수 있다.
즉, 제 2 도에 나타낸 것처럼, 전자 회로가 형성된 반도체 칩(12)은 유기계 다이본딩재(13)로, 이면에 오목부(18b)가 형성된 리이드 프레임의 다이 패드(11)에 고정된다.
반도체 칩(12)상의 패드(도시하지 않음), 및 인너 리이드(14)는 각각 금속세선(15)에 의해 서로 전기적으로 접속된다.
이들 부분은 몰딩 수지(16)로 밀봉된다.
또한, 각 인너 리이드(14)는 몰딩 수지(16)의 외부까지 연장하여, 기판 실장을 위해 갈매기 날개 모양으로 프로세스된다.
게다가, 인너 리이드(14)는 외부 단자(17)가 형성되도록 납땜에 의해 프로세스된다.
이와 같이, 돌출부(18b)가 다이 패드(11)의 이면에 설치되기 때문에, 패키징 재료의 이면과 다이 패드의 이면의 접촉이 종래의 면접촉에서 점접촉으로 된다.
그러므로, 패키징 재료로부터의 유기계 기판의 전달을 최소화할 수 있다. 또한, 다이 패드(11)의 이면에서 접착성의 저하가 일어나는 전달이 대폭 감소되기 때문에, 다이 패드(11)의 상면과 몰딩 수지 사이의 접착성이 향상되어, SMD의 리플로우 내성이 향상한다.
제 3 도는 본 발명의 제 2의 실시예를 나타내는 리이드 프레임의 다이 패드의 구조를 나타내는 도면이고, 제 3(a)도는 그 리이드 프레임의 다이 패드의 평면도이고, 제 3(b)도는 그 리이드 프레임의 다이 패드의 측면도이다.
이들 도면에 나타낸 것처럼, 복수의 오목부(28a)는 리이드 프레임의 다이 패드(21)의 상면에 형성되고, 복수의 돌출부(28b)는 다이 패드(21)의 이면에 형성된다.
오목부(28a)는 반도체 칩 실장 영역(29)을 피해서 형성된다.
리이그 프레임을 사용하여, SMD는 제 1의 실시예와 같은 프로세스에 의해 형성된다.
제 1의 실시예에 있어서, 오목부(18a)가 반도체 칩 실장 영역내에도 형성되기 때문에, 다이 본딩재는 종래의 것과 비교하여 많이 요구되었다.
그러나, 제 2의 실시예에서는 오목부(28a)가 반도체 칩 실장 영역(29)를 피해서 형성되기 때문에, 다이 본딩 재의 양이 절약될 수 있다.
그러므로, 다이 본딩 재의 층에서 흡수된 수분량이 증가하지 않고, SMD의 비용이 많이 들지도 않는다.
이 기판이 채택되더라도, 패키징 재료로부터의 유기계 기판의 전달은 최소한도로 누를 수 있다.
따라서, 다이 패드(21)의 이면과 몰딩수지의 접착성이 향상된다.
또한, 리플로우시에 발생하는 수중기압(water vapor pressure)도 종래의 예와 같이 되기 때문에, SMD의 리플로우의 내성을 더욱 향상시킬 수 있다.
제 4 도는 본 발명의 제 3의 실시예를 나타내는 리이드 프레임의 다이 패드의 구조를 나타내는 도면이고, 제 4(a)도는 그 리이드 프레임의 다이 패드의 평면도이고, 제 4(b)도는 그 리이드 프레임의 다이 패드의 측면도이다.
이들 도면에 나타낸 것처럼, 복수의 홈(38a)은 볼록모양의 리지(convexrige)(38b)가 리이드 프레임의 다이 패드(31)의 이면상에 형성되도록 다이 패드(31)에 형성되어 있다.
이들을 형성하는 방법의 하나로서 그들이 다이 패드(31)의 디플레스 프로세스시에 동시에 형성될 수 있다는 것이 알려져 있다.
제 5 도는 본 발명의 제 3의 실시 예를 나타내는 리이드 프레임을 사용하는 반도체 장치(SMD)의 단면도이다.
이 도면에 나타낸 것처럼, 전자회로가 형성된 반도체 칩(32)은 리이드 프레임의 다이 패드(31)에 고정되고, 그것은 유기계 다이 본딩 재(33)로 그것의 이면에 형성된 볼록 모양의 리지(38b)를 갖는다.
반도체 칩(32)상의 패드(도시하지 않음), 및 인너 리이드(34)는 금속세선(35)에 의해 서로 전기적으로 접속되어 있다.
이들 부분은 몰딩 수지(36)로 밀봉된다.
또한, 각 인너 리이드(14)는 몰딩 수지(36)의 외부까지 연장하여, 기판 실장을 위해 갈매기 날개 모양으로 프로세스된다.
또한, 인너 리이드(14)는 외부 단자(37)가 형성되도록 납땜에 의해 프로세스 된다.
이와 같이 구성하였기 때문에, 볼록모양의 리지(38b)가 다이 패드(31)의 이면에 형성되기 때문에, 패키징 재료의 이면과 다이 패드의 이면과의 접촉이 종래의 면접촉에서 선접촉으로 된다.
그러므로, 패키징 재료로부터 유기계 기판의 전달을 최소화할 수 있다.
또한, 볼록모양의 리지(38b)는 다이 패드(31)의 이면에 형성되기 때문에, 다이 패드(31)의 강성을 향상시키고, 리플로우시에 발생하는 스트레스에 대한 저항력이 강해진다.
그러므로, 크랙이 일어나는 것을 방지할 수 있다(리플로우 고장 모드B).
따라서, 다이 패드(31)의 이면과 몰딩 수지의 접착성이 향상함과 동시에 다이 패드(31)의 강성이 높아지기 때문에, SMD의 리플로우 내성이 향상된다.
제 6 도는 본 발명의 제 4의 실시예를 나타내는 리이드 프레임의 다이 패드의 구조를 나타내는 도면이고, 제 6(a)도는 그 리이드 프레임의 다이 패드의 평면도이고, 제 6(b)도는 그 리이드 프레임의 다이 패드의 측면도이다.
이들 도면에 나타낸 것처럼, 복수의 홈(48a)은 볼록모양의 리지(48b)가 다이 패드(41)의 이면에 형성되도록 리이드 프레임의 다이 패드(41)에 형성되어 있다.
이들을 형성하는 방법의 하나로서, 그들이 다이 패드(41)의 디플레스 프로세스시에 동시에 형성될 수 있다는 것을 알게 된다.
이 경우에, 소위 홈(48a)은 반도체 칩 실장 영역(49)을 피해서 설치되어 있다.
리이드 프레임을 사용하여, SMD는 제 3의 실시예와 같은 프로세스에 의해 형성된다.
이와 같이, 홈(48a)은 볼록모양의 리지(48b)가 다이 패드(41)의 이면에 형성되는 방법으로 반도체 칩 실장 영역(49)를 피해서 설치되어 있기 때문에, 다이 본딩 재는 종래의 것과 양이 같아진다.
그러므로, 다이 본딩재의 층에 흡수된 수분량이 증가되지 않고, 또한 SMD의 비용이 많이 들지 않는다.
이 구조가 채택되더라도, 패키징 재료로부터의 유기물의 전달은 최소한도로 누를 수 있고, 또한 다이 패드(41)의 강성 향상도 가능하다.
따라서, 다이 패드(41)의 이면과 몰딩 수지의 접착성이 향상되어, 다이 패드(41)의 강성이 향상된다.
또한, 리플로우시에 발생하는 수증기압도 종래의 예와 동일하기 때문에, SMD의 리플로우 내성이 더욱 향상된다.
제 7 도는 본 발명의 제 5의 실시예를 나타내는 리이드 프레임의 다이 패드의 구조를 나타내는 도면이고, 제 7(a)도는 그 리이드 프레임의 다이 패드의 평면도이고, 제 7(b)도는 그 리이그 프레임의 다이 패드의 측면도이다.
이들 도면을 참조하여, 웨이브(wave)형상부는 리이드 프레임의 다이 패드(51)의 전체면에 형성된다.
즉, 웨이브형상의 최상부(51a)와 웨이브형상의 하부(51b)가 형성된다.
이들을 형성하는 방법의 하나로서 그들이 다이 패드(51)의 디플레스 프로세스 시에 동시에 형성될 수 있다,
제 8 도는 본 발명의 제 5의 실시예를 나타내는 리이드 프레임을 사용하는 반도체 장치(SMD)의 단면도이다.
동일 도면에서 나타난 것처럼, 전자회로가 형성된 반도체 칩(52)은 리이드 프레임의 다이 패드(51)에 고정되고, 그것은 유기계 다이 본딩 재(53)에 의해, 그것의 이면에 형성된 웨이브 형상의 하부(51b)를 갖는다.
반도체 칩(52)상의 패드(도시하지 않음), 및 인너 리이드(54)는 각각 금속세선(55)에 의해 서로 전기적으로 접속되어 있다.
이들 부분은 몰딩 수지(56)로 밀봉되어 있다.
또한, 각 인너 리이드(54)는 몰딩 수지(56)의 외부까지 연장하고, 기판 실장을 위해 갈매기 날개 모양으로 프로세스된다.
게다가, 인너 리이드(54)는 외부 단자(57)가 형성되도록 납땜에 의해 프로세스된다.
상기 설명된 구성 때문에, 웨이브의 하부(51b)가 다이 패드(51)의 이면에 형성되기 때문에 패키징 재료의 이면과 다이 패드(51)의 이면과의 접촉이 면접촉에서 선접촉으로 된다.
그러므로, 패키징 재료로부터 유기물의 전달을 최소화할 수 있다.
본 실시예에 있어서, 웨이브형상부는 다이 패드(51)의 전면에 형성된다.
그러나, 웨이브형상부는 부분적으로 형성되어도 좋다.
웨이브형상부가 반도체 칩 실장 영역을 피해서 형성된 경우, 예컨대, 본 실시예는 제 3 또는 제 6의 실시예에서 얻어진 것과 같은 효과를 발휘할 수 있다.
또한, 본 발명은 이하의 이용 형태를 갖는다.
(1)제 1및 제 2의 실시예에 있어시는 돌출부가 반구형으로서 설치되는 경우를 나타낸다.
그러나, 그들은 다각형의 기둥이어도 좋다.
각 돌출부의 형상을 특정하는 것은 아니다.
비슷하게, 돌출부의 수도 특정하는 것은 아니다.
(2)제 3및 제 4의 실시예에 있어서는 각 홈의 단면이 반구형인 경우를 나타낸다.
그러나, 홈은 V자 형상 또는 U자 형상이어도 좋다.
홈의 형상을 특정하는 것은 아니다.
개개의 홈은 분리되어 있어도 되고, 연속하고 있어도 된다.
또한, 홈은 다이 패드를 종단하는 것이나, 홈에 구애되지 않고, 웨이브형상이라도 상관없다.
마찬가지로, 홈의 수도 특정하는 것은 아니다.
(3)제 1-제 4의 실시예에 있어서는 다이 패드의 디프레스 형성 프로세스와 동시에 돌기부 및 홈을 형성하는 방법에 관해서 설명하였다.
그러나, 그들은 별도의 프로세스에 의해 형성되어도 된다.
프레스-프로세스(press-processed)된 프레임이 사용되면, 그들은 도금 프로세스전의 종래의 다이 패드 및 인너 리이드의 형성시에 적용된 프로세스에 의해 형성되어도 좋다.
그들을 형성하는 방법을 특정하는 것은 아니고, 또 한정하는 것도 아니다.
상기 설명된 구성에 따라, 다음의 이득 효과가 일어난다.
(1) 돌출부가 다이 패드의 이면에 설치되어 있기 때문에, 패키징 재료로부터의 유기물의 전달이 제어될 수 있다.
또한, 다이 패드의 이면과 몰딩 수지와의 접착성이 향상되고, 리플로우의 내성을 안정화시킬 수 있다(어셈블리 로트에 의존하여 변화가 발생하지 않는다).
(2) 돌출부가 다이 패드의 이면의 반도체 칩 실장 영역을 피해서, 다이 패드의 이면에 설치되기 때문에, 다이 본딩재의 양이 종래의 것과 동일한 양으로 설정될 수 있고, 또한 리플로우 내성을 향상시킬 수 있다.
(3) 접착성이 다이 패드의 이면에서 저하되는 전달이 대폭 감소하기 때문에, 다이 패드의 상면과 몰딩 수지 사이의 접착성이 향상하고, SMD의 리플로우 내성이 향상한다.
(4) 볼록모양의 리지가 다이 패드의 이면에 형성되기 때문에, 다이 패드의 이면과 몰딩수지의 접착성이 패키징 재료로부터의 유기 물질의 전달을 금함으로써 향상될 수 있다.
또한, 다이 패드의 강성 향상에 의해, 리플로우 내성을 향상시킬 수 있다.
(5) 볼록모양의 리지가 반도체 칩 실장 영역을 피하여 다이 패드의 이면에 설치되기 때문에, 다이 본딩 재의 양을 절약할 수 있음과 동시에, 리플로우 내성을 더욱 향상시킬 수 있다.
(6) 다이 패드의 이면에 볼록모양의 리지가 설치되어 있기 때문에, 패키징 재료의 이면과 다이 패드의 이면의 접촉이 종래의 면접촉에서 선접촉으로 된다.
그러므로, 패키징 재료로부터의 전달을 최저한도로 누를 수 있다.
또한, 볼록모양의 리지가 형성되기 때문에, 다이 패드의 강성이 향상될 수 있다.
또한, 리플로우시에 발생하는 스트레스에 대한 저항력이 강해져서, 크랙의 발생을 방지할 수 있다.
(7) 다이 패드상에 웨이브형상부가 형성되어 있기 때문에, 패키징 재료로부터의 유기물의 전달을 제어함으로써, 다이 패드의 이면과 몰드수지와의 접착성 향상과, 다이 패드의 강성향상에 의해 리플로우 내성을 향상시킬 수 있다.
제 6-8의 실시예를 다음에 설명한다.
제 11 도는 본 발명의 제 6의 실시예를 나타내는 반도체 장치의 단면도이다.
이 도면에 나타낸 것처럼, 반도체 소자(1)상에 열경화 또는 열가소성의 접착층(2)을 통해서 미리 필요한 패턴을 형성한다.
또한, 한편의 면에 땜납 볼(4)을 형성한 반도체소자(1)보다, 0.5~2.0mm 정도 작은 유리 에폭시 등의 플라스틱, 혹은 세라믹으로 이루어지는 기판(3)이 접착층(2)이 삽입된 반도체 소자(1)에 고정되어 있다.
반도체소자(1)의 주위에는 반송(搬送) 혹은 밀봉용 프레임(5)이 부착되어 있다.
반도체 소자(1)상의 전극(6)과 기판(3)상의 도체(7)는 금속선(8)에 의해 서로 접속되어 있다.
또, 금속 와이어(8)를 덮도록 수지(9)로 밀봉되어 있다.
본 실시예는 이와 같이 구성하였기 때문에, 반도체 장치가 머더 보드(mother board)에 리플로우(IR, VPS, 에어(air)등)로 납땜함으로써 접속된후 동작하면, 땜납 볼(4), 기판(3), 금속 와이어(8)를 동해 반도체 소자(1)에 신호가 입출력된다.
이 때, 반도체소자(1)는 발열하여, 열적인 변형이 발생한다.
혹은, 외부의 환경에 의해, 반도체 소자(1)는 열적, 기계적 변형이 발생한다.
그러나, 기판(3), 접착층(2)이 완충재가 되고, 또 기판(3)파 반도체소자(1)의 전기적 접속을 금속선(8)에 의해 행하고 있기 때문에, 반도체 소자(1)와 금속 와이어(8)의 접속부에 인가된 스트레스를 최소화할 수 있다.
또한, 본 장치는 기판(3)을 다층 구성으로 하는 것에 의해, 전원 전압의 변동 등에 대하여 강하게 할 수 있다.
다음에, 본 발명의 제 7의 실시예에 관해서 설명한다.
제 12 도는 본 발명의 제 7의 실시예를 나타내는 반도체 장치의 단면도이다.
이 도면에 도시한 바와 같이, 반도체 소자(1)상에 접착층(2)을 개재하여 기판(3)을 접착한다.
밀봉용 프레임(5)을 설치하고, 반도체 소자(1)상의 전극(6)과 기판(3)상의 도체(7)를 금속 와이어(8)로 서로 접속한다.
여기까지는 제 1 실시예와 마찬가지이다.
그 후, 미리 소정의 형상으로 프로세스되었던 플라스틱 혹은 금속제의 캡(10)이 밀봉용 프레임(5)과 기판(3)에 접합층을 개재하여 접합되어 있다. 본 실시예는 이와 같이 구성하였기 때문에, 제 1실시예와 마찬가지로 본 장치를 머더 보드에 설치한 후 전원을 ON하면, 반도체 소자(1)에는 열적 변형이 발생한다.
그러나, 반도체 장치 내부는 속이 빈 구조로 되어 있기 때문에, 반도체소자(1)상의 전극(6)과 금속 와이어(8)와의 접속부 및 기판(3)상의 도체(7)와 금속 와이어(8)의 접속부에는 스트레스가 가해지지 않아, 접속 신뢰성이 좋아진다.
다음에 본 발명의 제 8의 실시예에 관해서 설명한다.
제 13 도는 본 발명의 제 8의 실시예를 나타내는 반도체 장치의 단면도이다.
여기서, 제 6과 제 7실시예와 같은 부분에는 같은 번호를 붙쳤기 때문에, 그 설명은 생략한다.
본 실시예에 있어서, 제 3 도에 도시한 바와 같이, 상기 제 7실시예에 덧붙여 반도체 장치의 내부에 열전도성의 에폭시 수지(11)를 충전하고, 또 금속성이나 플라스틱성의 캡 (10)의 위에 땜납 볼(12)을 설치한다.
본 실시예는 이와 같이 구성하였기 때문에, 제 1및 제 2 실시예와 마찬가지로 본 장치를 머더 보드에 설치한 후 전원을 ON하면, 반도체소자(1)가 발열하여 열적인 변형이 발생한다.
그러나, 반도체 장치의 내부를 열전도성의 에폭시 수지(11)로 충전하고, 또한 캡(10)의 위에 땜납 볼(12)을 형성하고 있기 때문에, 발생된 열이 열전도성의 에폭시 수지(11), 캡(10)으로부터 땜납 볼(12)을 통해서 머더보드에 방산된다.
그 결과, 열적변형을 작게 할 수 있다.
이와 같이, 제 6-8의 실시예의 구성에 의하면, 다음의 효과를 얻을 수 있다.
(1) 반도체소자상에 접착층으로 기판을 접착하고, 반도체소자상의 전극과 기판의 도체를 금속 와이어로 서로 접속하도록 하였기 때문에, 반도체소자의 발열이나 외부의 환경에 의한 열적 스트레스에 대하여 반도체 장치를 대단히 강하게 할 수 있다.
예를 들면, 온도 사이클 시험에 있어서는 1000사이클 이상을 달성할 수 있다.
또한, 반도체소자에는 특별한 처리가 필요하지 않기 때문에, 표준소자를 이용할 수 있고, 새로운 설계나 개량, 혹은 범프(bumping)등이 불필요하다. 이와 같이, 반도체 장치는 범용성이 크다.
더욱이, 미리 기판상에 땜납 볼을 형성하고 있기 때문에, 볼형성시의 열스트레스를 제거할 수 있어 신뢰성이 향상한다.
또한, 기판에 세라믹이나 저수분 흡수 플라스틱을 사용함으로써, 반도체 장치의 리플로우의 내성을 향상시킬 수 있다.
(2) 반도체 장치의 내부를 속이 빈 구조로 하였기 때문에, 내부접속의 신뢰성을 훨씬 향상시킬 수 있다.
(3) 상기 효과(2)에 덧붙여서, 반도체 장치의 내부에 열전도성의 에폭시 수지를 충전하고, 또 캡위에 땜납 볼을 설치하였기 때문에, 반도체 장치를 머더보드에 실장한 후, 방열성이 향상한다.
따라서, 열적변형이 감소하고 내부접속의 신뢰성이 향상한다.
또한, 반도체 장치와 머더보드의 전기적 접속의 신뢰성 향상을 기대할 수 있다.
이하, 본 발명의 제 10의 실시예에 관해서 도면을 참조하면서 상세히 설명한다.
제 14 도는 본 발명의 제 9의 실시예를 나타내는 수지밀봉 또는 플라스틱 몰드형 반도체 장치의 단면도이다.
우선, 다이스본딩에 의해 기판(11)에 반도체 칩(12)을 형성한다.
그 후, 반도체 칩(12)은 Au 와이어(13)에 의해 기판(11)과 반도체 칩(12)을 와이어본드한다.
그 다음, 반도체 칩(12)의 주변의 기판(11)상에, 스트레스 완화재로서 실리콘등 스트레스 완화효과가 높은 물질을 도포하여, 스트레스 완화부(16)를 형성한다.
이들 부분을 필요에 따라서 가열, 경화시키고, 그리고 밀봉수지(14)로 밀봉한다.
또한, 기판(11)의 반대측에 땜납 볼(15)을 부착시킨다.
본 실시예를 이와 같이 구성하였기 때문에, 스트레스 완화부(16)에 의해, 이들 선형의 팽창계수의 차이로 인해 밀봉수지(14)와 기판(11)의 사이에 생기는 스트레스를 완화할 수 있다.
그 결과, 왜곡을 감소시키는 것이 가능해 진다.
다음에 본 발명의 제 10의 실시예에 관해서 설명한다.
제 15 도는 본 발명의 제 10의 실시예를 나타내는 수지밀봉 반도체 장치의 단면도이다.
이 실시예에서는 기판에 오목부(21a)를 형성하여, 오목부에 스트레스 완화재를 매립함으로써 형성된 스트레스 완화부를 설치한다.
이 도면에 도시한 바와 같이 먼저, 기판(21)에, 스트레스 완화재를 매립하기 위한 오목부(21a)를 형성하여, 여기에 스트레스 완화부(27)를 설치한다.
스트레스 완화재로서는, 실리콘등 스트레스 완화 효과가 높은 물질을 사용한다.
다음에, 이 스트레스 완화제를 오목부(21a)에 매립함으로써 형성된 스트레스 완화부(27)를 가지는 기판(21)에 반도체 칩(22)을 다이본드한다.
또한, Au 와이어(23)로 기판(21)과 반도체 칩(22)을 와이어본드한다.
그 후, 이들 부분을 밀봉수지(24)로 밀봉하여, 기판(21)의 반대측에 땜납 볼(25)을 부착시킨다.
본 실시예를 이와 같이 구성하였기 때문에, 기판(21)에 형성된 스트레스 완화부(27)에 의해, 선형의 팽창계수의 차이로 인해 밀봉수지(24)와 기판(21)의 사이에 생기는 스트레스을 완화할 수 있다.
그 결과, 왜곡을 감소시키는 것이 가능해 진다.
이상 상세히 설명한 바와 같이, 본 발명에 의하면 다음과 같은 효과를 얻을 수 있다.
(1) 반도체 칩측의 기판과 밀봉수지의 사이에 스트레스 완화재를 도포하여, 스트레스 완화부를 형성하였기 때문에, 밀봉수지와 기판 사이의 스트레스를 완화할 수 있다.
그 결과, 변형을 감소시켜서 그곳사이의 접속의 신뢰성을 향상시킬 수 있다.
(2) 반도체 칩측의 기판면에 스트레스 완화재를 매립함으로써 형성된 스트레스 완화부를 설치하였기 때문에, 밀봉수지와 기판 사이의 스트레스를 완화할 수가 있다.
따라서, 변형을 감소시켜서, 그곳사이의 접속의 신뢰성을 향상시킬 수 있다. 본 발명의 제 11및 제 12의 실시예를 도면을 참조하면서 상세히 설명한다.
제 16 도는 본 발명의 제 11의 실시예를 나타내는 반도체 장치의 구성도이고, 제 11(a)도는 반도체 장치의 단면도이고, 제 11(b)도는 반도체 장치의 평면도이다.
이들 도면에 나타낸 바와 같이, 반도체소자(11)는 전극(12)에 전기적으로 접속된 금속세선(13)의 상부가 플라스틱 밀봉재(16)의 표면으로부터 노출하도록 플라스틱 밀봉재(16)로 밀봉되어 있다.
이 때, 반도체소자(11)의 이면 또한, 동시에 플라스틱 밀봉재(16)의 하부표면으로부터 노출되어 있다,
또, 참조부호(13a)는 금속구를 나타낸다.
여기서, 플라스틱 밀봉재(16)는 반도체소자(11)를 보호하는데 필요한 최소한의 크기로 성형된다.
제 17 도는 본 발명의 제 11의 실시예의 반도체 장치를 실장기판에 실장한 단면도이고, 제 17(a) 도는 실장기판에 반도체 장치를 실장한 전체 단면도이고, 제 17(b) 도는 그 반도체 장치를 실장기판에 실장한 단면확대도이다.
이들 도면에 도시한 바와 같이, 반도체소자(11)는 금속세선(13)이 플라스틱 밀봉재(16)로부터 노출한 면을 하측으로 향하게 하고, 도전성 접착제(17)를 통해 실장기판(20)의 기판전극(21)에 전기적으로 접속된다.
여기서, 참조부호(18)는 반도체 장치이다
제 18 도는 본 발명의 제 11의 실시예를 나타내는 반도체 장치의 제조공정 단면도이다.
(1)제 18(a)도에 도시한 바와 같이, 다이 패드가 없는 상태에서, 반도체소자(11)와 리이드 (15)를 금속세선(13)으로 전기적으로 접속한다.
즉, 반도체 소자(11)가 리이드(15)에 와이어본드된다.
(2)다음에, 제 18(b)도에 도시한 바와 같이, 반도체소자(11)의 이면이 노출하도록 플라스틱 밀봉재(16)로 반도체 소자(11)를 밀봉한다.
이때, 금속세선(13)은 밀봉시에 몰드에 의해 단단하게 유지되어, 플라스틱 밀봉재(16)의 상부표면을 따라 연장하는 형태를 가진다.
(3)다음에, 제 18(c)도에 도시한 바와 같이, 연마기(19)로 플라스틱 밀봉재(16)의 상면을 금속세선(13)의 노출폭이 충분해지도록 깍는다.
여기서, 제 18(c)도에서 A-A선 단면을 보면, 플라스틱 밀봉재(16)의 상면에 노출된 금속세선(13)의 평탄폭(d)이 제 18(d)도에 나타낸 것 처럼 형성된다.
제 19 도는 본 발명의 제 12실시예를 나타내는 반도체 장치의 구조를 도시한 도면이고, 제 19(a)도는 그 반도체 장치의 단면도이고, 제 19(b)도는 그 반도체 장치의 평면도이다.
이들 도면에 도시한 바와 같이, 반도체소자(31)의 전극(32)에는 복수의 금속구(33a), (33b), (33c)가 접합되거나 접속되어 있다.
전극(32)에 접합되는 금속구(33a), (33b), (33c)중의 하나를 최소의 크기로 하여, 이후 차례로 크게 한다.
반도체소자(31)는 최상부의 금속구(33c)가 그 플라스틱 밀봉재(36)의 표면으로부터 노출되도록 플라스틱 밀봉재(36)로 밀봉되어 있다.
이때, 반도체소자(31)의 이면 또한 동시에 플라스틱 밀봉재(36)의 하부표면으로부터 노출되어 있다.
여기서, 플라스틱 밀봉재(36)는 반도체소자(31)를 보호하는데 필요한 최소한의 크기로 형성되어 있다.
제 20 도는 본 발명의 제 12의 실시예의 반도체 장치를 실장기판에 실장한 단면도이고, 제 20(a)도는 실장기판에 반도체 장치를 실장한 전체 단면도이고, 제 20(b)도는 그 반도체 장치를 실장기판에 실장한 단면확대도이다.
이들 도면에 도시한 바와 같이, 반도체소자(31)는 금속구(33a), (33b), (33c)의 노출면을 하측으로 향하게 하고, 도전성 접착제(37)를 통해 실장기판(20)의 기판전극(21)에 전기적으로 접속된다.
여기서, 참조부호(38)는 반도체 장치를 나타낸다.
제 21 도는 본 발명의 제 12의 실시예를 나타내는 반도체 장치의 제조공정 단면도이다.
(1)먼저 제 21(a) 도에 도시한 바와 같이, 다이 패드가 없는 상태에서, 반도체소자(31)의 전극(32)에 금속구(33a)를 형성한다.
참조부호(34a)는 금속세선을 잡아 떼어냄으로써 얻어진 나머지 부분이다.
여기서, 제 22 도에 나타낸 것처럼 금속구(33a)의 형성방법에 관해서 설명한다.
즉, 제 22(a) 도에 도시한 바와 같이, 전기 토치(torch)(41)와 금속세선(34)간의 방전에 의해, 제 22(b) 도에 도시한 바와 같이, 본딩툴(bonding tool)(42)로부터 연장하는 금속세선(34)에 금속구(33a)가 형성된다.
다음에, 제 22(c) 도에 도시한 바와 같이, 본딩툴(42)은 금속구(33a)가 초음파와 그것의 하중에 의해 가열된 반도체소자의 전극(32)과 접착되거나 접합되도록 강하한다.
이 상태에서, 제 22(d) 도에 도시한 바와 같이, 클램프(43)를 닫아, 본딩툴(42)을 올린다.
그러면, 금속구(33a)의 바로 상부에 힘이 가해져서, 금속세선(34)이 절단된다.
(2)다음에, 제 21(b) 도에 도시한 바와 같이. 상기와 같이 하여 금속구(33a)보다도 큰 금속구(33b)를 금속구(33a)상에 형성한다.
(3)또, 제 21(c) 도에 도시한 바와 같이, 금속구(33b)보다도 큰 금속구(33c)를 금속구(33b)상에 형성한다.
또, 상기 (2), (3)은 필요에 따라서, 수회 반복된다.
(4)다음에, 제 21(d) 도에 도시한 바와 같이, 반도체소자(31)의 이면이 노출되도록 플라스틱밀봉재(36)로 반도체 소자(31)를 밀봉한다.
이때, 금속구(33a)~(33c)는 밀봉시에 몰드에 의해 단단히 유지되기 때문에, 최상부의 금속구(33c) 바로 윗쪽의 금속세선(34)의 나머지 부분(34a)이 압착된다.
그 결과, 최상부의 금속구(33c)만이 프라스틱 밀봉재(36)의 표면으로부터 노출된다.
더욱이, 본 발명은 다음과 같은 이용형태를 가진다.
상기 제 11 실시예(제 16 도)에서는 반도체소자의 전극이 그 반도체소자의 거의 중앙에 배치되어 있는 예를 나타내었다..
그러나, 각 전극이 반도체소자의 어떤 부분에 배치되어 있더라도, 그것의 위치는 각 금속세선의 방향(와이어루프의 배선각)을 변경함으로써 그것의 어떤 부분에도 적용할 수 있다.
상기 제 12실시예(제 19 도)에서는 반도체소자의 전극이 반도체소자의 주변(그것의 긴 쪽 방향의 양끝)에 배치되어 있는 예를 나타낸다.
그러나, 그 전극은 반도체소자의 어떤 장소에 배치되어 있더라도 적용이 가능하다.
이상 상세히 설명한 바와 같이, 본 발명에 의하면 다음과 같은 효과를 얻을 수 있다.
(1) 리이드에 의한 접속이 아니기 때문에, 반도체 장치의 외형을 반도체소자 정도로 축소할 수 있어, 반도체 장치를 소형화할 수 있다.
또한, 반도체소자가 외부에 노출되어 있기 때문에, 높은 열방산성을 얻을 수 있다.
더우기, 각 금속세선은 충분한 길이이상 노출되어 있기 때문에, 금속세선이 실장기판에 접속되는 접속면적을 크게 확보할 수 있다.
그 결과, 접합 신뢰성을 높일 수 있다.
또한, 반도체소자상의 플라스틱 밀봉재의 두께는 각 금속세선의 상승부의 높이 정도이기 때문에, 반도체 장치로서의 대폭적으로 박형화할 수 있다.
(2) 실장기판의 접속단자로서 금속세선을 사용하기 때문에, 새로운 접속단자(범프 등)의 형성공정이 생략된다.
또한, 기존의 와이어 본더(bonder)가 접속 공정과 대항하기 때문에, 종래의 설비로 접속단자를 형성할 수 있다.
이와 같이, 제조비용의 감소를 꾀할 수 있다.
또한, 플라스틱 밀봉시에 몰드로 금속세선을 단단히 유지하기 때문에, 접속단자에 대응하는 금속세선은 항상 플라스틱 밀봉부의 이면에 배치되어 있다. 이 때문에, 각 금속세선의 노출이 용이하고 또 확실하게 실현된다.
(3) 리이드에 의한 접속이 없기 때문에, 반도체 장치의 외형을 반도체소자 정도로 축소할 수 있어, 반도체 장치의 소형화를 꾀할 수 있다.
또한, 반도체소자가 외부에 노출되어 있기 때문에, 높은 열방산성을 얻을 수 있다.
또한, 작은 금속구는 반도체소자의 전극에 사용되기 때문에, 반도체소자의전극의 면적을 작게 하는 것이 가능하고, 반도체소자의 회로부의 면적의 확보가 용이해진다.
따라서, 반도체소자의 고집적화가 가능해 진다.
또한, 큰 금속구는 표면 노출부에서 사용되기 때문에, 실장기판이 각 전극과 접합되는 면적의 확보가 용이해진다.
따라서, 실장기판과 전극과의 접속면적을 크게 확보할 수 있어, 접합 신뢰성을 높일 수 있다.
더욱이, 반도체소자상의 플라스틱 밀봉재의 두께는 금속구의 적층 높이 정도이기 때문에, 반도체 장치로서의 대폭적인 박형화를 꾀할 수 있다.
(4) 실장기판의 접속단자로서 금속구를 사용하기 때문에, 새로운 접속단자(범프 등)의 형성 공정이 생략된다.
또한, 기존의 와이어 본더가 간단한 소프트웨어 변경으로 접속공정과 대항할 수 있기 때문에, 제조비용(신규 설비 도입에 대한 비용)의 감소를 꾀할 수 있다.
또한, 플라스틱 밀봉시에 몰드로 금속구를 압착하기 때문에, 접속단자에 대응하는 금속구는 항상 플라스틱 밀봉부의 이면에 배치되어 있고, 또한 확실히 노출되어 있다.
또 상술한 바와 같이, 몰드에 의해 금속구가 단단히 유지되기 때문에, 금속구의 최상부 금속구의 바로 윗쪽의 금속세선를 잡아 떼어냄으로써 얻어진 나머지 부분도 상시 설명된 것과 같은 방법으로 유지된다.
그 결과, 노출면은 요철이 없는 매끄러운 면이 될 수 있다.
또한, 몰드에 의해 금속구가 단단히 유지된 경우, 반도체소자의 전극상의 금속구가 복수 설치되기 때문에, 이들은 완충기능을 수행하여, 반도체소자에 대한 스트레스의 완화가 가능하다.
그러므로, 반도체소자의 타격에 의한 불량을 없앨 수 있다.
더욱이, (1) 및 (2)에 나타낸 연마의 공정이 생략될 수 있기 때문에, 공정의 간략화가 가능하고, 조립비용의 감소를 꾀할 수 있다.
상기 발명을 상세히 설명했지만, 상기 설명은 모든 관점에 예시적인 것이지 한정적인 것은 아니다.
다양한 변경 및 변화는 본 발명의 범위를 벗어나지 않고 고안될 수 있다.
또, 이번 개시된 실시예는 단순한 일례에 지나지 않고, 특허청구의 범위에 기재된 발명의 균등의 범위내에서, 여러가지의 실시예가 얻어진다는 것이 의도된다.
제 1 도는 본 발명의 제 1의 실시예를 나타내는 리이드 프레임의 다이 패드의 구조를 나타내는 도면.
제 2 도는 제 1 도에 나타낸 리이드 프레임를 사용하는 반도체 장치 (SMD)의 단면도.
제 3 도는 본 발명의 제 2의 실시예를 나타내는 리이드 프레임의 다이 패드의 구조를 나타내는 도면.
제 4 도는 본 발명의 제 3의 실시예를 나타내는 리이드 프레임의 다이 패드의 구조를 나타내는 도면.
제 5 도는 제 4 도에 나타낸 리이드 프레임을 사용하는 반도체 장치 (SMD)의 단면도.
제 6 도는 본 발명의 제 4의 실시예를 나타내는 리이드 프레임의 다이 패드의 구조를 나타내는 도면.
제 7 도는 본 발명의 제 5의 실시예를 나타내는 리이드 프레임의 다이 패드의 구조를 나타내는 도면.
제 8 도는 제 7 도에 나타낸 리이드 프레임을 사용하는 반도체 장치(SMD)의단면도.
제 9 도는 종래의 반도체 장치(SMD)의 단면도.
제 10 도는 리플로우에 의한 고장 발생의 메카니즘을 나타내는 도면.
제 11 도는 본 발명의 제 6의 실시예를 나타내는 반도체 장치의 단면도.
제 12 도는 본 발명의 제 7의 실시예를 나타내는 반도체 장치의 단면도.
제 13 도는 본 발명의 제 8의 실시예를 나타내는 반도체 장치의 단면도.
제 14 도는 본 발명의 제 9의 실시예를 나타내는 플라스틱 몰드형 반도체 장치의 단면도.
제 15 도는 본 발명의 제 10의 실시예를 나타내는 플라스틱 몰드형 반도체 장치의 단면도.
제 16 도는 본 발명의 제 11의 실시예를 나타내는 반도체 장치의 구성도.
제 17 도는 실장 기판상에 실장되었던, 제 16도에 나타낸 반도체 장치를 나타내는 단면도.
제 18 도는 제 16 도에 나타낸 반도체 장치의 제조 공정을 나타내는 단면도.
제 19 도는 본 발명의 제 12의 실시예를 나타내는 반도체 장치의 구성도.
제 20 도는 실장 기판상에 실장되었던, 제 19 도에 나타낸 반도체 장치를 나타내는 단면도.
제 21 도는 제 19도에 나타낸 반도체 장치의 제조 공정을 나타내는 단면도.
제 22 도는 반도체 소자의 전극에 접속된 금속구의 형성 방법을 나타내는 도면.

Claims (6)

1 면 및 제 1 면의 이면인 제 2 면을 가지는 다이 패드를 구비하는 리이드 프레임과;
상기 다이 패드상의 상기 제 1 면에 실장된 반도체 칩과;
상기 다이 패드의 제 1 면상에, 상기 반도체 칩 실장 영역 이외의 부분에 형성된 복수의 오목부와;
상기 다이 패드의 제 2 면상에 형성된 복수의 돌출부와,
상기 반도체 칩 및 상기 다이 패드를 밀봉하는 몰딩수지를 구비한 것을 특징으로 하는 반도체 장치.
제 1 면 및 제 1 면의 이면인 제 2 면을 가지는 다이 패드를 구비하는 리이드 프레임과;
상기 다이 패드상의 상기 제 1 면에 실장된 반도체 칩과;
상기 다이 패드상의 상기 제 1 면에 형성된 홈과;
단면이 V형상을 가지며 상기 다이 패드의 제 2 면상에 형성된 볼록모양의 리지와;
상기 반도체 칩 및 상기 다이 패드를 밀봉하는 몰딩수지를 구비한 것을 특징으로 하는 반도체 장치.
반도체 칩을 실장한 리이드 프레임에 있어서,
다이 패드는 적어도 일부분을 그 상면까지 V자 형태로 된 웨이브 형상으로 된 단면을 가지는 것을 특징으로 하는 리이드 프레임.
단면이 적어도 일부분을 V자 형태로 된 웨이브 형상으로 된 제 1 면 및 제 1 면의 이면인 제 2면을 가지는 다이 패드를 구비한 리이드 프레임과;
상기 다이 패드의 상기 제 1 면상에 실장된 반도체 칩과;
상기 반도체 칩을 밀봉하는 몰드수지를 구비한 것을 특징으로 하는 반도체 장치.
제 1 면 및 제 1 면의 이면인 제 2 면을 가지는 다이 패드를 구비하는 리이드 프레임과;
상기 다이 패드상의 상기 제 1 면에 실장된 반도체 칩과;
상기 다이 패드의 제 1 면상에, 상기 반도체 칩 실장 영역 이외의 부분에만 형성된 홈과;
상기 다이 패드의 제 2 면상에 상기 다이 패드의 측면을 따라 상기 홈에 일치하여 형성된 볼록모양의 리지와;
상기 반도체 칩 및 상기 다이 패드를 밀봉하는 몰딩수지를 구비한 것을 특징으로 하는 반도체 장치.
제 6 항에 있어서,
상기 홈은 상기 다이 패드의 측면을 따라 상기 반도체 칩 실장 영역 이외의 부분에 형성된 것을 특징으로 하는 반도체 장치.
KR1019960047703A 1995-10-24 1996-10-23 크랙을방지하기위한개량된구조를가지는반도체장치및리이드프레임 Expired - Fee Related KR100386061B1 (ko)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP7275818A JPH09116050A (ja) 1995-10-24 1995-10-24 樹脂封止半導体装置
JP7275817A JPH09116042A (ja) 1995-10-24 1995-10-24 半導体装置
JP95-275820 1995-10-24
JP95-275817 1995-10-24
JP27581995A JP3439890B2 (ja) 1995-10-24 1995-10-24 半導体装置及びその製造方法
JP95-275819 1995-10-24
JP95-275818 1995-10-24
JP7275820A JPH09116085A (ja) 1995-10-24 1995-10-24 リードフレーム及びそれを用いた半導体装置

Publications (1)

Publication Number Publication Date
KR100386061B1 true KR100386061B1 (ko) 2003-08-21

Family

ID=27479062

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960047703A Expired - Fee Related KR100386061B1 (ko) 1995-10-24 1996-10-23 크랙을방지하기위한개량된구조를가지는반도체장치및리이드프레임

Country Status (4)

Country Link
US (4) US5864174A (ko)
EP (5) EP1168440A1 (ko)
KR (1) KR100386061B1 (ko)
TW (2) TW411533B (ko)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW448524B (en) * 1997-01-17 2001-08-01 Seiko Epson Corp Electronic component, semiconductor device, manufacturing method therefor, circuit board and electronic equipment
JP2978861B2 (ja) * 1997-10-28 1999-11-15 九州日本電気株式会社 モールドｂｇａ型半導体装置及びその製造方法
KR100253363B1 (ko) * 1997-12-02 2000-04-15 김영환 반도체 패키지용 기판과 그 기판을 이용한 랜드 그리드 어레이반도체 패키지 및 그들의 제조 방법
WO1999049512A1 (fr) * 1998-03-20 1999-09-30 Hitachi, Ltd. Dispositif a semi-conducteur et procede de fabrication associe
JP3825181B2 (ja) * 1998-08-20 2006-09-20 沖電気工業株式会社 半導体装置の製造方法及び半導体装置
US6429530B1 (en) 1998-11-02 2002-08-06 International Business Machines Corporation Miniaturized chip scale ball grid array semiconductor package
US6303985B1 (en) * 1998-11-12 2001-10-16 Micron Technology, Inc. Semiconductor lead frame and package with stiffened mounting paddle
US6258630B1 (en) * 1999-02-04 2001-07-10 Nec Corporation Resin-sealed semiconductor device having island for mounting semiconductor element coupled to heat spreader
US6184064B1 (en) * 2000-01-12 2001-02-06 Micron Technology, Inc. Semiconductor die back side surface and method of fabrication
EP1128517A3 (en) * 2000-02-24 2003-12-10 Makita Corporation Adapters for rechargeable battery packs
US6306684B1 (en) * 2000-03-16 2001-10-23 Microchip Technology Incorporated Stress reducing lead-frame for plastic encapsulation
DE10023539B4 (de) * 2000-05-13 2009-04-09 Micronas Gmbh Verfahren zum Herstellen eines Bauteils
JP4555436B2 (ja) * 2000-06-29 2010-09-29 富士通株式会社 薄膜樹脂基板への樹脂モールド方法及び高周波モジュール
US6468832B1 (en) * 2000-07-19 2002-10-22 National Semiconductor Corporation Method to encapsulate bumped integrated circuit to create chip scale package
JP2002093831A (ja) 2000-09-14 2002-03-29 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
US20020070436A1 (en) * 2000-12-11 2002-06-13 Hui Chong Chin Die pad for integrated circuits
FR2819080B1 (fr) * 2000-12-28 2004-02-06 Thomson Csf Procede d'assemblage d'un composant tel qu'un circuit integre sur un substrat
US6507114B2 (en) * 2001-01-30 2003-01-14 Micron Technology, Inc. BOC semiconductor package including a semiconductor die and a substrate bonded circuit side down to the die
JP2002261111A (ja) * 2001-03-06 2002-09-13 Texas Instr Japan Ltd 半導体装置及びバンプ形成方法
DE10127009A1 (de) * 2001-06-05 2002-12-12 Infineon Technologies Ag Kunststoffgehäuse mit mehreren Halbleiterchips und einer Umverdrahtungsplatte sowie ein Verfahren zur Herstellung des Kunststoffgehäuses in einer Spritzgußform
DE10152694A1 (de) * 2001-10-19 2003-01-02 Infineon Technologies Ag Elektronisches Bauteil mit wenigstens einem Halbleiterchip und einem Kunststoffgehäuse und Verfahren zu seiner Herstellung
DE10156386B4 (de) * 2001-11-16 2007-08-09 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterchips
JP3638136B2 (ja) * 2001-12-27 2005-04-13 株式会社三井ハイテック リードフレームおよびこれを用いた半導体装置
JP2003197663A (ja) * 2001-12-28 2003-07-11 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2003258192A (ja) * 2002-03-01 2003-09-12 Hitachi Ltd 半導体装置およびその製造方法
GB0213094D0 (en) * 2002-06-07 2002-07-17 Power Innovations Ltd Lead frame
US7115998B2 (en) * 2002-08-29 2006-10-03 Micron Technology, Inc. Multi-component integrated circuit contacts
JP2004179253A (ja) * 2002-11-25 2004-06-24 Nec Semiconductors Kyushu Ltd 半導体装置およびその製造方法
US6879050B2 (en) * 2003-02-11 2005-04-12 Micron Technology, Inc. Packaged microelectronic devices and methods for packaging microelectronic devices
JP2004335710A (ja) * 2003-05-07 2004-11-25 Sanyo Electric Co Ltd 半導体装置およびその製造方法
KR100517075B1 (ko) * 2003-08-11 2005-09-26 삼성전자주식회사 반도체 소자 제조 방법
US7262508B2 (en) * 2003-10-03 2007-08-28 Avago Technologies General Ip (Singapore) Pte. Ltd. Integrated circuit incorporating flip chip and wire bonding
US7148564B2 (en) * 2004-02-17 2006-12-12 Delphi Technologies, Inc. Dual-sided substrate integrated circuit package including a leadframe having leads with increased thickness
JP2006253430A (ja) * 2005-03-11 2006-09-21 Renesas Technology Corp 半導体装置およびその製造方法
US7635613B2 (en) * 2005-06-27 2009-12-22 Texas Instruments Incorporated Semiconductor device having firmly secured heat spreader
CN101218673B (zh) 2005-07-08 2011-09-28 Nxp股份有限公司 半导体装置
US7355289B2 (en) * 2005-07-29 2008-04-08 Freescale Semiconductor, Inc. Packaged integrated circuit with enhanced thermal dissipation
US7514769B1 (en) 2005-08-13 2009-04-07 National Semiconductor Corporation Micro surface mount die package and method
JP2008004570A (ja) * 2006-06-20 2008-01-10 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置の製造方法、樹脂封止型半導体装置の製造装置、および樹脂封止型半導体装置
JP2008085002A (ja) * 2006-09-27 2008-04-10 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP4757790B2 (ja) * 2006-12-22 2011-08-24 富士通コンポーネント株式会社 半導体素子の実装構造及びプリント回路基板
US7659151B2 (en) * 2007-04-12 2010-02-09 Micron Technology, Inc. Flip chip with interposer, and methods of making same
US20090152683A1 (en) * 2007-12-18 2009-06-18 National Semiconductor Corporation Rounded die configuration for stress minimization and enhanced thermo-mechanical reliability
US7808089B2 (en) * 2007-12-18 2010-10-05 National Semiconductor Corporation Leadframe having die attach pad with delamination and crack-arresting features
JP5713897B2 (ja) * 2008-07-16 2015-05-07 エボニック コーポレイションＥｖｏｎｉｋ Ｃｏｒｐｏｒａｔｉｏｎ 生理活性ペプチドを含有する微粒子を調製するためのプロセス
JP4941509B2 (ja) * 2008-10-20 2012-05-30 株式会社デンソー 電子制御装置
KR20100121231A (ko) * 2009-05-08 2010-11-17 삼성전자주식회사 회로패턴 들뜸 현상을 억제하는 패키지 온 패키지 및 그 제조방법
US8956920B2 (en) * 2012-06-01 2015-02-17 Nxp B.V. Leadframe for integrated circuit die packaging in a molded package and a method for preparing such a leadframe
JP6194804B2 (ja) 2014-01-23 2017-09-13 株式会社デンソー モールドパッケージ

Family Cites Families (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58199548A (ja) * 1982-05-17 1983-11-19 Hitachi Ltd リ−ドフレ−ム
JPS59193033A (ja) * 1983-04-15 1984-11-01 Matsushita Electric Ind Co Ltd 半導体素子の封止方法
EP0146330A3 (en) * 1983-12-12 1986-08-13 Texas Instruments Incorporated Integrated circuit device with textured bar pad
JPS60133736A (ja) * 1983-12-21 1985-07-16 Fujitsu Ltd 半導体装置
JPS60133373A (ja) * 1983-12-22 1985-07-16 Masayoshi Akiba ゼネレ−タ及びレギユレ−タの総合診断装置
JPS6123347A (ja) * 1984-07-11 1986-01-31 Hitachi Micro Comput Eng Ltd 半導体装置
JPS61144046A (ja) * 1984-12-17 1986-07-01 Mitsubishi Electric Corp 半導体装置
JPS6215844A (ja) * 1985-07-15 1987-01-24 Hitachi Ltd 半導体リ−ドフレ−ム
JPS6276747A (ja) * 1985-09-30 1987-04-08 Shindengen Electric Mfg Co Ltd 樹脂封止型半導体装置
US4695870A (en) * 1986-03-27 1987-09-22 Hughes Aircraft Company Inverted chip carrier
JPS6333851A (ja) * 1986-07-28 1988-02-13 Matsushita Electric Works Ltd Ｉｃパツケ−ジ
JPS6365655A (ja) * 1986-09-05 1988-03-24 Nec Corp 樹脂封止型半導体装置
JPS6376444A (ja) * 1986-09-19 1988-04-06 Nec Corp チツプキヤリア
JPH01179334A (ja) * 1988-01-05 1989-07-17 Citizen Watch Co Ltd 半導体素子の実装方法
JPH01191453A (ja) * 1988-01-27 1989-08-01 Hitachi Ltd 半導体装置
JPH02117162A (ja) * 1988-10-27 1990-05-01 Matsushita Electron Corp 半導体装置
JPH02205056A (ja) * 1989-02-03 1990-08-14 Hitachi Ltd 集積回路パッケージ
JP2506429B2 (ja) * 1989-02-03 1996-06-12 富士通株式会社 樹脂封止型半導体装置
US5264726A (en) * 1989-07-21 1993-11-23 Nec Corporation Chip-carrier
US5030796A (en) * 1989-08-11 1991-07-09 Rockwell International Corporation Reverse-engineering resistant encapsulant for microelectric device
JP2738568B2 (ja) * 1989-09-06 1998-04-08 新光電気工業株式会社 半導体チップモジュール
JPH03259555A (ja) * 1990-03-08 1991-11-19 Nec Corp リードフレーム
US5175610A (en) * 1990-05-09 1992-12-29 Kabushiki Kaisha Toshiba Resin molded type semiconductor device having a metallic plate support
JPH0446551A (ja) * 1990-06-13 1992-02-17 Hitachi Vlsi Eng Corp 面状駆動体
JPH0484452A (ja) * 1990-07-27 1992-03-17 Citizen Watch Co Ltd 樹脂封止型半導体装置
EP0470559A1 (de) * 1990-08-07 1992-02-12 Siemens Aktiengesellschaft Verfahren zur Montage von integrierten Halbleiterschaltkreisen
JPH04139848A (ja) * 1990-10-01 1992-05-13 Mitsubishi Electric Corp 半導体装置
JPH04150061A (ja) * 1990-10-12 1992-05-22 Toshiba Corp 半導体装置
JPH04162736A (ja) * 1990-10-26 1992-06-08 Nec Kyushu Ltd 半導体装置
JPH04163951A (ja) * 1990-10-29 1992-06-09 Canon Inc 樹脂封止型半導体装置
US5216278A (en) * 1990-12-04 1993-06-01 Motorola, Inc. Semiconductor device having a pad array carrier package
US5291374A (en) * 1990-12-17 1994-03-01 Kabushiki Kaisha Toshiba Semiconductor device having an opening and method of manufacturing the same
US5227232A (en) * 1991-01-23 1993-07-13 Lim Thiam B Conductive tape for semiconductor package, a lead frame without power buses for lead on chip package, and a semiconductor device with conductive tape power distribution
KR940001149B1 (ko) * 1991-04-16 1994-02-14 삼성전자 주식회사 반도체 장치의 칩 본딩 방법
DE69229661T2 (de) * 1991-04-26 1999-12-30 Citizen Watch Co., Ltd. Verfahren zur Herstellung einer Anschlusstruktur für eine Halbleiteranordnung
JPH0567722A (ja) * 1991-09-09 1993-03-19 Toshiba Corp 樹脂封止型半導体装置
JPH0582677A (ja) * 1991-09-24 1993-04-02 Sanyo Electric Co Ltd 混成集積回路
JPH05102375A (ja) * 1991-10-04 1993-04-23 Seiko Epson Corp リードフレーム
JPH05299530A (ja) * 1992-04-17 1993-11-12 Oki Electric Ind Co Ltd 樹脂封止半導体装置及びその製造方法
JPH05315396A (ja) * 1992-05-08 1993-11-26 Matsushita Electric Ind Co Ltd 半導体装置の封止方法と封止構造
JPH0629447A (ja) * 1992-07-08 1994-02-04 Shinko Electric Ind Co Ltd リードフレーム
US5496775A (en) * 1992-07-15 1996-03-05 Micron Semiconductor, Inc. Semiconductor device having ball-bonded pads
JP3233990B2 (ja) * 1992-07-17 2001-12-04 沖電気工業株式会社 半導体装置及びその製造方法
JPH06132443A (ja) * 1992-10-19 1994-05-13 Hitachi Ltd 半導体装置およびその製造に用いられるリードフレーム
JP3062671B2 (ja) * 1992-10-30 2000-07-12 株式会社三井ハイテック リードフレームおよびリードフレームの製造方法
KR100280762B1 (ko) * 1992-11-03 2001-03-02 비센트 비.인그라시아 노출 후부를 갖는 열적 강화된 반도체 장치 및 그 제조방법
US5311057A (en) * 1992-11-27 1994-05-10 Motorola Inc. Lead-on-chip semiconductor device and method for making the same
JPH06209067A (ja) * 1993-01-11 1994-07-26 Murata Mfg Co Ltd 電子部品用リードフレーム
JPH06232208A (ja) * 1993-01-29 1994-08-19 Matsushita Electric Ind Co Ltd 半導体装置の封止方法と封止構造
DE9308842U1 (de) * 1993-06-14 1993-07-22 Blaupunkt-Werke Gmbh, 31139 Hildesheim Elektrische Baugruppe
US5455456A (en) * 1993-09-15 1995-10-03 Lsi Logic Corporation Integrated circuit package lid
US5477611A (en) * 1993-09-20 1995-12-26 Tessera, Inc. Method of forming interface between die and chip carrier
JPH07122677A (ja) * 1993-10-26 1995-05-12 Hitachi Ltd 半導体装置およびその製造方法
US5679978A (en) * 1993-12-06 1997-10-21 Fujitsu Limited Semiconductor device having resin gate hole through substrate for resin encapsulation
US5642261A (en) * 1993-12-20 1997-06-24 Sgs-Thomson Microelectronics, Inc. Ball-grid-array integrated circuit package with solder-connected thermal conductor
TW272311B (ko) * 1994-01-12 1996-03-11 At & T Corp
ITMI940055A1 (it) 1994-01-18 1995-07-18 Bracco Spa Contenitore per soluzioni contrastografiche diagnostiche
JP3420827B2 (ja) * 1994-04-28 2003-06-30 ローム株式会社 半導体集積回路装置の製造方法及びリードフレーム
JP3034180B2 (ja) * 1994-04-28 2000-04-17 富士通株式会社 半導体装置及びその製造方法及び基板
KR950034696A (ko) * 1994-05-16 1995-12-28 김광호 초박형 반도체 패키지 및 그 제조방법
US5467253A (en) * 1994-06-30 1995-11-14 Motorola, Inc. Semiconductor chip package and method of forming
US5436203A (en) * 1994-07-05 1995-07-25 Motorola, Inc. Shielded liquid encapsulated semiconductor device and method for making the same
DE9411484U1 (de) * 1994-07-15 1994-09-15 Reichhardt, Bernd, 99097 Erfurt Verdrahtungsträger
US5508556A (en) * 1994-09-02 1996-04-16 Motorola, Inc. Leaded semiconductor device having accessible power supply pad terminals
US5528083A (en) * 1994-10-04 1996-06-18 Sun Microsystems, Inc. Thin film chip capacitor for electrical noise reduction in integrated circuits
WO1996012296A1 (fr) * 1994-10-18 1996-04-25 Hitachi, Ltd. Dispositif a semi-conducteur et son procede de fabrication
JP3259555B2 (ja) 1994-11-25 2002-02-25 トヨタ車体株式会社 空気圧工具
US5633785A (en) * 1994-12-30 1997-05-27 University Of Southern California Integrated circuit component package with integral passive component
US5789809A (en) * 1995-08-22 1998-08-04 National Semiconductor Corporation Thermally enhanced micro-ball grid array package
US5866949A (en) * 1996-12-02 1999-02-02 Minnesota Mining And Manufacturing Company Chip scale ball grid array for integrated circuit packaging
JP3840795B2 (ja) 1998-04-15 2006-11-01 松下電工株式会社 脱毛装置

Also Published As

Publication number Publication date
US5864174A (en) 1999-01-26
TW411533B (en) 2000-11-11
US6177725B1 (en) 2001-01-23
EP1039540A1 (en) 2000-09-27
US20020195692A1 (en) 2002-12-26
EP1168440A1 (en) 2002-01-02
US6569755B2 (en) 2003-05-27
EP1039541A1 (en) 2000-09-27
EP0771029A3 (en) 1997-07-30
EP0771029A2 (en) 1997-05-02
US6459145B1 (en) 2002-10-01
TW350106B (en) 1999-01-11
EP1039538A1 (en) 2000-09-27

Similar Documents

Publication Publication Date Title
KR100386061B1 (ko) 크랙을방지하기위한개량된구조를가지는반도체장치및리이드프레임
US20020163075A1 (en) Semiconductor package with embedded heat-dissipating device
US5715593A (en) Method of making plastic-packaged semiconductor integrated circuit
JP2677632B2 (ja) 超薄型表面実装樹脂封止半導体装置
US6331738B1 (en) Semiconductor device having a BGA structure
US6710434B1 (en) Window-type semiconductor package and fabrication method thereof
US6211563B1 (en) Semiconductor package with an improved leadframe
KR20020057351A (ko) 볼 그리드 어레이 패키지와 그 실장 구조
KR100218335B1 (ko) 칩 사이즈 패키지
KR100308899B1 (ko) 반도체패키지및그제조방법
KR100604332B1 (ko) 반도체 패키지 및 그 제조방법
KR100258852B1 (ko) 반도체 패키지의 제조 방법
KR200211272Y1 (ko) 칩 사이즈 패키지
KR200150930Y1 (ko) 반도체 와이어 본딩장치
KR0125874Y1 (ko) 반도체 패키지
KR100195507B1 (ko) 박형 반도체 칩 패키지 소자
KR19990050856A (ko) 비지에이 패키지 및 그 제조방법
KR19980057885A (ko) 칩 스케일 패키지
KR19980025552A (ko) 저응력 반도체 칩 패키지
KR20020061813A (ko) 이중 범프를 갖는 반도체 칩 패키지와 그 제조 방법
KR980012308A (ko) 다이패드를 갖는 볼 그리드 어레이(Ball Grid Array) 패키지
JP2001326297A (ja) 半導体装置
JPH0845976A (ja) 電子素子パッケージおよびその製造方法
KR19990000382A (ko) 리드프레임과 이를 이용한 칩스케일패키지 및 그 제조방법
KR19980048268A (ko) 홈이 형성된 외부 리드를 갖는 반도체 칩 패키지 및 그가 실장되는 구조

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19961023

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20000307

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19961023

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20020131

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20020826

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20030226

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20030526

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20030527

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20070410