JPH073828Y2 - オンゲ−ト回路 - Google Patents

Description

【考案の詳細な説明】 ［考案の技術分野］ 本考案はゲートターンオフサイリスタを含むサイリスタ
等の半導体素子にハイヤゲート電流を供給するオンゲー
ト回路に関するものである。

［考案の技術的背景とその問題点］ 第５図は従来のオンゲート回路であり、オンゲート電源
１、トランジスタ２、定常オンゲート用抵抗３（抵抗値
R₃）、ハイヤゲート用抵抗４（抵抗値R₄）、およびコン
デンサ５（静電容量C₅）から構成されており、６は被駆
動半導体である。この回路は第６図に示すタイムチャー
トのように、オン信号によってトランジスタ２がオンし
て抵抗３を通して定常オンゲート電流に相当する電流i₁
が流れると同時に抵抗４とコンデンサ５を通してハイヤ
ゲート電流i₂が流れて、i₁とi₂の和が被駆動半導体６に
供給される（i₁＋i₂＝i₃）。そして、オン信号がオフに
なると被駆動半導体６への供給電流i₃はゼロになるが、
この時、コンデンサ５には電荷が蓄えられているため、
この電荷は抵抗４、抵抗３を通して放電される。この方
式でハイヤゲート電流、例えば20〜30Apを得るために
は、コンデンサ５を大きく、抵抗４を小さくして所定の
幅も確保する必要があり、コンデンサを大きくすること
は、外形上、又信頼性上問題となることがある。

又、従来回路ではトランジスタ２がオフしてからコンデ
ンサ５の放電が始まるので、第７図のようにオン信号−
オン信号の間隔（t₂−t₁）がコンデンサ５の放電時定数
（R₃＋R₄）・C₅に比べて十分長い場合（t₂−t₁が（R₃＋
R₄）・C₅の３〜４倍以上の場合）には、コンデンサ５の
電荷が十分に放電されるためにｔ＝t₂でオン信号を与え
ても正規のハイヤゲート電流Ip₁が得られる。これに対
して、第８図のようにオン信号−オン信号の間隔（t₄−
t₃）が短くなるとコンデンサ５の放電が十分に行なわれ
ない内にｔ＝t₄でオン信号が入力されるためにハイヤゲ
ート電流Ip₂は正規の値Ip₁より小さくなってしまう。

したがって、正規のハイヤゲート電流Ip₁を得るために
はオン信号−オン信号の間隔が上記放電時定数（R₃＋
R₄）・C₅の３〜４倍以上必要であり、このために、ゲー
ト回路の動作速度が制限されるという問題があった。こ
れは、インバータ等でPWM制御を行う場合のようにオン
信号−オン信号を短くしたい場合には特に重要な問題で
ある。

［考案の目的］ 本考案はオン信号−オン信号の間隔が短くても正規のハ
イヤゲート電流を供給することのできるオンゲート回路
を提供することを目的とする。

［考案の概要］ 上記目的を達成するために、本考案はハイヤゲート電流
が流れる経路と定常オンゲート電流が流れる経路にそれ
ぞれスイッチング素子を設け、ハイヤゲート回路の上記
スイッチング素子は単発パルス発生回路によって所定の
期間だけオンするようにしたものである。

［考案の実施例］ 本考案の一実施例の構成を第１図に示す。図において、
７は定常オンゲート用トランジスタ、９は定常オンゲー
ト用抵抗、８はハイヤゲート用トランジスタ、10はハイ
ヤゲート用抵抗であり、トランジスタ８は単発パルス発
生回路11の出力信号によってオン／オフする。

以下、第２図のタイムチャートを用いて第１図の動作を
説明する。

オン信号が入力されるとトランジスタ７がオンして抵抗
９を通して定常オンゲート電流に相当する電流i₁が流れ
るとともに、オン信号によって単発パルス発生回路11か
ら時間幅tWのハイヤゲート信号が出力されてトランジス
タ８がオンして抵抗10を通してハイヤゲート電流に相当
する電流i₂が流れ、これらの和i₁＋i₂＝i₃が被駆動半導
体６に供給される。トランジスタ８は時間tW後にオフし
てi₃＝i₁となり、ｔ＝t₅でオン信号がオフになるとトラ
ンジスタ７もオフしてi₃＝０となる。このとき、回路に
は第５図のコンデンサ５のように放電するものがないの
で、オン信号−オン信号間隔t₆-t₅が短くてもｔ＝t₆の
オン信号で正規のハイヤゲート電流Ipが得られる。した
がって、オンゲート回路の高速動作が可能となる。

また、第５図ではハイヤゲート電流のピーク電流と時間
幅tWの関係が独立ではなく、例えば抵抗４の値を小さく
するとピーク電流は増加するが、ハイヤゲート時定数R₄
・C₅が短くなるために時間幅tWは短くなってしまう。こ
れに対して第１図では抵抗10の値を変えるとピーク電流
Ipは変化するが、時間幅tWは単発パルス発生回路11によ
って決まるので変化しない。したがって本考案ではハイ
ヤゲートピーク電流Ipと時間幅tWが独立して設定できる
という利点もある。

なお、第１図ではトランジスタ７およびトランジスタ８
はpnpバイポーラ形トランジスタで表わしたが、npnバイ
ポーラ形トランジスタまたは電界効果トランジスタ（FE
T）、あるいはこれらを複数個並列接続したものでも原
理上変わりはない。

本考案による他の実施例を第３図に示す。12,14は定常
オンゲート用のトランジスタと抵抗、13,15はハイヤゲ
ート用のトランジスタと抵抗であり、オン信号によって
トランジスタ12がオンするとともに単安定マルチバイブ
レータ16によって所定の幅の単発パルスが発生してトラ
ンジスタ13がオンしてハイヤゲート電流をサイリスタ21
に供給する。

本考案の更に他の実施例を第４図に示す。第４図は本考
案をゲートターンオフサイリスタ22のゲート回路に応用
したもので、24,25は定常オンゲート用のFET、抵抗で23
はFET24を駆動するトランジスタ、27,28はハイヤゲート
用のFET、抵抗で26はFET27を駆動するトランジスタ、38
はゲートターンオフサイリスタ22に負バイアスを与える
電源で40はその直列抵抗であり、41はオフゲート回路で
ある。オン信号によってトランジスタ23がオンしてFET2
4を駆動し抵抗25を通して定常オンゲート電流に相当す
る電流が流れるとともに抵抗32、コンデンサ33を通して
トランジスタ26にパルス状のオン信号が与えられてトラ
ンジスタ26が所定の時間だけオンしてFET27を駆動し抵
抗28を通してハイヤゲートに相当する電流が流れゲート
ターンオフサイリスタ22を駆動する。本例ではオン信号
がなくなった時、コンデンサ33に電荷が蓄えられている
が、これはダイオード39、抵抗29,30,34を通して放電さ
れる。しかし、この放電時間は第５図のコンデンサ５の
放電時間の1/10〜1/100以下になるために実用上問題と
ならなくなる。なお、オフゲート回路41は種々の回路が
適用できるので、その説明は省略する。

［考案の効果］ 本考案によればハイヤゲート回路に用いられているコン
デンサの放電時間がないかまたは無視できるのでオン信
号−オン信号間隔が短くできてオンゲート回路の高速動
作が可能となる。

【図面の簡単な説明】

第１図は本考案の一実施例の構成を示す図、第２図は第
１図の動作を示すタイムチャート、第３図は本考案によ
る他の実施例の構成図、第４図は本考案による更に他の
実施例を示す図、第５図は従来例の構成を示す図、第６
図乃至第８図は第５図の動作を示すタイムチャートであ
る。 １……オンゲート電源、２……トランジスタ、3,9,14,2
5……定常オンゲート用抵抗、4,,10,15,28……ハイヤゲ
ート用抵抗、５……ハイヤゲート用コンデンサ、６……
被駆動半導体、7,12……定常オンゲート用トランジス
タ、8,13……ハイヤゲート用トランジスタ、11……単発
パルス発生回路、16……単安定マルチバイブレータ、21
……サイリスタ、24……定常オンゲートFET、27……ハ
イヤゲート用FET、22……ゲートターンオフサイリス
タ、23,26……トランジスタ、38……負バイアス電源、4
0……負バイアス直列抵抗、41……オフゲート回路、17,
18,19,20,29,30,31,32,34,35,36,37……抵抗、39……ダ
イオード、33……コンデンサ。

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】負極端子が電力用半導体素子のカソード端
   子に接続されるオンゲート電源と、該オンゲート電源の
   正極端子と前記電力用半導体素子のゲート端子間に設け
   られるオン信号によってオンする定常オンゲート用スイ
   ッチング素子と該定常オンゲート用スイッチング素子に
   直列接続される定常オンゲート用抵抗器からなる定常オ
   ンゲート回路と、前記オン信号が単発パルス発生回路を
   介して与えられ所定の期間だけオンするハイヤゲート用
   スイッチング素子と該ハイヤゲート用スイッチング素子
   に直列接続され且つ抵抗値が前記定常オンゲート用抵抗
   器の抵抗値より低いハイヤゲート用抵抗器からなるハイ
   ヤゲート回路を具備したオンゲート回路。