JPS635430Y2 - - Google Patents
Info
- Publication number
- JPS635430Y2 JPS635430Y2 JP1980006220U JP622080U JPS635430Y2 JP S635430 Y2 JPS635430 Y2 JP S635430Y2 JP 1980006220 U JP1980006220 U JP 1980006220U JP 622080 U JP622080 U JP 622080U JP S635430 Y2 JPS635430 Y2 JP S635430Y2
- Authority
- JP
- Japan
- Prior art keywords
- thyristor
- circuit
- scr
- cathode
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 101000668170 Homo sapiens RNA-binding motif, single-stranded-interacting protein 2 Proteins 0.000 description 2
- 102100039690 RNA-binding motif, single-stranded-interacting protein 2 Human genes 0.000 description 2
Landscapes
- Power Conversion In General (AREA)
- Thyristor Switches And Gates (AREA)
Description
【考案の詳細な説明】
この考案はサイリスタのターン・オフ回路に関
する。
する。
従来、サイリスタのターン・オフ回路としては
例えば第１図に示すように直流電源（＋Vcc）に
負荷抵抗RLを介してサイリスタSCR1を接続して
なる負荷駆動回路の上記抵抗RLとサイリスタ
SCR1との直列回路に抵抗R1とサイリスタSCR2
の直列回路を並列に接続し、その抵抗R1とサイ
リスタSCR2との接続点と上記抵抗RLとサイリス
タSCR1との接続点との間にコンデンサＣを接続
してなるもの、また第２図に示すように直流電源
（＋Vcc）に負荷抵抗RLを介してサイリスタSCR1
を接続してなる負荷駆動回路の上記サイリスタ
SCR1にNPN形のスイツチングトランジスタTr
を並列に接続してなるものが知られている。
例えば第１図に示すように直流電源（＋Vcc）に
負荷抵抗RLを介してサイリスタSCR1を接続して
なる負荷駆動回路の上記抵抗RLとサイリスタ
SCR1との直列回路に抵抗R1とサイリスタSCR2
の直列回路を並列に接続し、その抵抗R1とサイ
リスタSCR2との接続点と上記抵抗RLとサイリス
タSCR1との接続点との間にコンデンサＣを接続
してなるもの、また第２図に示すように直流電源
（＋Vcc）に負荷抵抗RLを介してサイリスタSCR1
を接続してなる負荷駆動回路の上記サイリスタ
SCR1にNPN形のスイツチングトランジスタTr
を並列に接続してなるものが知られている。
しかし両者ともサイリスタSCR1を確実にター
ン・オフさせるための素子や回路定数の選択が面
倒となる問題があり、また前者においてはコンデ
ンサＣを必要とするための回路のIC化が難しく、
また後者においては特に周囲の温度変化に対して
ターン・オフ動作が影響を受け易い問題があつ
た。
ン・オフさせるための素子や回路定数の選択が面
倒となる問題があり、また前者においてはコンデ
ンサＣを必要とするための回路のIC化が難しく、
また後者においては特に周囲の温度変化に対して
ターン・オフ動作が影響を受け易い問題があつ
た。
この考案はこのような問題を解決するために考
えられたもので、素子や回路定数の多少のばらつ
きや周囲温度の変化があつてもサイリスタを確実
にターン・オフさせることができ、しかも回路の
IC化が容易にできるサイリスタのターン・オフ
回路を提供することを目的とする。
えられたもので、素子や回路定数の多少のばらつ
きや周囲温度の変化があつてもサイリスタを確実
にターン・オフさせることができ、しかも回路の
IC化が容易にできるサイリスタのターン・オフ
回路を提供することを目的とする。
以下、この考案の一実施例を図面を参照して説
明する。
明する。
第３図に示すようにサイリスタSCR1のアノー
ドを負荷抵抗RLを介して＋Vcc端子に接続し、そ
のサイリスタSCR1のカソードをダイオードD1を
順方向に介して接地し、負荷駆動回路を形成して
いる。前記サイリスタSCR1とダイオードD1との
接続点を抵抗R2を介して＋Vcc端子に接続し、抵
抗R2とダイオードD1とで電圧供給回路を形成し
ている。そして前記サイリスタSCR1とダイオー
ドD1との直列回路にNPN形のスイツチングトラ
ンジスタTrを並列に接続している。
ドを負荷抵抗RLを介して＋Vcc端子に接続し、そ
のサイリスタSCR1のカソードをダイオードD1を
順方向に介して接地し、負荷駆動回路を形成して
いる。前記サイリスタSCR1とダイオードD1との
接続点を抵抗R2を介して＋Vcc端子に接続し、抵
抗R2とダイオードD1とで電圧供給回路を形成し
ている。そして前記サイリスタSCR1とダイオー
ドD1との直列回路にNPN形のスイツチングトラ
ンジスタTrを並列に接続している。
このような構成においてサイリスタSCR1のゲ
ートにゲート信号が入力されるとサイリスタ
SCR1はターン・オフされ、そのサイリスタSCR1
を介して負荷抵抗RLに負荷電流が流れる。一方
ダイオードD1のアノード、すなわちサイリスタ
SCR1のカソード抵抗R2から供給される電流によ
つて常に一定電位VFに保持される。しかしてト
ランジスタTrのベースにターン・オフ信号が供
給されるとトランジスタTrがオン動作し、トラ
ンジスタTrのコレクタ電位がVFよりも小さくな
る。これによりサイリスタSCR1のアノード・カ
ソード間には逆バイアスが印加されることにな
り、サイリスタSCR1は確実にターン・オフされ
る。このようにサイリスタSCR1に確実に逆バイ
アスを印加することができるので素子や回路定数
に多少のばらつきがあつても、また周囲温度の変
化があつてもサイリスタSCR1を確実にターン・
オフすることができるものである。またコンデン
サを必要としないので回路のIO化も容易に行な
うことができる。
ートにゲート信号が入力されるとサイリスタ
SCR1はターン・オフされ、そのサイリスタSCR1
を介して負荷抵抗RLに負荷電流が流れる。一方
ダイオードD1のアノード、すなわちサイリスタ
SCR1のカソード抵抗R2から供給される電流によ
つて常に一定電位VFに保持される。しかしてト
ランジスタTrのベースにターン・オフ信号が供
給されるとトランジスタTrがオン動作し、トラ
ンジスタTrのコレクタ電位がVFよりも小さくな
る。これによりサイリスタSCR1のアノード・カ
ソード間には逆バイアスが印加されることにな
り、サイリスタSCR1は確実にターン・オフされ
る。このようにサイリスタSCR1に確実に逆バイ
アスを印加することができるので素子や回路定数
に多少のばらつきがあつても、また周囲温度の変
化があつてもサイリスタSCR1を確実にターン・
オフすることができるものである。またコンデン
サを必要としないので回路のIO化も容易に行な
うことができる。
次にこの考案の他の実施例を図面を参照して説
明する。なお、前記実施例と同一部分には同一符
号を付して詳細な説明は省略する。
明する。なお、前記実施例と同一部分には同一符
号を付して詳細な説明は省略する。
先ず第４図に示すものはサイリスタとしてゲー
ト・ターン・オフ・サイリスタSCR3を使用し、
かつトランジスタTrと抵抗R3との並列回路を上
記サイリスタSCR3のゲートとダイオードD1のカ
ソードとの間に接続したもので、このものにおい
てはサイリスタSCR3のゲートにゲート信号が供
給されている限りサイリスタSCR3は導通するが、
トランジスタTrのベースにターン・オフ信号が
入力されるとトランジスタTrがオン動作してサ
イリスタSCR3のゲートへのゲート信号の供給が
停止され、同時にサイリスタSCR3のゲート・カ
ソード間に逆バイアスが印加されサイリスタ
SCR3は確実にターン・オフされる。したがつて
この回路においても前記同様の効果が得られるも
のである。
ト・ターン・オフ・サイリスタSCR3を使用し、
かつトランジスタTrと抵抗R3との並列回路を上
記サイリスタSCR3のゲートとダイオードD1のカ
ソードとの間に接続したもので、このものにおい
てはサイリスタSCR3のゲートにゲート信号が供
給されている限りサイリスタSCR3は導通するが、
トランジスタTrのベースにターン・オフ信号が
入力されるとトランジスタTrがオン動作してサ
イリスタSCR3のゲートへのゲート信号の供給が
停止され、同時にサイリスタSCR3のゲート・カ
ソード間に逆バイアスが印加されサイリスタ
SCR3は確実にターン・オフされる。したがつて
この回路においても前記同様の効果が得られるも
のである。
また、第５図に示すものはダイオードD1にも
う一個のダイオードD2を直列に接続してダイオ
ードD1のアノード電位を2VFにしたもので、この
ものにおいてはターン・オフ制御時サイリスタ
SCR1のアノード・カソード間に印加する逆バイ
アスをさらに大きくできるので、サイリスタ
SCR1のターン・オフ動作をより確実にできるも
のである。勿論この場合も前記同様の効果が得ら
れるものである。
う一個のダイオードD2を直列に接続してダイオ
ードD1のアノード電位を2VFにしたもので、この
ものにおいてはターン・オフ制御時サイリスタ
SCR1のアノード・カソード間に印加する逆バイ
アスをさらに大きくできるので、サイリスタ
SCR1のターン・オフ動作をより確実にできるも
のである。勿論この場合も前記同様の効果が得ら
れるものである。
また第６図に示すものはダイオードD1に換え
て定電圧ダイオードDZを使用したもので、この
ものにおいてはダイオードDZとしてツエナー電
圧VZがトランジスタTrのコレクタ・エミツタ間
の飽和電圧よりも大きいものを選べばターン・オ
フ制御時サイリスタSCR1のアノード・カソード
間に確実に逆バイアスが印加できるから、この場
合もサイリスタSCR1を確実にターン・オフでき、
前記同様の効果が得られるものである。
て定電圧ダイオードDZを使用したもので、この
ものにおいてはダイオードDZとしてツエナー電
圧VZがトランジスタTrのコレクタ・エミツタ間
の飽和電圧よりも大きいものを選べばターン・オ
フ制御時サイリスタSCR1のアノード・カソード
間に確実に逆バイアスが印加できるから、この場
合もサイリスタSCR1を確実にターン・オフでき、
前記同様の効果が得られるものである。
さらに第７図に示すものはダイオードD1に換
えて抵抗R4を使用したもので、このものにおい
ては抵抗R2とR4との分圧比で決まる抵抗R4の両
端間電圧VRがトランジスタTrのコレクタ・エミ
ツタ間の飽和電圧よりも大きくなるように抵抗
R4の抵抗値を選べばターン・オフ制御時サイリ
スタSCR1のアノード・カソード間に確実に逆バ
イアスが印加できるから、この場合もサイリスタ
SCR1を確実にターン・オフでき、前記同様の効
果が得られるものである。
えて抵抗R4を使用したもので、このものにおい
ては抵抗R2とR4との分圧比で決まる抵抗R4の両
端間電圧VRがトランジスタTrのコレクタ・エミ
ツタ間の飽和電圧よりも大きくなるように抵抗
R4の抵抗値を選べばターン・オフ制御時サイリ
スタSCR1のアノード・カソード間に確実に逆バ
イアスが印加できるから、この場合もサイリスタ
SCR1を確実にターン・オフでき、前記同様の効
果が得られるものである。
なお、前記実施例では電圧供給回路としては抵
抗とダイオード、抵抗と定電圧ダイオード、抵抗
と抵抗からなるものについて述べたがかならずし
もこれに限定されるものでないのは勿論である。
抗とダイオード、抵抗と定電圧ダイオード、抵抗
と抵抗からなるものについて述べたがかならずし
もこれに限定されるものでないのは勿論である。
以上詳述したようにこの考案によれば、サイリ
スタを直列に介挿した負荷駆動回路の上記サイリ
スタのアノード・カソード間又はゲート・カソー
ド間にスイツチングトランジスタを接続し、かつ
上記サイリスタのカソードに電圧供給回路により
上記トランジスタのコレクタ・エミツタ間の飽和
電圧よりも大きな電圧を印加するようにしている
ので、ターン・オフ制御時サイリスタのアノー
ド・カソード間又はゲート・カソード間に確実に
逆バイアスを印加することができるから、素子や
回路定数の多少のばらつきや周囲温度の変化があ
つてもサイリスタを確実にターン・オフさせるこ
とができ、しかも、コンデンサを含まないから回
路のIC化が容易にできるサイリスタのターン・
オフ回路を提供できるものである。
スタを直列に介挿した負荷駆動回路の上記サイリ
スタのアノード・カソード間又はゲート・カソー
ド間にスイツチングトランジスタを接続し、かつ
上記サイリスタのカソードに電圧供給回路により
上記トランジスタのコレクタ・エミツタ間の飽和
電圧よりも大きな電圧を印加するようにしている
ので、ターン・オフ制御時サイリスタのアノー
ド・カソード間又はゲート・カソード間に確実に
逆バイアスを印加することができるから、素子や
回路定数の多少のばらつきや周囲温度の変化があ
つてもサイリスタを確実にターン・オフさせるこ
とができ、しかも、コンデンサを含まないから回
路のIC化が容易にできるサイリスタのターン・
オフ回路を提供できるものである。
第１図および第２図は従来例を示す回路図、第
３図はこの考案の一実施例を示す回路図、第４図
〜第７図はこの考案の他の実施例を示す回路図で
ある。 RL……負荷抵抗、SCR1……サイリスタ、Tr…
…NPN形スイツチングトランジスタ、D1，D2…
…ダイオード、R2，R4……抵抗、DZ……定電圧
ダイオード。
３図はこの考案の一実施例を示す回路図、第４図
〜第７図はこの考案の他の実施例を示す回路図で
ある。 RL……負荷抵抗、SCR1……サイリスタ、Tr…
…NPN形スイツチングトランジスタ、D1，D2…
…ダイオード、R2，R4……抵抗、DZ……定電圧
ダイオード。
Claims (1)
- サイリスタを直列に介挿した負荷駆動回路の上
記サイリスタのアノード・カソード間又はゲー
ト・カソード間に接続したスイツチングトランジ
スタと、上記サイリスタのカソードに上記トラン
ジスタのコレクタ・エミツタ間の飽和電圧よりも
大きな電圧を印加する電圧供給回路とを設けたこ
とを特徴とするサイリスタのターン・オフ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980006220U JPS635430Y2 (ja) | 1980-01-22 | 1980-01-22 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980006220U JPS635430Y2 (ja) | 1980-01-22 | 1980-01-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56108378U JPS56108378U (ja) | 1981-08-22 |
| JPS635430Y2 true JPS635430Y2 (ja) | 1988-02-15 |
Family
ID=29602887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1980006220U Expired JPS635430Y2 (ja) | 1980-01-22 | 1980-01-22 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS635430Y2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54162953A (en) * | 1978-06-14 | 1979-12-25 | Sadamu Endou | Composite relay |
-
1980
- 1980-01-22 JP JP1980006220U patent/JPS635430Y2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54162953A (en) * | 1978-06-14 | 1979-12-25 | Sadamu Endou | Composite relay |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56108378U (ja) | 1981-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3819986A (en) | Excess voltage protecting circuit | |
| EP0039945B1 (en) | I2l logic circuit | |
| JPS635430Y2 (ja) | ||
| US4258276A (en) | Switching circuit for connecting an AC source to a load | |
| JPH0138656Y2 (ja) | ||
| JPH073828Y2 (ja) | オンゲ−ト回路 | |
| JPH011323A (ja) | スイツチングレギユレ−タ | |
| JPH0158757B2 (ja) | ||
| JPH0726737Y2 (ja) | 間欠供給型の定電流源回路 | |
| JPH049617Y2 (ja) | ||
| JPH0749541Y2 (ja) | トランジスタスイッチ回路 | |
| JPH066629Y2 (ja) | スイツチング回路 | |
| JPH01162361A (ja) | 集積回路 | |
| JPH0248894Y2 (ja) | ||
| JP2847785B2 (ja) | 切換装置 | |
| JPH0513064Y2 (ja) | ||
| JPH0321074Y2 (ja) | ||
| KR870001208Y1 (ko) | 스텝 모우터 전류응답속도 개선회로 | |
| JPH062347Y2 (ja) | 信号切換回路 | |
| JPH0521124Y2 (ja) | ||
| JPS5951011B2 (ja) | 安定化電源回路 | |
| JPH0142168Y2 (ja) | ||
| JPS626656Y2 (ja) | ||
| JPH0637465Y2 (ja) | マイクロコンピュータの接点入力装置 | |
| SU442566A1 (ru) | Управл емый мультивибратор |