JPH01162361A - 集積回路 - Google Patents
集積回路Info
- Publication number
- JPH01162361A JPH01162361A JP63298015A JP29801588A JPH01162361A JP H01162361 A JPH01162361 A JP H01162361A JP 63298015 A JP63298015 A JP 63298015A JP 29801588 A JP29801588 A JP 29801588A JP H01162361 A JPH01162361 A JP H01162361A
- Authority
- JP
- Japan
- Prior art keywords
- base
- ground
- voltage
- diode
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
- H03K19/00353—Modifications for eliminating interference or parasitic voltages or currents in bipolar transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は集積回路に関するものであり、特に付属出力端
子に二進信号を出力する複数個の出力トランジスタから
成り、且つ、少なくとも一個の接地端子を有する集積回
路に係わるものである。
子に二進信号を出力する複数個の出力トランジスタから
成り、且つ、少なくとも一個の接地端子を有する集積回
路に係わるものである。
〈従来技術〉
上記のようなタイプの集積回路は今日多種多様な目的を
もって非常に広範囲に用いられている。
もって非常に広範囲に用いられている。
特に、コンピュータ技術は、現今の集積回路の開発なく
してはおよそ想像も及ばないところであろう。集積回路
が０ＭＯ８技術やバイポーラ技術の面で開発されてきて
、それらの技術の助けを借りることで、実行可能なスイ
ッチ動作の速度が恒常的に増大してゆくようなコンピュ
ータ技術の分野に関しては、まさにその通りである。ス
イッチ動作時間、すなわち遷移時間とは、その時間に成
る回路の出力端子における信号が一方の二進値からもう
一方の二進値へと切り換るための時間を言うのであるが
、この時間はナノ秒あるいはそれ以下の桁の大きさで達
成されていて、相応する高速コンピュータを実現可能に
してきた。しかしながら、非常に短いスイッチ動作時間
を実現させるそのような集積回路の開発にあっては、限
界に達してきているが、その限界は、半導体チップにお
ける電子回路の実施にあたって用いられる技術に由来す
るのではなくて、現在、通常的に用いられているパッケ
ージあるいはケースの形状に由来するものである。半導
体チップ上の電気回路と部外回路との間の電気的接続は
導電ストリップを介して確立されるが、その導電ストリ
ップは、成る幾何学的長さを有するものであり、その結
果それらは高周波においては、スイッチ動作速度の高速
化に逆らうものとしてインダクタンスのようにふるまう
。
してはおよそ想像も及ばないところであろう。集積回路
が０ＭＯ８技術やバイポーラ技術の面で開発されてきて
、それらの技術の助けを借りることで、実行可能なスイ
ッチ動作の速度が恒常的に増大してゆくようなコンピュ
ータ技術の分野に関しては、まさにその通りである。ス
イッチ動作時間、すなわち遷移時間とは、その時間に成
る回路の出力端子における信号が一方の二進値からもう
一方の二進値へと切り換るための時間を言うのであるが
、この時間はナノ秒あるいはそれ以下の桁の大きさで達
成されていて、相応する高速コンピュータを実現可能に
してきた。しかしながら、非常に短いスイッチ動作時間
を実現させるそのような集積回路の開発にあっては、限
界に達してきているが、その限界は、半導体チップにお
ける電子回路の実施にあたって用いられる技術に由来す
るのではなくて、現在、通常的に用いられているパッケ
ージあるいはケースの形状に由来するものである。半導
体チップ上の電気回路と部外回路との間の電気的接続は
導電ストリップを介して確立されるが、その導電ストリ
ップは、成る幾何学的長さを有するものであり、その結
果それらは高周波においては、スイッチ動作速度の高速
化に逆らうものとしてインダクタンスのようにふるまう
。
導電ストリップのラインインダクタンスの存在は無視し
得るものではなく、かかるインダクタンスの存在は、半
導体技術により、半導体チップの電子回路で既に達成さ
れ得た高いスイッチ動作速度を殆ど利用率・可能にする
程の深刻な不利点をもたらすのである。接地電位供給の
役割を果す導電ストリップの迅速な電流変化時に、電圧
が当該導電ストリップに誘起されて、その電圧が半導体
チップにおける接地電位を瞬間的に上昇させる。その上
昇は、回路でのスイッチ動作のスレショルド値を越える
程度のものであることもあり得るのであって、その結果
、入力信号には何の変化も起こらないのに、出力端子に
接続されている導電ストリップにあっては、一方の有意
の信号レベル（低レベル）からもう一方の有意の信号レ
ベル（高レベル）への遷移が誘発されてしまうことがあ
る。
得るものではなく、かかるインダクタンスの存在は、半
導体技術により、半導体チップの電子回路で既に達成さ
れ得た高いスイッチ動作速度を殆ど利用率・可能にする
程の深刻な不利点をもたらすのである。接地電位供給の
役割を果す導電ストリップの迅速な電流変化時に、電圧
が当該導電ストリップに誘起されて、その電圧が半導体
チップにおける接地電位を瞬間的に上昇させる。その上
昇は、回路でのスイッチ動作のスレショルド値を越える
程度のものであることもあり得るのであって、その結果
、入力信号には何の変化も起こらないのに、出力端子に
接続されている導電ストリップにあっては、一方の有意
の信号レベル（低レベル）からもう一方の有意の信号レ
ベル（高レベル）への遷移が誘発されてしまうことがあ
る。
このことが、より高速度のものへと増大してゆくスイッ
チ動作速度の利用について、限界を与えているのである
。
チ動作速度の利用について、限界を与えているのである
。
〈発明が解決しようとする問題点〉
高いスイッチ動作速度における接地電位の上昇の問題は
、半導体チップ上の電子回路を大地電位により確実に固
定するという目的に沿って、４個の接地端子を有する集
積回路の開発へと繋った。
、半導体チップ上の電子回路を大地電位により確実に固
定するという目的に沿って、４個の接地端子を有する集
積回路の開発へと繋った。
そのような解決の一実例は、マルタ エム バインシュ
タイｙ （Ｍａｒｔｈａ Ｍ、 Ｗｅｉｎｓｔｅｉｎ
）他著の−”ＥＰＩＣ： （Ｅｎｈａｎｃｅｄ Ｐｅｒ
ｆｏｒｍａｎｃｅ Ｉｍｐｌａｎｔｅｄ）０ＭＯ３とＡ
ＣＬ ： （Ａｄｖａｎｃｅｄ ０ＭＯ８Ｌｏｇｉｃ）
”と題するテキサス インスツルメンツ社１９８６年
刊行の小冊子中に発表されている。疑う余地もなく、こ
の解決はすでに成る種の改良を提供している。すなわち
、接地電位をそれ程大きく増加させることなく、できる
だけ大きなスイッチ動作速度を広範囲に利用可能とする
ものである。しかしながら、ここで実現されうる大きな
スイッチ動作速度の完全利用を図ってみても、未だに問
題の完全解決が可能なわけではない。ラインインダクタ
ンスが尚存在するからである。
タイｙ （Ｍａｒｔｈａ Ｍ、 Ｗｅｉｎｓｔｅｉｎ
）他著の−”ＥＰＩＣ： （Ｅｎｈａｎｃｅｄ Ｐｅｒ
ｆｏｒｍａｎｃｅ Ｉｍｐｌａｎｔｅｄ）０ＭＯ３とＡ
ＣＬ ： （Ａｄｖａｎｃｅｄ ０ＭＯ８Ｌｏｇｉｃ）
”と題するテキサス インスツルメンツ社１９８６年
刊行の小冊子中に発表されている。疑う余地もなく、こ
の解決はすでに成る種の改良を提供している。すなわち
、接地電位をそれ程大きく増加させることなく、できる
だけ大きなスイッチ動作速度を広範囲に利用可能とする
ものである。しかしながら、ここで実現されうる大きな
スイッチ動作速度の完全利用を図ってみても、未だに問
題の完全解決が可能なわけではない。ラインインダクタ
ンスが尚存在するからである。
本発明は、冒頭に概説したタイプの集積回路を提供する
という課題に基づくものであり、そこでの半導体チップ
上に含まれる電子回路の半導体技術により可能ばなる高
いスイッチ動作速度を実質的に完璧に利用可能にしたも
のである。
という課題に基づくものであり、そこでの半導体チップ
上に含まれる電子回路の半導体技術により可能ばなる高
いスイッチ動作速度を実質的に完璧に利用可能にしたも
のである。
く問題点を解決するための手段〉
本発明によれば、各々の出力トランジスタのベースと少
なくとも一個の接地端子との間に。
なくとも一個の接地端子との間に。
ベース電圧依存で制御される電流源を挿入することで、
上記課題が解決される。
上記課題が解決される。
本発明による集積回路においては、出力トランジスタか
らの出力信号の二進値が切り換えられるべきである場合
には、当該出力トランジスタのベース電圧が変えられる
。このベース電圧の変化は、ベースに結合されている電
流源に影響を与えるが、この場合、該電流源に関しては
、ベース電流の一部がそこに分岐され、その結果として
、当該ベース電圧の変化の期間中には、出力トランジス
タの出力電圧もまた減少させられるような形態でベース
に接続されている。単位時間あたりの電流変化の減少は
結果として、出力トランジスタの接地端子とトランジス
タそれ自体との間の配線、すなわち、導電ストリップの
インダクタンスに誘起される電圧の減少となり、結局の
ところ、接地゛電位の不所望の上昇が相当に抑制される
。“ベース電圧依存′°の電流源により達成できる効果
は、ネガティブフィードバック効果であるが、それは、
電圧変化が起っている期間中、出力トランジスタの出力
回路の電流増加に対して、非常な連応性をもって、これ
に逆うように作用するものである。
らの出力信号の二進値が切り換えられるべきである場合
には、当該出力トランジスタのベース電圧が変えられる
。このベース電圧の変化は、ベースに結合されている電
流源に影響を与えるが、この場合、該電流源に関しては
、ベース電流の一部がそこに分岐され、その結果として
、当該ベース電圧の変化の期間中には、出力トランジス
タの出力電圧もまた減少させられるような形態でベース
に接続されている。単位時間あたりの電流変化の減少は
結果として、出力トランジスタの接地端子とトランジス
タそれ自体との間の配線、すなわち、導電ストリップの
インダクタンスに誘起される電圧の減少となり、結局の
ところ、接地゛電位の不所望の上昇が相当に抑制される
。“ベース電圧依存′°の電流源により達成できる効果
は、ネガティブフィードバック効果であるが、それは、
電圧変化が起っている期間中、出力トランジスタの出力
回路の電流増加に対して、非常な連応性をもって、これ
に逆うように作用するものである。
本発明の有利なる他の開発事項は、付記としての列挙項
目で開示しである。接地端子を複数個に分割することに
より、付記第２項による更に展開した開発事項は、一つ
もしくはそれ以上の出力トランジスタが「オン」状態に
移行する際の、接地電位の上昇を更に減少させることで
ある。付記第３項で特徴付けしたところの更に展開した
開発事項は、各々の出力トランジスタのベースにおいて
、そのベース電圧の変化に対して、強い度合で応答して
、その電流が変化する電流源を備えていて、その結果本
発明による回路の所望の効果を一層顕著に達成すること
である。
目で開示しである。接地端子を複数個に分割することに
より、付記第２項による更に展開した開発事項は、一つ
もしくはそれ以上の出力トランジスタが「オン」状態に
移行する際の、接地電位の上昇を更に減少させることで
ある。付記第３項で特徴付けしたところの更に展開した
開発事項は、各々の出力トランジスタのベースにおいて
、そのベース電圧の変化に対して、強い度合で応答して
、その電流が変化する電流源を備えていて、その結果本
発明による回路の所望の効果を一層顕著に達成すること
である。
本発明に関し、話付図と相まって実施例により以下に説
明する。
明する。
〈実施例〉
第１図に例示する従前の回路構成は、複数個の出力トラ
ンジスタＴ１． Ｔ２、．．．．Ｔｎを含む集積回路を
、極めて概略的な形で表示したものである。各出力トラ
ンジスタをそれぞれ駆動する、本回路のその部分は、電
流源Ｓｔ、Ｓ２１．．．．Ｓｎとしてシンボリックに表
示されている。本回路は入力端子Ｅ１、Ｅ２１．、、、
Ｅｎ並びに出力端子Ａ１、Ａ２１．、、、Ａｎを有する
。更に、本回路は接地端子Ｍを有しており、さらに同様
に設けられる電源供給端子は、以降の説明には重要でな
いので、第１図の概略回路図には示していない。
ンジスタＴ１． Ｔ２、．．．．Ｔｎを含む集積回路を
、極めて概略的な形で表示したものである。各出力トラ
ンジスタをそれぞれ駆動する、本回路のその部分は、電
流源Ｓｔ、Ｓ２１．．．．Ｓｎとしてシンボリックに表
示されている。本回路は入力端子Ｅ１、Ｅ２１．、、、
Ｅｎ並びに出力端子Ａ１、Ａ２１．、、、Ａｎを有する
。更に、本回路は接地端子Ｍを有しており、さらに同様
に設けられる電源供給端子は、以降の説明には重要でな
いので、第１図の概略回路図には示していない。
各出力端子Ａ１、Ａ２１．、、、Ａｎにおける負荷とし
て、それぞれのコンデンサｃ１、ｃ２１．、、、Ｃｎが
示されている。トランジスタＴ１． Ｔ２２．、、、Ｔ
ｎの共通接続されたエミッタと接地端子Ｍとの間に延在
するインダクタンスＬ１は、外部接地端子Ｍと集積回路
の半導体チップ上のエミッタ接点との間のラインインダ
クタンスを表わす。
て、それぞれのコンデンサｃ１、ｃ２１．、、、Ｃｎが
示されている。トランジスタＴ１． Ｔ２２．、、、Ｔ
ｎの共通接続されたエミッタと接地端子Ｍとの間に延在
するインダクタンスＬ１は、外部接地端子Ｍと集積回路
の半導体チップ上のエミッタ接点との間のラインインダ
クタンスを表わす。
このタイプの回路は出力部において二進値のいずれかの
値の信号を、例えば、高（Ｈ）レベルか低（Ｌ）レベル
のいずれかを有する信号を生成するのに用いられる。一
般に、低（Ｌ）レベルは接地電位である。ラインインダ
クタンスＬ１は、このような回路では問題を作り出す。
値の信号を、例えば、高（Ｈ）レベルか低（Ｌ）レベル
のいずれかを有する信号を生成するのに用いられる。一
般に、低（Ｌ）レベルは接地電位である。ラインインダ
クタンスＬ１は、このような回路では問題を作り出す。
というのは、そのインダクタンスＬ１を通って、変化す
る電流が流れると、それが電圧を誘起し、その結果とし
て、接地電位の上昇を伴うからである。しかしながら、
かかる接地電位の上昇は、低（Ｌ）レベルをも上方移動
させるが、その上昇度合は、ときには、低（Ｌ）レベル
と高（）ｌ）レベルとの間のスイッチ動作のスレショル
ド値を越える程になることも−ある。例えば、ラインイ
ンダクタンスＬ１のインダクタンス値が１５ｎＨであり
、２００ｍＡの電流変化が２．５ナノ秒間で起ったと仮
定すれば、ラインインダクタンスＬｌは、下記の式で表
わされる電圧Ｕを誘起することになる。
る電流が流れると、それが電圧を誘起し、その結果とし
て、接地電位の上昇を伴うからである。しかしながら、
かかる接地電位の上昇は、低（Ｌ）レベルをも上方移動
させるが、その上昇度合は、ときには、低（Ｌ）レベル
と高（）ｌ）レベルとの間のスイッチ動作のスレショル
ド値を越える程になることも−ある。例えば、ラインイ
ンダクタンスＬ１のインダクタンス値が１５ｎＨであり
、２００ｍＡの電流変化が２．５ナノ秒間で起ったと仮
定すれば、ラインインダクタンスＬｌは、下記の式で表
わされる電圧Ｕを誘起することになる。
この１．２ｖという電圧値は、正に、スイッチ動作のス
レショルド値の領域、すなわち、低（Ｌ）レベルと高（
Ｈ）レベル間の遷移領域中の値を占める。
レショルド値の領域、すなわち、低（Ｌ）レベルと高（
Ｈ）レベル間の遷移領域中の値を占める。
留意しなければならないことは、ラインインダクタンス
Ｌ１を通って流れる電流は、考察対象の特定時点におい
て、その「オン」 「オフ」状態がたまたま切り換わろ
うとしている出力トランジスタの数に対して直接的に比
例するということである。すでに概説したこの問題は、
信号状態の遷移が高（Ｈ）レベルの出力信号から低（Ｌ
）レベルの出力信号に向けて起こる際に特に深刻である
。とい−うのは、この場合には、負荷として働くコンデ
ンサが極めて迅速に、例えば、約２乃至３ナノ秒以内に
放電するからである。このことは、（ベース電流の供給
に制約がない限り、）トランジスタの非常に“強い“「
オン」状態をもたらし、それに相応して、インダクタン
スＬ１に高い電圧を誘起させる。
Ｌ１を通って流れる電流は、考察対象の特定時点におい
て、その「オン」 「オフ」状態がたまたま切り換わろ
うとしている出力トランジスタの数に対して直接的に比
例するということである。すでに概説したこの問題は、
信号状態の遷移が高（Ｈ）レベルの出力信号から低（Ｌ
）レベルの出力信号に向けて起こる際に特に深刻である
。とい−うのは、この場合には、負荷として働くコンデ
ンサが極めて迅速に、例えば、約２乃至３ナノ秒以内に
放電するからである。このことは、（ベース電流の供給
に制約がない限り、）トランジスタの非常に“強い“「
オン」状態をもたらし、それに相応して、インダクタン
スＬ１に高い電圧を誘起させる。
第２図の回路構成では、出力トランジスタのこの“強い
”′ 「オン」状態、すなわち、導通移行を弱めるため
の措置がとられており、その結果ラインインダクタンス
Ｌ１に誘起される電圧が実質的に、より小さなものとな
る。第２図の回路構成では、この効果を得るために、出
力トランジスタＴ１、 Ｔ２、．．．．Ｔｎのそれぞれ
について、そのベースと直流接地のために接続されてい
る箇所（この場合は接地）との間に、抵抗器Ｒ１とダイ
オード旧とから成る直列回路が接続される。ダイオード
Ｄ１と接地との間のインダクタンスＬ２は、半導体チッ
プ上のダイオードＤ１のアノード接点と外部接地端子旧
との間のラインインダクタンスを表わす。以下に示すよ
うに、抵抗器とダイオードから成り、トランジスタＴ１
、Ｔ２、．．．．Ｔｎの各ベース端子に接続されている
ところの各直列回路は、その電流がベース電圧に依存す
る電流源のようにふるまう。
”′ 「オン」状態、すなわち、導通移行を弱めるため
の措置がとられており、その結果ラインインダクタンス
Ｌ１に誘起される電圧が実質的に、より小さなものとな
る。第２図の回路構成では、この効果を得るために、出
力トランジスタＴ１、 Ｔ２、．．．．Ｔｎのそれぞれ
について、そのベースと直流接地のために接続されてい
る箇所（この場合は接地）との間に、抵抗器Ｒ１とダイ
オード旧とから成る直列回路が接続される。ダイオード
Ｄ１と接地との間のインダクタンスＬ２は、半導体チッ
プ上のダイオードＤ１のアノード接点と外部接地端子旧
との間のラインインダクタンスを表わす。以下に示すよ
うに、抵抗器とダイオードから成り、トランジスタＴ１
、Ｔ２、．．．．Ｔｎの各ベース端子に接続されている
ところの各直列回路は、その電流がベース電圧に依存す
る電流源のようにふるまう。
第２図に示しである実施例では、接地端子Ｍから離れて
いる集積回路が、少なくとも、更に一本別の共通接地接
続線を有していて、接地端＋１、Ｍ２１．、、、Ｍｎが
それに接続されているものである。
いる集積回路が、少なくとも、更に一本別の共通接地接
続線を有していて、接地端＋１、Ｍ２１．、、、Ｍｎが
それに接続されているものである。
以下の記述で留意すべきは、次の事項である。
すなわち、ラインインダクタンスＬ１において、出力ト
ランジスタＴ１、 Ｔ２、．．．．Ｔｎの「オン」状態
移行時に生成される電流変化は、そのようなスイッチ動
作でラインインダクタンスＬ２に生起する電流変化より
数桁大きい値であり、その理由は、トランジスタのコレ
クタ電流がラインインダクタンスＬｌを通って流れるの
に対してベース電流の一部分だけがラインインダクタン
スＬ２を通って流れうるに過ぎないからである。導通状
態では、出力トランジスタの電流に関し、下記の式で表
わされる電流が抵抗器Ｒ１とダイオードＤ１の直列回路
を通って流れる。
ランジスタＴ１、 Ｔ２、．．．．Ｔｎの「オン」状態
移行時に生成される電流変化は、そのようなスイッチ動
作でラインインダクタンスＬ２に生起する電流変化より
数桁大きい値であり、その理由は、トランジスタのコレ
クタ電流がラインインダクタンスＬｌを通って流れるの
に対してベース電流の一部分だけがラインインダクタン
スＬ２を通って流れうるに過ぎないからである。導通状
態では、出力トランジスタの電流に関し、下記の式で表
わされる電流が抵抗器Ｒ１とダイオードＤ１の直列回路
を通って流れる。
Ｎ
但しここで、
ミッタ電圧）
この０．４鳳Ａという電流は、その時点でスイッチ動作
している出力トランジスタのベース電流の一部分である
。
している出力トランジスタのベース電流の一部分である
。
各々の出力トランジスタが大振幅動作でスイッチングさ
れるならば、トランジスタのエミッタ電圧とベース電圧
は、共にラインインダクタンスＬ１における電圧降下分
だけ上昇する。ラインインダクタンスＬ２における電圧
は、ラインインダクタンスＬ１における電圧との対照で
は、無視し得る程小さな値に保たれる。結果として、抵
抗器Ｒ１における電圧降下分は、ラインインダクタンス
Ｌ１における電圧分だけ大きくなり、このことは、スイ
ッチ動作中の特定のトランジスタＴ１．〒２１．．．．
Ｔｎのベース電流のより大きな部分が接地に向けて分流
されることを意味する。そうであるから、該当するトラ
ンジスタは、この場合、−層ゆっくりと「オン」状態に
移行し、かくしてラインインダクタンスＬ１における電
圧降下も減少する。結局、下記の方程式が成立する。
れるならば、トランジスタのエミッタ電圧とベース電圧
は、共にラインインダクタンスＬ１における電圧降下分
だけ上昇する。ラインインダクタンスＬ２における電圧
は、ラインインダクタンスＬ１における電圧との対照で
は、無視し得る程小さな値に保たれる。結果として、抵
抗器Ｒ１における電圧降下分は、ラインインダクタンス
Ｌ１における電圧分だけ大きくなり、このことは、スイ
ッチ動作中の特定のトランジスタＴ１．〒２１．．．．
Ｔｎのベース電流のより大きな部分が接地に向けて分流
されることを意味する。そうであるから、該当するトラ
ンジスタは、この場合、−層ゆっくりと「オン」状態に
移行し、かくしてラインインダクタンスＬ１における電
圧降下も減少する。結局、下記の方程式が成立する。
Ｉ′Ｌ１
ここで更に、
Ｒ１＝５００Ω （Ｒ１の抵抗値）
Ｕ 、 ＝０．７ Ｖ （Ｌｌ端子間電圧）Ｕ
＝０．Ｉ Ｖ （Ｌ２端子間電圧）Ｌ２ 上記方程式をあてはめると、抵抗器Ｒ１とダイオードＤ
１との直列回路を通って結果的に流れる電流はり、Ｓ
ｍＡである。このことが示すのは、抵抗器Ｒ１とダイオ
−トロ１との直列回路を通って流れる電流が、スイッチ
動作中の特定の出力トランジスタのベース電流から抜き
取られているのであり、そのことの結果としてラインイ
ンダクタンスＬ１を通って流れる電流も同様にスイッチ
動作中に減少するということである。従って、この場合
、ラインインダクタンスＬ１には、より低い電圧が誘起
され、その結果、接地電位に関し、不所望とされる上昇
が起らない、接地電位が０．７ｖ以上に上昇しないこと
を実際の実験で示すことができた。
＝０．Ｉ Ｖ （Ｌ２端子間電圧）Ｌ２ 上記方程式をあてはめると、抵抗器Ｒ１とダイオードＤ
１との直列回路を通って結果的に流れる電流はり、Ｓ
ｍＡである。このことが示すのは、抵抗器Ｒ１とダイオ
−トロ１との直列回路を通って流れる電流が、スイッチ
動作中の特定の出力トランジスタのベース電流から抜き
取られているのであり、そのことの結果としてラインイ
ンダクタンスＬ１を通って流れる電流も同様にスイッチ
動作中に減少するということである。従って、この場合
、ラインインダクタンスＬ１には、より低い電圧が誘起
され、その結果、接地電位に関し、不所望とされる上昇
が起らない、接地電位が０．７ｖ以上に上昇しないこと
を実際の実験で示すことができた。
当該出力トランジスタのベースと接地との間にダイオー
ドを接続して用いることにより、抵抗器だけがベースと
接地との間に挿入されている場合のようにベースから接
地へ向けて流出する電流がベース電圧に比例して増加す
るのではなく、この場合には、接地へと向けられるベー
ス電流がベース電圧に対して比例関係以上の度合で増加
する。
ドを接続して用いることにより、抵抗器だけがベースと
接地との間に挿入されている場合のようにベースから接
地へ向けて流出する電流がベース電圧に比例して増加す
るのではなく、この場合には、接地へと向けられるベー
ス電流がベース電圧に対して比例関係以上の度合で増加
する。
このことは以下の例で示すことができる。
電流がダイオードＤＩを通って流れる場合には、０．５
５ Ｖ一定の順方向電圧が常にダイオードＤ１に印加さ
れている。トランジスタＴ１のベース電圧の上昇時に、
抵抗器Ｒ１の端子間電圧は、かくて、０．２０ Ｖから
０．４０ Ｖに増加し、このことは、すなわち、抵抗器
Ｒ１の端子間電圧が倍増されるということである。結果
としてベースから接地へと分流する電流もまた、２倍に
大きくなるのであるが、この場合、ベースにおける電圧
は２８％だけ増加するに過ぎない。このことは、各々の
出力トランジスタＴ１、Ｔ２、．．．．Ｔｎのベースに
おける抵抗器旧とダイオードＤ１の直列回路がベース電
圧依存で制御される電流源とみなされて、しかもこれが
当該ベース電圧に依存する電流を接地へと導く理由でも
ある。
５ Ｖ一定の順方向電圧が常にダイオードＤ１に印加さ
れている。トランジスタＴ１のベース電圧の上昇時に、
抵抗器Ｒ１の端子間電圧は、かくて、０．２０ Ｖから
０．４０ Ｖに増加し、このことは、すなわち、抵抗器
Ｒ１の端子間電圧が倍増されるということである。結果
としてベースから接地へと分流する電流もまた、２倍に
大きくなるのであるが、この場合、ベースにおける電圧
は２８％だけ増加するに過ぎない。このことは、各々の
出力トランジスタＴ１、Ｔ２、．．．．Ｔｎのベースに
おける抵抗器旧とダイオードＤ１の直列回路がベース電
圧依存で制御される電流源とみなされて、しかもこれが
当該ベース電圧に依存する電流を接地へと導く理由でも
ある。
既述したように、第２図の回路構成では、各々の出力ト
ランジスタＴ１． Ｔ２、．．．．Ｔｎのベースにおい
て抵抗器Ｒ１とダイオードＤ１とからそれぞれ成る直列
回路が、それ自身の接地端チエ、 Ｍ２． 、、、、Ｍ
ｎに接続され、当該接地端子全部が共通に接続されて、
独自の導電体を通じて集積回路のパッケージ外に導かれ
ている。
ランジスタＴ１． Ｔ２、．．．．Ｔｎのベースにおい
て抵抗器Ｒ１とダイオードＤ１とからそれぞれ成る直列
回路が、それ自身の接地端チエ、 Ｍ２． 、、、、Ｍ
ｎに接続され、当該接地端子全部が共通に接続されて、
独自の導電体を通じて集積回路のパッケージ外に導かれ
ている。
しかしながら、−個の接地端子のみを有する集積回路に
あっても、付属出方トランジスタが、「オン」状態に移
行している時に、接地電位の上昇を防止するという目的
で、ベース電流を流出させるための抵抗器Ｒ１とダイオ
ードＤ１との直列回路を用いることができる。この場合
には、ダイオードＤＩ全部のアノードが、出方トランジ
スタ丁■、Ｔ２・・・・・Ｔｎのエミッタ全部を共通接
続するラインに対して接続される。つまり、第２図にお
いて、各接地端子Ｍ１、Ｍ２、。、、、Ｍｎが出方トラ
ンジスタＴ１、 ？２１．．．．Ｔｎの各エミッタに共
通接続された回路上のポイント” １ ”に対して共通
接続されて成る回路構成である。この回路構成では、ベ
ース電流は抵抗器旧とダイオードＤＩとのそれぞれの直
列回路を通じてこの共通接続ラインに導通され、この共
通接続ラインはラインインダクタンスＬ１を介して接地
端子Ｍに接続される。
あっても、付属出方トランジスタが、「オン」状態に移
行している時に、接地電位の上昇を防止するという目的
で、ベース電流を流出させるための抵抗器Ｒ１とダイオ
ードＤ１との直列回路を用いることができる。この場合
には、ダイオードＤＩ全部のアノードが、出方トランジ
スタ丁■、Ｔ２・・・・・Ｔｎのエミッタ全部を共通接
続するラインに対して接続される。つまり、第２図にお
いて、各接地端子Ｍ１、Ｍ２、。、、、Ｍｎが出方トラ
ンジスタＴ１、 ？２１．．．．Ｔｎの各エミッタに共
通接続された回路上のポイント” １ ”に対して共通
接続されて成る回路構成である。この回路構成では、ベ
ース電流は抵抗器旧とダイオードＤＩとのそれぞれの直
列回路を通じてこの共通接続ラインに導通され、この共
通接続ラインはラインインダクタンスＬ１を介して接地
端子Ｍに接続される。
第３図は、第２図に例示する回路構成の動作態様を説明
する図である。第３ａ図は、高信号値から低信号値への
、すなわち高（Ｈ）レベルから低（Ｌ）レベルへの出力
信号の遷移時の回路出力端子ＡＩにおける電圧を示すも
のである。第３ｂ図は、回路上のポイントｌ”における
接地電位を示すものであり、回路上のポイント“１°′
は、出力トランジスタＴ１、Ｔ２、．．．．Ｔｎのすべ
てのエミッタが共通接続されている内部接地点のことで
ある。第３ｂ図から明らかなことは、出力信号の遷移の
時点において、すなわちそれぞれの出力トランジスタが
「オン」状態に移行している時に、回路上のポイント“
１”における接地電位の上昇が起るということである。
する図である。第３ａ図は、高信号値から低信号値への
、すなわち高（Ｈ）レベルから低（Ｌ）レベルへの出力
信号の遷移時の回路出力端子ＡＩにおける電圧を示すも
のである。第３ｂ図は、回路上のポイントｌ”における
接地電位を示すものであり、回路上のポイント“１°′
は、出力トランジスタＴ１、Ｔ２、．．．．Ｔｎのすべ
てのエミッタが共通接続されている内部接地点のことで
ある。第３ｂ図から明らかなことは、出力信号の遷移の
時点において、すなわちそれぞれの出力トランジスタが
「オン」状態に移行している時に、回路上のポイント“
１”における接地電位の上昇が起るということである。
各々の出力トランジスタのベースにおいて抵抗器Ｒ１と
ダイオードＤ１からそれぞれ成る直列回路を用いたこと
により、接地電位の上昇は、むしろ非常に小さいので、
悪影響はなく、とりわけ、接地電位が、低（Ｌ）レベル
と高（Ｈ）レベル間の遷移のスレショルド値として規定
されているレベルに接近する程度に上昇することはあり
得ない。実際には、接地電位の上昇は０．７ｖ以下に留
まっている。第３Ｃ図はラインインダクタンスＬ２．１
に起因する回路上のポイント“２″における接地電位の
上昇を示しているが、ラインインダクタンスＬ２．１を
通って流れる電流も非常に小さな値であるので、当該接
地電位の上昇は非常に小さな値に保たれる。第３ｄ図は
抵抗器Ｒ１，１を通って流れる電流ＩＲＩのプロファイ
ルを示す。
ダイオードＤ１からそれぞれ成る直列回路を用いたこと
により、接地電位の上昇は、むしろ非常に小さいので、
悪影響はなく、とりわけ、接地電位が、低（Ｌ）レベル
と高（Ｈ）レベル間の遷移のスレショルド値として規定
されているレベルに接近する程度に上昇することはあり
得ない。実際には、接地電位の上昇は０．７ｖ以下に留
まっている。第３Ｃ図はラインインダクタンスＬ２．１
に起因する回路上のポイント“２″における接地電位の
上昇を示しているが、ラインインダクタンスＬ２．１を
通って流れる電流も非常に小さな値であるので、当該接
地電位の上昇は非常に小さな値に保たれる。第３ｄ図は
抵抗器Ｒ１，１を通って流れる電流ＩＲＩのプロファイ
ルを示す。
本発明を要約するに、付属出力端子（Ａｔ、Ａ２１、、
、、Ａｎ）に二進信号を出力する、複数個の出力トラン
ジスタ（Ｔｌ、Ｔ２、．．．．Ｔｎ）を含む集積回路に
関するものである。この集積回路は更に、少なくとも一
個の接地端子ＣＭ、Ｍ１、Ｍ２１．、、、Ｍｎ）を含ん
でいる。各々のトランジスタ（Ｔ１、Ｔ２１． 、 、
、 Ｔｎ）のベースと少なくとも一個の接地端子（Ｍ
、Ｍｌ、Ｍ２１．、、、Ｍｎ）との間には、ベース電圧
依存で制御される電流源（Ｒ１、ＤＩ）が挿入されてい
る。
、、Ａｎ）に二進信号を出力する、複数個の出力トラン
ジスタ（Ｔｌ、Ｔ２、．．．．Ｔｎ）を含む集積回路に
関するものである。この集積回路は更に、少なくとも一
個の接地端子ＣＭ、Ｍ１、Ｍ２１．、、、Ｍｎ）を含ん
でいる。各々のトランジスタ（Ｔ１、Ｔ２１． 、 、
、 Ｔｎ）のベースと少なくとも一個の接地端子（Ｍ
、Ｍｌ、Ｍ２１．、、、Ｍｎ）との間には、ベース電圧
依存で制御される電流源（Ｒ１、ＤＩ）が挿入されてい
る。
くその他の開示事項〉
以上の説明に付加して、更に次の各項を開示する。
（１）付属出力端子に二進信号を発する複数個の出力ト
ランジスタから成り且つ少なくとも一個の接地端子を有
する集積回路にして、 各々の出力トランジスタ（Ｔ１． Ｔ２、．．．．Ｔｎ
）のベースと少なくとも一個の接地端子との間にベース
電圧によって制御される電流［（Ｒ１，ＤＩ）が挿入さ
れていることを特徴とする集積回路。
ランジスタから成り且つ少なくとも一個の接地端子を有
する集積回路にして、 各々の出力トランジスタ（Ｔ１． Ｔ２、．．．．Ｔｎ
）のベースと少なくとも一個の接地端子との間にベース
電圧によって制御される電流［（Ｒ１，ＤＩ）が挿入さ
れていることを特徴とする集積回路。
（２）複数個の別個の接地端子（Ｍ；旧、Ｍ２１１９．
。
。
Ｍｎ）を備えており、
出力トランジスタ（Ｔ１、Ｔ２、．．．．Ｔｎ）のエミ
ッタは接地端子の一つ（Ｍ）に接続され且つ電流源（Ｒ
１，ＤＩ）は他の接地端子（Ｍｌ、Ｍ２１．、、、Ｍｎ
）の一つに接続されていることを特徴とする付記第１項
による集積回路。
ッタは接地端子の一つ（Ｍ）に接続され且つ電流源（Ｒ
１，ＤＩ）は他の接地端子（Ｍｌ、Ｍ２１．、、、Ｍｎ
）の一つに接続されていることを特徴とする付記第１項
による集積回路。
（３）電流源（Ｒ１、ＤＩ）は低抵抗の抵抗器（Ｒ１）
と電流を少なくとも一個の接地端子（に；旧、Ｍ２１０
０．。
と電流を少なくとも一個の接地端子（に；旧、Ｍ２１０
０．。
Ｍｎ）の方向に向けて導通させるダイオード（Ｄｌ）と
の直列回路により形成されることを特徴とする付記第１
項もしくは第２項による集積回路。
の直列回路により形成されることを特徴とする付記第１
項もしくは第２項による集積回路。
第１図は先行技術による集積回路の一部を模式的に示す
等価回路図である。 第２図は本発明による集積回路を第１図同様に模式的に
示す等価回路図である。 第３ａ図ないし第３ｄ図は第２図の回路上の種々の点に
おける信号のプロファイルを示す波形図である。 図中
の表示は次の通りである。 Ｔ１、Ｔ２、．．．．Ｔｎ ・・・・・・出力トラン
ジスタＭ、Ｍ１、Ｍ２１．、、、Ｈｎ・・・−接地端子
Ｒ１、Ｒ２，、、、Ｒｎ ・−・−・抵抗器Ｄ１、
Ｄ２．、、、［ｌｎ ・・・・・・ダイオードＦ
ＩＧ、Ｉ ＦＩＧ、２
等価回路図である。 第２図は本発明による集積回路を第１図同様に模式的に
示す等価回路図である。 第３ａ図ないし第３ｄ図は第２図の回路上の種々の点に
おける信号のプロファイルを示す波形図である。 図中
の表示は次の通りである。 Ｔ１、Ｔ２、．．．．Ｔｎ ・・・・・・出力トラン
ジスタＭ、Ｍ１、Ｍ２１．、、、Ｈｎ・・・−接地端子
Ｒ１、Ｒ２，、、、Ｒｎ ・−・−・抵抗器Ｄ１、
Ｄ２．、、、［ｌｎ ・・・・・・ダイオードＦ
ＩＧ、Ｉ ＦＩＧ、２
Claims (1)
- 【特許請求の範囲】 付属出力端子に二進信号を出力する複数個の出力トラ
ンジスタから成り、且つ、少なくとも一個の接地端子を
有する集積回路において、 各々の出力トランジスタ（Ｔ１、Ｔ２、．．．．Ｔｎ）
のベースと少なくとも一個の接地端子との間にベース電
圧依存で制御される電流源（Ｒ１、Ｄ１）を挿入するこ
とを特徴とする集積回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3739872.5 | 1987-11-25 | ||
| DE19873739872 DE3739872A1 (de) | 1987-11-25 | 1987-11-25 | Integrierte schaltung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01162361A true JPH01162361A (ja) | 1989-06-26 |
| JP2775787B2 JP2775787B2 (ja) | 1998-07-16 |
Family
ID=6341191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63298015A Expired - Lifetime JP2775787B2 (ja) | 1987-11-25 | 1988-11-25 | 集積回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4920283A (ja) |
| JP (1) | JP2775787B2 (ja) |
| DE (1) | DE3739872A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5049763A (en) * | 1989-03-22 | 1991-09-17 | National Semiconductor Corporation | Anti-noise circuits |
| US5089721A (en) * | 1990-04-20 | 1992-02-18 | National Semiconductor Corp. | Ground bounce isolation and high speed output circuit |
| US5332938A (en) * | 1992-04-06 | 1994-07-26 | Regents Of The University Of California | High voltage MOSFET switching circuit |
| DE19835392A1 (de) * | 1998-08-06 | 2000-02-10 | Mannesmann Vdo Ag | Ansteuerschaltung für Leuchtdioden |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53133358A (en) * | 1977-04-26 | 1978-11-21 | Matsushita Electric Ind Co Ltd | Switch circuit |
| JPS5416126A (en) * | 1977-07-07 | 1979-02-06 | Seiko Epson Corp | Driving integrated-circuit for display body |
| JPS62128A (ja) * | 1985-06-26 | 1987-01-06 | Toshiba Corp | ２値信号出力回路 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3999080A (en) * | 1974-12-23 | 1976-12-21 | Texas Instruments Inc. | Transistor coupled logic circuit |
| NL8400523A (nl) * | 1984-02-20 | 1985-09-16 | Philips Nv | Geintegreerde logische bufferschakeling. |
| JPH0767074B2 (ja) * | 1986-04-25 | 1995-07-19 | 株式会社東芝 | 出力電流駆動回路 |
| NL8601558A (nl) * | 1986-06-17 | 1988-01-18 | Philips Nv | Geintegreerde logische schakeling voorzien van een uitgangsschakeling voor het opwekken van een in de tijd begrensd toenemende uitgangsstroom. |
| US4777389A (en) * | 1987-08-13 | 1988-10-11 | Advanced Micro Devices, Inc. | Output buffer circuits for reducing ground bounce noise |
| US4825099A (en) * | 1987-12-04 | 1989-04-25 | Ford Microelectronics | Feedback-controlled current output driver having reduced current surge |
-
1987
- 1987-11-25 DE DE19873739872 patent/DE3739872A1/de active Granted
-
1988
- 1988-11-16 US US07/272,157 patent/US4920283A/en not_active Expired - Lifetime
- 1988-11-25 JP JP63298015A patent/JP2775787B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53133358A (en) * | 1977-04-26 | 1978-11-21 | Matsushita Electric Ind Co Ltd | Switch circuit |
| JPS5416126A (en) * | 1977-07-07 | 1979-02-06 | Seiko Epson Corp | Driving integrated-circuit for display body |
| JPS62128A (ja) * | 1985-06-26 | 1987-01-06 | Toshiba Corp | ２値信号出力回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3739872C2 (ja) | 1989-11-09 |
| JP2775787B2 (ja) | 1998-07-16 |
| US4920283A (en) | 1990-04-24 |
| DE3739872A1 (de) | 1989-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100323867B1 (ko) | 단안정게이트구동장치용부트스트랩다이오드와직렬로연결된저항을갖는전력회로 | |
| KR960009161A (ko) | 반도체 집적회로 | |
| JPS60501035A (ja) | 低減した入力バイアス電流を有する比較器回路 | |
| JP2703983B2 (ja) | 過渡電流ブーストを備えた線形増幅器 | |
| US4549151A (en) | Pulse width modulator circuit with thermal breakdown prevention | |
| US5049764A (en) | Active bypass for inhibiting high-frequency supply voltage variations in integrated circuits | |
| KR890007424A (ko) | 반도체집적회로 | |
| US4572970A (en) | Miller capacitance effect eliminator for use with a push-pull amplifier output stage | |
| JPH01162361A (ja) | 集積回路 | |
| US4929883A (en) | Circuit for sensing the transistor current waveform | |
| JPH02892B2 (ja) | ||
| KR100337925B1 (ko) | 반도체 정전기 보호회로 | |
| JPS59139723A (ja) | 差動スイツチ回路 | |
| US6809571B2 (en) | Power control circuit with active impedance to avoid interference and sensing problems | |
| US5075577A (en) | Tristate output circuit with input protection | |
| US4705968A (en) | Semiconductor integrated circuit device with high breakdown voltage level | |
| WO1988007791A1 (en) | Low-noise transmission line termination circuitry | |
| JPH1014250A (ja) | 寄生ダイオードを通して流れる電流を減少させるための多重個別ケルビンエミッタ接続 | |
| JPS60153639A (ja) | ミラーキヤパシタンスを減少したゲート | |
| JPS61114609A (ja) | 広範囲増幅器回路 | |
| KR960032715A (ko) | 피드백에 의해 트랜지스터의 동작전류를 안정화하기 위한 접적가능한 회로 | |
| JP2701312B2 (ja) | 定電流供給回路 | |
| JPH0687537B2 (ja) | レベルシフト回路 | |
| KR890001435B1 (ko) | 전원 스위칭 트랜지스터의 보호회로 | |
| JP2574759B2 (ja) | トランジスタスイツチ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080501 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090501 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090501 Year of fee payment: 11 |