[go: up one dir, main page]

JPH07321139A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH07321139A
JPH07321139A JP6113649A JP11364994A JPH07321139A JP H07321139 A JPH07321139 A JP H07321139A JP 6113649 A JP6113649 A JP 6113649A JP 11364994 A JP11364994 A JP 11364994A JP H07321139 A JPH07321139 A JP H07321139A
Authority
JP
Japan
Prior art keywords
semiconductor die
die
semiconductor
circuit board
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6113649A
Other languages
English (en)
Inventor
Frank Djennas
フランク・ジェナス
Victor K Nomi
ビクター・ケイ・ノミ
John R Pastore
ジョン・アール・パストア
Twila J Reeves
トゥイラ・ジョー・リーブズ
Les Postlethwait
レ・ポストレスウェイト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH07321139A publication Critical patent/JPH07321139A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/787—Means for aligning
    • H01L2224/78743—Suction holding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/787—Means for aligning
    • H01L2224/78743—Suction holding means
    • H01L2224/78744—Suction holding means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
    • Y10T29/49171—Assembling electrical component directly to terminal or elongated conductor with encapsulating
    • Y10T29/49172—Assembling electrical component directly to terminal or elongated conductor with encapsulating by molding of insulating material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 ダイ支持面を持たない半導体装置を実現しク
ラックの発生を防止し、組立て時間およびコストを少な
くし、薄型の装置を実現する。 【構成】 ダイ支持面を持たない半導体装置（５８）の
製造において、半導体ダイ（２２）および該ダイの周辺
に向って延びている複数の導体（１２）が提供される。
前記ダイは真空（６２）によってワークホルダ（６０）
上の所定位置に強固に保持される。ワイヤボンド（２
６）はダイを前記導体に電気的に接続する。ワイヤボン
ドされたダイは次にモールド空洞（６４）内に配置さ
れ、かつ樹脂封止材料が高い温度および圧力のもとで前
記空洞内に転送され前記ダイ、ワイヤボンドおよび導体
の一部の周りにパッケージ本体（７０）を形成する。パ
ッケージ本体が形成される前は、前記ダイは前記導体に
接続されたダイ支持面がないためボンディングワイヤの
堅さによってのみ支持される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は一般的には半導体装置
に関し、かつより特定的にはダイ（ｄｉｅ）支持面を持
たないプラスチック封止半導体装置およびその製作方法
に関する。
【０００２】本件出願は、ポール・ティ・リン（Ｐａｕ
ｌ Ｔ．Ｌｉｎ）他による「樹脂封止マルチチップ半導
体装置およびその製造方法（Ｒｅｓｉｎ Ｅｎｃａｐｓ
ｕｌａｔｅｄ Ｍｕｌｔｉｃｈｉｐ Ｓｅｍｉｃｏｎｄ
ｕｃｔｏｒ Ｄｅｖｉｃｅａｎｄ Ｍｅｔｈｏｄ ｆｏ
ｒ Ｉｔｓ Ｆａｂｒｉｃａｔｉｏｎ）」と題し、本件
出願の譲受人に譲渡された米国特許第５，２７３，９３
８号に開示された主題と関連する。
【０００３】
【従来の技術】プラスチック封止半導体装置はプラスチ
ックモールド材料の浸透性のため湿気の侵入を受けやす
い。ある限界量を越えるレベルの湿気を含む装置は、装
置の基板への実装に関連するはんだリフロー操作の急速
な加熱の間にクラックまたは「ポップコーン化（ｐｏｐ
ｃｏｒｎｉｎｇ）」の危険を生じる。典型的には、前記
クラックはパッケージ内の界面で始まる。図１は、頭部
面図で、従来技術の典型的なリードフレーム１０を示
す。このリードフレーム１０は複数のリード１２、ダイ
支持面１４、および該ダイ支持面１４をリードフレーム
１０の残りの部分に物理的に接続する複数のタイバー１
６を有する。前記ダイ支持面１４は技術的にフラグ、ダ
イパッド、またはダイパドルとしても知られている。リ
ードフレーム１０は、図２に示されるように、半導体装
置２０を組立てるためのわく組（ｆｒａｍｅｗｏｒｋ）
である。
【０００４】図２においては、半導体装置２０はパッケ
ージングされた装置内の各界面（ｉｎｔｅｒｆａｃｅ
ｓ）が説明できるように断面図で示されている。半導体
ダイ２２はダイ取付け用接着剤２４によってダイ支持面
１４に装着されている。複数のボンディングワイヤまた
はワイヤボンド２６が半導体ダイ２２を複数のリード１
２に電気的に接続する。ダイ支持面をリードフレームに
物理的に接続するタイバーはこの断面図には表れていな
い。図２に示されるように、ダイ支持面はリード１２に
よって規定される面より下に下がっている（ダウンセッ
ト：ｄｏｗｎｓｅｔ）。このダウンセットは典型的には
パッケージングされた装置内で応力（ｓｔｒｅｓｓ）を
低減するためにプラスチックパッケージ本体２８の対称
性を助けるために行なわれる。プラスチックパッケージ
本体２８は、通常、技術的に良く知られたプロセスによ
って、樹脂封止材料またはモールド材料をトランスファ
モールドすることにから形成される。
【０００５】
【発明が解決しようとする課題】図２に示されるような
半導体装置が通常基板への実装に関連するはんだリフロ
ー操作の間にクラックを生じる場合は、該クラックは典
型的には界面３０，３２または３４の１つで始まる。界
面３０はダイ支持面１４の背面とパッケージ本体２８の
モールド材料との間の界面である。リードフレーム金属
とモールド材料との間の接着はシリコンダイ２２とモー
ルド材料との間の接着と比較して相対的に弱い。第２の
インタフェース、すなわちダイ取付け用接着剤２４とダ
イ支持面１４との間の界面、はまたクラック開始部分で
あることが観察されている。界面３４、すなわち半導体
ダイ２２の背面とダイ取付け用接着剤２４との間の界
面、はパッケージングされた装置内の他のあり得るクラ
ック開始場所である。典型的には、パッケージ内の最も
弱い界面がクラックの開始場所になるであろう。この最
も弱い界面が剥離し、かつクラックがプラスチックパッ
ケージ本体を通ってパッケージ本体の外面に伝搬する。
時折、ダイ取付け用接着剤２４が数多くのボイド（図示
せず）を有する場合、パッケージのクラックは前記ボイ
ドの１つにおいてダイ取付け用接着剤それ自体の内部で
開始する。半導体装置の機械的な障害はしばしばその動
作の間に装置に導入される熱的かつ機械的ストレスによ
り同じ装置の後の電気的障害につながる。
【０００６】図３は、「ポップコーン化」またはクラッ
キングの問題を有する従来技術の知られた他の半導体装
置４０を示す。このタイプの装置においては、半導体ダ
イ２２はダイ支持面４４を有する基板４２上に装着され
ている。基板４２は典型的には該基板の頭部面および底
部面上に金属部分４６および４８を有するプリント回路
基板（ＰＣＢ）材料である。金属部分４６および４８は
典型的にはめっきされたビア（図示せず）によって互い
に接続されている。界面５０および５２はクラック開始
および／または剥離部分であるとみられる２つの界面で
ある。前と同様に、しばしばクラックはダイ取付け用接
着剤２４内で始まることがみられる。
【０００７】プラスチック封止半導体装置を使用する場
合に考慮すべき他の要因はその厚さである。パッケージ
ングされた半導体装置の厚さを最小にすることはしばし
ば望ましいが、それはそれらの半導体装置が最終製品を
できるだけ薄く製作するために、種々のタイプの電子製
品、携帯用コンシューマ製品、電話、ページャ、自動
車、集積回路カード、その他に広く使用されるからであ
る。
【０００８】したがって、封止された装置における薄い
パッケージ形状を得ることに加えて、はんだリフロー操
作の間にパッケージのクラックを生じないプラスチック
封止半導体装置を製造することが望ましい。
【０００９】
【課題を解決するための手段および作用】この発明はダ
イ支持基板を持たない半導体装置およびその製作方法を
提供する。１つの実施例では、活性面（ａｃｔｉｖｅ
ｓｕｒｆａｃｅ）および周辺部を有する半導体ダイが提
供される。該半導体ダイは支持用ワークホルダ（ｗｏｒ
ｋｈｏｌｄｅｒ）上に載置され、そこで該ダイは強固に
所定位置に保持される。前記半導体ダイの周辺部に向っ
て延びる複数の導体が設けられる。前記半導体ダイの活
性面は前記複数の導体に電気的に接続される。パッケー
ジ本体は樹脂封止材料から形成されて少なくとも前記半
導体ダイの活性面および前記電気的接続を覆う。前記半
導体ダイに電気的に接続された複数の外部導体が設けら
れる。本発明はまた同じ方法で製作された装置を提供す
る。該装置においては、半導体ダイはダイ空洞内のほぼ
中心に配置され、この場合前記ダイ空洞は何らのダイ支
持面をも持たない。
【００１０】これらおよび他の特徴点および利点は添付
の図面と共に以下の詳細な説明を参照することによりさ
らに明瞭に理解されるであろう。図面は必ずしも実際の
尺度通り描かれておらず、かつここに特に示されていな
い本発明の他の実施例があり得ることを指摘することが
重要である。
【００１１】
【実施例】以下、図面を参照して本発明の実施例につき
説明する。本発明の種々の実施例を示す数多くの図面は
同じまたは同様の要素を取入れている。したがって、同
じ参照数字は各図面にわたり同じあるいは対応する部分
を示している。
【００１２】図４〜図６は、断面図で、本発明の第１の
実施例に係わるダイ支持面を持たないワイヤボンドされ
た半導体装置５８（図６に示されている）を製造するた
めの処理工程を示す。図４に示されるように、半導体ダ
イ２２は直接支持用ワークホルダ６０上に置かれる。複
数のリードまたは導体１２が半導体ダイ２２の周辺に向
って延びている。リード１２は実効的にダイ空洞を形成
し、その中に半導体ダイ２２が実質的に中心位置に配置
されている。リード１２はリードフレームの一部からな
り、該リードフレームの全体は図示されていないが、そ
れは該リードフレームの外側部分は本発明に関連がない
からである。重要なことは該リードフレームが、従来技
術の図１に示されたもののような、フラグまたはダイ支
持面を持たず、したがって、タイバーを持たないことで
ある。したがって、半導体ダイはワイヤボンディングの
工程のため直接支持用ワークホルダ６０上に置かれる。
ワークホルダ６０は半導体ダイ２２を所定位置に強固に
保持するために作用するようにされる真空ライン６２を
持つ。図４は単一の真空ラインのみを示しているが、ダ
イを所定位置に強固に保持するために任意の数の真空ラ
インまたは穴をワークホルダにおいて使用できる。前記
ワークホルダは典型的にはワイヤボンディングのために
セ氏１７５度〜２５０度の範囲に、好ましくはセ氏２０
０度〜２３０度の範囲の温度に加熱される。半導体ダイ
２２の活性面は複数の導体１２にワイヤボンドされる。
ワイヤボンドのためには一般には金または金合金ワイヤ
が使用されるが、他の導体金属および金属合金もまた使
用できる。ワイヤボンディングの方法は技術的に良く知
られている。また、電気的接続を行なうために伝統的な
ワイヤボンディングに代えて低ループワイヤボンディン
グ（ｌｏｗ ｌｏｏｐｗｉｒｅ ｂｏｎｄｉｎｇ）を使
用することも可能である。低ループワイヤボンディング
を使用することにより後の処理工程においてより薄いパ
ッケージ本体がモールドできるようになる。しかしなが
ら、ダイをリードまたは導体に電気的に接続する他の方
法も可能であり、例えばテープ自動化ボンディングなど
が利用できる。
【００１３】図５は、断面図で、図６のワイヤボンディ
ングされた半導体装置５８を製作するプロセスにおける
次の工程を示す。図５に示されるように、半導体ダイ２
２は、図４に示される、支持用ワークホルダ６０から除
去されており、それによってダイ２２が単に複数のワイ
ヤボンド２６によってのみ支持されている。ワイヤボン
ド２６の堅さは取扱い、輸送、および最も重要なことに
は、モールド工程の間半導体ダイ２２を所定位置に保持
するのに十分なものである。ダイ２２およびリードフレ
ームを形成する複数の導体１２は２つのモールドプラテ
ン６６および６８によって形成されるモールド空洞６４
の内側に配置されている。典型的には高い温度および圧
力のもとで、樹脂封止材料がモールド空洞６４内に注入
されてダイ２２、ワイヤボンド２６、および前記複数の
導体１２の一部の周りにパッケージを形成する。現存の
モールド設計を使用する伝統的なトランスファーホール
ド機器がこのモールド工程のために使用できる。モール
ド機器の修正は必要でない。パッケージ本体のために使
用できる典型的な樹脂封止材料はエポキシノボラック
（ｅｐｏｘｙ ｎｏｖｏｌａｃ）樹脂およびシリコーン
（ｓｉｌｉｃｏｎｅ）樹脂を含む。しかしながら、フェ
ノール類（ｐｈｅｎｏｌｉｃｓ）、他の熱硬化性樹脂
（ｔｈｅｒｍｏｓｅｔｓ）、熱可塑性物質（（ｔｈｅｒ
ｍｏｐｌａｓｔｉｃｓ）、およびグロブトップ（ｇｌｏ
ｂ ｔｏｐ）材料のようなパッケージ本体に適した他の
材料も使用できる。図５に示されるように、モールド空
洞６４の側壁は角度を持っている。本発明を実施する上
での要件ではないが、傾斜した側壁を持つことによって
モールドすなわち型からモールドされたパッケージ本体
を解放する上での助けとなる。
【００１４】図６は、断面図で、本発明の第１の実施例
におけるワイヤボンドされた半導体装置５８の完成した
ものを示している。図５におけるモールドの工程の後、
プラスチック封止装置はモールドから取り外される。半
導体ダイ２２、複数のワイヤボンド２６、および複数の
リードまたは導体１２の一部はパッケージ本体７０によ
って封入される。パッケージ本体７０は実質的に図５に
示されるモールド空洞６４の大きさおよび形状に対応す
る大きさおよび形状を有している。パッケージ本体７０
の外部にある前記複数のリード１２の部分は所望の外部
リード形状に成形される。この図では、装置５８はかも
めの羽根型の（ｇｕｌｌ−ｗｉｎｇ）リード形状を有し
ているが、他の外部リード形状も可能であり、例えばＪ
リードまたはインライン構成などが可能である。また、
リード成形の工程にさきだちモールド工程の後に他の組
立て処理工程が続いても良いことが理解されるべきであ
る。これらの組立て工程は、それらに限定されるもので
はないが、ポストモールド硬化（ｐｏｓｔ ｍｏｌｄ
ｃｕｒｉｎｇ）、デフラッシュ／デジャンキング（ｄｅ
ｆｌａｓｈｉｎｇ／ｄｅｊｕｎｋｉｎｇ）、めっき、マ
ーキング、ダムバー除去、および単体化（ｓｉｎｇｕｌ
ａｔｉｎｇ）を含むことができる。しかしながら、これ
らの工程は技術的に良く知られている。
【００１５】図６のワイヤボンドされたプラスチック封
止半導体装置５８は従来技術に対しいくつかの利点を提
供する。ダイ支持面がないから、本発明のこの第１の実
施例においては通常パッケージのクラッッキングが始ま
る３つの重要な界面が除去されている。よりクラックに
耐え得るパッケージに加えて、材料、機器、およびサイ
クルタイムにおいてかなりのコストの節約が実現でき
る。ダイ取付け工程が除去され、したがってダイ取付け
用接着剤、該ダイ取付け用接着剤を格納するための冷蔵
庫、ダイ取付け用機器、前記ダイ取付け用接着剤を硬化
させるためのオーブン、およびダイ取付け工程に関連す
る全ての機器を収容するための床スペースが除去され
る。さらに、ワイヤボンドされた装置５８の得られたパ
ッケージ形状は伝統的なプラスチック封止装置のものよ
り薄く、それはダイ空洞におけるリードフレームの厚み
およびダイ取付け用接着剤の厚みがパッケージングされ
た装置から除去されているからである。より薄い形状に
加えて、本発明のワイヤボンドされた装置はまたより短
いワイヤボンド長を提供できるが、それはリードフレー
ムからタイバーが除去されているからである。したがっ
て、タイバーの除去によって利用可能なスペースがリー
ドまたは導体を半導体ダイの周辺により近く導くために
使用でき、したがってより短いワイヤボンド長を可能に
する。
【００１６】図７は、断面図で、ワイヤボンドされた半
導体装置７６（図８に示されている）をモールドする別
の方法を示す。図７においては、２つのモールドプラテ
ン（ｍｏｌｄ ｐｌａｔｅｎｓ）６６および７８が空洞
６４′を形成し、この場合下側のモールドプラテン７８
はモールドの間に半導体ダイ２２の下側の不活性面を支
持しかつ安定化するために使用される支持用ピン８０お
よび真空ライン８２を有している。モールドの工程の間
にダイを支持するために任意の数の支持用ピンおよび真
空ラインが使用できることを理解すべきである。もし半
導体ダイがある臨界ダイ寸法を越えて、ダイがさらに支
持されなければモールドの間にダイが傾く可能性がある
場合に半導体ダイは支持用ピン８０によって与えられる
さらに他の支持を必要とするかもしれないことを考慮す
べきである。ダイ支持用ピン８０はＺ方向での安定性を
与え、一方真空８２はダイのシータ（θ）方向の回転を
さらに防止しながらＸ−Ｙ面における安定性をもたら
す。
【００１７】図８は、本発明の第２の実施例におけるワ
イヤボンドされた半導体装置７６を示す。図８に示され
るように、得られたパッケージ本体８４は半導体ダイの
不活性面の一部を露出する穴８６をパッケージ本体の下
半部に有している。この穴８６は装置のための通気穴
（ｖｅｎｔｉｎｇ ｈｏｌｅ）として作用することがで
きる。あるいは、もし前記穴が十分大きく作成されれ
ば、付加的な放熱のために半導体ダイの不活性面の露出
部分にドロップイン型（ｄｒｏｐ−ｉｎ）ヒートシンク
（図示せず）を取付けることができる。もしヒートシン
クが加えられれば、本装置は反転した様式で実装可能で
あり、したがってリードの外側部分は反対方向に形成さ
れることになる。さらに、もしモールドの間に数多くの
支持用ピンが使用されれば、パッケージ本体は該パッケ
ージ本体の下半部に対応する数多くの穴を持つことにな
る。
【００１８】図７には特に示されていないが、半導体ダ
イ２２の不活性面を付加的な真空ラインなしに、支持用
ピンのみで支持することも可能である。該支持用ピンは
モールド工程の間引込み可能なもの（ｒｅｔｒａｃｔａ
ｂｌｅ）または引込みできないもののいずれとすること
もできる。もし前記支持用ピンが樹脂封止材料がモール
ド空洞を満たしているモールド工程の間引っ込んでおれ
ば樹脂封止材料は支持用ピンによってあらかじめ占有さ
れた領域内へと流れ込み半導体ダイを完全に封入する。
得られたパッケージ本体は前に図６に示されたものと同
じように見える。しかしながら、もし支持用ピンがモー
ルド工程の間引っ込まなければ、樹脂封止材料はモール
ド空洞を満している間に支持用ピンの周りに流れる。該
ピンは次にパッケージ本体が形成された後に引っ込めら
れる。得られたパッケージ本体は該パッケージ本体の底
部に支持用ピンの大きさの通気孔を持つことになる。通
気孔は過去においてパッケージ本体がクラックを生じる
ことなしに該パッケージ本体から湿気が逃げる経路を提
供するために使用されてきた。
【００１９】図９は、断面図で、本発明の第３の実施例
に係わる半導体装置９０（図１０に示されている）をモ
ールドするさらに別の方法を示す。この方法では、ワイ
ヤボンドされた半導体ダイ２２の不活性面は真空ライン
９４を含む下側のモールドプラテン９２上に直接置かれ
る。真空ライン９４が作用した時、半導体ダイ２２はモ
ールド工程のため所定位置に強固に保持される。アクテ
ィベイトされた真空ライン９４はまた高い圧力のもとで
モールド空洞６４′′内に樹脂封止材料を転送する結果
として生じ得る咬み出し（フラッシュ：ｆｌａｓｈ）の
防止に役立つ。
【００２０】図１０は、図９の方法によって製造された
ワイヤボンドされた半導体装置９０を示す。図示のごと
く、装置９０のパッケージ本体９６は半導体ダイ２２の
不活性面を露出している。リード１２は外部に、ダイ２
２が反転されている状態で、Ｊリード形状に成形されて
いる。したがって、装置９０が基板（図示せず）に実装
された後、装置９０によって発生される熱はシリコンが
良好な導体であるため基板を通って分散される代りに周
囲環境に効果的に放散することができる。さらに、熱放
散を増強するためヒートシンク（図示せず）をダイ２２
の露出した不活性面に取り付けることもできる。装置５
８の上に述べた利点に加えて、装置９０の他の利点は装
置の合計の厚みが低減されることであり、それはパッケ
ージ本体９６が半導体ダイ２２を完全に封入していない
からである。装置９０はＪリードタイプの装置として図
示されているが、ガルウィング形およびデュアルインラ
イン形のような他の外部リード形状も可能であることは
明らかである。
【００２１】図１１および図１４は、断面図で、本発明
の第４の実施例に係わるダイ支持面を持たないワイヤボ
ンドされた半導体装置を製造するための処理工程を示
す。図１１に示されるように、ダイ空洞１０２を有する
基板１００が設けられる。基板１００は、それに限定さ
れるものではないが、ビスマルイミド・トリアジン樹脂
（ｂｉｓｍａｌｅｉｍｉｄｅ ｔｒｉａｚｉｎｅ ｒｅ
ｓｉｎ：ＢＴ ｒｅｓｉｎ）のようなＰＣＢ材料であ
る。他のエポキシガラス強化クロスおよび他のＰＣＢ材
料も適している。この実施例では、典型的に前記基板に
おいてダイ支持面のために使用される領域はダイ空洞１
０２を提供するために除去されている。半導体ダイ２２
はダイ空洞１０２の内側に配置されかつワイヤボンディ
ング工程のための支持用ワークホルダ６０上に直接置か
れる。ダイ２２は実質的にダイ空洞１０２の内側の中心
に置かれる。真空６２がダイ２２を所定位置に強固に保
持する。図１１は技術的に知られた低ループワイヤボン
ディング装置によって行なわれる複数の低ループワイヤ
ボンド２６′を示している。しかしながら、伝統的なワ
イヤボンディングもまたこの実施例において使用でき
る。（従来技術の図３に示されたもののような）ダイ支
持面の代りにダイ空洞１０２を持つことの利点はより低
いパッケージ形状が得られることであり、それは従来技
術における２つの前述の界面が除去されているからで
る。
【００２２】図１１にはまた複数の導電性トレースまた
は条片１０４および１０６がそれぞれＰＣＢ基板１００
の頭部面および底部面上に示されている。該２つの複数
の導電性トレースは複数のめっきされたビア（この図面
には示されていない）によって互いに電気的に接続され
ている。図１１にみられるように、ダイ空洞はめっきさ
れた側壁１０８を有し、もちろんめっきは本発明を実施
する上での要件でないことは明らかである。しかしなが
ら、ダイ空洞にめっきされた側壁を持つことは有利であ
る。めっきされた側壁１０８は電源バスとして使用でき
る。全ての共通の電源またはグランドトレースはめっき
された側壁に接続することができる。さらに、前記めっ
きはまた側壁のためのなめらかな面を提供し、これに対
しめっきされない側壁は荒い面を持つことになりこれは
組立て工程の間に汚染物質を捕捉することがある。その
ような汚染物質は成形の間に装置内に封入され、かつ装
置の動作の間に腐食を生じることによって該装置を損傷
させることがある。
【００２３】図１２および図１３はさらに、それぞれ頭
部面図および底部面で、図１１のＰＣＢ基板１００を示
す。図１２に示されるように、ダイ空洞１０２のめっき
された側壁１０８は前記複数の導電性トレース１０４の
代表的な電源トレース１１０に接続されている。示され
た導電性トレースは例示のためのみのものでありかつ特
定のトレースの実際のパターンおよび位置はパッケージ
ングされるべき半導体ダイに依存する。図１２にはまた
複数のビア（ｖｉａｓ）１１２が図示されており、これ
らのビアは通常基板１００の上面にあるトレース１０４
を基板１００の底部面にある導電性トレース１０６に電
気的に接続するためにめっきされる。図１３は、基板１
００の底面図を示す。複数のビア１１２に加えて、複数
のはんだパッド１１４も図示されている。典型的には、
はんだボール（図示せず）がはんだパッド１１４に付加
されて装置のための外部電気的コンタクトを形成する。
図１３はまた導電性トレース１１０′を示しており、こ
れらの導電性トレース１１０′はダイ空洞１０２のめっ
きされた側壁１０８を電源用はんだパッドに電気的に接
続する。トレース１１０′は単に例示的なものであり、
それはこれらのトレースおよび対応するはんだパッドの
実際の場所およびルーティングは装置に依存するもので
あることを理解すべきである。
【００２４】図１４には本発明の第４の実施例に係わる
ワイヤボンドされた半導体装置のためのモールド工程が
示されている。半導体ダイ２２がＰＣＢ基板１００上の
適切な導電性トレース１１４にワイヤボンディングされ
た後、基板アセンブリは頭部プラテン６６′および底部
プラテン１１６を有するモールド内に配置される。頭部
および底部モールドプラテンはモールド空洞１１８を規
定する。支持用ピン８０がモールド工程の間に半導体ダ
イ２２の不活性面を支持するために使用される。ピン８
０は、もしダイの寸法が大きければモールド空洞に樹脂
封止材料が重点される間に必要とされ得る、Ｚ方向でダ
イ２２に対し安定性を与える。小さな半導体ダイは支持
用ピンを必要としないかもしれないが、それはモールド
空洞の充填の間にワイヤボンド２６′の堅さによって十
分にダイを保持できるからである。通常、ダイが大きく
なればなるほど、支持されなければモールドの間に傾く
可能性が大きくなる。非常に大きなダイはモールド工程
の間に該ダイに対する安定性を与えるために複数の支持
用ピンを必要とするかもしれない。
【００２５】図１５は本発明の第４の実施例におけるモ
ールドが行なわれた後のワイヤボンドされた装置１２０
を示す。装置１２０は図１４のモールド空洞１１８の大
きさおよび形状に実質的に適合するパッケージ本体を有
する。湿気を解放するための通気孔１２４がモールド工
程の間に使用された支持用ピンのためパッケージ本体１
２２の底部に存在する。複数のはんだボール１２６が装
置のための外部電気的接続を提供する。はんだボール１
２６は基板１００の底部面上のはんだパッドに取り付け
られる。該はんだパッドは図１３における基板の底面図
に示されている。装置１２０は前記装置５８（図６）お
よび装置７６（図８）と同じ低い形状およびクラック耐
性の利点を持つが、それはダイ取付け用接着剤とダイ支
持面との間の界面およびダイ支持面と樹脂封止材料との
間の界面が除去されているからである。
【００２６】図１６〜図１７には、本発明の第５の実施
例によるダイ支持面を持たないワイヤボンドされた半導
体装置を製造するための処理工程が示されている。図１
６において、半導体ダイ２２は基板１３０の１つの面上
の導電性トレース１０６′にワイヤボンドされている。
基板１３０は該基板の１つの面上に導電性トレースを有
している。該導電性トレース１０６′は図１３に前に示
したのと同様に複数のはんだパッド（この図では示され
ていない）で終端している。基板１３０は導電性ビアを
必要としないが、それは該基板の反対側の面上にはトレ
ース１０６′に接続されるべき金属部分がないからであ
る。したがって、基板１３０は両側に金属部分を必要と
する基板よりも該金属部分の厚さだけ薄くすることがで
きる。しかしながら、もし導電性トレース１０６′のル
ーティング用パターンが複雑になりあるいはあまりにも
高密度になると、基板の他方の面を使用して、図１１の
基板１００と同様に、めっきされたビアによってトレー
ス１０６′に電気的に接続される第２のパターンの導電
性トレースをサポートすることができる。しかしなが
ら、基板１３０のはんだパッドはダイにワイヤボンディ
ングされる導電性トレース１０６′と基板の同じ側にな
ければならない。半導体ダイ２２は図１１において前に
示されたのと実質的に同様にして基板１３０にワイヤボ
ンディングされる。ワイヤボンディングの工程の後、ワ
イヤボンディングされたダイを備えた基板は２つのモー
ルド用プラテン６６′および１３４によって形成される
モールド空洞１３２内に配置される。下側プラテン１３
４は半導体ダイ２２の不活性面に直接接触しかつ支持す
るペデスタル１３６を有する。該ペデスタルに関連して
アクティベイトされる真空ライン９４′があり、該真空
ライン９４′はダイ２２をペデスタル１３６に強固に保
持し、それによってモールド工程の間にフラッシュが生
じないようにする。樹脂封止材料が典型的には高い温度
および圧力のもとでモールド空洞１３２内に転送され、
該圧力は１０００ｐｓｉ〜２０００ｐｓｉの範囲であ
る。このような高い圧力によって、モールド用プラテン
に対するクランプ圧力がフラッシュを防止するのに十分
でなければ、あるいはダイ２２の不活性面上にフラッシ
ュが形成されるのを防止するために真空が使用されなけ
れば樹脂封止材料のフラッシュが生じ得る。
【００２７】図１７は、本発明の第５の実施例において
ワイヤボンディングされた半導体装置１４０を示す。モ
ールド工程の後、基板１３０は反転され、それによって
導電性トレース１０６′が底部に位置する。複数のはん
だボール１２６が次に基板に付加される。該はんだボー
ルはこの図では示されていないはんだパッドに対し実際
に物理的に接合される。しかしながら、前記はんだパッ
ドは実質的には図１３に示されたものと同じである。導
電性トレース１０６は該はんだパッドで終端し、それに
よって複数のはんだボール１２６が電気的に該トレース
に接続され、したがって、半導体ダイに接続されること
になる。パッケージ本体１２２′は半導体ダイ２２の不
活性面の大きな部分を露出させる開口１４２を有する。
ヒートシンク１４４は任意選択的に前記不活性面のこの
露出した部分に取付けて動作の間の装置の放熱容量を増
大させることができる。
【００２８】図１８〜図２２は本発明の第６の実施例に
よるワイヤボンディングされた半導体装置を製造するた
めの処理工程を示し、この場合図２２は完成した装置１
４６を示している。図１８は、断面図で、装置のための
ワイヤボンディング工程を示す。パターニングされた除
去可能なテープ１４８がダイ空洞１０２を含む基板１０
０の底部面に付着される。該テープは基板の通常の製造
工程において該基板の製造者によって付けることができ
る。該テープ１４８はその上に半導体ダイ２２が置かれ
る一時的なダイ支持面を提供する。該テープはダイを支
持用ワークホルダ６０′′の上の所定位置に強固に保持
する。該テープは、ポリイミドテープ、テフロンテー
プ、またはＵＶ除去可能（ＵＶ ｒｅｌｅａｓａｂｌ
ｅ）テープのような、はんだレジスト材料でなければな
らない。ＵＶ除去可能テープはＵＶ光または放射への露
出によって完全にクロスリンケージ結合し、それによっ
て接着性を失いしたがってテープの容易な除去を可能に
する。他の高温テープも本発明を実施するうえで使用で
きる。テープ１４８はダイ２２の不活性面の下側で（点
線によって示されるように）穴が開けられている。さら
に、テープ１４８は半導体ダイの下側の領域で該テープ
に複数の開口１４９を有する。これらの開口１４９はは
んだボール（図示せず）がシリコンダイの不活性面に単
一のはんだ塊に合体することなく取付けできるようにす
る。テープ１４８の大部分はダイの下側の穴のある部分
を除き引き続く工程において除去される。該テープは半
導体ダイのための一時的なダイ支持面を提供するから、
ワイヤボンディング工程のための支持用ワークホルダに
おいて真空を必要としない。低ループワイヤボンド２
６′が半導体ダイを基板上の導電性トレースに電気的に
接続する。あるいは、伝統的なループ高さのワイヤボン
ドも使用できる。ワイヤボンディングの方法は技術的に
良く知られている。
【００２９】図１９は、断面図で、図２２の半導体装置
１４６のためのモールド工程を示す。ダイ、基板、およ
び除去可能なテープからなる、図１８のワイヤボンディ
ングされた構造体が２つのモールド用プラテン６６′お
よび１５２によって形成されたモールド空洞１５０内に
配置される。下側のモールドプラテン１５２は真空ライ
ンを必要としないが、それはテープ１４８がモールド工
程の間に半導体ダイの不活性面の上にフラッシュが形成
されることを防止するよう作用するからである。この実
施例については、樹脂封止材料は典型的には高い温度お
よび圧力のもとで上側のモールドプラテンにあるゲート
（図示せず）を通してモールド空洞内に転送される。適
切な樹脂封止材料は、これらに限定されるものではない
が、エポキシノボラック樹脂およびシリコーン（ｓｉｌ
ｉｃｏｎｅ）樹脂モールド材料、を含むことができる。
【００３０】図２０は、断面図で、モールド工程の後に
基板１００の底部からテープ１４８を除去する状態を示
す。ポリイミドテープは基板１００の表面から容易には
がすことができる。ＵＶ除去可能テープもまたいったん
ＵＶ光または放射にさらされれば容易に除去可能であ
る。ダイ領域におけるテープ１４８のパーフォレーショ
ンはダイの不活性面上にテープの一部を除去した状態で
該テープを容易にはがすことができるようにする。図２
１は、ダイの不活性面上のテープの残りの部分について
の環状リング形状部１５３を示す。別の選択肢はダイの
不活性面全体をパターニングされたテープで覆われた状
態に残し、テープの開口のみが前記不活性面上のはんだ
可能な領域を露出するようにすることである。図２０に
示されるように、パッケージ本体１５１は半導体ダイ２
２の不活性面を覆っていない。テープ１４８が除去され
た後、前記不活性面はテープの環状リング１５３によっ
て覆われた部分を除き露出される。
【００３１】図２２には、本発明の第６の実施例による
ワイヤボンドされた半導体装置１４６の断面図が示され
ている。図示のごとく、複数のはんだボール１２６およ
び１５２が基板の底部面にかつ半導体ダイの不活性面に
それぞれ取付けられている。はんだボール１２６は図１
３に前に示したようなはんだパッドに取付けられてい
る。はんだボール１２６はダイ２２のための外部電気的
接続を提供する。はんだボール１５２は前記不活性面上
に残っているテープの環状リングの内側の半導体ダイ２
２の不活性面に直接取付けられている。テープの前記環
状リングははんだマスクとして作用し、それによってダ
イの下側の個々のはんだボールが単一のはんだ塊に合体
しないようになっている。はんだボール１５２はダイの
ための熱経路を提供し、それによって熱が半導体ダイ２
２から直接ＰＣ基板（図示せず）へと放散できる。さら
に、はんだボール１５２はダイの不活性面と同じ電位を
有する。前記不活面が電源（電源またはグランド）とし
て使用されるよう設計されたいくつかの装置がある。そ
のような装置においては、はんだボール１５２はしたが
ってダイのための電源またはグランド接続のいずれかを
提供する。さらに、ダイ空洞１０２のめっきされた側壁
１０８ははんだボール１５２から反対の電位を提供する
ために選択的に導電性トレースに電気的に接続すること
ができる。
【００３２】図２３〜２５は、断面図で、本発明の第７
の実施例によるワイヤボンドされた半導体装置を製造す
るための処理工程を示す。図２３は除去可能なテープ１
６２上に装着されたペデスタル１６０によって支持され
た半導体ダイ２２を示している。ペデスタル１６０はダ
イ２２を所定位置に強固に保持するためにその頭部面に
接着剤を有する。ペデスタル１６０はポリイミドまたは
テフロン、あるいは他の適切な高温材料から作ることが
できる。テープ１６２はペデスタル１６０による半導体
ダイ２２のための一時的な支持を提供するために少なく
とも前記ダイ空洞１０２を覆わなければならない。テー
プ１６２は好ましくはポリイミドとされるが、テフロン
または他の高温テープとすることもできる。テープおよ
びペデスタルは共に基板の製造の間に基板の製造者によ
って付加することができる。ダイ２２は伝統的なあるい
は低ループワイヤボンディング技術を使用して支持用ワ
ークホルダ６０′′上の基板にワイヤボンディングされ
る。テープの存在により支持用ワークホルダになんらの
真空も必要とされない。
【００３３】ワイヤボンディングの工程の後、基板アセ
ンブリ全体が図２４に示されるようにモールド空洞１３
２′内に配置される。モールド空洞１３２′は２つのプ
ラテン６６′および１６４によって形成されている。前
記テープの存在のためフラッシュを防止するのに下側の
モールドプラテン１６４に真空は必要ではない。樹脂封
止材料は典型的にはこの構成においては上部モールドプ
ラテンにおけるゲート（図示せず）を通して高い温度お
よび圧力のもとで転送される。
【００３４】図２５は、本発明の第７の実施例における
モールドされたワイヤボンド済み装置１６６を示す。テ
ープ１６２およびペデスタル１６０（図２４に示されて
いる）がモールドされた装置から除去されている。ポリ
イミドテープは基板およびシリコンダイ面から容易には
がすことができる。得られたパッケージ本体１６８はダ
イ２２の不活性面の一部を露出して該装置のための熱的
および湿気の経路を提供する穴１７０を有する。はんだ
ボール（図示せず）は基板の底部面上の（前に図１３で
示された）はんだパッドに取付けることができる。ある
いは、もし装置がＰＣ基板に反転された様式で実装され
るべきであれば、該基板はパッケージ本体と基板の同じ
面上にはんだパッドを持つべきである。次に、はんだボ
ールは前に述べたはんだパッドに取付けられ、かつ装置
は反転されてダイの不活性面の露出部分が頭部から見え
るようにされる。そのようにして、ドロップイン（ｄｒ
ｏｐ−ｉｎ）型のヒートシンクを任意選択的に前記露出
部分に装着して装置の放熱容量を増大することができ
る。
【００３５】図２６は、断面図で、本発明の第８の実施
例におけるさらに他のワイヤボンディングされた半導体
装置１７４を示す。この実施例では、基板１７６は多層
になっており、バルク材料の第１の層１７７、導電性ト
レース１７８の層、およびバルク材料の第２の層１７９
を有し、この場合前記第２の層１７９は複数のくぼみを
持つ。前記バルク材料は、ＢＴ樹脂またはエポキシガラ
スのクロスのような、ＰＣＢ材料から構成される。導電
性トレース１７８は典型的にはニッケルおよび金、また
はその合金によりめっきされた銅である。導電性トレー
ス１７８は場所的に前記バルク材料の第２の層１７９に
おけるくぼみに対応する複数のはんだパッド（この図面
には示されていない）において終端する。したがって、
はんだパッドは露出される。半導体ダイ２２は複数の低
ループワイヤボンド２６′によって導電性トレースに電
気的に接続される。あるいは、伝統的なワイヤボンドも
使用できる。パッケージ本体１８０は半導体ダイ２２の
活性面および複数のワイヤボンド２６′を覆うように形
成される。パッケージ本体１８０はグロブトップ（ｇｌ
ｏｂ ｔｏｐ）型として図示されているが、樹脂封止材
料のトランスファ成形も使用できる。パッケージ本体は
基板１７６のバルク材料の第２の層１７９によって生成
される自然のダム（ｎａｔｕｒａｌ ｄａｍｓ）１８２
によって制限されている。複数のはんだボール１２６′
が前記くぼみにおいて導電性トレース１７８に取付けら
れている。本発明のこの実施例は伝統的な平面基板より
も薄い形状の装置を提供するが、それははんだボールが
基板内に後退しているからである。本発明のこの実施例
の厚さは１ｍｍより小さくすることができ、好ましくは
０．７５ｍｍであり、いっぽう従来技術の図３に示され
る装置の典型的な厚さは２ｍｍより大きい。
【００３６】図２６はダイ空洞１０２がめっきされた側
壁を持たないものとして示されているが、電源バスとし
て使用するために前記側壁をめっきすることも可能であ
る。さらに、装置の放熱容量を増大するために半導体ダ
イの露出した不活性面にヒートシンクを取付けることが
できる。
【００３７】したがって、本発明によれば、従来技術の
装置に関連する問題を克服するワイヤボンディングされ
たプラスチック封止半導体装置およびその製造方法が提
供されたことが明らかである。本発明がその特定の実施
例に関して説明されかつ図示されたが、本発明はこれら
の示された実施例に限定されないものと考える。当業者
は本発明の精神から離れることなく変形および修正を行
なうことが可能なことを認識するであろう。例えば、リ
ードフレーム上のリードおよび基板上の導電性トレース
の配置および形状は本発明によって制限されるものでは
ない。これらの導体のルーティングは装置において使用
される種々の半導体ダイの形式および形状に依存する。
さらに、前記リードの外側の部分は任意の表面実装また
はスルーホール構成とすることができる。さらに、本発
明は使用される半導体ダイのいずれか特定の数または種
類に限定されない。メモリまたはマイクロプロセッサの
ような、任意の形式の半導体ダイを本発明においてパッ
ケージングすることができる。さらに、パッケージ本体
はまた傾斜した側壁の代りに垂直な側壁を持つこともで
きる。さらに、前記半導体ダイの不活性面が少なくとも
部分的に露出している限り、いずれの実施例における半
導体ダイの不活性面にもヒートシンクを取付けることが
できる。さらに、半導体ダイをリードフレームに電気的
に接続するためのおよび装置をモールドするためのここ
に述べた以外の材料および方法を使用することも可能で
あり、例えばテープ自動化ボンディング（ｔａｐｅ ａ
ｕｔｏｍａｔｅｄ ｂｏｎｄｉｎｇ）および射出成形
（ｉｎｊｅｃｔｉｏｎ ｍｏｌｄｉｎｇ）などを使用で
きる。さらに、本発明はシリコン半導体装置に限定され
るものではなく、ガリウムひ素のような任意の他のタイ
プの半導体に適用可能である。また、はんだボール以外
の装置を基板に取付ける方法も本発明を実施するうえで
適切なものであることが予期され、例えばはんだコラム
（ｓｏｌｄｅｒ ｃｏｌｕｍｎｓ）および導電性ポリマ
ーボールなども使用可能である。したがって、添付の特
許請求の範囲に記載された範囲内にある全てのそのよう
な変形および修正は本発明の範囲内に含まれるものと考
えられる。
【００３８】
【発明の効果】本明細書に含まれる以上の説明および図
示は本発明に関連する数多くの利点を示している。特
に、ダイ支持基板を持たないワイヤボンドされたプラス
チック封止半導体装置を製造するための製造可能なプロ
セスが開示された。半導体ダイはダイ支持面による代り
にワイヤボンドの堅さ（ｒｉｇｉｄｉｔｙ）によって支
持される。さらに、前記半導体装置は改善された放熱の
ために露出した不活性シリコン面を備えて製造すること
が可能であり、これに加えて該露出面にヒートシンクを
任意選択的に取付けることができる。本発明の各実施例
はダイ支持面を持たず、したがってクラッキングが問題
であった数多くの弱いパッケージ界面を除去する。さら
に、ダイ支持面がないから、ダイ取付けプロセスおよび
関連する機器および材料が省略でき、これはより迅速な
組立てサイクル時間ならびにコストの節約につながる。
本発明のワイヤボンディングされた半導体装置は対応す
る従来のプラスチック封止装置よりも薄い形状を持つ。
【図面の簡単な説明】
【図１】従来技術のリードフレームを示す頭部面図であ
る。
【図２】伝統的なリードフレームを有する従来技術のプ
ラスチック封止半導体装置を示す断面図である。
【図３】伝統的なＰＣＢ基板を有する従来技術のオーバ
モールドされた半導体装置を示す断面図である。
【図４】本発明の第１の実施例に係わるダイ支持面を持
たないワイヤボンディングされた半導体装置の製造のた
めの処理工程を示す断面図である。
【図５】本発明の第１の実施例に係わるダイ支持面を持
たないワイヤボンディングされた半導体装置の製造のた
めの処理工程を示す断面図である。
【図６】本発明の第１の実施例に係わるダイ支持面を持
たないワイヤボンディングされた半導体装置の製造のた
めの処理工程を示す断面図である。
【図７】本発明の第２の実施例に係わる別のモールド方
法を示す断面図である。
【図８】本発明の第２の実施例におけるワイヤボンディ
ングされた半導体装置を示す断面図である。
【図９】本発明の第３の実施例に係わるさらに他のモー
ルド方法を示す断面図である。
【図１０】本発明の第３の実施例におけるワイヤボンデ
ィングされた半導体装置を示す断面図である。
【図１１】本発明の第４の実施例に係わるワイヤボンデ
ィングされた半導体装置のためのワイヤボンディング工
程を示す断面図である。
【図１２】めっきされたダイ空洞を示す図１１のＰＣＢ
基板の頭部面図である。
【図１３】めっきされたダイ空洞を示す図１１のＰＣＢ
基板の底面図である。
【図１４】本発明の第４の実施例に関わるモールド工程
を示す断面図である。
【図１５】本発明の第４の実施例におけるワイヤボンデ
ィングされた半導体装置を示す断面図である。
【図１６】本発明の第５の実施例に係わるワイヤボンデ
ィングされた半導体装置を製造するための処理工程を示
す断面図である。
【図１７】本発明の第５の実施例に係わるワイヤボンデ
ィングされた半導体装置を製造するための処理工程を示
す断面図である。
【図１８】本発明の第６の実施例に係わるワイヤボンデ
ィングされた半導体装置を製造するための処理工程を示
す断面図である。
【図１９】本発明の第６の実施例に係わるワイヤボンデ
ィングされた半導体装置を製造するための処理工程を示
す断面図である。
【図２０】本発明の第６の実施例に係わるワイヤボンデ
ィングされた半導体装置を製造するための処理工程を示
す断面図である。
【図２１】本発明の第６の実施例に係わる半導体ダイの
不活性面上のはんだレジストテープの環状リングを示す
底面図である。
【図２２】本発明の第６の実施例に係わるワイヤボンデ
ィングされた半導体装置を製造するための処理工程を示
す断面図である。
【図２３】本発明の第７の実施例に係わるワイヤボンデ
ィングされた半導体装置を製造するための処理工程を示
す断面図である。
【図２４】本発明の第７の実施例に係わるワイヤボンデ
ィングされた半導体装置を製造するための処理工程を示
す断面図である。
【図２５】本発明の第７の実施例に係わるワイヤボンデ
ィングされた半導体装置を製造するための処理工程を示
す断面図である。
【図２６】本発明の第８の実施例におけるくぼみを持つ
基板を有する他のワイヤボンディングされた半導体装置
を示す断面図である。
【符号の説明】
１２ リード ２２ 半導体ダイ ２６ ボンディングワイヤ ６０ 支持用ワークホルダ ６２ 真空 ６４ モールド空洞 ６６，６８ モールド用プラテン ５８ 完成した半導体装置 ７０ パッケージ本体
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ビクター・ケイ・ノミ アメリカ合衆国テキサス州78681、ラウン ド・ロック、モッキンバード・ドライブ 2405 (72)発明者 ジョン・アール・パストア アメリカ合衆国テキサス州78641、リーン ダー、シップショー・リバー・ドライブ 16803 (72)発明者 トゥイラ・ジョー・リーブズ アメリカ合衆国テキサス州78727、オース チン、エバレスト・レーン 4606 (72)発明者 レ・ポストレスウェイト アメリカ合衆国テキサス州78947、レキシ ントン、ボックス 252シーシー アール アール１

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 半導体装置（１２０）であって、 活性面および周辺部を有する半導体ダイ（２２）、 ダイ空洞（１０２）を有するプリント回路基板（１０
    ０）であって、前記半導体ダイはほぼ前記ダイ空洞内の
    中心にあり、前記プリント回路基板は該プリント回路基
    板の面上に前記半導体ダイの周辺部に向って延びる複数
    の導電性トレースまたは条片（１０４）および該複数の
    導電性トレースに電気的に接続された複数のはんだパッ
    ド（１１２）を有し、前記ダイ空洞は前記プリント回路
    基板の前記面上の前記複数の導電性トレースの内の電源
    用トレース（１１０）にかつそれぞれのはんだパッドに
    電気的に接続されためっきされた側壁（１０８）を有す
    るもの、 前記半導体ダイの活性面を前記プリント回路基板の前記
    面上の前記複数の導電性トレースに接続する複数のワイ
    ヤボンド（２６′）、 少なくとも前記半導体ダイの前記活性面および前記複数
    のワイヤボンドを覆う樹脂封止材料（１２２）、そして
    前記はんだパッドに取付けられた複数のはんだボール
    （１２６）、 を具備することを特徴とする半導体装置（１２０）。
  2. 【請求項２】 半導体装置（１４６）であって、 活性面および周辺部を有する半導体ダイ（２２）、 ダイ空洞（１０２）を有するプリント回路基板（１０
    ０）であって、前記半導体ダイは前記ダイ空洞内のほぼ
    中心にあり、前記プリント回路基板は前記プリント回路
    基板の面上に前記半導体ダイの周辺部に向って延びる複
    数の導電性トレース（１０４）および前記複数の導電性
    トレースに電気的に接続された複数のはんだパッド（１
    １２）を有し、前記ダイ空洞は前記プリント回路基板の
    前記面上の前記複数の導電性トレースの内の電源用トレ
    ース（１１０）にかつそれぞれのはんだパッドに電気的
    に接続されためっきされた側壁（１０８）を有するも
    の、 前記半導体ダイの活性面を前記プリント回路基板の前記
    面上の前記複数の導電性トレースに接続する複数のワイ
    ヤボンド（２６′）、 少なくとも前記半導体ダイの活性面および前記複数のワ
    イヤボンドを覆う樹脂封止材料（１５１）、 前記はんだパッドに取付けられた複数のはんだボール
    （１２６）、 前記半導体ダイの不活性面に付着するはんだレジスト層
    （１４８）であって、該はんだレジスト層は前記不活性
    面の一部を露出するための複数の開口（１４９）を有す
    るもの、そして前記半導体ダイの前記不活性面の露出部
    分に取付けられた第２の複数のはんだボール（１５
    ２）、 を具備することを特徴とする半導体装置（１４６）。
  3. 【請求項３】 半導体装置（１７４）であって、 活性面および周辺部を有する半導体ダイ（２２）、 ダイ空洞（１０２）を有するプリント回路基板（１７
    ６）であって、前記半導体ダイは前記ダイ空洞内のほぼ
    中心にあり、前記プリント回路基板は前記プリント回路
    基板の面上に前記半導体ダイの周辺部に向って延びる複
    数の導電性トレース（１７８）および前記複数の導電性
    トレースに電気的に接続された複数のはんだパッドを有
    し、前記複数の導電性トレース（１７８）および前記複
    数のはんだパッドは前記プリント回路基板（１７６）の
    同じ面上にあり、前記プリント回路基板は実質的に平行
    な第２の面に複数のくぼみを有し、該複数のくぼみは前
    記複数のはんだパッドと場所が対応しているもの、 前記半導体ダイの活性面を前記プリント回路基板の前記
    面上の前記複数の導電性トレースに接続する複数のワイ
    ヤボンド（２６′）、 少なくとも前記半導体ダイの活性面および前記複数のワ
    イヤボンドを覆う樹脂封止材料（１８０）、そして前記
    はんだパッドに取付けられた複数のはんだボール（１２
    ６′）、 を具備することを特徴とする半導体装置（１７４）。
  4. 【請求項４】 半導体装置（５８，７６，９０）であっ
    て、 活性面および周辺部を有する半導体ダイ（２２）、 前記半導体ダイの周辺部に向って延びダイ支持面なしに
    ダイ空洞を形成する複数のリード（１２）であって、前
    記半導体ダイは前記ダイ空洞内のほぼ中心にあるもの、 前記半導体ダイの活性面および前記複数のリードを接続
    する複数のワイヤボンド（２６）、そして少なくとも前
    記半導体ダイの前記活性面、前記複数のワイヤボンド、
    および前記複数のリードの内の第１の部分を覆う樹脂封
    止材料（７０，８４，９６）であって、前記複数のリー
    ドの第２の部分は前記装置のための外部電気的接続を提
    供するもの、 を具備することを特徴とする半導体装置（５８，７６，
    ９０）。
  5. 【請求項５】 半導体装置を製造する方法であって、 活性面および周辺部を有する半導体ダイ（２２）を支持
    用ワークホルダ（６０）上に載置する段階であって、前
    記半導体ダイおよび支持用ワークホルダは密接接触して
    いるもの、 前記支持用ワークホルダの上に前記半導体ダイを強固に
    保持するための手段（６２）を提供する段階、 前記半導体ダイの周辺部に向って延びる第１の複数の導
    体（１２，１０４）を提供する段階、 前記半導体ダイの活性面を前記第１の複数の導体に電気
    的に接続する段階、 前記半導体ダイの不活性面を支持用ピン（８０）によっ
    て支持する段階、 少なくとも前記半導体ダイの活性面および前記複数の導
    体の一部を覆うようにパッケージ本体（８４，１２２）
    を形成するためにモールド空洞（６４′，１１８）の内
    側に樹脂封止材料を成形する段階、そして外部電気的接
    続を提供するために前記半導体ダイに電気的に接続され
    た第２の複数の導体（１２，１２６）を提供する段階、 を具備することを特徴とする半導体装置を製造する方
    法。
  6. 【請求項６】 半導体装置を製造する方法であって、 活性面および周辺部を有する半導体ダイ（２２）を支持
    用ワークホルダ（６０）上に載置する段階であって、前
    記半導体ダイおよび支持用ワークホルダは密接接触して
    いるもの、 前記半導体ダイを前記支持用ワークホルダの上に強固に
    保持するための手段（６２）を提供する段階、 前記半導体ダイの周辺部に向って延びる第１の複数の導
    体（１２）を提供する段階、 前記半導体ダイの活性面を前記第１の複数の導体に電気
    的に接続する段階、 前記半導体ダイの活性面をモールド空洞（９２，１３
    ４）の面で支持する段階、 前記不活性面を前記モールド空洞の面に対し強固に保持
    するために真空ライン（９４）を作動させる段階、 少なくとも前記半導体ダイの活性面および前記複数の導
    体の一部を覆うようにパッケージ本体（９６，１２２）
    を形成するためにモールド空洞（６４′′）内に樹脂封
    止材料を成形する段階、そして前記外部電気的接続を提
    供するために前記半導体ダイに電気的に接続された第２
    の複数の導体（１２，１２６）を提供する段階、 を具備することを特徴とする半導体装置を製造する方
    法。
  7. 【請求項７】 半導体装置を製造する方法であって、 活性面および周辺部を有する半導体ダイ（２２）を支持
    用ワークホルダ（６０）上に載置する段階であって、前
    記半導体ダイおよび支持用ワークホルダは密接接触して
    いるもの、 前記半導体ダイを前記支持用ワークホルダ上に強固に保
    持するための手段（６２）を提供する段階、 プリント回路基板（１００）を提供する段階であって、
    該プリント回路基板（１００）はダイ空洞（１０２）お
    よび該プリント回路基板の面上に前記ダイ空洞に向って
    延びる複数の導電性トレース（１０４）を有し、前記ダ
    イ空洞は電源用トレース（１１０）に接続されためっき
    された側壁（１０８）を有するもの、 前記半導体ダイの活性面を前記第１の複数の導体に電気
    的に接続する段階、 少くとも前記半導体ダイの活性面および前記複数の導体
    の一部を覆うためにパッケージ本体（１５１）を形成す
    る間に前記半導体ダイの不活性面に接着する除去可能な
    テープ（１４８）を使用する段階、 前記パッケージ本体を形成した後に前記半導体ダイの不
    活性面から前記テープの第１の部分を除去する段階であ
    って、前記テープの第２の部分は前記不活性面上に残り
    前記不活性面上に複数のはんだレジスト環状リング（１
    ５３）を形成するもの、 複数のはんだボール（１５２）を前記複数のはんだレジ
    スト環状リングの内側に前記半導体ダイの不活性面に対
    し取付ける段階、そして外部電気的接続を提供するため
    に前記半導体ダイに電気的に接続された第２の複数のは
    んだボール（１２６）を提供する段階、 を具備することを特徴とする半導体装置の製造方法。
JP6113649A 1993-05-04 1994-04-28 半導体装置およびその製造方法 Pending JPH07321139A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/055,863 US5474958A (en) 1993-05-04 1993-05-04 Method for making semiconductor device having no die supporting surface
US055,863 1997-08-15

Publications (1)

Publication Number Publication Date
JPH07321139A true JPH07321139A (ja) 1995-12-08

Family

ID=22000652

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6113649A Pending JPH07321139A (ja) 1993-05-04 1994-04-28 半導体装置およびその製造方法

Country Status (5)

Country Link
US (1) US5474958A (ja)
EP (1) EP0623956A3 (ja)
JP (1) JPH07321139A (ja)
KR (1) KR940027141A (ja)
TW (1) TW264563B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7910406B2 (en) 2005-11-02 2011-03-22 Panasonic Corporation Electronic circuit device and method for manufacturing same

Families Citing this family (268)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940007757Y1 (ko) * 1991-11-14 1994-10-24 금성일렉트론 주식회사 반도체 패키지
JP3057130B2 (ja) 1993-02-18 2000-06-26 三菱電機株式会社 樹脂封止型半導体パッケージおよびその製造方法
US5991156A (en) * 1993-12-20 1999-11-23 Stmicroelectronics, Inc. Ball grid array integrated circuit package with high thermal conductivity
US5604376A (en) * 1994-06-30 1997-02-18 Digital Equipment Corporation Paddleless molded plastic semiconductor chip package
JPH08121442A (ja) * 1994-10-26 1996-05-14 Mitsubishi Electric Corp 接着接合体及びその接合方法並びにリベット
JP3487524B2 (ja) * 1994-12-20 2004-01-19 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US5798909A (en) * 1995-02-15 1998-08-25 International Business Machines Corporation Single-tiered organic chip carriers for wire bond-type chips
JP3475557B2 (ja) * 1995-03-08 2003-12-08 ソニー株式会社 半導体装置の製造方法
US5665653A (en) * 1995-03-29 1997-09-09 Unifet, Incorporated Method for encapsulating an electrochemical sensor
US5620928A (en) * 1995-05-11 1997-04-15 National Semiconductor Corporation Ultra thin ball grid array using a flex tape or printed wiring board substrate and method
FR2734983B1 (fr) * 1995-05-29 1997-07-04 Sgs Thomson Microelectronics Utilisation d'un micromodule comme boitier de montage en surface et procede correspondant
FR2734984B1 (fr) * 1995-05-29 1997-08-22 Sgs Thomson Microelectronics Utilisation d'un micromodule comme boitier de montage en surface et procede correspondant
US5697148A (en) * 1995-08-22 1997-12-16 Motorola, Inc. Flip underfill injection technique
TW299564B (ja) * 1995-10-04 1997-03-01 Ibm
EP0985513B1 (en) * 1996-01-31 2003-01-02 Sumitomo Bakelite Company Limited Method of producing epoxy resin-encapsulated semiconductor device
DE19624478A1 (de) * 1996-02-08 1998-01-02 Bayerische Motoren Werke Ag Verfahren zum Herstellen eines elektronischen Steuergeräts
JP3170199B2 (ja) * 1996-03-15 2001-05-28 株式会社東芝 半導体装置及びその製造方法及び基板フレーム
US6821821B2 (en) * 1996-04-18 2004-11-23 Tessera, Inc. Methods for manufacturing resistors using a sacrificial layer
US6001671A (en) * 1996-04-18 1999-12-14 Tessera, Inc. Methods for manufacturing a semiconductor package having a sacrificial layer
US5874319A (en) * 1996-05-21 1999-02-23 Honeywell Inc. Vacuum die bond for known good die assembly
DE19625228C2 (de) * 1996-06-24 1998-05-14 Siemens Ag Systemträger für die Montage einer integrierten Schaltung in einem Spritzgußgehäuse
DE19639025C2 (de) * 1996-09-23 1999-10-28 Siemens Ag Chipmodul und Verfahren zur Herstellung eines Chipmoduls
US5825628A (en) * 1996-10-03 1998-10-20 International Business Machines Corporation Electronic package with enhanced pad design
US6127724A (en) * 1996-10-31 2000-10-03 Tessera, Inc. Packaged microelectronic elements with enhanced thermal conduction
US20020110354A1 (en) * 1997-01-09 2002-08-15 Osamu Ikeda Image recording and editing apparatus, and method for capturing and editing an image
JP3793628B2 (ja) * 1997-01-20 2006-07-05 沖電気工業株式会社 樹脂封止型半導体装置
KR100214555B1 (ko) * 1997-02-14 1999-08-02 구본준 반도체 패키지의 제조방법
US6583444B2 (en) 1997-02-18 2003-06-24 Tessera, Inc. Semiconductor packages having light-sensitive chips
US5923081A (en) 1997-05-15 1999-07-13 Micron Technology, Inc. Compression layer on the leadframe to reduce stress defects
US5923959A (en) 1997-07-23 1999-07-13 Micron Technology, Inc. Ball grid array (BGA) encapsulation mold
US6472252B2 (en) * 1997-07-23 2002-10-29 Micron Technology, Inc. Methods for ball grid array (BGA) encapsulation mold
US6081997A (en) * 1997-08-14 2000-07-04 Lsi Logic Corporation System and method for packaging an integrated circuit using encapsulant injection
US6173490B1 (en) * 1997-08-20 2001-01-16 National Semiconductor Corporation Method for forming a panel of packaged integrated circuits
US5930604A (en) * 1998-02-02 1999-07-27 Delco Electronics Corporation Encapsulation method for fine-pitch chip-on-board
US6172419B1 (en) 1998-02-24 2001-01-09 Micron Technology, Inc. Low profile ball grid array package
US6080932A (en) * 1998-04-14 2000-06-27 Tessera, Inc. Semiconductor package assemblies with moisture vents
US7270867B1 (en) 1998-06-10 2007-09-18 Asat Ltd. Leadless plastic chip carrier
US8330270B1 (en) 1998-06-10 2012-12-11 Utac Hong Kong Limited Integrated circuit package having a plurality of spaced apart pad portions
US6229200B1 (en) 1998-06-10 2001-05-08 Asat Limited Saw-singulated leadless plastic chip carrier
US6893900B1 (en) 1998-06-24 2005-05-17 Amkor Technology, Inc. Method of making an integrated circuit package
US7071541B1 (en) 1998-06-24 2006-07-04 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US6143981A (en) * 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US7112474B1 (en) 1998-06-24 2006-09-26 Amkor Technology, Inc. Method of making an integrated circuit package
US7030474B1 (en) 1998-06-24 2006-04-18 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US7332375B1 (en) 1998-06-24 2008-02-19 Amkor Technology, Inc. Method of making an integrated circuit package
US7005326B1 (en) 1998-06-24 2006-02-28 Amkor Technology, Inc. Method of making an integrated circuit package
US6137173A (en) * 1998-06-30 2000-10-24 Intel Corporation Preventing backside analysis of an integrated circuit
US6194250B1 (en) * 1998-09-14 2001-02-27 Motorola, Inc. Low-profile microelectronic package
US6281568B1 (en) 1998-10-21 2001-08-28 Amkor Technology, Inc. Plastic integrated circuit device package and leadframe having partially undercut leads and die pad
JP2000138262A (ja) 1998-10-31 2000-05-16 Anam Semiconductor Inc チップスケ―ル半導体パッケ―ジ及びその製造方法
WO2000028589A1 (en) * 1998-11-06 2000-05-18 Festec Co., Ltd. A plastic package having an air cavity and manufacturing method thereof
JP2000164788A (ja) * 1998-11-20 2000-06-16 Anam Semiconductor Inc 半導体パッケ―ジ用リ―ドフレ―ムとこれを用いた半導体パッケ―ジ及びその製造方法
US6537853B1 (en) * 1999-02-22 2003-03-25 Micron Technology, Inc. Overmolding encapsulation process
JP3575001B2 (ja) 1999-05-07 2004-10-06 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
JP3398721B2 (ja) * 1999-05-20 2003-04-21 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
USRE40112E1 (en) 1999-05-20 2008-02-26 Amkor Technology, Inc. Semiconductor package and method for fabricating the same
JP3416737B2 (ja) * 1999-05-20 2003-06-16 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージの製造方法
JP3314304B2 (ja) 1999-06-07 2002-08-12 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ用の回路基板
JP3427352B2 (ja) 1999-08-24 2003-07-14 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ用回路基板
JP2001077301A (ja) * 1999-08-24 2001-03-23 Amkor Technology Korea Inc 半導体パッケージ及びその製造方法
US6247229B1 (en) 1999-08-25 2001-06-19 Ankor Technology, Inc. Method of forming an integrated circuit device package using a plastic tape as a base
US20020100165A1 (en) 2000-02-14 2002-08-01 Amkor Technology, Inc. Method of forming an integrated circuit device package using a temporary substrate
KR100379089B1 (ko) 1999-10-15 2003-04-08 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지
KR100526844B1 (ko) * 1999-10-15 2005-11-08 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조방법
KR20010037247A (ko) 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지
KR100403142B1 (ko) * 1999-10-15 2003-10-30 앰코 테크놀로지 코리아 주식회사 반도체패키지
US6580159B1 (en) 1999-11-05 2003-06-17 Amkor Technology, Inc. Integrated circuit device packages and substrates for making the packages
US6847103B1 (en) 1999-11-09 2005-01-25 Amkor Technology, Inc. Semiconductor package with exposed die pad and body-locking leadframe
US6476478B1 (en) 1999-11-12 2002-11-05 Amkor Technology, Inc. Cavity semiconductor package with exposed leads and die pad
KR100421774B1 (ko) 1999-12-16 2004-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법
US6639308B1 (en) * 1999-12-16 2003-10-28 Amkor Technology, Inc. Near chip size semiconductor package
DE10012880A1 (de) * 2000-03-16 2001-09-27 Infineon Technologies Ag Verfahren und Vorrichtung zur Herstellung einer Halbleiterchip-Umhüllung
KR100583494B1 (ko) * 2000-03-25 2006-05-24 앰코 테크놀로지 코리아 주식회사 반도체패키지
US6383843B1 (en) * 2000-04-17 2002-05-07 Advanced Micro Devices, Inc. Using removable spacers to ensure adequate bondline thickness
US7042068B2 (en) * 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
US6589820B1 (en) * 2000-06-16 2003-07-08 Micron Technology, Inc. Method and apparatus for packaging a microelectronic die
JP4230679B2 (ja) * 2000-06-26 2009-02-25 株式会社東芝 半導体樹脂モールド装置および半導体樹脂モールド方法
US6452278B1 (en) * 2000-06-30 2002-09-17 Amkor Technology, Inc. Low profile package for plural semiconductor dies
US6483044B1 (en) 2000-08-23 2002-11-19 Micron Technology, Inc. Interconnecting substrates for electrical coupling of microelectronic components
US6979595B1 (en) * 2000-08-24 2005-12-27 Micron Technology, Inc. Packaged microelectronic devices with pressure release elements and methods for manufacturing and using such packaged microelectronic devices
US6838760B1 (en) 2000-08-28 2005-01-04 Micron Technology, Inc. Packaged microelectronic devices with interconnecting units
US6624005B1 (en) 2000-09-06 2003-09-23 Amkor Technology, Inc. Semiconductor memory cards and method of making same
US6564454B1 (en) 2000-12-28 2003-05-20 Amkor Technology, Inc. Method of making and stacking a semiconductor package
KR20020058209A (ko) 2000-12-29 2002-07-12 마이클 디. 오브라이언 반도체패키지
KR100731007B1 (ko) * 2001-01-15 2007-06-22 앰코 테크놀로지 코리아 주식회사 적층형 반도체 패키지
KR100394030B1 (ko) * 2001-01-15 2003-08-06 앰코 테크놀로지 코리아 주식회사 적층형 반도체 패키지
US6605865B2 (en) 2001-03-19 2003-08-12 Amkor Technology, Inc. Semiconductor package with optimized leadframe bonding strength
US6486537B1 (en) 2001-03-19 2002-11-26 Amkor Technology, Inc. Semiconductor package with warpage resistant substrate
US6967395B1 (en) 2001-03-20 2005-11-22 Amkor Technology, Inc. Mounting for a package containing a chip
US6545345B1 (en) 2001-03-20 2003-04-08 Amkor Technology, Inc. Mounting for a package containing a chip
KR100393448B1 (ko) 2001-03-27 2003-08-02 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
KR100369393B1 (ko) * 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
KR100411811B1 (ko) * 2001-04-02 2003-12-24 앰코 테크놀로지 코리아 주식회사 반도체패키지
US7045883B1 (en) 2001-04-04 2006-05-16 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package and method of making same
US7064009B1 (en) 2001-04-04 2006-06-20 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package and method of making same
US6967124B1 (en) 2001-06-19 2005-11-22 Amkor Technology, Inc. Imprinted integrated circuit substrate and method for imprinting an integrated circuit substrate
US6930256B1 (en) 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laser-embedded conductive patterns and method therefor
US7334326B1 (en) 2001-06-19 2008-02-26 Amkor Technology, Inc. Method for making an integrated circuit substrate having embedded passive components
US6534338B1 (en) 2001-06-29 2003-03-18 Amkor Technology, Inc. Method for molding semiconductor package having a ceramic substrate
US6900527B1 (en) 2001-09-19 2005-05-31 Amkor Technology, Inc. Lead-frame method and assembly for interconnecting circuits within a circuit module
US7485952B1 (en) 2001-09-19 2009-02-03 Amkor Technology, Inc. Drop resistant bumpers for fully molded memory cards
US6555917B1 (en) 2001-10-09 2003-04-29 Amkor Technology, Inc. Semiconductor package having stacked semiconductor chips and method of making the same
US6611047B2 (en) 2001-10-12 2003-08-26 Amkor Technology, Inc. Semiconductor package with singulation crease
JP3704304B2 (ja) * 2001-10-26 2005-10-12 新光電気工業株式会社 リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法
US6630726B1 (en) 2001-11-07 2003-10-07 Amkor Technology, Inc. Power semiconductor package with strap
US6798046B1 (en) 2002-01-22 2004-09-28 Amkor Technology, Inc. Semiconductor package including ring structure connected to leads with vertically downset inner ends
US6784534B1 (en) 2002-02-06 2004-08-31 Amkor Technology, Inc. Thin integrated circuit package having an optically transparent window
US6982485B1 (en) 2002-02-13 2006-01-03 Amkor Technology, Inc. Stacking structure for semiconductor chips and a semiconductor package using it
US6576998B1 (en) 2002-02-28 2003-06-10 Amkor Technology, Inc. Thin semiconductor package with semiconductor chip and electronic discrete device
US6885086B1 (en) 2002-03-05 2005-04-26 Amkor Technology, Inc. Reduced copper lead frame for saw-singulated chip package
US6683795B1 (en) 2002-04-10 2004-01-27 Amkor Technology, Inc. Shield cap and semiconductor package including shield cap
US6608366B1 (en) 2002-04-15 2003-08-19 Harry J. Fogelson Lead frame with plated end leads
US7548430B1 (en) 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
US7633765B1 (en) 2004-03-23 2009-12-15 Amkor Technology, Inc. Semiconductor package including a top-surface metal layer for implementing circuit features
US9691635B1 (en) 2002-05-01 2017-06-27 Amkor Technology, Inc. Buildup dielectric layer having metallization pattern semiconductor package fabrication method
US7399661B2 (en) 2002-05-01 2008-07-15 Amkor Technology, Inc. Method for making an integrated circuit substrate having embedded back-side access conductors and vias
US7670962B2 (en) 2002-05-01 2010-03-02 Amkor Technology, Inc. Substrate having stiffener fabrication method
US6930257B1 (en) 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laminated laser-embedded circuit layers
US6627977B1 (en) 2002-05-09 2003-09-30 Amkor Technology, Inc. Semiconductor package including isolated ring structure
US6841414B1 (en) 2002-06-19 2005-01-11 Amkor Technology, Inc. Saw and etch singulation method for a chip package
US6791168B1 (en) * 2002-07-10 2004-09-14 Micron Technology, Inc. Semiconductor package with circuit side polymer layer and wafer level fabrication method
US6867071B1 (en) 2002-07-12 2005-03-15 Amkor Technology, Inc. Leadframe including corner leads and semiconductor package using same
US7042072B1 (en) 2002-08-02 2006-05-09 Amkor Technology, Inc. Semiconductor package and method of manufacturing the same which reduces warpage
US6747352B1 (en) 2002-08-19 2004-06-08 Amkor Technology, Inc. Integrated circuit having multiple power/ground connections to a single external terminal
US7732914B1 (en) 2002-09-03 2010-06-08 Mclellan Neil Cavity-type integrated circuit package
US6818973B1 (en) 2002-09-09 2004-11-16 Amkor Technology, Inc. Exposed lead QFP package fabricated through the use of a partial saw process
US6919620B1 (en) 2002-09-17 2005-07-19 Amkor Technology, Inc. Compact flash memory card with clamshell leadframe
US7361533B1 (en) 2002-11-08 2008-04-22 Amkor Technology, Inc. Stacked embedded leadframe
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US7190062B1 (en) 2004-06-15 2007-03-13 Amkor Technology, Inc. Embedded leadframe semiconductor package
US6798047B1 (en) 2002-12-26 2004-09-28 Amkor Technology, Inc. Pre-molded leadframe
US7270735B2 (en) * 2003-01-21 2007-09-18 Seagate Technology Llc System and method for holding and releasing a workpiece for electrochemical machining
US6847099B1 (en) 2003-02-05 2005-01-25 Amkor Technology Inc. Offset etched corner leads for semiconductor package
US6750545B1 (en) 2003-02-28 2004-06-15 Amkor Technology, Inc. Semiconductor package capable of die stacking
US6927483B1 (en) 2003-03-07 2005-08-09 Amkor Technology, Inc. Semiconductor package exhibiting efficient lead placement
US7001799B1 (en) 2003-03-13 2006-02-21 Amkor Technology, Inc. Method of making a leadframe for semiconductor devices
US6794740B1 (en) 2003-03-13 2004-09-21 Amkor Technology, Inc. Leadframe package for semiconductor devices
US7126210B2 (en) * 2003-04-02 2006-10-24 Stmicroelectronics, Inc. System and method for venting pressure from an integrated circuit package sealed with a lid
US7095103B1 (en) 2003-05-01 2006-08-22 Amkor Technology, Inc. Leadframe based memory card
US6879034B1 (en) 2003-05-01 2005-04-12 Amkor Technology, Inc. Semiconductor package including low temperature co-fired ceramic substrate
US7008825B1 (en) 2003-05-27 2006-03-07 Amkor Technology, Inc. Leadframe strip having enhanced testability
US6897550B1 (en) 2003-06-11 2005-05-24 Amkor Technology, Inc. Fully-molded leadframe stand-off feature
US20050023682A1 (en) * 2003-07-31 2005-02-03 Morio Nakao High reliability chip scale package
US7033517B1 (en) 2003-09-15 2006-04-25 Asat Ltd. Method of fabricating a leadless plastic chip carrier
US7245007B1 (en) 2003-09-18 2007-07-17 Amkor Technology, Inc. Exposed lead interposer leadframe package
US6921967B2 (en) * 2003-09-24 2005-07-26 Amkor Technology, Inc. Reinforced die pad support structure
US6936922B1 (en) 2003-09-26 2005-08-30 Amkor Technology, Inc. Semiconductor package structure reducing warpage and manufacturing method thereof
US7138707B1 (en) 2003-10-21 2006-11-21 Amkor Technology, Inc. Semiconductor package including leads and conductive posts for providing increased functionality
US7144517B1 (en) 2003-11-07 2006-12-05 Amkor Technology, Inc. Manufacturing method for leadframe and for semiconductor package using the leadframe
US7211879B1 (en) 2003-11-12 2007-05-01 Amkor Technology, Inc. Semiconductor package with chamfered corners and method of manufacturing the same
US20070145548A1 (en) * 2003-12-22 2007-06-28 Amkor Technology, Inc. Stack-type semiconductor package and manufacturing method thereof
US7057268B1 (en) 2004-01-27 2006-06-06 Amkor Technology, Inc. Cavity case with clip/plug for use on multi-media card
US7091594B1 (en) 2004-01-28 2006-08-15 Amkor Technology, Inc. Leadframe type semiconductor package having reduced inductance and its manufacturing method
US7015075B2 (en) * 2004-02-09 2006-03-21 Freescale Semiconuctor, Inc. Die encapsulation using a porous carrier
US11081370B2 (en) 2004-03-23 2021-08-03 Amkor Technology Singapore Holding Pte. Ltd. Methods of manufacturing an encapsulated semiconductor device
US10811277B2 (en) 2004-03-23 2020-10-20 Amkor Technology, Inc. Encapsulated semiconductor package
US20080003722A1 (en) * 2004-04-15 2008-01-03 Chun David D Transfer mold solution for molded multi-media card
US7145238B1 (en) 2004-05-05 2006-12-05 Amkor Technology, Inc. Semiconductor package and substrate having multi-level vias
US20050249945A1 (en) * 2004-05-10 2005-11-10 Wen Kun Yang Manufacturing tool for wafer level package and method of placing dies
JPWO2005114730A1 (ja) * 2004-05-20 2008-03-27 スパンション エルエルシー 半導体装置の製造方法および半導体装置
US7091581B1 (en) 2004-06-14 2006-08-15 Asat Limited Integrated circuit package and process for fabricating the same
US7411289B1 (en) 2004-06-14 2008-08-12 Asat Ltd. Integrated circuit package with partially exposed contact pads and process for fabricating the same
US7202554B1 (en) 2004-08-19 2007-04-10 Amkor Technology, Inc. Semiconductor package and its manufacturing method
US7595225B1 (en) 2004-10-05 2009-09-29 Chun Ho Fan Leadless plastic chip carrier with contact standoff
US7217991B1 (en) 2004-10-22 2007-05-15 Amkor Technology, Inc. Fan-in leadframe semiconductor package
JP4386008B2 (ja) * 2004-11-11 2009-12-16 セイコーエプソン株式会社 実装基板及び電子機器
US7442581B2 (en) * 2004-12-10 2008-10-28 Freescale Semiconductor, Inc. Flexible carrier and release method for high volume electronic package fabrication
US7358119B2 (en) * 2005-01-12 2008-04-15 Asat Ltd. Thin array plastic package without die attach pad and process for fabricating the same
TWI271807B (en) * 2005-03-29 2007-01-21 Phoenix Prec Technology Corp Chip embedded package structure and fabrication method thereof
US8826531B1 (en) 2005-04-05 2014-09-09 Amkor Technology, Inc. Method for making an integrated circuit substrate having laminated laser-embedded circuit layers
US7348663B1 (en) 2005-07-15 2008-03-25 Asat Ltd. Integrated circuit package and method for fabricating same
US7410830B1 (en) 2005-09-26 2008-08-12 Asat Ltd Leadless plastic chip carrier and method of fabricating same
US7507603B1 (en) 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
CN101375393B (zh) * 2006-02-03 2010-09-22 三井化学株式会社 树脂制中空封装及其制造方法
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
US7589398B1 (en) 2006-10-04 2009-09-15 Amkor Technology, Inc. Embedded metal features structure
US7550857B1 (en) 2006-11-16 2009-06-23 Amkor Technology, Inc. Stacked redistribution layer (RDL) die assembly package
US7750250B1 (en) 2006-12-22 2010-07-06 Amkor Technology, Inc. Blind via capture pad structure
US7687893B2 (en) 2006-12-27 2010-03-30 Amkor Technology, Inc. Semiconductor package having leadframe with exposed anchor pads
US7752752B1 (en) 2007-01-09 2010-07-13 Amkor Technology, Inc. Method of fabricating an embedded circuit pattern
US7829990B1 (en) 2007-01-18 2010-11-09 Amkor Technology, Inc. Stackable semiconductor package including laminate interposer
US9466545B1 (en) 2007-02-21 2016-10-11 Amkor Technology, Inc. Semiconductor package in package
US7833456B2 (en) 2007-02-23 2010-11-16 Micron Technology, Inc. Systems and methods for compressing an encapsulant adjacent a semiconductor workpiece
US7982297B1 (en) 2007-03-06 2011-07-19 Amkor Technology, Inc. Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same
US8115305B2 (en) * 2007-05-17 2012-02-14 Stats Chippac Ltd. Integrated circuit package system with thin profile
US7977774B2 (en) 2007-07-10 2011-07-12 Amkor Technology, Inc. Fusion quad flat semiconductor package
US7687899B1 (en) 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
US8323771B1 (en) 2007-08-15 2012-12-04 Amkor Technology, Inc. Straight conductor blind via capture pad structure and fabrication method
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8089159B1 (en) 2007-10-03 2012-01-03 Amkor Technology, Inc. Semiconductor package with increased I/O density and method of making the same
JPWO2009044863A1 (ja) * 2007-10-03 2011-02-10 株式会社フジクラ モジュール、配線板、及びモジュールの製造方法
US7847386B1 (en) 2007-11-05 2010-12-07 Amkor Technology, Inc. Reduced size stacked semiconductor package and method of making the same
US7956453B1 (en) 2008-01-16 2011-06-07 Amkor Technology, Inc. Semiconductor package with patterning layer and method of making same
US7723852B1 (en) 2008-01-21 2010-05-25 Amkor Technology, Inc. Stacked semiconductor package and method of making same
US8067821B1 (en) 2008-04-10 2011-11-29 Amkor Technology, Inc. Flat semiconductor package with half package molding
US7768135B1 (en) 2008-04-17 2010-08-03 Amkor Technology, Inc. Semiconductor package with fast power-up cycle and method of making same
US7808084B1 (en) 2008-05-06 2010-10-05 Amkor Technology, Inc. Semiconductor package with half-etched locking features
KR100992778B1 (ko) 2008-05-23 2010-11-05 엘지이노텍 주식회사 발광소자 패키지 및 그 제조방법
US8125064B1 (en) 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
US8184453B1 (en) 2008-07-31 2012-05-22 Amkor Technology, Inc. Increased capacity semiconductor package
US7847392B1 (en) 2008-09-30 2010-12-07 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O
US7989933B1 (en) 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
US8008758B1 (en) 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
US8089145B1 (en) 2008-11-17 2012-01-03 Amkor Technology, Inc. Semiconductor device including increased capacity leadframe
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
US7875963B1 (en) 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O
US7982298B1 (en) 2008-12-03 2011-07-19 Amkor Technology, Inc. Package in package semiconductor device
US8487420B1 (en) 2008-12-08 2013-07-16 Amkor Technology, Inc. Package in package semiconductor device with film over wire
US8680656B1 (en) 2009-01-05 2014-03-25 Amkor Technology, Inc. Leadframe structure for concentrated photovoltaic receiver package
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US8872329B1 (en) 2009-01-09 2014-10-28 Amkor Technology, Inc. Extended landing pad substrate package structure and method
US8058715B1 (en) 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
US7960818B1 (en) 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
US8575742B1 (en) 2009-04-06 2013-11-05 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including power bars
US7960827B1 (en) 2009-04-09 2011-06-14 Amkor Technology, Inc. Thermal via heat spreader package and method
US8623753B1 (en) 2009-05-28 2014-01-07 Amkor Technology, Inc. Stackable protruding via package and method
US8222538B1 (en) 2009-06-12 2012-07-17 Amkor Technology, Inc. Stackable via package and method
US8427269B1 (en) * 2009-06-29 2013-04-23 VI Chip, Inc. Encapsulation method and apparatus for electronic modules
US8471154B1 (en) 2009-08-06 2013-06-25 Amkor Technology, Inc. Stackable variable height via package and method
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8536462B1 (en) 2010-01-22 2013-09-17 Amkor Technology, Inc. Flex circuit package and method
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8300423B1 (en) 2010-05-25 2012-10-30 Amkor Technology, Inc. Stackable treated via package and method
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8338229B1 (en) 2010-07-30 2012-12-25 Amkor Technology, Inc. Stackable plasma cleaned via package and method
US8717775B1 (en) 2010-08-02 2014-05-06 Amkor Technology, Inc. Fingerprint sensor package and method
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8337657B1 (en) 2010-10-27 2012-12-25 Amkor Technology, Inc. Mechanical tape separation package and method
US8482134B1 (en) 2010-11-01 2013-07-09 Amkor Technology, Inc. Stackable package and method
US9748154B1 (en) 2010-11-04 2017-08-29 Amkor Technology, Inc. Wafer level fan out semiconductor device and manufacturing method thereof
US8525318B1 (en) 2010-11-10 2013-09-03 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8557629B1 (en) 2010-12-03 2013-10-15 Amkor Technology, Inc. Semiconductor device having overlapped via apertures
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8674485B1 (en) 2010-12-08 2014-03-18 Amkor Technology, Inc. Semiconductor device including leadframe with downsets
US8535961B1 (en) 2010-12-09 2013-09-17 Amkor Technology, Inc. Light emitting diode (LED) package and method
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
TWI557183B (zh) 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
US8648450B1 (en) 2011-01-27 2014-02-11 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands
US9721872B1 (en) 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
US9013011B1 (en) 2011-03-11 2015-04-21 Amkor Technology, Inc. Stacked and staggered die MEMS package and method
KR101140113B1 (ko) 2011-04-26 2012-04-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
US8653674B1 (en) 2011-09-15 2014-02-18 Amkor Technology, Inc. Electronic component package fabrication method and structure
US8633598B1 (en) 2011-09-20 2014-01-21 Amkor Technology, Inc. Underfill contacting stacking balls package fabrication method and structure
US9029962B1 (en) 2011-10-12 2015-05-12 Amkor Technology, Inc. Molded cavity substrate MEMS package fabrication method and structure
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US9246467B2 (en) * 2012-05-31 2016-01-26 Texas Instruments Incorporated Integrated resonator with a mass bias
US8704370B2 (en) 2012-06-29 2014-04-22 Freescale Semiconductor, Inc. Semiconductor package structure having an air gap and method for forming
US8969730B2 (en) * 2012-08-16 2015-03-03 Apple Inc. Printed circuit solder connections
KR101366461B1 (ko) 2012-11-20 2014-02-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9799592B2 (en) 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
KR101488590B1 (ko) 2013-03-29 2015-01-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
KR101486790B1 (ko) 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
KR101607981B1 (ko) 2013-11-04 2016-03-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
US9559077B2 (en) 2014-10-22 2017-01-31 Nxp Usa, Inc. Die attachment for packaged semiconductor device
TWI586236B (zh) * 2015-01-13 2017-06-01 旭德科技股份有限公司 封裝載板及其製作方法
US9960328B2 (en) 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55134940A (en) * 1979-04-06 1980-10-21 Citizen Watch Co Ltd Resin sealing method for ic
FR2521350B1 (fr) * 1982-02-05 1986-01-24 Hitachi Ltd Boitier porteur de puce semi-conductrice
JPS60208847A (ja) * 1984-04-02 1985-10-21 Oki Electric Ind Co Ltd 表面実装型ｉｃに内在する水分の排出方法
JP2502511B2 (ja) * 1986-02-06 1996-05-29 日立マクセル株式会社 半導体装置の製造方法
JPS63283136A (ja) * 1987-05-15 1988-11-21 Seiko Epson Corp 回路基板の実装方法
AU2309388A (en) * 1987-08-26 1989-03-31 Matsushita Electric Industrial Co., Ltd. Integrated circuit device and method of producing the same
KR970011649B1 (ko) * 1988-03-10 1997-07-12 가부시끼가이샤 히다찌세이사꾸쇼 반도체 장치의 제조방법
JPH01241831A (ja) * 1988-03-23 1989-09-26 Nec Corp 半導体集積回路装置の樹脂封止方法
US4881885A (en) * 1988-04-15 1989-11-21 International Business Machines Corporation Dam for lead encapsulation
JPH02119255A (ja) * 1988-10-28 1990-05-07 Mitsubishi Electric Corp 半導体装置
JP2771203B2 (ja) * 1988-12-27 1998-07-02 日本電気株式会社 集積回路実装用テープ
JP2907914B2 (ja) * 1989-01-16 1999-06-21 シーメンス、アクチエンゲゼルシヤフト 電気又は電子デバイス又はモジユールの封止方法とパツケージ
JPH0386440A (ja) * 1989-08-30 1991-04-11 Hideji Shinkawa 加工機械の円運動機構
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
JPH03198356A (ja) * 1989-12-26 1991-08-29 Nec Corp 樹脂封止型半導体装置
US5045921A (en) * 1989-12-26 1991-09-03 Motorola, Inc. Pad array carrier IC device using flexible tape
JP2890662B2 (ja) * 1990-04-25 1999-05-17 ソニー株式会社 樹脂封止型半導体装置の製造方法とそれに用いるリードフレーム
US5227662A (en) * 1990-05-24 1993-07-13 Nippon Steel Corporation Composite lead frame and semiconductor device using the same
JPH0434958A (ja) * 1990-05-31 1992-02-05 Toshiba Corp 樹脂封止型半導体装置およびその製造方法
US5202288A (en) * 1990-06-01 1993-04-13 Robert Bosch Gmbh Method of manufacturing an electronic circuit component incorporating a heat sink
JPH04330744A (ja) * 1990-09-14 1992-11-18 Mitsubishi Electric Corp 半導体装置の製造方法
US5147821A (en) * 1990-09-28 1992-09-15 Motorola, Inc. Method for making a thermally enhanced semiconductor device by holding a leadframe against a heatsink through vacuum suction in a molding operation
US5157480A (en) * 1991-02-06 1992-10-20 Motorola, Inc. Semiconductor device having dual electrical contact sites
US5142450A (en) * 1991-04-12 1992-08-25 Motorola, Inc. Non-contact lead design and package
JPH0547835A (ja) * 1991-08-09 1993-02-26 Seiko Epson Corp 半導体装置の実装構造
JPH0547836A (ja) * 1991-08-09 1993-02-26 Seiko Epson Corp 半導体装置の実装構造
JPH0582573A (ja) * 1991-09-19 1993-04-02 Nec Corp 樹脂封止型半導体装置用金型

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7910406B2 (en) 2005-11-02 2011-03-22 Panasonic Corporation Electronic circuit device and method for manufacturing same

Also Published As

Publication number Publication date
US5474958A (en) 1995-12-12
KR940027141A (ko) 1994-12-10
TW264563B (ja) 1995-12-01
EP0623956A2 (en) 1994-11-09
EP0623956A3 (en) 1995-03-22

Similar Documents

Publication Publication Date Title
JPH07321139A (ja) 半導体装置およびその製造方法
US5147821A (en) Method for making a thermally enhanced semiconductor device by holding a leadframe against a heatsink through vacuum suction in a molding operation
US6624006B2 (en) Methods of attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip
EP1335428B1 (en) Resin-moulded semiconductor device and method for manufacturing the same
EP0977251B1 (en) Resin sealed semiconductor device and method for manufacturing the same
US5197183A (en) Modified lead frame for reducing wire wash in transfer molding of IC packages
US7371610B1 (en) Process for fabricating an integrated circuit package with reduced mold warping
US5105259A (en) Thermally enhanced semiconductor device utilizing a vacuum to ultimately enhance thermal dissipation
JP3170182B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2875139B2 (ja) 半導体装置の製造方法
US6918178B2 (en) Method of attaching a heat sink to an IC package
US8487451B2 (en) Lead frame land grid array with routing connector trace under unit
US20050184404A1 (en) Photosensitive semiconductor package with support member and method for fabricating the same
US6677665B2 (en) Dual-die integrated circuit package
US5252783A (en) Semiconductor package
JP3482888B2 (ja) 樹脂封止型半導体装置およびその製造方法
US20010042912A1 (en) Dual-die integrated circuit package
JPH0936155A (ja) 半導体装置の製造方法
US5759875A (en) Reduced filler particle size encapsulant for reduction in die surface damage in LOC packages and method of use
US6737737B1 (en) Semiconductor package with chip supporting member
US20040063272A1 (en) Semiconductor devices and methods of making the devices
TWI294680B (ja)
EP0489349A1 (en) Molding process for plastic IC packages
JPH10112519A (ja) 熱放散手段を有する集積回路装置及びその製造方法
JP3212527B2 (ja) 光照射窓を有するｂｇａ型中空半導体パッケージ