[go: up one dir, main page]

DE10012880A1 - Verfahren und Vorrichtung zur Herstellung einer Halbleiterchip-Umhüllung - Google Patents

Verfahren und Vorrichtung zur Herstellung einer Halbleiterchip-Umhüllung

Info

Publication number
DE10012880A1
DE10012880A1 DE10012880A DE10012880A DE10012880A1 DE 10012880 A1 DE10012880 A1 DE 10012880A1 DE 10012880 A DE10012880 A DE 10012880A DE 10012880 A DE10012880 A DE 10012880A DE 10012880 A1 DE10012880 A1 DE 10012880A1
Authority
DE
Germany
Prior art keywords
film
system carrier
molding compound
underside
injection mold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10012880A
Other languages
English (en)
Inventor
Thomas Zeiler
Georg Ernst
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10012880A priority Critical patent/DE10012880A1/de
Priority to PCT/DE2001/000873 priority patent/WO2001069669A1/de
Publication of DE10012880A1 publication Critical patent/DE10012880A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

Ein Leadframe (11) mit Chips (7) wird auf der Unterseite mit einer klebenden Folie (24) versehen, so dass die frei liegenden Kontakte in die dünne Kleberschicht der Folie gedrückt werden. Die Chips werden in einem Spritzwerkzeug (22, 23) mit Kavitäten (27) einseitig mit Epoxidharz unter Druck umhüllt, wobei der Leadframe mit der Folie gegen die Aufgabe (28) gedrückt wird. Die Unterseite des Leadframes wird dadurch abgedichtet und Flash auf den Kontakten vermieden. Die Vorrichtung besitzt eine Abwickelrolle (21) für einen Folienstreifen, der automatisch auf der Unterseite des Leadframes angebracht und entfernt wird.

Description

Die vorliegende Erfindung betrifft ein Verfahren, mit dem Halbleiterbauelemente, die auf einem Systemträger als Chip montiert sind, mit einer Pressmasse umhüllt werden können.
Halbleiterchips, insbesondere solche mit geringer Zahl von elektrischen Anschlüssen, werden u. a. in Gehäusen montiert, die als "Leadless"-Packages bezeichnet werden. Der Halblei­ terchip ist dabei auf einem Systemträger montiert und einsei­ tig mit einer Pressmasse (Mold-Masse) umhüllt. Die elektri­ schen Anschlüsse zum Ansteuern des Bauelementes werden in der Regel mittels Bond-Drähten mit Anschlusskontaktflächen auf dem Systemträger elektrisch leitend verbunden. Die Kontakte des Systemträgers sind üblicherweise durch ein strukturiertes Metallband gebildet. Der Systemträger besitzt für jeden dar­ auf montierten Chip einen Chipeinbauplatz. Die Anschlussflä­ chen für die Bond-Drähte sind nach der erforderlichen Anzahl von Anschlusskontakten rund um den Chip angeordnet. Auf der Unterseite des Bauelementes (Gehäuse und Chip) befinden sich freie Kontaktflächen, die später mit der Leiterplatte verlö­ tet und so mechanisch fixiert und elektrisch kontaktiert wer­ den.
Die beschriebene Anordnung mit dem Halbleiterchip auf dem Sy­ stemträger wird einseitig mit einer Pressmasse umhüllt. Das geschieht in der Weise, dass der Systemträger mit seiner ebe­ nen, von dem Halbleiterchip abgewandten Unterseite auf eine plane Unterlage (Dichtfläche) eines Spritzwerkzeuges gepresst wird und mittels einer geeigneten Form, die von oben aufge­ setzt wird, eine Pressmasse unter hohem Verdichtungsdruck von bis zu 100 bar um den Chip gepresst wird. Dabei kann es vor­ kommen, dass diese Pressmasse auf Grund des strukturierten Systemträgers auf die Unterseite zwischen den Systemträger und das Spritzwerkzeug gepresst wird, und so die auf der Un­ terseite vorhandenen freien Anschlusskontaktflächen zumindest teilweise bedeckt werden (Flash). Dieser sogenannte Flash muß später durch zusätzliche und aufwendige Verfahren wieder entfernt werden, da sonst die Funktion der Bauelemente beein­ trächtigt ist. Ist der Flash zu stark, kann er u. U. nicht mehr entfernt werden, und das Bauelement ist nicht zu gebrau­ chen.
Derzeit werden üblicherweise Einzelgehäuse für die Chips auf einem Matrix-Leadframe montiert und mit der Pressmasse um­ hüllt. Das dafür verwendete Spritzwerkzeug hat der Anzahl der Einzelgehäuse entsprechend einzeln eingearbeitete Kavitäten, so dass jeder Chip separat in einem Hohlraum umhüllt werden kann. Die Dichtflächen des Spritzwerkzeugs am Rand des Hohl­ raumes klemmen den Systemträger derart, dass größerer Flash verhindert wird. Die Effektivität dieses Verfahrens kann durch Beilegen einer dünnen Folie zwischen den Leadframe (Sy­ stemträger) und das Spritzwerkzeug erhöht werden, da die Kon­ taktflächen (Pads) und die am Chip vorhandenen Kontaktflächen in die Folie eingedrückt werden, so dass eine bessere Abdich­ tung des Hohlraumes gewährleistest ist. Derartige Verfahren werden z. B. als 3P-Verfahren der Firma BDM oder als FAME- Verfahren (Film Assisted Molding Equipment) der Firma Yamada angeboten. Die Verwendung von Dichtfolien ist auch in der US 5,891,377 für eine Vorrichtung zum Vergießen von Halbleiter­ bauelementen auf einem Systemträger beschrieben.
Auf dem Systemträger ist eine Vielzahl von Bauelementen auf­ gebracht, die jeweils von der Pressmasse umhüllt werden müs­ sen. Geschieht das in einer jeweiligen Einzelkavität des Spritzwerkzeuges, dann müssen die auf dem Systemträger mon­ tierten Halbleiterchips einen ausreichend großen Abstand von­ einander besitzen, um eine ausreichende Abdichtung der Kavi­ tät und die Zuführung des Anspritzkanals zu ermöglichen. Auf einem streifenförmigen Leadframe, wie er üblicherweise ver­ wendet wird, kann daher nur eine dementsprechend begrenzte Stückzahl von Bauelementen untergebracht werden. Mit dem bei Laminatsubstraten üblicherweise verwendeten MAP-Design (Ma­ trix Array Package) wird unter einer Mold-Kappe eine Matrix von dichtgepackten Bauelementen umhüllt und anschließend durch Sägen vereinzelt. Die Bearbeitungskapazität einer der­ artigen Leadframe-Anordnung liegt um ca. den Faktor 2 bis 3 höher als bei einem Leadframe, auf dem die Halbleiterchips in Einzelkavitäten eingespritzt werden. Die MAP-Technik ist je­ doch bei Leadframe-Gehäusen nicht anwendbar. Das liegt daran, dass das Leadframe strukturiert ist und deshalb die Press­ masse auf die Unterseite gelangen kann und die Abdichtung durch das Spritzwerkzeug nur durch Andruck am Rand, aber nicht in der Mitte möglich ist, so dass die Pressmasse infol­ ge des hohen Verdichtungsdruckes stets aufgrund der unver­ meidbaren Verwerfung des Systemträgers an die Kontaktflächen der Gehäuseunterseite gelangt.
Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zur Herstellung von einseitig vergossenen Halbleiterchip-Gehäu­ sen, insbesondere von Leadframe-Gehäusen in MAP-Design, anzu­ geben, bei dem die Gefahr des Auftretens von Flash vermieden wird.
Diese Aufgabe wird mit dem Verfahren mit den Merkmalen des Anspruches 1 bzw. durch Anwendung der Vorrichtung mit den Merkmalen den Anspruches 6 gelöst. Ausgestaltungen ergeben sich aus den jeweiligen abhängigen Ansprüchen.
Bei dem erfindungsgemäßen Verfahren wird vor dem Einlegen des Systemträgers in das Spritzwerkzeug auf der Unterseite des Systemträgers eine klebende Dichtfolie aufgebracht. Beim Auf­ bringen der Folie auf den Systemträger werden die freiliegen­ den Kontaktflächen etwas in die dünne Kleberschicht der Folie gedrückt. Auf diese Weise werden die Kontaktflächen in die Folie formschlüssig haftend eingebettet und gegen das Ein­ dringen der Pressmasse geschützt. Das Verfahren ist bestens für die Verwendung der MAP-Leadframes geeignet, da sich die Folie dem Leadframe anpasst. Positiv wirkt sich aus, dass während des Verdichtens der Pressmasse der Systemträger mit der Folie gegen die Unterlage, d. h. die Auflage des Spritz­ werkzeuges gedrückt wird. Zusätzlich übt die unter dem Ver­ dichtungsdruck stehende Pressmasse auf die Oberseite des Sy­ stemträgers eine Kraft aus, die unterstützend die Kontaktflä­ chen der Unterseite in die Kleberschicht der Folie drückt.
Die erfindungsgemäße Vorrichtung erleichtert die Herstellung dadurch, dass während des Verfahrens, mit dem die Halbleiter­ chips mit der Pressmasse umhüllt werden, automatisch die kle­ bende Folie auf der Unterseite des Systemträgers angebracht und nach dem Umhüllen der Halbleiterchips mittels einer ge­ eigneten Vorrichtung, die insbesondere für eine Wärmezufuhr in die Folie vorgesehen ist, entfernt wird.
Es folgt eine genauere Beschreibung des erfindungsgemäßen Verfahrens und der Vorrichtung anhand der in den beigefügten Figuren dargestellten Beispiele.
Fig. 1a und 1b zeigen ein "Leadless"-Gehäuse im Quer­ schnitt und in der Aufsicht.
Fig. 2a und 2b zeigen typische Anordnungen der Halbleiter­ chips auf einem Leadframe.
Fig. 3 zeigt eine Prinzipskizze einer erfindungsgemäßen Vor­ richtung.
In Fig. 1a ist im Querschnitt eine Anordnung eines Halblei­ terchips auf einem Systemträger, hier einem Leadframe, darge­ stellt. Auf der Unterseite des Halbleiterchips 7 befindet sich das Die Pad 1 (unterer Anschlusskontakt des Chips zur Wärmeableitung und/oder Erdung), das einen Teil des System­ trägers darstellt. Andere Teile des Systemträgers bilden je­ weils Bond Pads 2, auf denen ein von den elektrischen An­ schlüssen des Chips 7 führender Bonddraht 6 angebracht ist. Die Unterseiten der Kontaktflächen der Bond Pads 2 bilden Lötflächen 3 (solder pads), die zur Unterseite des Systemträ­ gers hin frei sind. Auf Grund der Strukturierung der Leadframes befinden sich zwischen den einzelnen Anteilen (Flä­ chen, Pads, Geometrien) Öffnungen 5, die mit der Pressmasse 4 (z. B. einem Epoxidharz) gefüllt werden, durch die hindurch die Pressmasse aber nicht zwischen die Unterseite des System­ trägers und die Auflage an dem Spritzwerkzeug, d. h. auf die Unterseite der Solderpads, gelangen soll. Erfindungsgemäß wird daher beim Herstellen des Gehäuses eine klebende Folie 8 auf diese Unterseite aufgebracht. Die klebende Folie 8 ist mit der Kleberschicht an den Lötflächen 3 und der freien Flä­ che des Die Pads 1 angeklebt und mit der gegenüberliegenden Seite nicht klebend auf die Auflage 9 des Spritzwerkzeuges aufgesetzt. Nach dem Umhüllen des Halbleiterbauelementes wird die klebende Folie 8 vorzugsweise von der Unterseite des Sy­ stemträgers entfernt.
Zur Verdeutlichung der Anordnung ist in Fig. 1b eine Auf­ sicht auf die Anordnung dargestellt. Von dem Die Pad 1 ist dort der Rand unter dem Halbleiterchip 7 sichtbar. Die Bond Pads 2 sind mit den Anschlusskontakten 10 des Chips mittels der Bonddrähte 6 verbunden. Zwischen den Kontaktflächen des Leadframes befindet sich die Öffnung 5, die von der Press­ masse aufgefüllt wird.
Auf diese Weise können außer der in Fig. 2a in Aufsicht dar­ gestellten Anordnung der Halbleiterchips 7 auf einem Lead­ frame 11 auch die in Fig. 2b dargestellten Anordnungen ver­ arbeitet werden. Bei der in Fig. 2b dargestellten Anordnung sind die Halbleiterchips 7 in der Form einzelner Matrix- Anordnungen 13 (MAP) auf dem Leadframe 11 angeordnet. Die an den Rändern eingezeichneten Bohrungen 12 dienen der richtigen Justage des Leadframes bei der Bearbeitung mit dem Spritz­ werkzeug. Wegen der hierbei sehr viel dichteren Anordnung der Chips auf dem Leadframe können mit einem Leadframe entspre­ chend Fig. 2b sehr viel mehr Bauelemente in einem Durchgang bearbeitet werden als mit einer Anordnung gemäß Fig. 2a. Bei der matrizenförmigen Anordnung gemäß Fig. 2b läßt sich auftretender Flash nur mit der erfindungsgemäß verwendeten haf­ tenden Folie vermeiden.
Die erfindungsgemäß verwendete Folie muss eine haftende oder klebende Eigenschaft besitzen. Sie muss zuverlässig an Me­ talloberflächen (wie z. B. Kupfer, Alloy 42, Palladium), die die Kontaktflächen auf der Unterseite des Systemträgers bil­ den, haften. Sie muss ausreichend temperaturbeständig sein, damit sie während des Einspritzens der Pressmasse nicht be­ schädigt wird. Vorzugsweise sollte die Hafteigenschaft der Folie so beschaffen sein, dass sie sich automatisch vor dem Einspritzen aufbringen und nach dem Einspritzen ablösen lässt. Dazu soll die Folie insbesondere nicht zu stark an der Pressmasse haften und sich vor allem nicht chemisch mit der Pressmasse umsetzen. Eine auf der Folie vorhandene Kleber­ schicht muss sich rückstandsfrei von den Metallflächen ent­ fernen lassen. Auch die Oberfläche der Pressmasse in den Öff­ nungen 5 des Systemträgers soll von Rückständen der Folie frei bleiben. Eine Verschmutzung des Spritzwerkzeuges ist nach Möglichkeit zu vermeiden. Die Oberfläche der eingesprit­ zen Pressmasse sollte möglichst glatt sein und nicht durch die abgebildete Oberfläche der Folie unansehnlich werden.
Eine bevorzugte Ausgestaltung des Verfahrens sieht vor, eine Folie mit einer darauf aufgebrachten Kleberschicht zu verwen­ den, da mittels des Klebers eine ausreichende Haftung der Fo­ lie an den Metalloberflächen gewährleistet werden kann. Bei den derzeit bevorzugten Ausführungsformen werden Folientypen PEN, PTFE und PI (Kapton) in einer Dicke von typisch ca. 0,25 mm verwendet. In Verbindung mit diesen Folien haben sich Kleber aus Polysiloxan mit einer Dicke der Kleberschicht von typisch etwa 5 µm am geeignetsten erwiesen. Verwendbar sind daher auch Folien- bzw. Klebermaterialien, die diesen angege­ benen Materialien ähnlich sind oder zumindest ähnliche Eigen­ schaften haben.
In Fig. 3 ist eine bevorzugte erfindungsgemäße Vorrichtung zur Ausführung des Verfahrens im Schema dargestellt. Diese Vorrichtung dient dazu, die haftende Folie automatisch auf der Unterseite eines Systemträgers anzubringen. Nach dem Um­ hüllen der Chips wird die Folie automatisch von der Untersei­ te des Systemträgers abgezogen, so dass die umhüllten Halb­ leiterchips in der an sich bekannten Weise weiter verarbeitet werden können. In dieser Vorrichtung sind zwei Rollen oder Walzen 21 vorhanden, die für den Vorschub der Folie durch das Spritzwerkzeug vorgesehen sind. Von einer Rolle wird die Fo­ lie abgewickelt; auf die andere Rolle wird die gebrauchte Fo­ lie aufgewickelt. Das Folienband 24 gleitet zwischen dem Un­ terteil 22 des Spritzwerkzeuges und dem Oberteil 23 des Spritzwerkzeuges, in dem die Kavitäten 27 ausgebildet sind, hindurch. Das Unterteil 22 stellt die Auflagefläche 28 für die Systemträger während der Prozessierung dar, während das Oberteil 23 die eigentliche Press- oder Gussform bildet. In Fig. 3 ist zur Veranschaulichung das Spritzwerkzeug in ge­ öffnetem Zustand ohne Einzelheiten dargestellt.
Bei einer bevorzugten Ausführungsform der Vorrichtung schließt sich in Richtung des Folienvorschubes an das Spritz­ werkzeug eine Heizplatte 25 an, die dafür vorgesehen ist, die Folie auf der Unterseite des Systemträgers auf erhöhter Tem­ peratur zu halten und dadurch ein Ablösen zu erleichtern. Der auf der Oberseite mit der Pressmasse umhüllte Systemträger 14 wird nach dem Ablösen der Folie 24 mittels einer weiteren Fördervorrichtung 26 weiter transportiert und kann in an sich bekannter Weise weiter bearbeitet werden.
Statt diese Vorrichtung gemäß Fig. 3 zu verwenden, ist es auch möglich, die Folie bereits zu Beginn der Montage auf dem Systemträger aufzubringen. Hierzu werden dann spezielle tem­ peraturbeständige Folien verwendet, wie z. B. Kapton-Folien, da bei der Kontaktierung der Bonddrähte bei der Montage der Halbleiterchips Temperaturen von etwa 250°C auftreten. Ein Vorteil des erfindungsgemäßen Verfahrens besteht darin, dass die Art und Weise, wie die Folie aufgebracht und entfernt wird, weitgehend dem übrigen Verfahrensablauf der Montage an­ gepasst werden kann.
Mit dem erfindungsgemäßen Verfahren ist es möglich, die maxi­ male Kapazität gebräuchlicher Systemträger, insbesondere der beschriebenen Leadframes, zu nutzen. Es ist damit möglich, einseitig Pressmasse auch auf strukturierte Systemträger auf­ zubringen, ohne dass die Gefahr eines Flash auf zu kontaktie­ renden Flächen besteht. Insbesondere ist das erfindungsgemäße Verfahren auch bei uneben verformten Systemträgern wirkungs­ voll einsetzbar. Das Verfahren ist prinzipiell auch zum Ver­ pressen anderer Bauelemente oder -komponenten verwendbar. Das kann der Fall sein z. B. bei Lötflächen, Kühlkörpern, Öffnun­ gen für optische Elemente oder dergleichen, bei denen die er­ findungsgemäße Abdichttechnik sicherstellt, dass eine Unter­ seite des Bauelementes von der Pressmasse frei gehalten wird.

Claims (8)

1. Verfahren zum Umhüllen von Halbleiterchips (7), die auf einer Oberseite eines Systemträgers (11) mit Öffnungen (5) zwischen der Oberseite und einer Unterseite angebracht sind, mit einer Pressmasse,
bei dem der Systemträger in ein Spritzwerkzeug eingebracht wird, das Kavitäten (27) zur Ausbildung einer Hohlform oder Gussform und eine Auflagefläche (28) für den Systemträger aufweist,
bei dem der Systemträger mit der Unterseite auf die Auflage­ fläche des Spritzwerkzeuges gebracht wird und bei dem der Systemträger nach einem Einspritzen der Press­ masse aus dem Spritzwerkzeug entfernt wird,
dadurch gekennzeichnet, dass
vor dem Einspritzen der Pressmasse eine haftende Folie (8) auf die Unterseite des Systemträgers derart aufgebracht wird, dass die mit der Folie bedeckten Oberflächen des Systemträ­ gers von der Pressmasse frei gehalten werden.
2. Verfahren nach Anspruch 1, bei dem eine mit einer Kleberschicht versehene Folie verwen­ det wird.
3. Verfahren nach Anspruch 2, bei dem die Kleberschicht Polysiloxan ist.
4. Verfahren nach einem der Ansprüche 1 bis 3, bei dem die Folie PEN, PTFE oder PI ist.
5. Verfahren nach einem der Ansprüche 1 bis 4, bei dem die Folie auf die Unterseite eines für Leadless Packages vorgesehenen Leadframes aufgebracht wird.
6. Vorrichtung zum Umhüllen von Halbleiterchips (7) auf einer Oberseite eines Systemträgers (11) mit einer Pressmasse, bei der ein Spritzwerkzeug (22, 23) vorhanden ist, das Kavitäten (27) zur Ausbildung einer Hohlform oder Gussform und eine Auflagefläche (28) für den Systemträger (11) aufweist, bei der eine Fördervorrichtung (21) vorhanden ist, mit der eine Folie (24) als Folienstreifen über die Auflagefläche (28) für den Systemträger bewegt werden kann, und bei der Mittel vorhanden sind, mit denen ein Systemträger in das Spritzwerkzeug eingebracht und in der Hohlform oder Guss­ form auf der Folie haftend eingeklemmt werden kann.
7. Vorrichtung nach Anspruch 6, bei der die Fördervorrichtung (21) für den Folienstreifen Rollen oder Walzen zum Ab- und Aufwickeln der Folie umfasst.
8. Vorrichtung nach Anspruch 6 oder 7, bei der eine Heizvorrichtung (25) vorhanden ist, die dafür vorgesehen und entsprechend angeordnet ist, dass nach dem Einspritzen der Pressmasse ein Ablösen der Folie von dem Sy­ stemträger durch Erwärmung der Folie erleichtert werden kann.
DE10012880A 2000-03-16 2000-03-16 Verfahren und Vorrichtung zur Herstellung einer Halbleiterchip-Umhüllung Ceased DE10012880A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10012880A DE10012880A1 (de) 2000-03-16 2000-03-16 Verfahren und Vorrichtung zur Herstellung einer Halbleiterchip-Umhüllung
PCT/DE2001/000873 WO2001069669A1 (de) 2000-03-16 2001-03-07 Verfahren und vorrichtung zur herstellung einer halbleiterchip-umhüllung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10012880A DE10012880A1 (de) 2000-03-16 2000-03-16 Verfahren und Vorrichtung zur Herstellung einer Halbleiterchip-Umhüllung

Publications (1)

Publication Number Publication Date
DE10012880A1 true DE10012880A1 (de) 2001-09-27

Family

ID=7634989

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10012880A Ceased DE10012880A1 (de) 2000-03-16 2000-03-16 Verfahren und Vorrichtung zur Herstellung einer Halbleiterchip-Umhüllung

Country Status (2)

Country Link
DE (1) DE10012880A1 (de)
WO (1) WO2001069669A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011078906A1 (de) * 2011-07-11 2013-01-17 Osram Opto Semiconductors Gmbh Verfahren zum herstellen eines optoelektronischen halbleiterbauteils mittels spritzpressens

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL1020594C2 (nl) * 2002-05-14 2003-11-17 Fico Bv Werkwijze voor het met behulp van een folielaag omhullen van een elektronische component.

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11274194A (ja) * 1998-03-25 1999-10-08 Matsushita Electron Corp 樹脂封止型半導体装置の製造方法および封止テープ供給装置
DE19833039A1 (de) * 1998-07-22 2000-01-27 Elcos Gmbh Electronic Componen Elektronisches Bauteil und Verfahren zu seiner Herstellung
US6033933A (en) * 1997-02-14 2000-03-07 Lg Semicon Co., Ltd Method for attaching a removable tape to encapsulate a semiconductor package

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3772321D1 (de) * 1986-09-25 1991-09-26 Wacker Chemie Gmbh Elektrisch leitfaehiger klebstoff fuer hohen temperaturbereich.
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
US5474958A (en) * 1993-05-04 1995-12-12 Motorola, Inc. Method for making semiconductor device having no die supporting surface
US5366933A (en) * 1993-10-13 1994-11-22 Intel Corporation Method for constructing a dual sided, wire bonded integrated circuit chip package
JP3485736B2 (ja) * 1996-10-29 2004-01-13 沖電気工業株式会社 半導体装置とその製造方法
JPH10284525A (ja) * 1997-04-03 1998-10-23 Shinko Electric Ind Co Ltd 半導体装置の製造方法
NL1011929C2 (nl) * 1999-04-29 2000-10-31 3P Licensing Bv Werkwijze voor het inkapselen van elektronische componenten, in het bijzonder geintegreerde schakelingen.

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6033933A (en) * 1997-02-14 2000-03-07 Lg Semicon Co., Ltd Method for attaching a removable tape to encapsulate a semiconductor package
JPH11274194A (ja) * 1998-03-25 1999-10-08 Matsushita Electron Corp 樹脂封止型半導体装置の製造方法および封止テープ供給装置
DE19833039A1 (de) * 1998-07-22 2000-01-27 Elcos Gmbh Electronic Componen Elektronisches Bauteil und Verfahren zu seiner Herstellung

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011078906A1 (de) * 2011-07-11 2013-01-17 Osram Opto Semiconductors Gmbh Verfahren zum herstellen eines optoelektronischen halbleiterbauteils mittels spritzpressens

Also Published As

Publication number Publication date
WO2001069669A1 (de) 2001-09-20

Similar Documents

Publication Publication Date Title
DE69705222T2 (de) Gitteranordnung und verfahren zu deren herstellung
DE69532682T2 (de) Nachgiebige zwischenschicht für einen halbleiterchip
DE102012222015B4 (de) Feuchtigkeitsdichtes Halbleitermodul und ein Verfahren zu dessen Herstellung
DE19651566A1 (de) Chip-Modul sowie Verfahren zu dessen Herstellung
DE10331857A1 (de) Gießharzversiegelte Leistungshalbleitervorrichtung und Verfahren zu deren Herstellung
WO2005013352A2 (de) Verfahren zum herstellen eines halbleiterbauelements mit einem kunststoffgehäuse und trägerplatte zur durchführung des verfahrens
DE102008033651B4 (de) Verfahren zur Herstellung eines Leistungshalbleitermoduls
DE4040770C2 (de) Datenträger mit integriertem Schaltkreis
DE102010060798B4 (de) Verfahren zum Verpacken einer Halbleitervorrichtung mit einer Klemme
DE2363833A1 (de) Verfahren und vorrichtung fuer den zusammenbau von halbleiterelementen
DE3533159A1 (de) Verfahren zum verkapseln von auf einem traegerband montierten bauelementen, insbesondere von halbleiterbauelementen
DE19532755C1 (de) Chipmodul, insbesondere für den Einbau in Chipkarten, und Verfahren zur Herstellung eines derartigen Chipmoduls
DE19752195A1 (de) Halbleiterelement mit einer Tragevorrichtung und einem Zuleitungsrahmen und einem damit verbundenen Halbleiterchip
DE102016124270A1 (de) Halbleiter-package und verfahren zum fertigen eines halbleiter-package
DE4130544A1 (de) Verfahren zum herstellen von halbleitervorrichtungen
DE19540306C1 (de) Verfahren zur Herstellung von Leiterrahmen für Halbleiterbauelemente
DE10012880A1 (de) Verfahren und Vorrichtung zur Herstellung einer Halbleiterchip-Umhüllung
DE69114921T2 (de) Verfahren zur automatischen Bandmontage.
DE10206661A1 (de) Elektronisches Bauteil mit einem Halbleiterchip
DE102005015036B4 (de) Verfahren zur Montage eines Chips auf einer Unterlage
DE112019005272T5 (de) Formhälfte und Formverfahren für ein Spritzpressen zum Einkapseln von elektronischen Komponenten, die auf einem Träger befestigt sind, beinhaltend eine duale Trägeroberfläche und ein Verfahren zur Verwendung einer solchen
DE10341186A1 (de) Verfahren und Vorrichtung zum Kontaktieren von Halbleiterchips
DE102006033701B4 (de) Herstellungsverfahren für ein elektronisches Bauelement in VQFN-Bauweise
DE102018216282A1 (de) Verfahren zur Herstellung eines MEMS-Sensors
DE4127911C2 (de) Verfahren zur Herstellung einer Halbleiter-Baugruppe mit einem Außenanschlußteil und deren Verwendung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection