[go: up one dir, main page]

JPH07114237B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH07114237B2
JPH07114237B2 JP62211608A JP21160887A JPH07114237B2 JP H07114237 B2 JPH07114237 B2 JP H07114237B2 JP 62211608 A JP62211608 A JP 62211608A JP 21160887 A JP21160887 A JP 21160887A JP H07114237 B2 JPH07114237 B2 JP H07114237B2
Authority
JP
Japan
Prior art keywords
protective film
final protective
film
semiconductor device
electrode portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62211608A
Other languages
English (en)
Other versions
JPS6454734A (en
Inventor
明彦 大澤
裕 越野
嘉朗 馬場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP62211608A priority Critical patent/JPH07114237B2/ja
Priority to EP88113946A priority patent/EP0304929A3/en
Publication of JPS6454734A publication Critical patent/JPS6454734A/ja
Priority to US07/512,013 priority patent/US5029324A/en
Publication of JPH07114237B2 publication Critical patent/JPH07114237B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/118—Electrodes comprising insulating layers having particular dielectric or electrostatic properties, e.g. having static charges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は半導体装置に係わり、特に半導体装置の最終保
護膜の改良に関する。
（従来の技術） 従来の半導体装置の最終保護膜としては、プラズマSiN
膜などの様な絶縁性膜を使用している。そのため金属電
極部と外部との電気的コンタクトをとるためには、第８
図に示される様にボンディングパッド部を開口しなけれ
ばならない。また最終保護膜を絶縁性膜により形成して
いるため、外部電荷の影響を受けやすい。そのため最終
保護膜を厚くするかフィールド保護膜を形成しないと信
頼性が保てない。
第８図は従来のパワーMOSトランジスタのボンディング
パッド部開口後のデバイスの断面図で、１は一導電型半
導体基板、２は反対導電型半導体層、３は一導電型半導
体層、５はゲート絶縁膜、６は導電性ゲート電極層、７
は金属ソース電極、８は金属ゲート電極、９は金属ドレ
イン電極、10は絶縁性保護膜である。
（発明が解決しようとする問題点） 従来の技術では保護膜に絶縁材料を使用しているため、
第８図に示した様に金属電極7,8上は露出したままであ
る。そのため、この部分においては、耐湿性の対応がな
されておらず、耐湿性に関する信頼性が低い。
なお上記の点に関しての対策案として第９図に示す様な
構造（特公昭62−10029号公報）が提案されているが、
構造が複雑で生産の高いものとは考えられない。
また、外部電荷の影響をさけるために最終保護膜を厚く
したフィールド保護膜を形成したりするため工程日数が
長くなる。
第９図において４はフィールド絶縁膜、７′はボンディ
ングパッド部、11は半導体膜または金属薄膜である。
本発明は上記実情に鑑みてなされたもので、その目的と
するところは、構造的にも簡単で金属電極部の耐湿性を
向上させ、また保護膜としての性質及びシールド性を有
するアモルファスSiCを最終保護膜として使用して最終
保護膜及びフィールド保護膜の厚さを薄くし、また半導
体装置全表面（上面）に保護膜を形成する事により、電
極間の放電及びエレクトロマイグレーションを防止する
ことにある。
［発明の構成］ （問題点を解決するための手段と作用） この発明は、半導体装置の最終保護膜としてアモルファ
スSiCを用い、この最終保護膜によって半導体装置の全
表面を覆っている。このアモルファスSiCは耐湿性が優
れており、しかも、半導体装置の全表面を覆い、ボンデ
ィングパッド部の開口を形成していないため、半導体装
置の耐湿性を向上できる。
また、最終保護膜の電極部と対応する部分に不純物をド
ープして抵抗値を低下させ、最終保護膜を介して電極部
と外部との電気的コンタクトをとっている。アモルファ
スSiCはプラズマSiN膜と比較して抵抗値が低い材料であ
る。しかも、電極部と対応する部分に不純物をドープし
て抵抗値を下げている。したがって、最終保護膜を介し
て電極部と外部との電気的導通をとることができるた
め、ボンディングパッド部の開口を形成することなく、
電極部と外部とを電気的に接続することができ、構造が
簡単で製造工程を削減できる。
さらに、低抵抗部と対応する最終保護膜上に蒸着すると
ともに最終保護膜にさみ込まさせている。したがって、
この金属によってアモルファスSiCとボンディングワイ
ヤとのコンタクト性、すなわち、接合強度を向上させる
ことができる。
（実施例） 以下図面を参照して本発明の一実施例を説明する。第１
図は同実施例のパワーMOSトランジスタの断面図である
が、これは前記従来例のものと対応させた場合の例であ
るから、対応個所には同一符号を付して説明を省略し、
特徴とする点の説明を行なう。即ち第１図に示される如
く、パワーMOSトランジスターの全表面（電極配線上に
直接）に半導体性保護膜であるアモルファスSiC膜12を
形成する。この膜の形成はプラズマCVDにより行ない、
条件は、デポジション圧力0.65Torr、デポジション温度
380℃、パワー200mA、ガス流量比SiH4／C3H8＝1/1で、
厚さ1.0μｍとした。このように半導体装置にアモルフ
ァスSiC膜を生成した後に、金属電極７とか８上のアモ
ルファスSiC膜12上からボンディングワイヤーをつけて
金属電極と外部とのコンタクトを形成する。この場合膜
12に不純物をドープして膜の抵抗値を下げたり、膜12に
金属を蒸着し、熱工程により上記金属を膜中にしみ込ま
せることにより、ボンディングワイヤーと膜12とのコン
タクト性を向上させるとよい。
またアモルファスSiC膜とプラズマSiN膜のシールド効果
を調べるため、第２図に示されるバラクタを製作した。
このバラクタにおけるＮ型基板16上のプラズマSiC膜15
の生成条件は先に示したのと同じで厚さが0.3μｍであ
る。また、プラズマSiN膜はデポジション圧力0.95Tor
r、デポジション温度380℃、パワー250mA、ガス流量比S
iH4／NH3＝200/1840の条件で、厚さ0.3μｍ生成した。
なおプラズマSiOの条件は、デポ圧力0.85Torr、デポ温
度300℃、パワー100mA、ガス流量比SiH4／N2O＝47/2000
で0.3μｍ生成し、Al電極13は、蒸着装置により２μｍ
形成した。
また放電防止に関しては次の様にして調べた。第５図の
デバイスを製作し、Al電極（ベース）−基板裏面間に逆
バイアスをかけて放電する電圧を調べる。その後上記の
条件によるプラズマSiC膜を金導体装置全表面に生成
し、Al電極部−基板裏面間に逆バイアスをかけて半導体
装置の耐圧を測定する。
従来の工程だと最終保護膜形成後、ボンディングパッド
部PEP、エッチング、レジスト剥離の少なくとも三工程
が必要であったが、今回使用した最終保護膜は半導電性
膜のため上記の３工程は不要になる。また、半導体装置
全面を保護膜により被覆しているため、従来に比べてボ
ンディングパッド部の耐湿性が向上される。
なお従来使用されている絶縁性保護膜と上記の半導体性
保護膜を使ったときの半導体装置の特性を第７図に示
す。この図表より、最終保護膜に半導電性膜を使用して
も電気的特性に変化は生じない。
また、アモルファスSiC膜12のシールド性を調べるた
め、第２図の構造のバラクタをつくり、CVメータにより
測定した結果、第３図，第４図の様になった。この事よ
り、アモルファスSiC膜は、従来最終保護膜として使用
されていたプラズマSiN膜よりもシールド効果がある。
そのため、アモルファスSiC膜を最終保護膜として使用
した場合には、半導体装置の保護膜を薄くしても外部電
荷に対する信頼性は保てる。
また第５図の構造だと、1200Vの逆バイアスでアルミ電
極間で放電が生じたが、第６図の構造にする事より、16
00V以上の逆バイアスをかけてもAl電極間で放電もエレ
クトロマイグレーションも生じない。この事より半導体
装置全表面に本実施例の最終保護膜12を形成する事によ
り電極間の放電及びエレクトロマイグレーションを防止
できる。
［発明の効果］ 以上説明した如く本発明によれば、構造的にも簡単で金
属電極部の耐湿性を向上させ、また保護膜としての性質
及びシールド性を有するアモルファスSiCを最終保護膜
として使用して最終保護膜及びフィールド保護膜の厚さ
を薄くし、また電極間の放電及びエレクトロマイグレー
ションを防止し得る半導体装置が提供できるものであ
る。
【図面の簡単な説明】
第１図は本発明の一実施例を示す断面図、第２図はシー
ルド効果を調べるためにつくったバラクタの構成図、第
３図，第４図はこれを測定した結果で、第３図がプラズ
マSiNを用いた場合の特性図、第４図がプラズマSiCを用
いた場合の特性図、第５図，第６図は従来と本発明の効
果を説明するための装置断面図、第７図は従来と本発明
の保護膜を用いた場合に得られた特性図表、第８図，第
９図は従来装置の断面図である。 １…半導体基板、２…反導電性半導体層、３…導電性半
導体層、４…フィールド絶縁膜、５…ゲート絶縁膜、６
…導電性ゲート電極層、７…金属ソース電極、８…金属
ゲート電極、９…金属ドレイン電極、10…絶縁性保護
膜、11…半導体膜及び金属薄膜、12…半導電性最終保護
膜、13…金属電極、14…絶縁膜、15…プラズマSiCもし
くはプラズマSiN、16…フィールド保護膜。

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】電極部を有する半導体装置の全表面を覆う
    最終保護膜としてアモルファスSiCを用い、前記最終保
    護膜の前記電極部と対応する部分に不純物をドープして
    前記最終保護膜の抵抗値を低下させ、前記電極部に対応
    する前記最終保護膜を介して前記電極部と外部との電気
    的コンタクトをとる構成としたことを特徴とする半導体
    装置。
  2. 【請求項２】電極部を有する半導体装置の全表面に設け
    られ、アモルファスSiCからなる最終保護膜と、 前記最終保護膜の前記電極部と対応する部分に不純物を
    ドープして抵抗値が低下された低抵抗部と、 前記低抵抗部と対応する前記最終保護膜上に蒸着され且
    つしみ込まされ、前記最終保護膜とボンディングワイヤ
    のコンタクト性を向上させる金属とを具備し、 前記電極部に対応する前記最終保護膜を介して前記電極
    部とボンディングワイヤとの電気的コンタクトをとる構
    成としたことを特徴とする半導体装置。
JP62211608A 1987-08-26 1987-08-26 半導体装置 Expired - Fee Related JPH07114237B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP62211608A JPH07114237B2 (ja) 1987-08-26 1987-08-26 半導体装置
EP88113946A EP0304929A3 (en) 1987-08-26 1988-08-26 Semiconductor device having an electrode covered with a protective film
US07/512,013 US5029324A (en) 1987-08-26 1990-04-16 Semiconductor device having a semiconductive protection layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62211608A JPH07114237B2 (ja) 1987-08-26 1987-08-26 半導体装置

Publications (2)

Publication Number Publication Date
JPS6454734A JPS6454734A (en) 1989-03-02
JPH07114237B2 true JPH07114237B2 (ja) 1995-12-06

Family

ID=16608580

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62211608A Expired - Fee Related JPH07114237B2 (ja) 1987-08-26 1987-08-26 半導体装置

Country Status (3)

Country Link
US (1) US5029324A (ja)
EP (1) EP0304929A3 (ja)
JP (1) JPH07114237B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4308624A1 (de) * 1993-03-18 1994-09-22 Abb Management Ag MOS-gesteuertes Leistungshalbleiterbauelement
JP3383377B2 (ja) * 1993-10-28 2003-03-04 株式会社東芝 トレンチ構造の縦型のノーマリーオン型のパワーｍｏｓｆｅｔおよびその製造方法
US5523604A (en) * 1994-05-13 1996-06-04 International Rectifier Corporation Amorphous silicon layer for top surface of semiconductor device
US6440766B1 (en) 2000-02-16 2002-08-27 Analog Devices Imi, Inc. Microfabrication using germanium-based release masks
CN1532943B (zh) * 2003-03-18 2011-11-23 松下电器产业株式会社 碳化硅半导体器件及其制造方法
DE102017103620B4 (de) 2017-02-22 2022-01-05 Infineon Technologies Ag Halbleitervorrichtung, Mikrofon und Verfahren zum Bilden einer Halbleitervorrichtung

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2376513A1 (fr) * 1976-12-31 1978-07-28 Radiotechnique Compelec Dispositif semiconducteur muni d'un film protecteur
GB1566072A (en) * 1977-03-28 1980-04-30 Tokyo Shibaura Electric Co Semiconductor device
US4177474A (en) * 1977-05-18 1979-12-04 Energy Conversion Devices, Inc. High temperature amorphous semiconductor member and method of making the same
US4134125A (en) * 1977-07-20 1979-01-09 Bell Telephone Laboratories, Incorporated Passivation of metallized semiconductor substrates
DE2836911C2 (de) * 1978-08-23 1986-11-06 Siemens AG, 1000 Berlin und 8000 München Passivierungsschicht für Halbleiterbauelemente
US4381201A (en) * 1980-03-11 1983-04-26 Fujitsu Limited Method for production of semiconductor devices
JPS56142630A (en) * 1980-04-09 1981-11-07 Fujitsu Ltd Manufacture of semiconductor device
JPS577959A (en) * 1980-06-19 1982-01-16 Toshiba Corp Semiconductor device
US4339285A (en) * 1980-07-28 1982-07-13 Rca Corporation Method for fabricating adjacent conducting and insulating regions in a film by laser irradiation
US4672420A (en) * 1984-03-26 1987-06-09 Advanced Micro Devices, Inc. Integrated circuit structure having conductive, protective layer for multilayer metallization to permit reworking
US4622576A (en) * 1984-10-22 1986-11-11 National Semiconductor Corporation Conductive non-metallic self-passivating non-corrodable IC bonding pads
JPS61198685A (ja) * 1985-02-27 1986-09-03 Kanegafuchi Chem Ind Co Ltd 半導体装置の製法
JPS6210029A (ja) * 1985-07-08 1987-01-19 Hokko Chem Ind Co Ltd ３−イソプロピル−５−メチルフエノ−ルの合成法
US4722913A (en) * 1986-10-17 1988-02-02 Thomson Components-Mostek Corporation Doped semiconductor vias to contacts

Also Published As

Publication number Publication date
EP0304929A3 (en) 1989-08-30
EP0304929A2 (en) 1989-03-01
US5029324A (en) 1991-07-02
JPS6454734A (en) 1989-03-02

Similar Documents

Publication Publication Date Title
US4972250A (en) Protective coating useful as passivation layer for semiconductor devices
JP3131982B2 (ja) 半導体装置、半導体メモリ及び半導体装置の製造方法
US4472730A (en) Semiconductor device having an improved moisture resistance
US3375418A (en) S-m-s device with partial semiconducting layers
US3440500A (en) High frequency field effect transistor
USRE41866E1 (en) Semiconductor device and method of fabricating same
US4067099A (en) Method of forming passivation film
JPS5910073B2 (ja) シリコン・ゲ−トｍｏｓ型半導体装置の製造方法
JPH0350414B2 (ja)
US4001873A (en) Semiconductor device
JPH07114237B2 (ja) 半導体装置
JP3117563B2 (ja) ダイヤモンド薄膜電界効果トランジスタ
US3633078A (en) Stable n-channel tetrode
US3504430A (en) Method of making semiconductor devices having insulating films
JPS594853B2 (ja) 半導体装置
US4897707A (en) Semiconductor device comprising a capacitor and a buried passivation layer
JPH0396267A (ja) 半導体集積回路装置
JPS6359257B2 (ja)
US4017769A (en) Integrated circuits and method of producing the same
GB2068640A (en) Wiring layers for semiconductor devices
JPH09289305A (ja) 半導体装置
JPH06232409A (ja) 半導体装置およびその製造方法
JP2719143B2 (ja) 半導体装置
JPS6321341B2 (ja)
JPH0518259B2 (ja)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees