JPH0518259B2 - - Google Patents
Info
- Publication number
- JPH0518259B2 JPH0518259B2 JP58237358A JP23735883A JPH0518259B2 JP H0518259 B2 JPH0518259 B2 JP H0518259B2 JP 58237358 A JP58237358 A JP 58237358A JP 23735883 A JP23735883 A JP 23735883A JP H0518259 B2 JPH0518259 B2 JP H0518259B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- conductor
- groove
- insulating layer
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
Landscapes
- Electrodes Of Semiconductors (AREA)
- Element Separation (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、半導体集積回路に関する。
〔発明の技術的背景〕
従来、半導体集積回路として例えば、第１図に
示す構造のものが使用されている。図中１は、半
導体基板である。半導体基板１の所定領域には、
溝２が形成されている。溝２の内周面及び半導体
基板１の表面には、薄肉の絶縁膜３が形成されて
いる。半導体基板１上の絶縁膜３の表面には、溝
２を埋めるようにして所定パターンの導体４が形
成されている。絶縁膜３上には、露出した導体４
の表面を覆うようにして絶縁層５が形成されてい
る。絶縁層５には、導体４に通じる窓６が形成さ
れている。絶縁層５上には、この窓６を介して導
体４に接続する配線層７が形成されている。この
ような構造では、導体４は埋め込まれた配線、ゲ
ート、さらには絶縁膜３を含めて素子分離領域と
なる。
示す構造のものが使用されている。図中１は、半
導体基板である。半導体基板１の所定領域には、
溝２が形成されている。溝２の内周面及び半導体
基板１の表面には、薄肉の絶縁膜３が形成されて
いる。半導体基板１上の絶縁膜３の表面には、溝
２を埋めるようにして所定パターンの導体４が形
成されている。絶縁膜３上には、露出した導体４
の表面を覆うようにして絶縁層５が形成されてい
る。絶縁層５には、導体４に通じる窓６が形成さ
れている。絶縁層５上には、この窓６を介して導
体４に接続する配線層７が形成されている。この
ような構造では、導体４は埋め込まれた配線、ゲ
ート、さらには絶縁膜３を含めて素子分離領域と
なる。
このように構成された半導体集積回路１０で
は、溝２を埋める導体４を半導体基板１上に引出
すと共に、これに所定のパターニングを施して配
線層７と旨く接続するための工程を必要とする。
このため、製造工程が複雑になると共に、配線層
７の周辺領域の構造が複雑になり、集積度の向上
を達成できない問題があつた。
は、溝２を埋める導体４を半導体基板１上に引出
すと共に、これに所定のパターニングを施して配
線層７と旨く接続するための工程を必要とする。
このため、製造工程が複雑になると共に、配線層
７の周辺領域の構造が複雑になり、集積度の向上
を達成できない問題があつた。
本発明は、集積度の向上及び製造工程の簡略化
を達成した半導体集積回路を提供することをその
目的とするものである。
を達成した半導体集積回路を提供することをその
目的とするものである。
本発明は、半導体基板に埋込まれた導体の露出
端部の周囲に不純物領域を形成して導体に直接配
線層を接続するようにしたことにより、集積度の
向上及び製造工程の簡略化を達成した半導体集積
回路である。
端部の周囲に不純物領域を形成して導体に直接配
線層を接続するようにしたことにより、集積度の
向上及び製造工程の簡略化を達成した半導体集積
回路である。
以下、本発明の実施例に付いて図面を参照して
説明する。
説明する。
第２図は、本発明の一実施例の断面図である。
図中１１は、Ｐ導電型の半導体基板である。半導
体基板１１の所定領域には、溝１２が形成されて
いる。溝幅L1は、例えば2μ以下に設定されてい
る。溝１２の内壁面には、薄肉の絶縁膜１３が形
成されている。絶縁膜１３の膜厚は、100乃至
2000Åの範囲で設定されている。溝１２内には、
半導体基板１１の表面と露出面を略同一平面にす
るようにして導体１４が充填されている。導体１
４は、不純物をドープした多結晶シリコン、シリ
サイド、金属等で形成されている。導体１４の露
出面近傍の半導体基板１１の表面領域には、Ｎ導
電型の不純物領域１５が、所定の拡散深さで半導
体基板１１の表面から内部に向かつて延在してい
る。導体１４および不純物領域１５の表面を含む
半導体基板１１表面には、絶縁層１６が形成され
ている。絶縁層１６には、導体１４の露出面及び
不純物領域１５の一部分を露出するようにしてコ
ンタクトホール１７が開口されている。絶縁層１
６の表面には、コンタクトホール１７を介して導
体１４に接続する配線層１８が形成されている。
配線層１８は、アルミニウム、Ｎ型不純物をドー
プした多結晶シリコン、シリサイド、金属等で形
成されている。
図中１１は、Ｐ導電型の半導体基板である。半導
体基板１１の所定領域には、溝１２が形成されて
いる。溝幅L1は、例えば2μ以下に設定されてい
る。溝１２の内壁面には、薄肉の絶縁膜１３が形
成されている。絶縁膜１３の膜厚は、100乃至
2000Åの範囲で設定されている。溝１２内には、
半導体基板１１の表面と露出面を略同一平面にす
るようにして導体１４が充填されている。導体１
４は、不純物をドープした多結晶シリコン、シリ
サイド、金属等で形成されている。導体１４の露
出面近傍の半導体基板１１の表面領域には、Ｎ導
電型の不純物領域１５が、所定の拡散深さで半導
体基板１１の表面から内部に向かつて延在してい
る。導体１４および不純物領域１５の表面を含む
半導体基板１１表面には、絶縁層１６が形成され
ている。絶縁層１６には、導体１４の露出面及び
不純物領域１５の一部分を露出するようにしてコ
ンタクトホール１７が開口されている。絶縁層１
６の表面には、コンタクトホール１７を介して導
体１４に接続する配線層１８が形成されている。
配線層１８は、アルミニウム、Ｎ型不純物をドー
プした多結晶シリコン、シリサイド、金属等で形
成されている。
ここで、溝１２の形状は、第３図に示す如く、
帯び状に長いものであつても良いし、正方形のも
のであつても良い。不純物領域１５は、溝１２の
周面に充分に密着していることがの望ましい。コ
ンタクトホール１７の開口部の幅L2は、不純物
領域１５の表面領域の幅L3よりも小さく設定さ
れている。
帯び状に長いものであつても良いし、正方形のも
のであつても良い。不純物領域１５は、溝１２の
周面に充分に密着していることがの望ましい。コ
ンタクトホール１７の開口部の幅L2は、不純物
領域１５の表面領域の幅L3よりも小さく設定さ
れている。
このように構成された半導体集積回路２０によ
れば、導体１４の露出面は半導体基板１１の表面
と略同一平面に設定されており、この導体１４の
露出面にコンタクトホール１７を介して配線層１
８が直接接続されている。その結果、配線層１８
の周辺領域の構造を簡単なものにして集積度を向
上させることができる。また、配線層１８と導体
１４との電気的な接続は、不純物領域１５を形成
したことによつて確実に行われる。即ち、もし不
純物領域１５が存在しないとすると、配線層１８
がＰ型半導体基板１１に直接コンタクトしてしま
い、絶縁膜１３を形成したことの意味が全くなく
なつてしまう。しかし、本発明では不純物領域１
５の存在によつて、が形成されていることによつ
て、配線層１８とＰ型半導体基板１１との間の電
気的接続を防止し、配線層１８を導体１４にのみ
確実に接続することができる。即ち、不純物領域
１５はガードリングとしての機能を有する。しか
も、不純物領域１５の形成及びコンタクトホール
１７の開口は、集積回路の形成のために行われる
拡散工程や写真蝕刻工程を利用して容易に行なう
ことができる。その結果、製造工程を簡略にする
ことができる。また導体１４、絶縁膜１３及び半
導体基板１１からなるMOS構造が形成されるか
ら、導体（電極）１４に配線層１８を介して電位
を印加することにより、これをMOSキヤパシタ
として用いることができる。更に、帯状の長い溝
１２を形成し、コンタクトホール１７を介して該
溝内の導体１４に接続した二つ以上の配線層１８
を形成すれば、導体１４は、これら配線層１８の
間を接続するための埋め込まれた配線となる。
れば、導体１４の露出面は半導体基板１１の表面
と略同一平面に設定されており、この導体１４の
露出面にコンタクトホール１７を介して配線層１
８が直接接続されている。その結果、配線層１８
の周辺領域の構造を簡単なものにして集積度を向
上させることができる。また、配線層１８と導体
１４との電気的な接続は、不純物領域１５を形成
したことによつて確実に行われる。即ち、もし不
純物領域１５が存在しないとすると、配線層１８
がＰ型半導体基板１１に直接コンタクトしてしま
い、絶縁膜１３を形成したことの意味が全くなく
なつてしまう。しかし、本発明では不純物領域１
５の存在によつて、が形成されていることによつ
て、配線層１８とＰ型半導体基板１１との間の電
気的接続を防止し、配線層１８を導体１４にのみ
確実に接続することができる。即ち、不純物領域
１５はガードリングとしての機能を有する。しか
も、不純物領域１５の形成及びコンタクトホール
１７の開口は、集積回路の形成のために行われる
拡散工程や写真蝕刻工程を利用して容易に行なう
ことができる。その結果、製造工程を簡略にする
ことができる。また導体１４、絶縁膜１３及び半
導体基板１１からなるMOS構造が形成されるか
ら、導体（電極）１４に配線層１８を介して電位
を印加することにより、これをMOSキヤパシタ
として用いることができる。更に、帯状の長い溝
１２を形成し、コンタクトホール１７を介して該
溝内の導体１４に接続した二つ以上の配線層１８
を形成すれば、導体１４は、これら配線層１８の
間を接続するための埋め込まれた配線となる。
以上説明した如く、本発明に係る半導体集積回
路によれば、集積度の向上及び製造工程の簡略化
を達成することができるものである。
路によれば、集積度の向上及び製造工程の簡略化
を達成することができるものである。
第１図は、従来の半導体集積回路の断面図、第
２図は、本発明の一実施例の断面図、第３図は、
同実施例の要部を示す説明図である。 １１……半導体基板、１２……溝、１３……絶
縁膜、１４……導体、１５……不純物領域、１６
……絶縁層、１７……コンタクトホール、１８…
…配線層、２０……半導体集積回路。
２図は、本発明の一実施例の断面図、第３図は、
同実施例の要部を示す説明図である。 １１……半導体基板、１２……溝、１３……絶
縁膜、１４……導体、１５……不純物領域、１６
……絶縁層、１７……コンタクトホール、１８…
…配線層、２０……半導体集積回路。
Claims (1)
- 【特許請求の範囲】 １ 第一導電型の半導体基板と、該半導体基板の
所定領域に形成された溝と、該溝内に充填された
導体であつて、その露出面と前記半導体基板の表
面とが略同一平面になるように設けられた導体
と、該導体の露出面を除く周面を包むようにして
前記溝の内周面に形成された絶縁膜と、前記溝の
近傍に前記半導体基板の第一導電型領域が露出し
ないように、前記溝を取り囲んで前記半導体基板
の表面に形成された第二導電型の不純物領域と、
前記半導体基板上に形成され且つ前記導体の露出
面に通じる窓を有する絶縁層と、該窓を介して前
記導体および前記不純物領域に接続し、且つ前記
半導体基板の第一導電型領域には接続しないよう
に前記絶縁層上に形成された配線層とを具備する
ことを特徴とする半導体集積回路。 ２ 前記溝は、半導体基板の所定領域に帯状に形
成されている特許請求の範囲第１項に記載の半導
体集積回路。 ３ 前記窓が複数個形成されている特許請求の範
囲第２項に記載の半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58237358A JPS60130163A (ja) | 1983-12-16 | 1983-12-16 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58237358A JPS60130163A (ja) | 1983-12-16 | 1983-12-16 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60130163A JPS60130163A (ja) | 1985-07-11 |
| JPH0518259B2 true JPH0518259B2 (ja) | 1993-03-11 |
Family
ID=17014206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58237358A Granted JPS60130163A (ja) | 1983-12-16 | 1983-12-16 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60130163A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0691154B2 (ja) * | 1985-10-22 | 1994-11-14 | 日本電気株式会社 | 半導体装置 |
| US4939567A (en) * | 1987-12-21 | 1990-07-03 | Ibm Corporation | Trench interconnect for CMOS diffusion regions |
| US5293512A (en) * | 1991-02-13 | 1994-03-08 | Nec Corporation | Semiconductor device having a groove type isolation region |
| EP0603461A3 (en) * | 1992-10-30 | 1996-09-25 | Ibm | Formation of 3D-structures comprising silicon silicides. |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5681968A (en) * | 1979-12-07 | 1981-07-04 | Toshiba Corp | Manufacture of semiconductor device |
| JPS583261A (ja) * | 1981-06-29 | 1983-01-10 | Fujitsu Ltd | 竪型埋め込みキヤパシタの製造方法 |
-
1983
- 1983-12-16 JP JP58237358A patent/JPS60130163A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5681968A (en) * | 1979-12-07 | 1981-07-04 | Toshiba Corp | Manufacture of semiconductor device |
| JPS583261A (ja) * | 1981-06-29 | 1983-01-10 | Fujitsu Ltd | 竪型埋め込みキヤパシタの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60130163A (ja) | 1985-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4322736A (en) | Short-resistant connection of polysilicon to diffusion | |
| US5780333A (en) | Method of fabricating an analog semiconductor device having a salicide layer | |
| US5091768A (en) | Semiconductor device having a funnel shaped inter-level connection | |
| JP2827675B2 (ja) | 半導体記憶装置 | |
| JP2791260B2 (ja) | 半導体装置の製造方法 | |
| US5482869A (en) | Gettering of unwanted metal impurity introduced into semiconductor substrate during trench formation | |
| US6696732B2 (en) | Semiconductor device having S/D to S/D connection and isolation region between two semiconductor elements | |
| US5210429A (en) | Static RAM cell with conductive straps formed integrally with thin film transistor gates | |
| JP2976842B2 (ja) | 半導体記憶装置の製造方法 | |
| US5243219A (en) | Semiconductor device having impurity diffusion region formed in substrate beneath interlayer contact hole | |
| US5643832A (en) | Semiconductor device and method for fabrication thereof | |
| JPS5816337B2 (ja) | 半導体装置の製造方法 | |
| JPH0518259B2 (ja) | ||
| KR970030838A (ko) | 반도체 기억 장치 및 그 제조 방법 | |
| US5106780A (en) | Semiconductor device and method of manufacturing the same | |
| US5757047A (en) | Semiconductor device and method of manufacturing the same | |
| JPH0347588B2 (ja) | ||
| KR100327929B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2840488B2 (ja) | 半導体集積回路とその製造方法 | |
| US5014109A (en) | Miniaturization of a contact hole in a semiconductor device | |
| JPH0379072A (ja) | 半導体記憶装置及びその製造方法 | |
| US5814887A (en) | Semiconductor device and production method thereof | |
| JP3001588B2 (ja) | 半導体装置およびその製造方法 | |
| JP2987882B2 (ja) | 半導体メモリの製造方法 | |
| JP3264402B2 (ja) | 半導体装置 |