[go: up one dir, main page]

JPH05343740A - りん化ひ化ガリウムエピタキシャルウエハ - Google Patents

りん化ひ化ガリウムエピタキシャルウエハ

Info

Publication number
JPH05343740A
JPH05343740A JP14972692A JP14972692A JPH05343740A JP H05343740 A JPH05343740 A JP H05343740A JP 14972692 A JP14972692 A JP 14972692A JP 14972692 A JP14972692 A JP 14972692A JP H05343740 A JPH05343740 A JP H05343740A
Authority
JP
Japan
Prior art keywords
layer
mixed crystal
gallium arsenide
arsenide
gallium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP14972692A
Other languages
English (en)
Other versions
JP3111644B2 (ja
Inventor
Tadashige Sato
忠重 佐藤
Hisanori Fujita
尚徳 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Kasei Polytec Co
Mitsubishi Kasei Corp
Original Assignee
Mitsubishi Kasei Polytec Co
Mitsubishi Kasei Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Kasei Polytec Co, Mitsubishi Kasei Corp filed Critical Mitsubishi Kasei Polytec Co
Priority to JP14972692A priority Critical patent/JP3111644B2/ja
Priority to US08/072,577 priority patent/US5456765A/en
Priority to DE4319233A priority patent/DE4319233B4/de
Publication of JPH05343740A publication Critical patent/JPH05343740A/ja
Application granted granted Critical
Publication of JP3111644B2 publication Critical patent/JP3111644B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/44—Gallium phosphide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/097—Lattice strain and defects
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/938—Lattice strain control or utilization

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】 【目的】発光ダイオード等の素子製造の際のウエハの割
れの少ないりん化ひ化ガリウムエピタキシャルウエハを
提供することである。 【構成】所望の混晶率を有するりん化ひ化ガリウム混晶
率一定層中に混晶率の段差を設けることによって、りん
化ひ化ガリウムエピタキシャルウエハに残留する応力を
緩和する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、内部応力による割れを
防止したりん化ひ化ガリウム（本明細書においては、Ｇ
ａＡｓ1-X Ｐx 、１＞ｘ＞０．５であるものをいう。ま
た、混晶率は、ｘの値をいう。）エピタキシャルウエハ
に関する。
【０００２】
【従来の技術】りん化ガリウム基板上にりん化ひ化ガリ
ウム混晶層をエピタキシャル成長法によって形成したり
ん化ひ化ガリウムエピタキシャルウエハは、主として赤
色から黄緑色の範囲の可視光の発光ダイオードの製造に
用いられる。かかるエピタキシャルウエハにおいては、
基板とエピタキシャル層の結晶の格子定数が異なるた
め、りん化ガリウム単結晶基板に直接所望のりん化ひ化
ガリウム混晶層を形成すると格子定数の差に起因する歪
が発生して、その結果、転位の増加、割れ等が生じる。
【０００３】そこで、従来りん化ガリウム単結晶基板上
に、混晶率ｘが、１から所望の値まで変化する混晶率変
化層を形成して、その後所望の混晶率を有する混晶率一
定層を形成することによって、この歪を緩和していた。
このような技術による場合も、得られたエピタキシャル
ウエハが、湾曲するという問題があったので、本出願人
の出願にかかる特開平３−２０１５７５号公報記載のよ
うに混晶率の「オーバーシュート」を形成して上記ウエ
ハの湾曲を防止していた。
【０００４】
【発明が解決しようとする課題】しかしながら、このよ
うな「オーバーシュート」を形成してウエハの湾曲を防
止する技術によっても、なおエピタキシャルウエハの内
部に応力が残留して、ウエハの割れの原因となってい
た。割れ易いウエハを用いると発光ダイオードの製造工
程における収率が低下して問題となっていた。これは、
基板とりん化ひ化ガリウム混晶との間の格子定数に差が
あることにもよるが、特に両者の間の熱膨張係数の差に
より６００℃から１０００℃の高温で気相エピタキシャ
ル成長させた後常温に冷却する際に歪が生じて、エピタ
キシャルウエハ内に応力が残留するからである。
【０００５】
【課題を解決するための手段】本発明者等は、発光ダイ
オードの製造工程における割れの少ないりん化ひ化ガリ
ウムエピタキシャルウエハを提供することを目的として
鋭意研究を重ねた結果、本発明に到達したものである。
本発明の上記の目的は、りん化ガリウム単結晶基板上に
りん化ひ化ガリウム混晶率変化層及びりん化ひ化ガリウ
ム混晶率一定層をこの順に形成したりん化ひ化ガリウム
エピタキシャルウエハにおいて、上記りん化ひ化ガリウ
ム混晶率一定層中に、基板側の混晶率よりも表面側の混
晶率が０．０１〜０．０５低くなるように混晶率の段差
を形成したウエハにより達せられる。
【０００６】本発明のエピタキシャルウエハを図１に基
づいて説明する。図１は、本発明のエピタキシャルウエ
ハの一例の縦断面模型図である。１は、単結晶基板であ
る。単結晶基板としては、りん化ガリウム単結晶基板
が、発光ダイオードから放射される光の吸収が少ないの
で適当である。基板表面の面方位は、｛１００｝面また
は｛１００｝面から２〜１０°＜１１０＞方向に傾いた
ものが好ましい。
【０００７】２は、りん化ガリウムエピタキシャル層で
ある。本エピタキシャル層は必須ではないが、この層が
あるとりん化ひ化ガリウム混晶層基板に対する結晶性の
影響を取り除くことができる。従って、結晶性の良好な
りん化ひ化ガリウム混晶層を成長させることができる。
３は、りん化ひ化ガリウム混晶率変化層である。層３
は、りん化ガリウム、すなわち、混晶率ｘ＝１から所望
の混晶率まで連続的に変化させた層である。層３は、り
ん化ガリウム単結晶基板１とりん化ひ化ガリウム混晶率
一定層４の間の格子定数の差に基づく応力の発生を緩和
して、転位等の発生を避けるために設けられる。
【０００８】４及び５は、りん化ひ化ガリウム混晶率一
定層である、りん化ひ化ガリウム混晶率一定層の混晶率
は、１＞ｘ＞０．５の範囲で選択される。ｘが、０．５
未満では、基板に用いられるりん化ガリウムとの格子定
数の差が大となりすぎるので好ましくない。５は、混晶
率一定層４に対して混晶率の段差を有する混晶率一定層
である。層５内にｐｎ接合を設ける。また、本発明のり
ん化ひ化ガリウムは、いわゆる間接遷移型であるので、
アイソエレクトロニック不純物として、窒素をドープし
て、量子効率を向上させる。
【０００９】混晶率の段差は、基板側よりもエピタキシ
ャル層表面側が混晶率が小さくなるように形成するのが
好ましい。すなわち、層４の混晶率よりも層５の混晶率
を小さくする。混晶率の差は、０．０１〜０．０５の範
囲が好ましい。０．０５を超えると基板のそりが大とな
るので好ましくない。また、０．０１未満であると、エ
ピタキシャルウエハ中に歪が残留するのでＬＥＤ製造工
程でのウエハの割れが増加するので好ましくない。
【００１０】層４と５の界面の混晶率の段差は、所望の
混晶率の差を、好ましくは、厚さ１０μｍ以内、さらに
好ましくは、厚さ５μｍ以内、最も好ましくは階段状に
変化させるのがよい。りん化ひ化ガリウム混晶層の成長
方法としては、気相成長法が好ましい。気相成長法とし
ては、ハロゲン輸送法、有機金属化学蒸着法（MOCVD
法）、分子線エピタキシー法等が用いられる。混晶率の
段差は、気相成長法等によりエピタキシャル成長させる
際にりん及び／またはひ素成分の供給量を調整すること
により行う。
【００１１】
【発明の効果】本発明のエピタキシャルウエハは、基板
とは、格子定数及び熱膨張係数の異なるりん化ひ化ガリ
ウム混晶層を形成しても、内部歪が少なく、発光ダイオ
ードの製造工程でのウエハの割れを著しく減少させるこ
とができるので産業上の利用価値は大である。
【００１２】
【実施例】本発明を実施例に基づいてさらに具体的に説
明する。 実施例１ ［ＧａＡｓ0.45Ｐ0.55エピタキシャルウエハの製造］基
板として硫黄を４×１０16／cm-3ドープしたりん化ガリ
ウム単結晶基板を用いた。この基板を横型エピタキシャ
ルリアクター内に設置した。基板は、直径が、５０mm、
また、面方位は、｛１００｝面から＜１１０＞方向へ、
６°偏位した面であった。
【００１３】また、高純度ガリウムを収容した石英ボー
トをリアクターの所定の場所に設置した。リアクターに
アルゴンガスを導入して、空気を十分置換した後、キャ
リアガスとして、水素を３０００ml／分の流量で導入
し、かつ、アルゴンガスの供給を停止した。続いて、昇
温を開始した。基板設置部の温度が９３０℃、ガリウム
を収容した石英ボート設置部の温度が８３０℃になった
のを確認した後、気相成長用ガスを以下のように導入し
て、りん化ガリウム層（図１の層２）の気相エピタキシ
ャル成長を開始した。
【００１４】ｎ型不純物として、硫化水素を１０ppm 含
有する水素を６．２ml／分の流量でリアクターに導入し
た。高純度塩化水素ガスを９１ml／分の流量でガリウム
を収容したボート設置領域に導入した。ホスフィン（Ｐ
Ｈ3 ）を１０％含有する水素を１６６ml／分リアクター
に導入した。
【００１５】上記りん化ガリウム層を１０分間成長させ
た後、次のように、りん化ひ化ガリウム混晶率変化層
（図１の層３）の成長を開始した。即ち、基板設置部の
温度を９３０℃から８５０℃まで、冷却速度１．３℃／
分で冷却しながら、アルシン（ＡｓＨ3 ）を１０％含有
する水素を流量０ml／分から１２２ml／分まで一定の割
合で増加させながら供給した。他の条件は、変化させな
かった。続いて、アルシンの流量及び基板設置部の温度
を一定に保持したまま、１５分間混晶率一定層（図１の
層４）の成長を行った。
【００１６】次にアルシンの流量を２分間で１２２ml／
分から１３６ml／分に変化させて段差を形成した後、条
件を変化させずに７８分間混晶率一定層（図１の層５）
を成長させた。混晶率一定層５の成長の最後の６０分間
は、アイソエレクトロニック・トラップとして、窒素を
ドープするために、高純度アンモニアガスを２３９ml／
分の流量でリアクターに導入した。得られたエピタキシ
ャルウエハの表面には、突起物の生成もなく、きわめて
良好であった。また、層５のキャリア濃度は、１．２×
１０16cm-3であった。
【００１７】［発光ダイオードの製造］得られたエピタ
キシャルウエハを用いて、発光ダイオードを製造した。
発光ダイオードの製造は、エピタキシャルウエハの裏面
（基板側）を研磨した後ｐ型不純物として亜鉛を拡散さ
せた。続いて、電極形成、ダイシング、ワイヤーボンデ
ィング等の各工程を実施して、５００μｍ角の発光ダイ
オードチップを製造した。得られた発光ダイオードの尖
頭発光波長は、６５０nm±２．０nm、また、輝度は、５
１３０FtL(電流密度：２０Ａ／ｃｍ2)であった。
【００１８】実施例２、３、比較例１〜４ 表１に記載の条件以外は、実施例１と同様にしてＧａＡ
ｓ0.45Ｐ0.55エピタキシャルウエハを製造した。
【００１９】
【表１】
【００２０】各実施例及び比較例で得られたエピタキシ
ャルウエハのキャリア濃度、各層厚、混晶率の段差につ
いては、表２に示した。
【００２１】
【表２】
【００２２】発光ダイオード製造工程におけるウエハの
割れ発生率については、表３及び図２に示した。割れ発
生率は、各実施例及び比較例で得られたエピタキシャル
ウエハ１００枚について測定した。
【００２３】
【表３】
【００２４】図２は、発光ダイオードの製造工程におけ
るウエハの割れの発生率と混晶率の段差との関係を示し
たものである。図２の縦軸は、割れの発生率を示し、横
軸は、混晶率の段差を示す。図２から明らかなとおり、
本発明のエピタキシャルウエハは、割れの発生率は６％
を超えない。
【図面の簡単な説明】
【図１】本発明のエピタキシャルウエハの一例の縦断面
模型図。
【図２】発光ダイオードの製造工程におけるウエハの割
れの発生率と混晶率の段差との関係の説明図。
【符号の説明】
１ 基板 ２ りん化ガリウムエピタキシャル層 ３ りん化ひ化ガリウム混晶率変化層 ４ りん化ひ化ガリウム混晶率一定層 ５ 混晶率の段差を有するりん化ひ化ガリウム混晶率一
定層

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 りん化ガリウム単結晶基板上にりん化ひ
    化ガリウム混晶率変化層及びりん化ひ化ガリウム混晶率
    一定層をこの順に形成したりん化ひ化ガリウムエピタキ
    シャルウエハにおいて、上記りん化ひ化ガリウム混晶率
    一定層中に、基板側の混晶率よりも表面側の混晶率が
    ０．０１〜０．０５低くなるように混晶率の段差を形成
    したことを特徴とするウエハ。
JP14972692A 1992-06-09 1992-06-09 りん化ひ化ガリウムエピタキシャルウエハ Expired - Lifetime JP3111644B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP14972692A JP3111644B2 (ja) 1992-06-09 1992-06-09 りん化ひ化ガリウムエピタキシャルウエハ
US08/072,577 US5456765A (en) 1992-06-09 1993-06-07 Epitaxial wafer of gallium arsenide phosphide
DE4319233A DE4319233B4 (de) 1992-06-09 1993-06-09 Epitaxialwafer aus Galliumaresenidphosphid

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14972692A JP3111644B2 (ja) 1992-06-09 1992-06-09 りん化ひ化ガリウムエピタキシャルウエハ

Publications (2)

Publication Number Publication Date
JPH05343740A true JPH05343740A (ja) 1993-12-24
JP3111644B2 JP3111644B2 (ja) 2000-11-27

Family

ID=15481472

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14972692A Expired - Lifetime JP3111644B2 (ja) 1992-06-09 1992-06-09 りん化ひ化ガリウムエピタキシャルウエハ

Country Status (3)

Country Link
US (1) US5456765A (ja)
JP (1) JP3111644B2 (ja)
DE (1) DE4319233B4 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997025747A1 (en) * 1996-01-12 1997-07-17 Shin-Etsu Handotai Co., Ltd. Epitaxial wafer of compound semiconductor

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3854693B2 (ja) * 1996-09-30 2006-12-06 キヤノン株式会社 半導体レーザの製造方法
KR101774484B1 (ko) 2011-02-15 2017-09-05 삼성디스플레이 주식회사 인듐 산화막의 비할로겐성 식각액 및 이를 이용한 표시 기판의 제조 방법
KR102579240B1 (ko) 2020-07-08 2023-09-18 정규민 애견용 입마개

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS581539B2 (ja) * 1978-07-07 1983-01-11 三菱化成ポリテック株式会社 エピタキシヤルウエハ−
JPS5627918A (en) * 1979-08-16 1981-03-18 Stanley Electric Co Ltd Compound semiconductor epitaxial wafer
JPS5696834A (en) * 1979-12-28 1981-08-05 Mitsubishi Monsanto Chem Co Compound semiconductor epitaxial wafer and manufacture thereof
JPS6191098A (ja) * 1984-10-09 1986-05-09 Daido Steel Co Ltd シリコン基板上における砒素化ガリウム成長結晶体とその結晶成長方法
JPS61291491A (ja) * 1985-06-19 1986-12-22 Mitsubishi Monsanto Chem Co りん化ひ化ガリウム混晶エピタキシヤルウエハ
JPH06105796B2 (ja) * 1989-05-30 1994-12-21 信越半導体株式会社 発光ダイオードおよびその製造方法
JPH071802B2 (ja) * 1989-12-28 1995-01-11 三菱化成株式会社 りん化ひ化ガリウム混晶エピタキシャルウエハ
DD296578A5 (de) * 1990-07-05 1991-12-05 Humboldt-Universitaet Zu Berlin Direktorat Fuer Forschung,De Epitaxiale gaas[ind1-x]p[indx]-mischkristallstruktur

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997025747A1 (en) * 1996-01-12 1997-07-17 Shin-Etsu Handotai Co., Ltd. Epitaxial wafer of compound semiconductor

Also Published As

Publication number Publication date
US5456765A (en) 1995-10-10
DE4319233B4 (de) 2005-03-03
DE4319233A1 (de) 1993-12-16
JP3111644B2 (ja) 2000-11-27

Similar Documents

Publication Publication Date Title
US4378259A (en) Method for producing mixed crystal wafer using special temperature control for preliminary gradient and constant layer deposition suitable for fabricating light-emitting diode
JP2000091234A (ja) 窒化物系ｉｉｉ−ｖ族化合物半導体の製造方法
JP4333377B2 (ja) ＧａＮ単結晶基板およびその製造方法ならびに発光デバイス
US4216484A (en) Method of manufacturing electroluminescent compound semiconductor wafer
US5856208A (en) Epitaxial wafer and its fabrication method
US5445897A (en) Epitaxial wafer and process for producing the same
EP0283392A2 (en) Compound semiconductor epitaxial wafer
US4218270A (en) Method of fabricating electroluminescent element utilizing multi-stage epitaxial deposition and substrate removal techniques
JP3146874B2 (ja) 発光ダイオード
JP3111644B2 (ja) りん化ひ化ガリウムエピタキシャルウエハ
TW202144631A (zh) 化合物半導體磊晶晶圓及其製造方法
JP3625686B2 (ja) 化合物半導体エピタキシャルウエハとその製造方法及び、これを用いて製造される発光ダイオード
JP3301371B2 (ja) 化合物半導体エピタキシャルウェーハの製造方法
JPH0760903B2 (ja) エピタキシャルウェハ及びその製造方法
JPH08335555A (ja) エピタキシャルウエハの製造方法
JP5251185B2 (ja) 化合物半導体基板及びそれを用いた発光素子並びに化合物半導体基板の製造方法
JP4024965B2 (ja) エピタキシャルウエハおよび発光ダイオード
JP7351241B2 (ja) 化合物半導体エピタキシャルウェーハ及びその製造方法
JP2009212112A (ja) エピタキシャルウェーハ
JP2021182615A (ja) 化合物半導体エピタキシャルウェーハ及びその製造方法
JP3785705B2 (ja) りん化ひ化ガリウム混晶エピタキシャルウエハおよび発光ダイオード
JP3625677B2 (ja) エピタキシャルウエハと発光ダイオード及び、その製造方法
JP3156514B2 (ja) 半導体エピタキシャルウェハの製造方法
JP2001036133A (ja) エピタキシャルウエハおよび発光ダイオード
JP2001036136A (ja) エピタキシャルウエハおよび発光ダイオード

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070922

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080922

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080922

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090922

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090922

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100922

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110922

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120922

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120922

Year of fee payment: 12