JPH0521796A

JPH0521796A - 薄膜トランジスタ

Info

Publication number: JPH0521796A
Application number: JP3169643A
Authority: JP
Inventors: Satoshi Inoue; 聡井上
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1991-07-10
Filing date: 1991-07-10
Publication date: 1993-01-29

Abstract

(57)【要約】【目的】コンタクト不良や工程数の増大、或はゲート
絶縁膜の耐圧不良を引き起こす事なくチャネル部、或は
ゲート電極を構成するシリコン薄膜の膜厚を薄し、これ
により、オン電流が大きくオフ電流の小さな特性、言い
替えるとオン／オフ比Ｉｏｎ／Ｉｏｆｆの大きな特性を
持つ、優れたＴＦＴを提供する。【構成】コンタクト・ホール開口後、アルミニウムと
シリコンの反応を防ぐ様な導電体膜、いわゆるバリアメ
タルを形成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は特にアクティブマトリク
ス型の液晶ディスプレイやイメージセンサや３次元集積
回路など応用される薄膜トランジスタに関する。

【０００２】

【従来の技術】従来の薄膜トランジスタの構造の一例を
図１を用いて説明する。この図はチャネル方向の工程断
面図であるが、ガラス、石英、サファイア等の絶縁基板
１０１上に、多結晶シリコン、非結晶シリコン等のシリ
コン薄膜からなるパターン１０２を形成する。次にシリ
コン酸化膜等の絶縁膜から成るゲート絶縁膜１０３を形
成し、更にこの上にゲート電極となる導電膜１０４を形
成する。（図１（ａ）参照）次に光露光技術を用いてレ
ジストパターン１０５を形成し、これをマスクにして選
択的に導電膜１０４をエッチングしてゲート電極１０６
を形成する。（図１（ｂ）参照）続いて、レジストパタ
ーン１０５を除去し、ドナー或はアクセプタとなる不純
物をイオン注入により添加して自己整合的にソース領域
１０７及びドレイン領域１０８を形成する。この時、不
純物の添加されていない領域はチャネル領域１０９とな
る。（図１（ｃ）参照）後は通常の工程に従って層間絶
縁膜１１０の形成、コンタクト・ホール１１１の開口を
行った後、金属、透明導電膜等から成るソース配線１１
２、同じくドレイン配線１１３をそれぞれソース領域１
０７、ドレイン領域１０８に接続して薄膜トランジスタ
が完成する。（図１（ｄ）参照）

【０００３】

【発明が解決しようとする課題】しかし、前述の従来技
術には以下に述べるような課題がある。

【０００４】図２は図１で説明した様な構造を持つ薄膜
トランジスタの特性の一例を示すグラフであり、横軸が
ゲート電圧Ｖｇｓ、縦軸はドレイン電流Ｉｄの対数値
である。ここでトランジスタがオフ状態の時にソース、
ドレイン間に流れる電流をオフ電流Ｉｏｆｆ、トランジ
スタがオン状態の時にソース、ドレイン間に流れる電流
をオン電流Ｉｏｎと呼んでいるが、オン電流が大きくオ
フ電流の小さな特性、言い替えるとオン／オフ比Ｉｏｎ
／Ｉｏｆｆの大きな特性が望ましい。

【０００５】図３は、横軸にチャネル領域を構成するシ
リコン薄膜の膜厚、縦軸にオン電流、及びオフ電流をと
ったグラフであるが、膜厚を薄くする程、特性の優れた
ＴＦＴが得られる。

【０００６】ところで図１から判る様に、チャネル部の
膜厚を薄くすると、ソース・ドレイン部の膜厚も自動的
に薄くなる。これより、膜厚を薄くし過ぎると、ソース
領域とソース配線、或はドレイン領域とドレイン配線の
コンタクトが取り難くなると言った問題が生じる。何故
なら、配線材料としてアルミニウムを用いるのが一般的
であるが、この時アルミニウムとシリコンの反応によ
り、いわゆるシリコンの食われが起こる。もしシリコン
膜厚が厚い場合には特に不都合は生じないが、薄い場合
には、シリコンの供給が少ない為コンタクト不良が発生
し易くなる。

【０００７】上記の問題を解決する為、ソース・ドレイ
ン領域の膜厚をチャネル部の膜厚より厚くした構造のＴ
ＦＴが提案されており、図４の工程断面図を用いて説明
する。ガラス、石英、サファイア等の絶縁基板４０１上
不純物を添加した多結晶シリコン、非結晶シリコン等の
シリコン薄膜からなるソース領域４０２、及びドレイン
領域４０３を形成する。両者上側に接して、かつこの両
者を結ぶ様に多結晶シリコン、あるいは非結晶シリコン
等のシリコン薄膜からなるチャネル領域４０４を設け
る。次にこれら全体をシリコン酸化膜等の絶縁膜から成
るゲート絶縁膜４０５で被覆し、この上に金属、透明導
電膜、不純物を添加した多結晶シリコン膜等から成るゲ
ート電極４０６を形成する。（図４（ａ）参照）続い
て、全体にたとえばシリコン酸化膜等の絶縁膜からなる
層間絶縁膜４０７を形成し、コンタクト・ホール４０８
の開口を行う。（図４（ｂ）参照）後は通常の工程に従
って金属、透明導電膜等から成るソース配線４０９、同
じくドレイン配線４１０をコンタクト・ホール４０８を
介して、それぞれソース領域４０２、ドレイン領域４０
３に接続して薄膜トランジスタが完成する。（図４
（ｃ）参照）ところがこの方法では工程数が増大すると
共に、ゲート電極端付近での段差が厳しくなる。これに
より、たとえば段差部に於いてゲート絶縁膜が薄くしか
付かず、耐圧不良が生じる等新たな問題が発生する。

【０００８】加えて、従来のＴＦＴには以下に述べる様
な問題点も存在する。ＴＦＴの特性を向上させる為、Ｍ
ＯＳ界面、或はチャネル部を構成するシリコン薄膜中の
ダングリング・ボンドを水素でターミネイトさせる方法
（いわゆる水素化）が検討されている。ところで、ゲー
ト電極材料として不純物を添加したシリコン薄膜を用い
た場合、水素化はゲート電極形成後に行われるのが一般
的である。この時、シリコン薄膜の膜厚が薄い程、水素
化の効率が良い事がわかっている。しかし、膜厚を薄く
した場合チャネル部を薄くした時と同様の問題が生じ
る。

【０００９】

【課題を解決するための手段】本発明の薄膜トランジス
タではコンタクト・ホール開口後、アルミニウムとシリ
コンの反応を防ぐ様な導電体膜、いわゆるバリアメタル
を形成する事を特徴とする。

【００１０】

【作用】バリアメタルは例えばＬＳＩ等では一般的に用
いられている技術である。ＬＳＩの場合は、微細化と共
にＰＮ接合が浅くなり、アルミニウムが突き抜けて基板
とショートするのを防止する為に行う。この技術を薄膜
トランジスタに応用する事により、薄膜トランジスタの
性能の大幅な向上を達成できる。即ち、コンタクト不良
や工程数の増大、或はゲート絶縁膜の耐圧不良を引き起
こす事なくチャネル部、或はゲート電極を構成するシリ
コン薄膜の膜厚を薄く出きる。これにより、オン電流が
大きくオフ電流の小さな特性、言い替えるとオン／オフ
比Ｉｏｎ／Ｉｏｆｆの大きな特性を持つ、優れた薄膜ト
ランジスタを提供する事が可能になった。

【００１１】

【実施例】（実施例１）以下実施例に基づいて本発明を
詳しく説明する。図５は本発明による薄膜トランジスタ
のチャネル長方向の工程断面図であるが、ガラス、石
英、サファイア等の絶縁基板５０１上に、多結晶シリコ
ン、非結晶シリコン等のシリコン薄膜からなり、膜厚が
２５０Å程度のパターン５０２を形成する。次にシリコ
ン酸化膜等の絶縁膜から成るゲート絶縁膜５０３を形成
し、更にこの上にゲート電極となる導電膜５０４を形成
する。（図５（ａ）参照）次に光露光技術を用いてレジ
ストパターン５０５を形成し、これをマスクにして選択
的に導電膜５０４をエッチングしてゲート電極５０６を
形成する。（図５（ｂ）参照）続いて、レジストパター
ン５０５を除去し、ドナー或はアクセプタとなる不純物
をイオン注入により添加して自己整合的にソース領域５
０７及びドレイン領域５０８を形成する。この時、不純
物の添加されていない領域はチャネル領域５０９とな
る。（図５（ｃ）参照）次に層間絶縁膜５１０の形成、
コンタクト・ホール５１１の開口を行った後、全面にた
とえばチタン５１２を５００Å、チタンナイトライド５
１３を５００Å順次堆積する。この後、アルミニウム薄
膜５１４を８０００Å程度堆積する。（図５（ｄ）参
照）次に光露光技術を用いてレジストパターン５１５を
形成し、これをマスクにして選択的に前記アルミニウム
薄膜５１４、チタンナイトライド５１３、チタン５１２
をエッチングして、ソース配線５１６、同じくドレイン
配線５１７を形成する。また、ここでは図示しないが、
同時にゲート配線の形成も行われる。この後、レジスト
パターン５１５を剥離して本発明による薄膜トランジス
タが完成する。（図５（ｅ）参照）（実施例２）このような薄膜トランジスタはたとえば次
の様な工程でも実現できる。図６は本発明による薄膜ト
ランジスタのチャネル長方向の工程断面図であるが、ガ
ラス、石英、サファイア等の絶縁基板６０１上に、多結
晶シリコン、非結晶シリコン等のシリコン薄膜からな
り、膜厚が５００Å程度のパターン６０２を形成する。
次にシリコン酸化膜等の絶縁膜から成るゲート絶縁膜６
０３を形成し、更にこの上にゲート電極となる５００Å
程度の不純物を添加した多結晶シリコン膜６０４を形成
する。（図６（ａ）参照）次に光露光技術を用いてレジ
ストパターン６０５を形成し、これをマスクにして選択
的に不純物を添加した多結晶シリコン膜６０４をエッチ
ングしてゲート電極６０６を形成する。（図６（ｂ）参
照）続いて、レジストパターン６０５を除去し、ドナー
或はアクセプタとなる不純物をイオン注入により添加し
て自己整合的にソース領域６０７及びドレイン領域６０
８を形成する。この時、不純物の添加されていない領域
はチャネル領域６０９となる。（図６（ｃ）参照）次に
層間絶縁膜６１０の形成を行い、たとえば水素プラズマ
雰囲気にさらす事により、ＴＦＴ特性改善の為の水素化
工程を行う。次にコンタクト・ホール６１１の開口を行
い、全面にたとえばチタン６１２を５００Å、チタンナ
イトライド６１３を５００Å順次堆積する。この後、ア
ルミニウム薄膜６１４を８０００Å程度堆積する。（図
６（ｄ）参照）次に光露光技術を用いてレジストパター
ン６１５を形成し、これをマスクにして選択的に前記ア
ルミニウム薄膜６１４、チタンナイトライド６１３、チ
タン６１２をエッチングして、ソース配線６１６、同じ
くドレイン配線６１７を形成する。また、ここでは図示
しないが、同時にゲート配線の形成も行われる。この
後、レジストパターン６１５を剥離して本発明による薄
膜トランジスタが完成する。（図６（ｅ）参照）以上本
発明を実現する為の実施例を説明したがここで述べられ
た材料以外でも実現可能であり、特許請求の範囲を逸脱
しない。

【００１２】

【発明の効果】以上述べたように本発明の薄膜トランジ
スタによると、コンタクト不良や工程数の増大、或はゲ
ート絶縁膜の耐圧不良を引き起こす事なくチャネル部、
或はゲート電極を構成するシリコン薄膜の膜厚を薄く出
きる。これにより、オン電流が大きくオフ電流の小さな
特性、言い替えるとオン／オフ比Ｉｏｎ／Ｉｏｆｆの大
きな特性を持つ、優れたＴＦＴを提供する事が可能とな
る。

【図面の簡単な説明】

【図１】従来の薄膜トランジスタの断面構造の一例を示
す図。

【図２】薄膜トランジスタの特性を示すグラフ。

【図３】薄膜トランジスタのオン電流、及びオフ電流
と、チャネル領域を構成するシリコン薄膜の膜厚の関係
を示すグラフ。

【図４】ソース、ドレイン部の膜厚よりチャネル部を構
成するシリコン薄膜の膜厚を薄くした構造の薄膜トラン
ジスタの工程断面図。

【図５】本発明に於ける薄膜トランジスタを実現する実
施例を示す工程断面図。

【図６】本発明に於ける薄膜トランジスタを実現する実
施例を示す工程断面図。

【符号の説明】

１０１、４０１、５０１、６０１・・・基板１０２、５０２、６０２・・・レジス
トパターン１０３、４０５、５０３、６０３・・・ゲート
絶縁膜１０４、５０４、６０４・・・導電膜１０５、５０５、５１５、６０５、６１５・・・レジス
トパターン１０６、４０６、５０６、６０６・・・ゲート
電極１０７、４０２、５０７、６０７・・・ソース
領域１０８、４０３、５０８、６０８・・・ドレイ
ン領域１０９、４０４、５０９、６０９・・・チャネ
ル領域１１０、４０７、５１０、６１０・・・層間絶
縁膜１１１、４０８、５１１、６１１・・・コンタ
クトホール１１２、４０９、５１６、６１６・・・ソース
配線１１３、４１０、５１７、６１７・・・ドレイ
ン配線５１２、６１２・・・チタン５１３、６１３・・・チタン
ナイトライド５１４、６１４・・・アルミ
ニウム

Claims

【特許請求の範囲】

【請求項１】ドナー或はアクセプタとなる不純物を添
加したシリコン薄膜からなるソース領域及びドレイン領
域と、前記ソース領域及び前記ドレイン領域の間に前記
ソース領域及び前記ドレイン領域と接して形成されたシ
リコン薄膜からなるチャネル領域と、前記ソース領域及
び前記ドレイン領域とチャネル領域を被覆するように形
成されたゲート絶縁膜と、前記ゲート絶縁膜の上に設け
られたゲート電極と、前記ソース領域に接続されたソー
ス配線と、前記ドレイン領域に接続されたドレイン配線
と、前記ゲート電極に接続されたゲート配線を具備した
薄膜トランジスタに於て、前記ソース配線、前記ドレイ
ン配線、前記ゲート配線の内、少なくともどれかがバリ
アメタルとアルミニウムからなる多層構造になっている
事を特徴とする薄膜トランジスタ。
【請求項２】前記ソース領域及び前記ドレイン領域と
前記チャネル領域が同一のシリコン薄膜から構成されて
いる事を特徴とする請求項１記載の薄膜トランジスタ。
【請求項３】前記ソース領域及び前記ドレイン領域と
前記チャネル領域を構成するシリコン薄膜の膜厚が５０
０Å以下である事を特徴とする請求項２記載の薄膜トラ
ンジスタ。
【請求項４】前記ゲート電極がドナー或はアクセプタ
となる不純物を添加したシリコン薄膜から構成され、そ
の膜厚が５００Å以下である事を特徴とする請求項１記
載の薄膜トランジスタ。
【請求項５】前記ゲート電極の形成後、ＭＯＳ界面、
或はチャネル部を構成するシリコン薄膜中のダングリン
グ・ボンドを水素でターミネイトする工程が含まれる事
を特徴とする請求項４記載の薄膜トランジスタ。
【請求項６】前記バリアメタルとして、少なくともチ
タンを用いる事を特徴とする請求項１記載の薄膜トラン
ジスタ。
【請求項７】前記バリアメタルとして、少なくともチ
タンとチタンナイトライドからなる多層膜を用いる事を
特徴とする請求項１記載の薄膜トランジスタ。