[go: up one dir, main page]

JPH03285338A - ボンディングパッド - Google Patents

ボンディングパッド

Info

Publication number
JPH03285338A
JPH03285338A JP2084945A JP8494590A JPH03285338A JP H03285338 A JPH03285338 A JP H03285338A JP 2084945 A JP2084945 A JP 2084945A JP 8494590 A JP8494590 A JP 8494590A JP H03285338 A JPH03285338 A JP H03285338A
Authority
JP
Japan
Prior art keywords
bonding
pads
pad
semiconductor chip
bonding pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2084945A
Other languages
English (en)
Inventor
Mitsuru Otani
満 大谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2084945A priority Critical patent/JPH03285338A/ja
Publication of JPH03285338A publication Critical patent/JPH03285338A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05551—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4807—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H01L2224/48453—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的］ （産業上の利用分’Ｉｆ） 本発明は、例えば集積回路において、半導体チップの端
子と、この半導体チップを実装するパッケージのリード
との間をワイヤボンディングするために、上記半導体チ
ップに設けられるボンディングパッドに関する。
（従来の技術） 集積回路を製作する際に必要な丁：稈の一つとして、ワ
イヤボンディングがある。ワイヤボンディングとは、例
えば回路が作り込まれた十導体チップの電極、つまりボ
ンディングパッドと、上記半導体チップが実装されるパ
ッケージのリード電極との間を、金（Ａｕ）やアルミニ
ウム（Ａ１）等の細線を使用して接続する工程である。
ところで、上記ボンディングパッドとしては、従来では
一般に第４図に示すような正方形のものが使用されてい
る。
（発明が解決しようとする課題） しかし、このような従来のボンディングパッドには次の
ような改善すべき課題があった。すなわち、半導体チッ
プにおけるボンディングパッド形成部分の断面構造は、
例えば第５図に示す如くｐ形すブスレート層１上にｎ形
エピタキシャル層２を形成する。そして、このｎ形エピ
タキシャル層２の上に熱酸化膜３を形成し、その上にボ
ンディングパッド４を形成したものとなっている。この
ため、ｐ形す−ブスレート層１とボンディングパッド４
との間には寄生容量が発生する。この寄生容量は、集積
回路がそれ程高くない周波数を扱う場合には問題になら
ないが、例えば４１）ＯＭＪＩｚ〜ＩＨＩｚというよう
に非常に高い周波数を扱う場合には、集積回路の特性に
悪影響を及ぼし極めて好ましくない。
一般に寄生容量の値は、主としてｐ形す−ブスレート層
１およびｎ形エピタキシャル層２の不純物濃度、熱酸化
［３の厚さ、ボンディングパッド４の面積により決定さ
れる。これらのうちｐ形す−ブスレート層１およびｎ形
エピタキシャル層２の不純物濃度と、熱酸化Ｈ３の厚さ
は、集積回路の各回路素子の定数や特性を決定する重要
な要素であるため容易に変えることはできない。
そこで、最近ではボンディングパッド４を形状を変えず
にそのまま小形化し、これによりパッドの面積を減らし
て寄生容量を低減することが考えられている。しかし、
この様にするとボンディングパッドの面積が小さくなっ
た分だけ、ワイヤボンディング装置の位置決め精度を高
めなければならなくなる。このため、ワイヤボンディン
グ装置の構成の複雑化やコストアップを招き、さらには
ボンディング速度の高速化を図れなくなるという別の問
題が発生し、白゛効な解決手段にはならなかった。
そこで、本発明は上記事′情に着目し、ボンディング精
度を高めることなく寄生容量を低減することができるボ
ンディングパッドを提供することを目的とする。
［発明の構成］ （課題を解決するための手段） 本発明は、半導体チップの端子と、この半導体チップを
実装するパッケージのリードとの間をワイヤボンディン
グするために」７記半導体チップ上に設けられる方形の
ボンディングパッドにおいて、上記方形のボンディング
方形パッドの角部を切欠するようにしたものである。
また他の本発明は、方形のボンディングパッドのパッド
面を、格子状あるいは網目状の導電パターンにより構成
したものである。
さらに別の本発明は、方形のボンディングパッドの角部
を切欠し、かつパッド面を格子状あるいは網目状の導電
パターンにより構成したものである。
（作　用） この結果本発明によれば、方形パッドの角部を切欠する
ことによりパッドの面積を縮小するようにしたので、パ
ッドの対向する二辺間の長さを短くすることな（、つま
り実質的なパッドの大きさを縮小せずに、パッドの面積
を縮小することができる。したがって、ボンディング精
度を高めなくても歩留まりの良いボンディングを行なう
ことができ、しかもパッド面積の縮小により寄生容量を
減らして、回路に与える特性上の悪影響を低減すること
ができる。
また他の本発明によれば、パッド面を格子状あるいは網
目状の導電部を残して他を切除した構造としたので、パ
ッドの大きさは従来と変わらず、パッドの面積のみを縮
小することができる。したがって、ボンディング精度を
高めなくても歩留まりの良いボンディングを行なうこと
ができ、しがも従来のパッドに比べて面積を約１／２に
減らすことができるため、寄生容量を大幅に減らすこと
が可能となる。
さらに別の本発明によれば、方形パッドの角部を切欠す
ると共に、パッド面を格子状あるいは網目状の導電部を
残して他を切除した構造としたので、パッドの大きさを
実質的に小さくせずに、パッドの面積をより一層縮小す
ることができる。
したがって、ボンディング精度を高めることなく、さら
に効果的に寄生容量を減少させるさせることができる。
（実施例） 第１図は、本発明の一実施例におけるボンディングパッ
ドの構成を示すものである。
同図において、１は集積回路が作り込まれた半導体チッ
プであり、この半導体チップ１の一辺部にはボンディン
グパッド２　ａ　＋　　２　ｂ　＋　・・・が配設され
ている。これらのボンディングパッド２ａ。
２ｂ、・・・は、正方形をなすパッドの四角部を切欠す
るとともに、パッド面を格子状をなす導電パターンによ
り構成したものである。この導電パターンは、集積回路
本体を作り込む際に回路パターンの一つとして作成され
る。また、上記導電パターンの各格子間の間隔は、後述
するするボンディングワイヤの直径よりも小さく定めら
れる。尚、３　ａ　、３　ｂ　＊　・・・は、上記ボン
ディングパッド２ａ。
２ｂ、・・・と図示しない集積回路本体との間を接続す
るための回路パターンである。
一方４はパッケージであり、上記半導体チップ１はこの
パッケージ４内に実装される。このパッケージ４の一辺
部には、上記半導体チップ１の各ボンディングパッド２
ａ、　　２ｂ、・・・に１対１に対応してリード５ａ、
５ｂ、・・・が配設されており、これらのリード５ａ、
５ｂ、・・・の基端部はリード電極５ａ、６ｂ、・・・
に接続されている。そして、これらのリード電極６ａ、
６ｂ、・・・と、上記各ボンディングパッド２ａ、２ｂ
、・・・との間は、ワイヤボンディング工程においてボ
ンディングワイヤ７ａ、７ｂ、・・・により接続される
。
このような構成であるから、各ボンディングパッド２ａ
、　　２ｂ、・・・はその四角部が切欠されており、し
かもボンディング面は格子状をなす導電パターンとなっ
ている。このため、ボンディングパッド２ａ、２．ｂ、
・・・のパッド面の面積は正方形の場合に比べて大幅に
小さくなる。したがって、ボンディングパッド２ａ、２
ｂ、・・・による寄生容量は正方形の場合に比べて減少
し、この結果集積回路の高周波特性を向上させることが
できる。
一方、ボンディングワイヤ７　ａ　＋　　７　ｂ　＋　
・・・の溶着部の形状は、例えば第１図に示す如く一般
に半球状になる。このため、ボンディングパッド２ａ。
２ｂ、・・の四角部分は、ボンディングにおいてそれほ
どｆｆ１ｆｆな部分とはならない。また、ボンディング
パッド２ａ、２ｂ、・・・の対向する二辺間の長さは従
来のものと変わっていない。このため、ボンディングに
寄与するパッドの実質的な大きさは従来と変わらない。
したがって、ボンディングパッド２Ｂ、２ｂ、・・・に
対する位置決め精度を高める必要はなく、従来の精度と
同じ精度で歩留まりの高いボンディングを行なうことが
できる。
すなわち、本実施例のボンディングパッド２ａ。
２ｂ　・・・を使用することにより、ボンディング精度
を高めることなく寄生容量を減少させ、これにより安価
で高周波特性の優れた集積回路を提供することが可能に
なる。
尚、本発明は上記実施例に限定されるものではない。例
えば、パッド面は第２図に示す如く網目状の導電パター
ンにより構成してもよい。
また、パッド面の導電パターンは、例えば第３図に示す
如くパッド面の周辺部から中央部に向かうに従って格子
の間隔を狭くしたり、さらには第４図に示す如くパッド
面の中央部分のみを網目状の導電パターンにより構成す
るようにしてもよい。
この様にすると、パッド面の中央部分における導電パタ
ーンの重度を高めることができ、これによりパッド面の
導電パターンの総面積をそれほど増やさずに、ボンディ
ングワイヤ７ａ、７ｂ、・・の溶青部に対するパッド面
の接触面積を増やすことができる。すなわち、寄生容量
を低減した上で、ボンディングワイヤの接続抵抗を減少
させることができる。
また、パッドの四角部を切欠するだけで寄生容量を十分
に低減できる場合には、パッド面を第５図に示す如く平
面導電パターンにより構成してもよい。さらに、ボンデ
ィングパッドの外形形状は長方形や台形、平行四辺形等
の他の形状でもよく、また切欠部の形状やパッド面の導
電パターンの形状等についても、本発明の要旨を逸脱し
ない範囲で種々変形して実施できる。
［発明の効果］ 以上詳述したように本発明は、方形のボンディングパッ
ドの角部を切欠すること、ボンディングパッドのパッド
面を格子状あるいは網目状の導電パターンにより構成す
ること、および方形のボンディングバ・ソドの角部を切
欠し、かつパッド面を格子状あるいは網目状の導電パタ
ーンにより構成することをそれぞれ特徴とするものであ
る。
したがって本発明によれば、ボンディング精度を高める
ことなく寄生容量を低減することができるボンディング
パッドを提供することができる。
【図面の簡単な説明】
第１図は本発明の一実施例におけるボンディングパッド
およびその周辺部の構成を示す平面図、第２図乃至第５
図はそれぞれ本発明の他の異なる実施例におけるボンデ
ィングパッドを示す平面図である。 １・・・半導体チップ、２ａ、２ｂ、・・・ボンディン
グパッド、３　ａ　＊　　３　ｂ＋　　・・・回路パタ
ーン、４・・・パッケージ、５ａ、５ｂ、　　・・・リ
ード、６ａ、６ｂ、−・・リード電極、７ｍ、７ｂ、−
・・ボンディングワイヤ。

Claims (3)

    【特許請求の範囲】
  1. （１）半導体チップの端子と、この半導体チップを実装
    するパッケージのリードとの間をワイヤボンディングす
    るために前記半導体チップ上に設けられる方形のボンデ
    ィングパッドにおいて、 前記方形のボンディングパッドの角部を切欠したことを
    特徴とするボンディングパッド。
  2. （２）半導体チップの端子と、この半導体チップを実装
    するパッケージのリードとの間をワイヤボンディングす
    るために前記半導体チップ上に設けられる方形のボンデ
    ィングパッドにおいて、 前記方形のボンディングパッドのパッド面を、格子状あ
    るいは網目状の導電パターンにより構成したことを特徴
    とするボンディングパッド。
  3. （３）半導体チップの端子と、この半導体チップを実装
    するパッケージのリードとの間をワイヤボンディングす
    るために前記半導体チップ上に設けられる方形のボンデ
    ィングパッドにおいて、 前記方形のボンディングパッドの角部を切欠し、かつパ
    ッド面を格子状あるいは網目状の導電パターンにより構
    成したことを特徴とするボンディングパッド。
JP2084945A 1990-04-02 1990-04-02 ボンディングパッド Pending JPH03285338A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2084945A JPH03285338A (ja) 1990-04-02 1990-04-02 ボンディングパッド

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2084945A JPH03285338A (ja) 1990-04-02 1990-04-02 ボンディングパッド

Publications (1)

Publication Number Publication Date
JPH03285338A true JPH03285338A (ja) 1991-12-16

Family

ID=13844786

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2084945A Pending JPH03285338A (ja) 1990-04-02 1990-04-02 ボンディングパッド

Country Status (1)

Country Link
JP (1) JPH03285338A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6414415B1 (en) 1999-02-18 2002-07-02 Murata Manufacturing Co., Ltd. Surface acoustic wave device and method for manufacturing the same
JP2006228997A (ja) * 2005-02-18 2006-08-31 Fujitsu Ltd プリント基板
US7298629B2 (en) * 2005-01-31 2007-11-20 Kabushiki Kaisha Toshiba Circuit board for mounting a semiconductor circuit with a surface mount package
JP2013200909A (ja) * 2012-03-23 2013-10-03 Nitto Denko Corp 配線回路基板
JP2014503992A (ja) * 2010-11-15 2014-02-13 テッセラ，インコーポレイテッド 埋込みトレースによって画定される導電性パッド
US8896397B2 (en) * 2003-04-16 2014-11-25 Intellectual Ventures Fund 77 Llc Surface acoustic wave device and method of adjusting LC component of surface acoustic wave device
US9368476B2 (en) 2010-12-02 2016-06-14 Tessera, Inc. Stacked microelectronic assembly with TSVs formed in stages with plural active chips
US9548254B2 (en) 2006-11-22 2017-01-17 Tessera, Inc. Packaged semiconductor chips with array
US9620437B2 (en) 2010-12-02 2017-04-11 Tessera, Inc. Stacked microelectronic assembly with TSVS formed in stages and carrier above chip
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
USRE47410E1 (en) * 2003-04-16 2019-05-28 Intellectual Ventures Holding 81 Llc Surface acoustic wave device and method of adjusting LC component of surface acoustic wave device
US10354942B2 (en) 2010-09-17 2019-07-16 Tessera, Inc. Staged via formation from both sides of chip

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6414415B1 (en) 1999-02-18 2002-07-02 Murata Manufacturing Co., Ltd. Surface acoustic wave device and method for manufacturing the same
US8896397B2 (en) * 2003-04-16 2014-11-25 Intellectual Ventures Fund 77 Llc Surface acoustic wave device and method of adjusting LC component of surface acoustic wave device
USRE47410E1 (en) * 2003-04-16 2019-05-28 Intellectual Ventures Holding 81 Llc Surface acoustic wave device and method of adjusting LC component of surface acoustic wave device
US7298629B2 (en) * 2005-01-31 2007-11-20 Kabushiki Kaisha Toshiba Circuit board for mounting a semiconductor circuit with a surface mount package
JP2006228997A (ja) * 2005-02-18 2006-08-31 Fujitsu Ltd プリント基板
US9548254B2 (en) 2006-11-22 2017-01-17 Tessera, Inc. Packaged semiconductor chips with array
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US10354942B2 (en) 2010-09-17 2019-07-16 Tessera, Inc. Staged via formation from both sides of chip
JP2014503992A (ja) * 2010-11-15 2014-02-13 テッセラ，インコーポレイテッド 埋込みトレースによって画定される導電性パッド
US9368476B2 (en) 2010-12-02 2016-06-14 Tessera, Inc. Stacked microelectronic assembly with TSVs formed in stages with plural active chips
US9620437B2 (en) 2010-12-02 2017-04-11 Tessera, Inc. Stacked microelectronic assembly with TSVS formed in stages and carrier above chip
JP2013200909A (ja) * 2012-03-23 2013-10-03 Nitto Denko Corp 配線回路基板

Similar Documents

Publication Publication Date Title
KR960705361A (ko) 미세한 피치 리드 프레임 및 그 제조방법(a fine pitch lead frame and method for manufacturing same)
JPH03285338A (ja) ボンディングパッド
US4754912A (en) Controlled collapse thermocompression gang bonding
US10707153B2 (en) Semiconductor device having die pad
JP2003110080A (ja) 半導体装置
JPH04123448A (ja) 半導体実装装置
JP3247544B2 (ja) 半導体装置
US4672415A (en) Power thyristor on a substrate
JPH0661289A (ja) 半導体パッケージ及びこれを用いた半導体モジュール
JPS61287238A (ja) 半導体装置の製造方法
US3450956A (en) Method for simultaneously contacting a plurality of electrodes of a semiconductor element
JPH03109760A (ja) 半導体装置
JPS61174659A (ja) 半導体装置
JP2600898B2 (ja) 薄型パッケージ装置
JPH06132444A (ja) 半導体装置
KR200148753Y1 (ko) 반도체 패키지
JPH04237179A (ja) 半導体レーザ装置
JP2001244284A (ja) 半導体装置およびその製造方法
JPH0214558A (ja) 半導体集積回路装置
JPH06196824A (ja) 半導体素子の製造方法
JP2004022669A (ja) 半導体装置及びその製造方法
JPH09283690A (ja) 半導体集積回路用リードフレーム
JPH05326736A (ja) 半導体装置
JPH04186755A (ja) リードフレーム
JP2000068404A (ja) Ｂｇａパッケージ用の基板