JPH09283690A - 半導体集積回路用リードフレーム - Google Patents
半導体集積回路用リードフレームInfo
- Publication number
- JPH09283690A JPH09283690A JP8111334A JP11133496A JPH09283690A JP H09283690 A JPH09283690 A JP H09283690A JP 8111334 A JP8111334 A JP 8111334A JP 11133496 A JP11133496 A JP 11133496A JP H09283690 A JPH09283690 A JP H09283690A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- integrated circuit
- semiconductor integrated
- chip mounting
- plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 97
- 239000000758 substrate Substances 0.000 abstract description 29
- 230000017525 heat dissipation Effects 0.000 abstract description 19
- 230000015572 biosynthetic process Effects 0.000 abstract 4
- 238000007796 conventional method Methods 0.000 description 29
- 239000011347 resin Substances 0.000 description 11
- 229920005989 resin Polymers 0.000 description 11
- 238000000034 method Methods 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000000465 moulding Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910000640 Fe alloy Inorganic materials 0.000 description 1
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 230000003685 thermal hair damage Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 半導体集積回路用のチップ実装パッドとリー
ド端子とを有するリードフレームにおいて、アースとな
るリード端子とチップ実装パッドとを連結し、チップの
放熱性能を高める。 【解決手段】 リードフレーム３１は、枠板３２と、チ
ップ実装板３４と横方向に延びて、チップ実装板３４と
連結しない信号用端子形成梁３５Ｓと、連結するアース
用端子形成梁３５Ｅとからなる。このアース用端子形成
梁３５Ｅはアース用リード端子として基板に接続される
から、チップ８で発生する熱を、チップ実装板３４と各
アース用端子形成梁３５Ｅを介して基板に伝達でき、チ
ップ８で発生する熱を外部に逃がす。これにより、放熱
性能を高める。また、リードフレーム３１の改良のみで
あるから、コスト低減を図ることができる。
ド端子とを有するリードフレームにおいて、アースとな
るリード端子とチップ実装パッドとを連結し、チップの
放熱性能を高める。 【解決手段】 リードフレーム３１は、枠板３２と、チ
ップ実装板３４と横方向に延びて、チップ実装板３４と
連結しない信号用端子形成梁３５Ｓと、連結するアース
用端子形成梁３５Ｅとからなる。このアース用端子形成
梁３５Ｅはアース用リード端子として基板に接続される
から、チップ８で発生する熱を、チップ実装板３４と各
アース用端子形成梁３５Ｅを介して基板に伝達でき、チ
ップ８で発生する熱を外部に逃がす。これにより、放熱
性能を高める。また、リードフレーム３１の改良のみで
あるから、コスト低減を図ることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、樹脂パッケージに
よって外殻を形成する半導体集積回路に用いられるチッ
プ実装板、端子形成梁を有する半導体集積回路用リード
フレームに関し、特に放熱性能を高めた半導体集積回路
用リードフレームに関する。
よって外殻を形成する半導体集積回路に用いられるチッ
プ実装板、端子形成梁を有する半導体集積回路用リード
フレームに関し、特に放熱性能を高めた半導体集積回路
用リードフレームに関する。
【０００２】
【従来の技術】ここで、図６ないし図１７に従来技術に
より半導体集積回路用リードフレームを用いた半導体集
積回路について説明する。
より半導体集積回路用リードフレームを用いた半導体集
積回路について説明する。
【０００３】まず、図６ないし図８は第１の従来技術に
よるリードフレームを示す。
よるリードフレームを示す。
【０００４】図中、１は後述する多数個のリードフレー
ム２が縦方向に列設されたフレーム形成用プレートを示
し、該フレーム形成用プレート１は、例えば鉄と銅の合
金または鉄と銅とニッケルの合金によって板状に形成さ
れている。
ム２が縦方向に列設されたフレーム形成用プレートを示
し、該フレーム形成用プレート１は、例えば鉄と銅の合
金または鉄と銅とニッケルの合金によって板状に形成さ
れている。
【０００５】２，２，…はフレーム形成用プレート１に
列設されたリードフレームで、該各リードフレーム２
は、板体にマスクパターンによるエッチング処理を施す
ことにより形成されている。ここで、該リードフレーム
２は、図７に示すように、上，下の側片３Ａ，３Ａと
左，右の側片３Ｂ，３Ｂとを有する枠板３と、該枠板３
内に位置して形成され、該枠板３の上，下に位置した側
片３Ａの中間部から枠板３の中央部に向けて上，下方向
に延びるほぼ三角形状のチップ支持梁４，４と、該各チ
ップ支持梁４との間で連結されたほぼ矩形状のチップ実
装板５と、該チップ実装板５と左，右に位置した側片３
Ｂとの間に位置し、該各側片３Ｂからチップ実装板５に
向け、上，下の側片３Ａと平行になるように延びる多数
の端子形成梁６とから構成されている。
列設されたリードフレームで、該各リードフレーム２
は、板体にマスクパターンによるエッチング処理を施す
ことにより形成されている。ここで、該リードフレーム
２は、図７に示すように、上，下の側片３Ａ，３Ａと
左，右の側片３Ｂ，３Ｂとを有する枠板３と、該枠板３
内に位置して形成され、該枠板３の上，下に位置した側
片３Ａの中間部から枠板３の中央部に向けて上，下方向
に延びるほぼ三角形状のチップ支持梁４，４と、該各チ
ップ支持梁４との間で連結されたほぼ矩形状のチップ実
装板５と、該チップ実装板５と左，右に位置した側片３
Ｂとの間に位置し、該各側片３Ｂからチップ実装板５に
向け、上，下の側片３Ａと平行になるように延びる多数
の端子形成梁６とから構成されている。
【０００６】なお、前記リードフレーム２は後述する半
導体集積回路１０１となったときには、チップ実装板５
がチップ実装パッド１０５となり、各端子形成梁６がリ
ード端子１０６となる。
導体集積回路１０１となったときには、チップ実装板５
がチップ実装パッド１０５となり、各端子形成梁６がリ
ード端子１０６となる。
【０００７】７，７，…はチップ実装板５の左，右方向
両側に設けられた連結梁で、該各連結梁７は、前記各端
子形成梁６の長手方向の途中をそれぞれ上，下に連結す
ると共に、上，下の側片３Ａ，３Ａと隣接する端子形成
梁６の途中をそれぞれ連結している。
両側に設けられた連結梁で、該各連結梁７は、前記各端
子形成梁６の長手方向の途中をそれぞれ上，下に連結す
ると共に、上，下の側片３Ａ，３Ａと隣接する端子形成
梁６の途中をそれぞれ連結している。
【０００８】８はチップ実装板５に実装されるチップを
示し、該チップ８の下面は接着剤等によってチップ実装
板５上面に固着され、上面には複数の接続パッド（図示
せず）が形成されている。
示し、該チップ８の下面は接着剤等によってチップ実装
板５上面に固着され、上面には複数の接続パッド（図示
せず）が形成されている。
【０００９】９，９，…はボンディングワイヤを示し、
該各ボンディングワイヤ９は、チップ８と端子形成梁６
との間、チップ８とチップ実装板５との間、チップ実装
板５と端子形成梁６との間をそれぞれ接続している。
該各ボンディングワイヤ９は、チップ８と端子形成梁６
との間、チップ８とチップ実装板５との間、チップ実装
板５と端子形成梁６との間をそれぞれ接続している。
【００１０】次に、図９ないし図１２により、前記リー
ドフレーム２によって形成される半導体集積回路につい
て述べる。
ドフレーム２によって形成される半導体集積回路につい
て述べる。
【００１１】図中、１０１は前記リードフレーム２によ
って形成された表面実装用の半導体集積回路を示し、該
半導体集積回路１０１は、高さの低いブロック状に樹脂
成型された半導体集積回路本体１０２と、該半導体集積
回路本体１０２の中央部に向けて上，下方向に延びるほ
ぼ三角形状のチップ支持梁１０４，１０４と、該各チッ
プ支持梁１０４との間で連結されたほぼ矩形状のチップ
実装パッド１０５と、前記半導体集積回路本体１０２に
よって固着され、左，右側から該チップ実装パッド１０
５に向て延びる多数のリード端子１０６とから構成され
ている。ここで、前記各リード端子１０６は、前記リー
ドフレーム２の状態では、枠板３に連結される端子形成
梁６として形成され、チップ実装パッド１０５はチップ
実装板５として形成されている。
って形成された表面実装用の半導体集積回路を示し、該
半導体集積回路１０１は、高さの低いブロック状に樹脂
成型された半導体集積回路本体１０２と、該半導体集積
回路本体１０２の中央部に向けて上，下方向に延びるほ
ぼ三角形状のチップ支持梁１０４，１０４と、該各チッ
プ支持梁１０４との間で連結されたほぼ矩形状のチップ
実装パッド１０５と、前記半導体集積回路本体１０２に
よって固着され、左，右側から該チップ実装パッド１０
５に向て延びる多数のリード端子１０６とから構成され
ている。ここで、前記各リード端子１０６は、前記リー
ドフレーム２の状態では、枠板３に連結される端子形成
梁６として形成され、チップ実装パッド１０５はチップ
実装板５として形成されている。
【００１２】次に、リードフレーム２を用いた半導体集
積回路１０１の製造工程について簡単に述べる。
積回路１０１の製造工程について簡単に述べる。
【００１３】まず、各リードフレーム２に形成されたチ
ップ実装板５の上面に接着剤（図示せず）等によってチ
ップ８を固着した上で、フレーム形成用プレート１をワ
イヤボンディング装置に装着し、ワイヤボンディング装
置の各ボンディングワイヤ９によって、チップ８と端子
形成梁６との間、チップ８とチップ実装板５との間、チ
ップ実装板５と端子形成梁６との間をそれぞれ接続する
（図８参照）。
ップ実装板５の上面に接着剤（図示せず）等によってチ
ップ８を固着した上で、フレーム形成用プレート１をワ
イヤボンディング装置に装着し、ワイヤボンディング装
置の各ボンディングワイヤ９によって、チップ８と端子
形成梁６との間、チップ８とチップ実装板５との間、チ
ップ実装板５と端子形成梁６との間をそれぞれ接続する
（図８参照）。
【００１４】次に、パッケージ組立工程では、各リード
フレーム２の中央部（図８中に二点鎖線で示す部分）を
樹脂成型によって半導体集積回路本体１０２としてパッ
ケージ化した後に、フレーム形成用プレート１の不要な
部分（枠板３、連結梁７）を切除する。これにより、各
端子形成梁６を独立したリード端子１０６とし、該各リ
ード端子１０６のうち、信号用のものが信号用リード端
子１０６Ｓとなり、アース用のものがアース用リード端
子１０６Ｅとなる。
フレーム２の中央部（図８中に二点鎖線で示す部分）を
樹脂成型によって半導体集積回路本体１０２としてパッ
ケージ化した後に、フレーム形成用プレート１の不要な
部分（枠板３、連結梁７）を切除する。これにより、各
端子形成梁６を独立したリード端子１０６とし、該各リ
ード端子１０６のうち、信号用のものが信号用リード端
子１０６Ｓとなり、アース用のものがアース用リード端
子１０６Ｅとなる。
【００１５】そして、各リード端子１０６を交互に折り
曲げることにより、前述した半導体集積回路１０１を形
成することができる。そして、半導体集積回路１０１
は、図１１に示すように、配線パターン（図示せず）を
有する基板１０７上に配設され、半導体集積回路本体１
０２をペースト１０８を介して基板１０７の表面に実装
した上で、各リード端子１０６を半田１０９によって配
線パターンのランドに電気的に接続している。
曲げることにより、前述した半導体集積回路１０１を形
成することができる。そして、半導体集積回路１０１
は、図１１に示すように、配線パターン（図示せず）を
有する基板１０７上に配設され、半導体集積回路本体１
０２をペースト１０８を介して基板１０７の表面に実装
した上で、各リード端子１０６を半田１０９によって配
線パターンのランドに電気的に接続している。
【００１６】このように構成される第１の従来技術によ
るリードフレーム２では、枠板３と複数の連結梁７によ
り各端子形成梁６とチップ実装板５を一体形成している
から、樹脂成型によってパッケージ化するときの樹脂の
射出圧により各端子形成梁６とチップ実装板５が移動し
てしまうのを防止している。
るリードフレーム２では、枠板３と複数の連結梁７によ
り各端子形成梁６とチップ実装板５を一体形成している
から、樹脂成型によってパッケージ化するときの樹脂の
射出圧により各端子形成梁６とチップ実装板５が移動し
てしまうのを防止している。
【００１７】しかし、この従来技術にあっては、端子形
成梁６のうちアース用リード端子１０６Ｅを形成する端
子形成梁６であっても、ボンディングワイヤ９を介して
電気的に接続されているために、チップ８に、例えばモ
ノリシックマイクロ波集積回路，電界効果型トランジス
タ等の熱を発生するパワー系の素子を用いた場合には、
熱はチップ実装パッド１０５に蓄積される。また、該チ
ップ実装パッド１０５は半導体集積回路本体１０２外に
露出している部分が存在していないため、チップ８から
の熱を外部に放出することができず、半導体集積回路本
体１０２に熱が溜り、電気的特性が劣化し、ひいてはチ
ップ８の熱破壊を起こさしめることがある。
成梁６のうちアース用リード端子１０６Ｅを形成する端
子形成梁６であっても、ボンディングワイヤ９を介して
電気的に接続されているために、チップ８に、例えばモ
ノリシックマイクロ波集積回路，電界効果型トランジス
タ等の熱を発生するパワー系の素子を用いた場合には、
熱はチップ実装パッド１０５に蓄積される。また、該チ
ップ実装パッド１０５は半導体集積回路本体１０２外に
露出している部分が存在していないため、チップ８から
の熱を外部に放出することができず、半導体集積回路本
体１０２に熱が溜り、電気的特性が劣化し、ひいてはチ
ップ８の熱破壊を起こさしめることがある。
【００１８】前述した第１の従来技術による放熱の問題
を改良するために、第２の従来技術として図１３と図１
４に示すリードフレームが知られている。
を改良するために、第２の従来技術として図１３と図１
４に示すリードフレームが知られている。
【００１９】ここで、第２の従来技術によるリードフレ
ームは、各リード端子１０６とは別個に板状のヒートシ
ンク（放熱板）を形成したものである。
ームは、各リード端子１０６とは別個に板状のヒートシ
ンク（放熱板）を形成したものである。
【００２０】即ち、図１３において、１１は第２の従来
技術によるリードフレームを示し、該リードフレーム１
１は、エッチング処理を施すことにより形成されてい
る。ここで、該リードフレーム１１は、上，下の側片１
２Ａ，１２Ａと左，右の側片１２Ｂ，１２Ｂとを有する
枠板１２と、該枠板１２内に位置して形成され、上，下
に位置した側片１２Ａの中間部から中央部に向けて上，
下方向に延びるほぼ三角形状のチップ支持梁１３，１３
と、該各チップ支持梁１３との間で連結されたほぼ矩形
状のチップ実装板１４と、該チップ実装板１４と左，右
に位置した側片１２Ｂとの間に位置し、該各側片１２Ｂ
からチップ実装板１４に向け、上，下の側片１２Ａと平
行となるように延びる多数の端子形成梁１５と、チップ
実装板１４の左右両側に位置して該チップ実装板１４と
側片１２Ｂ，１２Ｂとを連結する一対の幅広い板状梁１
６，１６とから構成されている。
技術によるリードフレームを示し、該リードフレーム１
１は、エッチング処理を施すことにより形成されてい
る。ここで、該リードフレーム１１は、上，下の側片１
２Ａ，１２Ａと左，右の側片１２Ｂ，１２Ｂとを有する
枠板１２と、該枠板１２内に位置して形成され、上，下
に位置した側片１２Ａの中間部から中央部に向けて上，
下方向に延びるほぼ三角形状のチップ支持梁１３，１３
と、該各チップ支持梁１３との間で連結されたほぼ矩形
状のチップ実装板１４と、該チップ実装板１４と左，右
に位置した側片１２Ｂとの間に位置し、該各側片１２Ｂ
からチップ実装板１４に向け、上，下の側片１２Ａと平
行となるように延びる多数の端子形成梁１５と、チップ
実装板１４の左右両側に位置して該チップ実装板１４と
側片１２Ｂ，１２Ｂとを連結する一対の幅広い板状梁１
６，１６とから構成されている。
【００２１】１７，１７，…はチップ実装板１４の左，
右方向両側に設けられた連結梁で、該各連結梁１７は、
前記各端子形成梁１５の長手方向の途中をそれぞれ上，
下に連結すると共に、上，下の側片１３Ａ，１３Ａと隣
接する端子形成梁１５の途中をそれぞれ連結している。
右方向両側に設けられた連結梁で、該各連結梁１７は、
前記各端子形成梁１５の長手方向の途中をそれぞれ上，
下に連結すると共に、上，下の側片１３Ａ，１３Ａと隣
接する端子形成梁１５の途中をそれぞれ連結している。
【００２２】また、１８，１８，…はボンディングワイ
ヤを示し、該ボンディングワイヤ１８は、チップ８と端
子形成梁１５との間、チップ８とチップ実装板１４との
間、チップ実装板１４と端子形成梁１５との間を、それ
ぞれ接続するものである。
ヤを示し、該ボンディングワイヤ１８は、チップ８と端
子形成梁１５との間、チップ８とチップ実装板１４との
間、チップ実装板１４と端子形成梁１５との間を、それ
ぞれ接続するものである。
【００２３】次に、図１４により、前記リードフレーム
１１によって形成される半導体集積回路について述べ
る。
１１によって形成される半導体集積回路について述べ
る。
【００２４】図中、１１１は前記リードフレーム１１に
よって形成された表面実装用の半導体集積回路を示し、
該半導体集積回路１１１は、高さの低いブロック状に樹
脂成型された半導体集積回路本体１１２と、該半導体集
積回路本体１１２から左，右外側に突出された複数のリ
ード端子１１５と、該各リード端子１１５の間に位置し
て前記半導体集積回路本体１１２から突出されたヒート
シンク１１６とから構成されている。ここで、前記各リ
ード端子１１５は、前記リードフレーム１１の状態で
は、枠板１２に連結される端子形成梁１５として形成さ
れている。
よって形成された表面実装用の半導体集積回路を示し、
該半導体集積回路１１１は、高さの低いブロック状に樹
脂成型された半導体集積回路本体１１２と、該半導体集
積回路本体１１２から左，右外側に突出された複数のリ
ード端子１１５と、該各リード端子１１５の間に位置し
て前記半導体集積回路本体１１２から突出されたヒート
シンク１１６とから構成されている。ここで、前記各リ
ード端子１１５は、前記リードフレーム１１の状態で
は、枠板１２に連結される端子形成梁１５として形成さ
れている。
【００２５】このように構成されるリードフレーム１１
を用いて半導体集積回路１１１を形成する場合でも、前
述した第１の従来技術と同様に、リードフレーム１１の
中央部（図１３中に二点鎖線で示す部分）を樹脂成型に
よって形成された半導体集積回路本体１１２でパッケー
ジ化した後に、リードフレーム１１の不要な部分（枠板
１２、連結梁１７）を切除する。これにより、前記各端
子形成梁１５がそれぞれ独立したリード端子１１５とな
り、前記板状梁１６がヒートシンク１１６となる。そし
て、前記各リード端子１１５とヒートシンク１１６を交
互に折り曲げることにより、図１４に示す半導体集積回
路１１１が形成できる。
を用いて半導体集積回路１１１を形成する場合でも、前
述した第１の従来技術と同様に、リードフレーム１１の
中央部（図１３中に二点鎖線で示す部分）を樹脂成型に
よって形成された半導体集積回路本体１１２でパッケー
ジ化した後に、リードフレーム１１の不要な部分（枠板
１２、連結梁１７）を切除する。これにより、前記各端
子形成梁１５がそれぞれ独立したリード端子１１５とな
り、前記板状梁１６がヒートシンク１１６となる。そし
て、前記各リード端子１１５とヒートシンク１１６を交
互に折り曲げることにより、図１４に示す半導体集積回
路１１１が形成できる。
【００２６】また、第２の従来技術では、チップ実装板
１４に連結された一対の板状のヒートシンク１１６によ
り、チップ８から発生する熱を外部に逃がすことがで
き、該チップ８の熱破壊を防止する。
１４に連結された一対の板状のヒートシンク１１６によ
り、チップ８から発生する熱を外部に逃がすことがで
き、該チップ８の熱破壊を防止する。
【００２７】次に、第３の従来技術によるリードフレー
ムとして、図１５と図１６に示すものが知られている。
この第３の従来技術によるリードフレーム２１では、前
記第１の従来技術による三角形状のチップ支持梁４に代
えて長方形の支持梁２２として形成し、該支持梁２２
は、半導体集積回路１２１として形成するときにパッケ
ージとなる半導体集積回路本体１２２から突出して、放
熱用リード端子１２３として形成している。そして、放
熱用リード端子１２３によってチップ８の熱を外部に逃
がすことができる。
ムとして、図１５と図１６に示すものが知られている。
この第３の従来技術によるリードフレーム２１では、前
記第１の従来技術による三角形状のチップ支持梁４に代
えて長方形の支持梁２２として形成し、該支持梁２２
は、半導体集積回路１２１として形成するときにパッケ
ージとなる半導体集積回路本体１２２から突出して、放
熱用リード端子１２３として形成している。そして、放
熱用リード端子１２３によってチップ８の熱を外部に逃
がすことができる。
【００２８】さらに、第４の従来技術として、図１７に
示すように放熱性を良好にするように構成した半導体集
積回路が知られている。なお、第１の従来技術と同一の
構成要素に同一の符号を付し、その説明を省略するもの
とする。
示すように放熱性を良好にするように構成した半導体集
積回路が知られている。なお、第１の従来技術と同一の
構成要素に同一の符号を付し、その説明を省略するもの
とする。
【００２９】この第４の従来技術による半導体集積回路
１０１′では、第１の従来技術による半導体集積回路１
０１とほぼ同様の構成となっているものの、チップ実装
パッド１０５の下面側に半導体集積回路本体１０２の表
面に露出する放熱用ブロック１１０が埋設されている。
そして、該放熱用ブロック１１０は、銅，白金，アルミ
ニウム等の金属材料から直方体または円柱状として形成
されている。
１０１′では、第１の従来技術による半導体集積回路１
０１とほぼ同様の構成となっているものの、チップ実装
パッド１０５の下面側に半導体集積回路本体１０２の表
面に露出する放熱用ブロック１１０が埋設されている。
そして、該放熱用ブロック１１０は、銅，白金，アルミ
ニウム等の金属材料から直方体または円柱状として形成
されている。
【００３０】そして、半導体集積回路１０１′は、配線
パターン（図示せず）を有する基板１０７上に配設さ
れ、半導体集積回路本体１０２をペースト１０８を介し
て基板１０７の表面に実装した上で、各リード端子１０
６を半田１０９によって配線パターンのランドに電気的
に接続している。
パターン（図示せず）を有する基板１０７上に配設さ
れ、半導体集積回路本体１０２をペースト１０８を介し
て基板１０７の表面に実装した上で、各リード端子１０
６を半田１０９によって配線パターンのランドに電気的
に接続している。
【００３１】一方、前記放熱用ブロック１１０はペース
ト１０８を介して基板１０７に固着されているから、チ
ップ８の熱をペースト１０８を介して基板１０７に逃が
すことにより、放熱作用を持たせることができる。
ト１０８を介して基板１０７に固着されているから、チ
ップ８の熱をペースト１０８を介して基板１０７に逃が
すことにより、放熱作用を持たせることができる。
【００３２】
【発明が解決しようとする課題】ところで、上述した第
１の従来技術による一般的な半導体集積回路１０１で
は、日本電子機械工業会（ＥＩＡＪ）により規格される
ＳＯＰ（Small Outline Package ）として形成されてい
る。しかし、上述した如く、該半導体集積回路１０１で
は、チップ実装パッド１０５に固着されたチップ８の放
熱に対する処理は一切行われていない。
１の従来技術による一般的な半導体集積回路１０１で
は、日本電子機械工業会（ＥＩＡＪ）により規格される
ＳＯＰ（Small Outline Package ）として形成されてい
る。しかし、上述した如く、該半導体集積回路１０１で
は、チップ実装パッド１０５に固着されたチップ８の放
熱に対する処理は一切行われていない。
【００３３】また、第２，第３の従来技術による半導体
集積回路１１１，１２１では、チップ８に対する放熱処
理を考慮しているものの、ヒートシンク１１６と放熱用
リード端子１２３は第１の従来技術による半導体集積回
路１０１に対して異なった形状または異なったリード端
子の配置となっているため、ＳＯＰの規格に該当しな
い。
集積回路１１１，１２１では、チップ８に対する放熱処
理を考慮しているものの、ヒートシンク１１６と放熱用
リード端子１２３は第１の従来技術による半導体集積回
路１０１に対して異なった形状または異なったリード端
子の配置となっているため、ＳＯＰの規格に該当しな
い。
【００３４】さらに、第４の従来技術による半導体集積
回路１０１′では、ＳＯＰの規格に当てはまるものの、
放熱用ブロック１１０をチップ実装パッド１０５の下面
に埋設させなければならず、新しい工程や樹脂成型時の
金型変更等が必要となり、製造コストが上がってしまう
という問題がある。
回路１０１′では、ＳＯＰの規格に当てはまるものの、
放熱用ブロック１１０をチップ実装パッド１０５の下面
に埋設させなければならず、新しい工程や樹脂成型時の
金型変更等が必要となり、製造コストが上がってしまう
という問題がある。
【００３５】本発明は上述した従来技術の問題に鑑みな
されたもので、本発明は部分的な改良によって放熱性能
を高めた半導体集積回路を形成できる半導体集積回路用
リードフレームを提供することを目的としている。
されたもので、本発明は部分的な改良によって放熱性能
を高めた半導体集積回路を形成できる半導体集積回路用
リードフレームを提供することを目的としている。
【００３６】
【課題を解決するための手段】請求項１の発明は、周囲
が囲まれた枠板と、該枠板内に位置して配設され、チッ
プを実装するためのチップ実装板と、該チップ実装板と
枠板との間を連結し、該枠板からチップ実装板に向けて
延びる複数の端子形成梁とからなる半導体集積回路用リ
ードフレームにおいて、前記各端子形成梁のうち、アー
スに接続される端子形成梁を前記チップ実装板と一体形
成したことにある。
が囲まれた枠板と、該枠板内に位置して配設され、チッ
プを実装するためのチップ実装板と、該チップ実装板と
枠板との間を連結し、該枠板からチップ実装板に向けて
延びる複数の端子形成梁とからなる半導体集積回路用リ
ードフレームにおいて、前記各端子形成梁のうち、アー
スに接続される端子形成梁を前記チップ実装板と一体形
成したことにある。
【００３７】上記リードフレームの構成により、このリ
ードフレームを半導体集積回路の一部として形成したと
きは、各端子形成梁は各リード端子となり、チップ実装
板はチップ実装パッドとなり、このリード端子は基板の
配線パターンに接続される。これにより、チップ実装パ
ッドにチップを実装し、半導体集積回路を形成した場
合、該チップが熱を発生するパワー系の素子であったと
しても、該チップから発生する熱はチップ実装板からア
ース用のリード端子を介して基板に伝達させることがで
きる。この結果、半導体集積回路から外部に露出したリ
ード端子と該リード端子が接続される基板とにより、チ
ップで発生した熱を基板側に逃がし、該リード端子と基
板を利用したヒートシンクとすることができる。
ードフレームを半導体集積回路の一部として形成したと
きは、各端子形成梁は各リード端子となり、チップ実装
板はチップ実装パッドとなり、このリード端子は基板の
配線パターンに接続される。これにより、チップ実装パ
ッドにチップを実装し、半導体集積回路を形成した場
合、該チップが熱を発生するパワー系の素子であったと
しても、該チップから発生する熱はチップ実装板からア
ース用のリード端子を介して基板に伝達させることがで
きる。この結果、半導体集積回路から外部に露出したリ
ード端子と該リード端子が接続される基板とにより、チ
ップで発生した熱を基板側に逃がし、該リード端子と基
板を利用したヒートシンクとすることができる。
【００３８】また、請求項２の発明は、周囲が囲まれた
枠板と、該枠板内に位置して配設され、チップを実装す
るためのチップ実装板と、該チップ実装板と枠板との間
を連結し、該枠板からチップ実装板に向けて延びる複数
の端子形成梁と、前記チップ実装板と枠板とを連結する
支持梁と、該支持梁とほぼ直交する位置で記各端子形成
梁と枠板とを連結する連結梁とからなり、半導体集積回
路として形成したときには前記枠板と連結梁を切除して
なる半導体集積回路用リードフレームにおいて、前記各
端子形成梁のうち、アースに接続される端子形成梁を前
記チップ実装板に一体形成したことにある。
枠板と、該枠板内に位置して配設され、チップを実装す
るためのチップ実装板と、該チップ実装板と枠板との間
を連結し、該枠板からチップ実装板に向けて延びる複数
の端子形成梁と、前記チップ実装板と枠板とを連結する
支持梁と、該支持梁とほぼ直交する位置で記各端子形成
梁と枠板とを連結する連結梁とからなり、半導体集積回
路として形成したときには前記枠板と連結梁を切除して
なる半導体集積回路用リードフレームにおいて、前記各
端子形成梁のうち、アースに接続される端子形成梁を前
記チップ実装板に一体形成したことにある。
【００３９】上記リードフレームの構成により、このリ
ードフレームを半導体集積回路の一部として形成したと
きは、各端子形成梁は各リード端子となり、チップ実装
板はチップ実装パッドとなり、このリード端子は基板の
配線パターンに接続される。これにより、チップ実装パ
ッドにチップを実装し、半導体集積回路を形成した場
合、該チップが熱を発生するパワー系の素子であったと
しても、該チップから発生する熱はチップ実装板からア
ース用のリード端子を介して基板に伝達させることがで
きる。この結果、半導体集積回路から外部に露出したリ
ード端子と該リード端子が接続される基板とにより、チ
ップで発生した熱を基板側に逃がし、該リード端子と基
板を利用したヒートシンクとすることができる。
ードフレームを半導体集積回路の一部として形成したと
きは、各端子形成梁は各リード端子となり、チップ実装
板はチップ実装パッドとなり、このリード端子は基板の
配線パターンに接続される。これにより、チップ実装パ
ッドにチップを実装し、半導体集積回路を形成した場
合、該チップが熱を発生するパワー系の素子であったと
しても、該チップから発生する熱はチップ実装板からア
ース用のリード端子を介して基板に伝達させることがで
きる。この結果、半導体集積回路から外部に露出したリ
ード端子と該リード端子が接続される基板とにより、チ
ップで発生した熱を基板側に逃がし、該リード端子と基
板を利用したヒートシンクとすることができる。
【００４０】しかも、リードフレームは、支持梁と連結
梁により、枠板とチップ実装板と各端子形成梁とを一体
化しているから、チップ実装板と各端子形成梁の基端側
を樹脂成型によりパッケージ化するときに、樹脂の射出
圧によって、チップ実装板と各端子形成梁が移動するの
を規定することができる。
梁により、枠板とチップ実装板と各端子形成梁とを一体
化しているから、チップ実装板と各端子形成梁の基端側
を樹脂成型によりパッケージ化するときに、樹脂の射出
圧によって、チップ実装板と各端子形成梁が移動するの
を規定することができる。
【００４１】
【発明の実施の形態】以下、本発明による実施例を図１
ないし図５による添付図面に従って詳細に説明する。
ないし図５による添付図面に従って詳細に説明する。
【００４２】なお、実施例では前述した従来技術と同一
の構成要素に同一の符号を付し、その説明を省略するも
のとする。
の構成要素に同一の符号を付し、その説明を省略するも
のとする。
【００４３】図中、３１は実施例によるリードフレーム
を示し、該リードフレーム３１は、板体にマスクパター
ンによるエッチング処理を施すことにより形成されてい
る。ここで、該リードフレーム３１は、上，下の側片３
２Ａ，３２Ａと左，右の側片３２Ｂ，３２Ｂとを有する
枠板３２と、該枠板３２内に位置して形成され、上，下
に位置した側片３２Ａの中間部から該枠板３２の中央部
に向けて上，下方向に延びるほぼ三角形状のチップ支持
梁３３，３３と、該各チップ支持梁３３との間で連結さ
れたほぼ矩形状のチップ実装板３４と、該チップ実装板
３４と左，右に位置した枠板３２Ｂとの間に位置し、該
各枠板３２Ｂからチップ実装板３４に向け、上，下の側
片３２Ａと平行になるように延びる複数の端子形成梁３
５とから構成される。
を示し、該リードフレーム３１は、板体にマスクパター
ンによるエッチング処理を施すことにより形成されてい
る。ここで、該リードフレーム３１は、上，下の側片３
２Ａ，３２Ａと左，右の側片３２Ｂ，３２Ｂとを有する
枠板３２と、該枠板３２内に位置して形成され、上，下
に位置した側片３２Ａの中間部から該枠板３２の中央部
に向けて上，下方向に延びるほぼ三角形状のチップ支持
梁３３，３３と、該各チップ支持梁３３との間で連結さ
れたほぼ矩形状のチップ実装板３４と、該チップ実装板
３４と左，右に位置した枠板３２Ｂとの間に位置し、該
各枠板３２Ｂからチップ実装板３４に向け、上，下の側
片３２Ａと平行になるように延びる複数の端子形成梁３
５とから構成される。
【００４４】ここで、本実施例では、前記各端子形成梁
３５のうち、チップ実装板３４と離間したものが信号用
端子形成梁３５Ｓとなり、チップ実装板３４と連結する
ものがアース用端子形成梁３５Ｅとして用いられる。
３５のうち、チップ実装板３４と離間したものが信号用
端子形成梁３５Ｓとなり、チップ実装板３４と連結する
ものがアース用端子形成梁３５Ｅとして用いられる。
【００４５】３６，３６，…はチップ実装板３４の左，
右方向両側に設けられた連結梁で、該各連結梁３６は、
前記各端子形成梁３５の長手方向の途中をそれぞれ上，
下に連結すると共に、上，下の側片３２Ａ，３２Ａと隣
接する端子形成梁３５の途中をそれぞれ連結している。
右方向両側に設けられた連結梁で、該各連結梁３６は、
前記各端子形成梁３５の長手方向の途中をそれぞれ上，
下に連結すると共に、上，下の側片３２Ａ，３２Ａと隣
接する端子形成梁３５の途中をそれぞれ連結している。
【００４６】３７，３７，…はボンディングワイヤを示
し、該各ボンディングワイヤ３７はチップ８と端子形成
梁３５との間、チップ８とチップ実装板３４との間をそ
れぞれ接続するものである。
し、該各ボンディングワイヤ３７はチップ８と端子形成
梁３５との間、チップ８とチップ実装板３４との間をそ
れぞれ接続するものである。
【００４７】なお、アース用端子形成梁３５Ｅはチップ
実装板３４に直接連結されているから、従来技術のよう
にアース用端子形成梁３５Ｅとチップ実装板３４との間
をボンディングワイヤ３７によって接続する必要はな
い。
実装板３４に直接連結されているから、従来技術のよう
にアース用端子形成梁３５Ｅとチップ実装板３４との間
をボンディングワイヤ３７によって接続する必要はな
い。
【００４８】次に、図３および図４に前記リードフレー
ム３１によって形成される半導体集積回路について述べ
る。
ム３１によって形成される半導体集積回路について述べ
る。
【００４９】図中、１３１は前記リードフレーム２によ
って形成された表面実装用の半導体集積回路を示し、該
半導体集積回路１３１は、高さの低いブロック状に樹脂
成型された半導体集積回路本体１３２と、該半導体集積
回路本体１３２の中央部に向けて上，下方向に延びるほ
ぼ三角形状のチップ支持梁１３３，１３３と、該各チッ
プ支持梁１３３との間で連結されたほぼ矩形状のチップ
実装パッド１３４と、前記半導体集積回路本体１３２に
よって固着され、左，右側から該チップ実装パッド１３
４に向て延びる多数のリード端子１３５とから構成され
ている。
って形成された表面実装用の半導体集積回路を示し、該
半導体集積回路１３１は、高さの低いブロック状に樹脂
成型された半導体集積回路本体１３２と、該半導体集積
回路本体１３２の中央部に向けて上，下方向に延びるほ
ぼ三角形状のチップ支持梁１３３，１３３と、該各チッ
プ支持梁１３３との間で連結されたほぼ矩形状のチップ
実装パッド１３４と、前記半導体集積回路本体１３２に
よって固着され、左，右側から該チップ実装パッド１３
４に向て延びる多数のリード端子１３５とから構成され
ている。
【００５０】ここで、前記各リード端子１３５は、前記
リードフレーム３１の状態では、枠板３２に連結される
端子形成梁３５として形成され、チップ実装パッド１３
４はチップ実装板３４として形成されている。
リードフレーム３１の状態では、枠板３２に連結される
端子形成梁３５として形成され、チップ実装パッド１３
４はチップ実装板３４として形成されている。
【００５１】また、前記各リード端子１３５のうち、チ
ップ実装パッド１３４と半導体集積回路本体１３２を介
して離間しているものが信号用リード端子１３５Ｓとな
り、チップ実装パッド１３４と一体に形成されているも
のがアース用リード端子１３５Ｅとなる。
ップ実装パッド１３４と半導体集積回路本体１３２を介
して離間しているものが信号用リード端子１３５Ｓとな
り、チップ実装パッド１３４と一体に形成されているも
のがアース用リード端子１３５Ｅとなる。
【００５２】さらに、半導体集積回路１３１は図示しな
い基板に配設され、該半導体集積回路１３１のリード端
子１３５は基板の配線パターンに半田付けにより接続さ
れている。
い基板に配設され、該半導体集積回路１３１のリード端
子１３５は基板の配線パターンに半田付けにより接続さ
れている。
【００５３】本実施例によるリードフレーム３１は、上
述の如く構成されるもので、アース用リード端子１３５
Ｅとなるアース用端子形成梁３５Ｅはチップ実装パッド
１３４となるチップ実装板３４に連結している。従っ
て、このリードフレーム３１を用いて半導体集積回路１
３１を形成した場合には、チップ実装パッド１３４に実
装されるチップ８がパワー系の素子であっても、該チッ
プ８から発生する熱は、チップ実装パッド１３４、各ア
ース用リード端子１３５Ｅおよび基板を順次介して外部
に逃がすことができる。
述の如く構成されるもので、アース用リード端子１３５
Ｅとなるアース用端子形成梁３５Ｅはチップ実装パッド
１３４となるチップ実装板３４に連結している。従っ
て、このリードフレーム３１を用いて半導体集積回路１
３１を形成した場合には、チップ実装パッド１３４に実
装されるチップ８がパワー系の素子であっても、該チッ
プ８から発生する熱は、チップ実装パッド１３４、各ア
ース用リード端子１３５Ｅおよび基板を順次介して外部
に逃がすことができる。
【００５４】これにより、各アース用リード端子１３５
Ｅと基板によってチップ８の熱を大気に逃がすヒートシ
ンクを構成することができ、チップ８の放熱性能を高
め、該チップ８の熱破壊を確実に防止することができ
る。
Ｅと基板によってチップ８の熱を大気に逃がすヒートシ
ンクを構成することができ、チップ８の放熱性能を高
め、該チップ８の熱破壊を確実に防止することができ
る。
【００５５】また、リードフレーム３１では、チップ実
装板３４の面積を従来技術に比べて大きくすることによ
り、チップ８からチップ実装板３４への熱の伝達、およ
び該チップ実装板３４から各アース用端子形成梁３５Ｅ
への熱の伝達を早めることができ、該チップ８の放熱性
能をより高めることができる。
装板３４の面積を従来技術に比べて大きくすることによ
り、チップ８からチップ実装板３４への熱の伝達、およ
び該チップ実装板３４から各アース用端子形成梁３５Ｅ
への熱の伝達を早めることができ、該チップ８の放熱性
能をより高めることができる。
【００５６】さらに、本発明者達は、本実施例によるリ
ードフレーム３１によって形成される半導体集積回路１
３１と、第１の従来技術によるリードフレーム２によっ
て形成される半導体集積回路１０１との熱抵抗測定の実
験結果を、図５の特性線図として得た。この実験データ
は、どちらも３６０ｍｍ2（０．８ｍｍ厚）のプリント
基板に実装して行ったもので、第１の従来技術による半
導体集積回路１０１のものが特性線ａ、本実施例による
半導体集積回路１３１のものが特性線ｂとなる。
ードフレーム３１によって形成される半導体集積回路１
３１と、第１の従来技術によるリードフレーム２によっ
て形成される半導体集積回路１０１との熱抵抗測定の実
験結果を、図５の特性線図として得た。この実験データ
は、どちらも３６０ｍｍ2（０．８ｍｍ厚）のプリント
基板に実装して行ったもので、第１の従来技術による半
導体集積回路１０１のものが特性線ａ、本実施例による
半導体集積回路１３１のものが特性線ｂとなる。
【００５７】この実験結果からも明らかなように、本実
施例によるリードフレーム３１の形状に変更することに
より、放熱性能を効果的に高めることができる。
施例によるリードフレーム３１の形状に変更することに
より、放熱性能を効果的に高めることができる。
【００５８】また、リードフレーム３１の形状は、第１
の従来技術とほぼ同様の形状とすることができ、当該リ
ードフレーム３１が半導体集積回路本体１３２から外部
に突出するリード端子１３５の形状およびその配置は、
前述した第１の従来技術による半導体集積回路１０１と
同様であるので、ＳＯＰの規格に該当させることができ
る。そして、半導体集積回路１０１を使用していた基板
側の配線パターンを変更することなく、半導体集積回路
１０１に代えて半導体集積回路１３１を用いることがで
きる。
の従来技術とほぼ同様の形状とすることができ、当該リ
ードフレーム３１が半導体集積回路本体１３２から外部
に突出するリード端子１３５の形状およびその配置は、
前述した第１の従来技術による半導体集積回路１０１と
同様であるので、ＳＯＰの規格に該当させることができ
る。そして、半導体集積回路１０１を使用していた基板
側の配線パターンを変更することなく、半導体集積回路
１０１に代えて半導体集積回路１３１を用いることがで
きる。
【００５９】さらに、本実施例のリードフレーム３１で
は、各アース用端子形成梁３５Ｅとチップ実装板３４と
を連結して形成したから、各アース用端子形成梁３５Ｅ
とチップ実装板３４とは電気に接続されることになり、
ボンディングワイヤ３７は、チップ８とチップ実装板３
４との間、チップ８と各信号用端子形成梁３５Ｓとの間
を接続するのみでよい。このため、本実施例では、ボン
ディングワイヤ３７の本数を従来技術に比べて大幅に減
らすことができ、しかも、ボンディングワイヤ３７に用
いられる線材は高価であるため、コスト低減を図ること
ができる。
は、各アース用端子形成梁３５Ｅとチップ実装板３４と
を連結して形成したから、各アース用端子形成梁３５Ｅ
とチップ実装板３４とは電気に接続されることになり、
ボンディングワイヤ３７は、チップ８とチップ実装板３
４との間、チップ８と各信号用端子形成梁３５Ｓとの間
を接続するのみでよい。このため、本実施例では、ボン
ディングワイヤ３７の本数を従来技術に比べて大幅に減
らすことができ、しかも、ボンディングワイヤ３７に用
いられる線材は高価であるため、コスト低減を図ること
ができる。
【００６０】一方、本実施例によるリードフレーム３１
では、チップ支持梁３３と連結梁３６によって、枠板３
２，チップ実装板３４および各端子形成梁３５を一体化
した構成としているから、チップ実装板３４と各端子形
成梁３５の基端側が、樹脂成型により半導体集積回路本
体１３２を形成するときの樹脂の射出圧によって、各端
子形成梁３５等が移動するのを規定することができ、各
端子形成梁３５とチップ実装板３４とが接触した状態で
製造されてしまうのを防止し、製造上の歩留りを向上す
ることができる。
では、チップ支持梁３３と連結梁３６によって、枠板３
２，チップ実装板３４および各端子形成梁３５を一体化
した構成としているから、チップ実装板３４と各端子形
成梁３５の基端側が、樹脂成型により半導体集積回路本
体１３２を形成するときの樹脂の射出圧によって、各端
子形成梁３５等が移動するのを規定することができ、各
端子形成梁３５とチップ実装板３４とが接触した状態で
製造されてしまうのを防止し、製造上の歩留りを向上す
ることができる。
【００６１】しかも、本実施例を実施するに当たり、第
１の従来技術との変更点は、リードフレーム３１を形成
するときのエッチング処理に用いられるマスクパターン
の変更のみであり、従来の半導体集積回路１０１の製造
ラインを大幅に変更することなく実施が可能である。
１の従来技術との変更点は、リードフレーム３１を形成
するときのエッチング処理に用いられるマスクパターン
の変更のみであり、従来の半導体集積回路１０１の製造
ラインを大幅に変更することなく実施が可能である。
【００６２】かくして、本実施例では、リードフレーム
３１を形成するときのエッチング処理に用いるマスクパ
ターンを変形するという簡単な作業だけで、チップ実装
板３４とアースとなる端子形成梁３５とを連結すること
ができ、該各アース用端子形成梁３５Ｅから形成される
各アース用リード端子１３５Ｅと基板により、チップ８
の熱を大気に逃がすことができ、該チップ８の放熱性能
を高め、チップ８の寿命を効果的に延ばすことができ
る。
３１を形成するときのエッチング処理に用いるマスクパ
ターンを変形するという簡単な作業だけで、チップ実装
板３４とアースとなる端子形成梁３５とを連結すること
ができ、該各アース用端子形成梁３５Ｅから形成される
各アース用リード端子１３５Ｅと基板により、チップ８
の熱を大気に逃がすことができ、該チップ８の放熱性能
を高め、チップ８の寿命を効果的に延ばすことができ
る。
【００６３】また、前記チップ実装板３４と各端子形成
梁３５とを連結させることにより、この間のボンディン
グワイヤ３７が不要となり、ボンディングワイヤ３７の
本数を従来技術に比べて減らすことができ、材料費を削
減することができる。
梁３５とを連結させることにより、この間のボンディン
グワイヤ３７が不要となり、ボンディングワイヤ３７の
本数を従来技術に比べて減らすことができ、材料費を削
減することができる。
【００６４】さらに、半導体集積回路１３１を製造する
上で第１の従来技術による工程との変更点は、リードフ
レーム３１を形成するときのマスクパターンの変更のみ
であるから、パッケージ組立工程等の製造ラインの変更
は殆ど必要なく、半導体集積回路を低価格で製造できる
等、種々の効果を奏する。
上で第１の従来技術による工程との変更点は、リードフ
レーム３１を形成するときのマスクパターンの変更のみ
であるから、パッケージ組立工程等の製造ラインの変更
は殆ど必要なく、半導体集積回路を低価格で製造できる
等、種々の効果を奏する。
【００６５】なお、前記実施例では、リードフレーム３
１のみについて説明したが、本発明はこれに限らず、第
１の従来技術で述べたように、リードフレーム３１が縦
方向に列設されたフレーム形成用プレートとして用いる
ことは勿論である。
１のみについて説明したが、本発明はこれに限らず、第
１の従来技術で述べたように、リードフレーム３１が縦
方向に列設されたフレーム形成用プレートとして用いる
ことは勿論である。
【００６６】
【発明の効果】以上詳述した如く、請求項１の本発明に
よるリードフレームの構成により、このリードフレーム
を半導体集積回路の一部として形成したときは、各端子
形成梁は各リード端子となり、チップ実装板はチップ実
装パッドとなり、このリード端子は基板の配線パターン
に接続される。これにより、チップ実装パッドにチップ
を実装し、半導体集積回路を形成した場合、該チップが
熱を発生するパワー系の素子であったとしても、該チッ
プから発生する熱は、チップ実装板からアース用のリー
ド端子を介して基板に伝達させ、各リード端子と基板に
よってヒートシンクを構成し、電気的特性の劣化をなく
し、チップの熱破壊を防止できる。
よるリードフレームの構成により、このリードフレーム
を半導体集積回路の一部として形成したときは、各端子
形成梁は各リード端子となり、チップ実装板はチップ実
装パッドとなり、このリード端子は基板の配線パターン
に接続される。これにより、チップ実装パッドにチップ
を実装し、半導体集積回路を形成した場合、該チップが
熱を発生するパワー系の素子であったとしても、該チッ
プから発生する熱は、チップ実装板からアース用のリー
ド端子を介して基板に伝達させ、各リード端子と基板に
よってヒートシンクを構成し、電気的特性の劣化をなく
し、チップの熱破壊を防止できる。
【００６７】請求項２の発明によるリードフレームの構
成により、このリードフレームを半導体集積回路の一部
として形成したときは、各端子形成梁は各リード端子と
なり、チップ実装板はチップ実装パッドとなり、このリ
ード端子は基板の配線パターンに接続される。これによ
り、チップ実装パッドにチップを実装し、半導体集積回
路を形成した場合、該チップが熱を発生するパワー系の
素子であったとしても、該チップから発生する熱は、チ
ップ実装板からアース用のリード端子を介して基板に伝
達させ、各リード端子と基板によってヒートシンクを構
成し、チップの熱破壊を防止することができる。
成により、このリードフレームを半導体集積回路の一部
として形成したときは、各端子形成梁は各リード端子と
なり、チップ実装板はチップ実装パッドとなり、このリ
ード端子は基板の配線パターンに接続される。これによ
り、チップ実装パッドにチップを実装し、半導体集積回
路を形成した場合、該チップが熱を発生するパワー系の
素子であったとしても、該チップから発生する熱は、チ
ップ実装板からアース用のリード端子を介して基板に伝
達させ、各リード端子と基板によってヒートシンクを構
成し、チップの熱破壊を防止することができる。
【００６８】しかも、このリードフレームでは、支持梁
と連結梁とによって、枠板，チップ実装板および各端子
形成梁を一体化したリードフレームとして形成してい
る。これにより、半導体集積回路を形成するために、チ
ップ実装板と各端子形成梁の基端側を樹脂成型によりパ
ッケージ化するときに、樹脂の射出圧によって、チップ
実装板と各端子形成梁とが移動するのを支持梁と連結梁
により規定し、製造上の歩留りを向上し、生産性を高め
ることができる。
と連結梁とによって、枠板，チップ実装板および各端子
形成梁を一体化したリードフレームとして形成してい
る。これにより、半導体集積回路を形成するために、チ
ップ実装板と各端子形成梁の基端側を樹脂成型によりパ
ッケージ化するときに、樹脂の射出圧によって、チップ
実装板と各端子形成梁とが移動するのを支持梁と連結梁
により規定し、製造上の歩留りを向上し、生産性を高め
ることができる。
【図１】本発明の実施例によるリードフレームを示す平
面図である。
面図である。
【図２】実施例によるリードフレームにチップを実装す
ると共に、ワイヤボンディングを施した状態を示す平面
図である。
ると共に、ワイヤボンディングを施した状態を示す平面
図である。
【図３】実施例によるリードフレームを用いて作成され
た半導体集積回路の斜視図である。
た半導体集積回路の斜視図である。
【図４】図３中の矢示IV−IV方向からみた横断面図であ
る。
る。
【図５】実施例による半導体集積回路と第１の従来技術
による半導体集積回路との熱抵抗測定の結果を示す特性
線図である。
による半導体集積回路との熱抵抗測定の結果を示す特性
線図である。
【図６】第１の従来技術によるリードフレームを列設し
たフレーム形成用プレートを示す平面図である。
たフレーム形成用プレートを示す平面図である。
【図７】第１の従来技術によるリードフレームを示す平
面図である。
面図である。
【図８】第１の従来技術によるリードフレームにチップ
を実装すると共に、ワイヤボンディングを施した状態を
示す平面図である。
を実装すると共に、ワイヤボンディングを施した状態を
示す平面図である。
【図９】第１の従来技術によるリードフレームを用いて
形成された半導体集積回路の斜視図である。
形成された半導体集積回路の斜視図である。
【図１０】図９による半導体集積回路を示す平面図であ
る。
る。
【図１１】図１０中の矢示XI−XI方向からみた縦断面図
である。
である。
【図１２】図１１中の矢示XII −XII 方向からみた横断
面図である。
面図である。
【図１３】第２の従来技術によるリードフレームを示す
平面図である。
平面図である。
【図１４】第２の従来技術によるリードフレームを用い
て形成された半導体集積回路の平面図である。
て形成された半導体集積回路の平面図である。
【図１５】第３の従来技術によるリードフレームを示す
平面図である。
平面図である。
【図１６】第３の従来技術によるリードフレームを用い
て形成された半導体集積回路の平面図である。
て形成された半導体集積回路の平面図である。
【図１７】第４の従来技術による半導体集積回路を示す
縦断面図である。
縦断面図である。
３１ リードフレーム ３２ 枠板 ３３，１３３ チップ支持梁 ３４ チップ実装板 ３５Ｓ 信号用端子形成梁 ３５Ｅ アース用端子形成梁 ３６ 連結梁 ３７ ボンディングワイヤ １３１ 半導体集積回路 １３２ 半導体集積回路本体 １３４ チップ実装パッド １３５Ｓ 信号用リード端子 １３５Ｅ アース用リード端子
Claims (2)
- 【請求項１】 周囲が囲まれた枠板と、該枠板内に位置
して配設され、チップを実装するためのチップ実装板
と、該チップ実装板と枠板との間を連結し、該枠板から
チップ実装板に向けて延びる複数の端子形成梁とからな
る半導体集積回路用リードフレームにおいて、前記各端
子形成梁のうち、アースに接続される端子形成梁を前記
チップ実装板と一体形成したことを特徴とする半導体集
積回路用リードフレーム。 - 【請求項２】 周囲が囲まれた枠板と、該枠板内に位置
して配設され、チップを実装するためのチップ実装板
と、該チップ実装板と枠板との間を連結し、該枠板から
チップ実装板に向けて延びる複数の端子形成梁と、前記
チップ実装板と枠板とを連結する支持梁と、該支持梁と
ほぼ直交する位置で記各端子形成梁と枠板とを連結する
連結梁とからなり、半導体集積回路として形成したとき
には前記枠板と連結梁を切除してなる半導体集積回路用
リードフレームにおいて、前記各端子形成梁のうち、ア
ースに接続される端子形成梁を前記チップ実装板に一体
形成したことを特徴とする半導体集積回路用リードフレ
ーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8111334A JPH09283690A (ja) | 1996-04-08 | 1996-04-08 | 半導体集積回路用リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8111334A JPH09283690A (ja) | 1996-04-08 | 1996-04-08 | 半導体集積回路用リードフレーム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09283690A true JPH09283690A (ja) | 1997-10-31 |
Family
ID=14558577
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8111334A Pending JPH09283690A (ja) | 1996-04-08 | 1996-04-08 | 半導体集積回路用リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09283690A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1328023A3 (en) * | 2002-01-09 | 2004-12-22 | Matsushita Electric Industrial Co., Ltd. | Lead frame, method for manufacturing the same, resin-encapsulated semiconductor device and method for manufacturing the same |
| EP1347514A3 (en) * | 2002-02-27 | 2005-10-19 | Sanyo Electric Co., Ltd. | Semiconductor device |
| USD600219S1 (en) | 2006-04-26 | 2009-09-15 | Panasonic Corporation | Lead frame |
-
1996
- 1996-04-08 JP JP8111334A patent/JPH09283690A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1328023A3 (en) * | 2002-01-09 | 2004-12-22 | Matsushita Electric Industrial Co., Ltd. | Lead frame, method for manufacturing the same, resin-encapsulated semiconductor device and method for manufacturing the same |
| US8193091B2 (en) | 2002-01-09 | 2012-06-05 | Panasonic Corporation | Resin encapsulated semiconductor device and method for manufacturing the same |
| EP1347514A3 (en) * | 2002-02-27 | 2005-10-19 | Sanyo Electric Co., Ltd. | Semiconductor device |
| CN100353531C (zh) * | 2002-02-27 | 2007-12-05 | 三洋电机株式会社 | 半导体器件 |
| USD600219S1 (en) | 2006-04-26 | 2009-09-15 | Panasonic Corporation | Lead frame |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5442368B2 (ja) | 直付リード線を備えるｉｃチップパッケージ | |
| JP2992814B2 (ja) | 半導体パッケージ | |
| US6566164B1 (en) | Exposed copper strap in a semiconductor package | |
| US6888231B2 (en) | Surface mounting semiconductor device | |
| KR101388328B1 (ko) | 통합 ｔｈｔ 히트 스프레더 핀을 구비한 리드 프레임 기반 오버-몰딩 반도체 패키지와 그 제조 방법 | |
| JPH11312764A (ja) | エリアアレイ型半導体パッケージ及びその製造方法 | |
| JP2001313363A (ja) | 樹脂封止型半導体装置 | |
| US20070034994A1 (en) | Package frame and semiconductor package using the same | |
| US20050051877A1 (en) | Semiconductor package having high quantity of I/O connections and method for fabricating the same | |
| US5299091A (en) | Packaged semiconductor device having heat dissipation/electrical connection bumps and method of manufacturing same | |
| JP2907186B2 (ja) | 半導体装置、その製造方法 | |
| EP0078684B1 (en) | A semiconductor device having a leadless chip carrier | |
| US6255135B1 (en) | Quad flat pack integrated circuit package | |
| US7102211B2 (en) | Semiconductor device and hybrid integrated circuit device | |
| JP3003638B2 (ja) | 半導体装置、その製造方法 | |
| JP2911265B2 (ja) | 表面実装型半導体装置 | |
| US20170018487A1 (en) | Thermal enhancement for quad flat no lead (qfn) packages | |
| JPH09283690A (ja) | 半導体集積回路用リードフレーム | |
| JPH03174749A (ja) | 半導体装置 | |
| JPH0661408A (ja) | 表面実装型半導体装置 | |
| JP2000183275A (ja) | 半導体装置 | |
| JP2690248B2 (ja) | 表面実装型半導体装置 | |
| JPH06132441A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2507852B2 (ja) | 半導体装置 | |
| JPS6329413B2 (ja) |