JP2003110080A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2003110080A JP2003110080A JP2001300206A JP2001300206A JP2003110080A JP 2003110080 A JP2003110080 A JP 2003110080A JP 2001300206 A JP2001300206 A JP 2001300206A JP 2001300206 A JP2001300206 A JP 2001300206A JP 2003110080 A JP2003110080 A JP 2003110080A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- lead
- semiconductor
- semiconductor device
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 124
- 239000000463 material Substances 0.000 claims abstract description 24
- 239000011347 resin Substances 0.000 claims abstract description 23
- 229920005989 resin Polymers 0.000 claims abstract description 23
- 238000007789 sealing Methods 0.000 claims abstract description 5
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 13
- 230000002093 peripheral effect Effects 0.000 claims description 7
- 230000017525 heat dissipation Effects 0.000 abstract description 13
- 230000000694 effects Effects 0.000 abstract description 5
- 230000002708 enhancing effect Effects 0.000 abstract description 2
- 239000000758 substrate Substances 0.000 description 8
- 238000005530 etching Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000001965 increasing effect Effects 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 229910000640 Fe alloy Inorganic materials 0.000 description 1
- 229910003271 Ni-Fe Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000005405 multipole Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 半導体チップの表面に複数の放熱面を形成す
ることで放熱効果が高められるようにすると共に、高密
度実装が可能な小型の半導体装置を提供することであ
る。 【解決手段】 半導体素子２２と、この半導体素子２２
に向けて延びる複数のリード部２３を有するリードフレ
ーム３１と、前記半導体素子２２及びリード部２３を封
止する樹脂材２４とを備えた半導体装置２１において、
前記各リード部２３が、柱部２６と、この柱部２６の側
面から半導体素子２２に向けて突出する支持部２８とで
一体に形成され、該支持部２８の先端上面に半導体素子
２２を設置すると共に、これら半導体素子２２及びリー
ド部２３を樹脂材２４で封止したときに各柱部２６の上
面２３ａ，側面２３ｂ及び底面２３ｃを露出させて放熱
面とした。
ることで放熱効果が高められるようにすると共に、高密
度実装が可能な小型の半導体装置を提供することであ
る。 【解決手段】 半導体素子２２と、この半導体素子２２
に向けて延びる複数のリード部２３を有するリードフレ
ーム３１と、前記半導体素子２２及びリード部２３を封
止する樹脂材２４とを備えた半導体装置２１において、
前記各リード部２３が、柱部２６と、この柱部２６の側
面から半導体素子２２に向けて突出する支持部２８とで
一体に形成され、該支持部２８の先端上面に半導体素子
２２を設置すると共に、これら半導体素子２２及びリー
ド部２３を樹脂材２４で封止したときに各柱部２６の上
面２３ａ，側面２３ｂ及び底面２３ｃを露出させて放熱
面とした。
Description
【０００１】
【発明の属する技術分野】本発明は、リードフレームを
用いたチップ型の半導体装置に関するものである。
用いたチップ型の半導体装置に関するものである。
【０００２】
【従来の技術】従来、複数の電極部を備えたチップ型の
半導体装置（以下、半導体チップという）は、リード部
及びアイランド部を備えた金属製のリードフレーム上に
半導体素子を搭載し、その上を樹脂材で封止することに
よって形成されている。前記アイランド部は半導体素子
を支持するためのもので、リードフレームの中央部に設
けられる。また、リード部は、前記支持された半導体素
子の素子電極部とボンディングワイヤ等を介して接続さ
れ、その一端が外部基板と接続される外部電極部となっ
ている。図５はこのような従来の半導体チップ１の内部
構造を示したものであり、図６は前記半導体チップ１を
形成するためのリードフレーム２を示したものである。
リードフレーム２は、４２アロイ（Ｎｉ４２％のＮｉ−
Ｆｅ合金）やアルミニウム、銅などの薄い金属帯板を用
い、アイランド部４及びリード部７が打ち抜き形成され
たチップ形成領域Ａが複数設けられている。アイランド
部４は、リードフレーム本体６から内方に向かって延び
る４本の腕部１０を凹設して一段低い位置に設置され
る。また、リード部７は先端に半導体チップ１の外部電
極となる電極部５が形成され、前記アイランド部４の端
部に向けて下方に折り曲げ形成される。したがって、前
記チップ形成領域Ａ内に樹脂材９を充填して半導体チッ
プ１を形成した際に、前記各電極部５はマザーボード等
の外部基板１４に接続される下面電極となる。一方、ア
イランド部４から延びる各腕部１０の端部は樹脂材９の
側面の露出する放熱部材となる。
半導体装置（以下、半導体チップという）は、リード部
及びアイランド部を備えた金属製のリードフレーム上に
半導体素子を搭載し、その上を樹脂材で封止することに
よって形成されている。前記アイランド部は半導体素子
を支持するためのもので、リードフレームの中央部に設
けられる。また、リード部は、前記支持された半導体素
子の素子電極部とボンディングワイヤ等を介して接続さ
れ、その一端が外部基板と接続される外部電極部となっ
ている。図５はこのような従来の半導体チップ１の内部
構造を示したものであり、図６は前記半導体チップ１を
形成するためのリードフレーム２を示したものである。
リードフレーム２は、４２アロイ（Ｎｉ４２％のＮｉ−
Ｆｅ合金）やアルミニウム、銅などの薄い金属帯板を用
い、アイランド部４及びリード部７が打ち抜き形成され
たチップ形成領域Ａが複数設けられている。アイランド
部４は、リードフレーム本体６から内方に向かって延び
る４本の腕部１０を凹設して一段低い位置に設置され
る。また、リード部７は先端に半導体チップ１の外部電
極となる電極部５が形成され、前記アイランド部４の端
部に向けて下方に折り曲げ形成される。したがって、前
記チップ形成領域Ａ内に樹脂材９を充填して半導体チッ
プ１を形成した際に、前記各電極部５はマザーボード等
の外部基板１４に接続される下面電極となる。一方、ア
イランド部４から延びる各腕部１０の端部は樹脂材９の
側面の露出する放熱部材となる。
【０００３】図５に示したような一つの半導体チップ１
を形成するには、先ず、半導体素子３をアイランド部４
に載置し、半導体素子３の素子電極部１１と前記リード
部７の先端の電極部５とをボンディングワイヤ８で接続
する。そして、半導体素子３を中心にしてリード部７及
び腕部１０にかけて樹脂材９を充填して封入した後、樹
脂材９の外側のリード部７及び腕部１０をリードフレー
ム本体６から切り離して単体の半導体チップ１を取り出
す。このようにして形成された半導体チップ１は、樹脂
材９の下面に露出した電極部５をマザーボード等の外部
基板１４の電極端子１６に半田付けして実装される。
を形成するには、先ず、半導体素子３をアイランド部４
に載置し、半導体素子３の素子電極部１１と前記リード
部７の先端の電極部５とをボンディングワイヤ８で接続
する。そして、半導体素子３を中心にしてリード部７及
び腕部１０にかけて樹脂材９を充填して封入した後、樹
脂材９の外側のリード部７及び腕部１０をリードフレー
ム本体６から切り離して単体の半導体チップ１を取り出
す。このようにして形成された半導体チップ１は、樹脂
材９の下面に露出した電極部５をマザーボード等の外部
基板１４の電極端子１６に半田付けして実装される。
【０００４】また、図７及び図８に示した従来の半導体
チップ１２，１５は、放熱部材を設けることによって、
より一層の放熱効果を高めた例である。半導体チップ１
２は、半導体素子３を載置するアイランド部４の裏面側
に放熱用のフィン１３が別体で設けられ、半導体素子３
から発した熱はこのフィン１３を通じて放出される（特
開平３−２１４７６３号公報参照）。一方、半導体チッ
プ１５はアイランド部４を支持する腕部１０の先端を樹
脂材９から突出させたものである。このように、腕部１
０の一端を樹脂材９から露出させたことで、半導体素子
３から発した熱は腕部１０の先端から放出される（特開
平１−１２８８８７号公報参照）。
チップ１２，１５は、放熱部材を設けることによって、
より一層の放熱効果を高めた例である。半導体チップ１
２は、半導体素子３を載置するアイランド部４の裏面側
に放熱用のフィン１３が別体で設けられ、半導体素子３
から発した熱はこのフィン１３を通じて放出される（特
開平３−２１４７６３号公報参照）。一方、半導体チッ
プ１５はアイランド部４を支持する腕部１０の先端を樹
脂材９から突出させたものである。このように、腕部１
０の一端を樹脂材９から露出させたことで、半導体素子
３から発した熱は腕部１０の先端から放出される（特開
平１−１２８８８７号公報参照）。
【０００５】
【発明が解決しようとする課題】しかしながら、上記図
７に示した半導体チップ１２にあっては、放熱用のフィ
ン１３を別体で設けなければならないため、部品点数の
増加に伴って製造工数及びコストが嵩むといった問題が
あった。
７に示した半導体チップ１２にあっては、放熱用のフィ
ン１３を別体で設けなければならないため、部品点数の
増加に伴って製造工数及びコストが嵩むといった問題が
あった。
【０００６】一方、図８に示した半導体チップ１５にあ
っては、樹脂材９の側面から突出させた腕部１０の先端
が放熱板の役目をしているため、上記のように別途放熱
板を設ける必要はないが、図５に示したようなマザーボ
ード等の外部基板１４に実装する際には、腕部１０が側
方に突出する分だけ半導体チップ１５の実装領域が広く
なってしまうことから、高密度実装及び小型化に制約が
あった。
っては、樹脂材９の側面から突出させた腕部１０の先端
が放熱板の役目をしているため、上記のように別途放熱
板を設ける必要はないが、図５に示したようなマザーボ
ード等の外部基板１４に実装する際には、腕部１０が側
方に突出する分だけ半導体チップ１５の実装領域が広く
なってしまうことから、高密度実装及び小型化に制約が
あった。
【０００７】そこで、本発明の第１の目的は、部品点
数、製造工数及びコストの増加を伴うことなく、半導体
素子から発する熱を効率よく放出することのできる半導
体装置を提供することである。
数、製造工数及びコストの増加を伴うことなく、半導体
素子から発する熱を効率よく放出することのできる半導
体装置を提供することである。
【０００８】また、本発明の第２の目的は、半導体チッ
プの表面に複数の放熱面を形成することで放熱効果が高
められると共に、高密度実装が可能な小型の半導体装置
を提供することである。
プの表面に複数の放熱面を形成することで放熱効果が高
められると共に、高密度実装が可能な小型の半導体装置
を提供することである。
【０００９】
【課題を解決するための手段】上記課題を解決するため
に、本発明の請求項１に係る半導体装置は、半導体素子
と、この半導体素子に向けて延びる複数のリード部を有
するリードフレームと、前記半導体素子及びリード部を
封止する樹脂材とを備えた半導体装置において、前記各
リード部が、柱部と、この柱部の側面から半導体素子に
向けて突出する支持部とで一体に形成され、該支持部の
先端上面に半導体素子を設置すると共に、これら半導体
素子及びリード部を樹脂材で封止したときに各柱部の外
周面を露出させたことを特徴とする。
に、本発明の請求項１に係る半導体装置は、半導体素子
と、この半導体素子に向けて延びる複数のリード部を有
するリードフレームと、前記半導体素子及びリード部を
封止する樹脂材とを備えた半導体装置において、前記各
リード部が、柱部と、この柱部の側面から半導体素子に
向けて突出する支持部とで一体に形成され、該支持部の
先端上面に半導体素子を設置すると共に、これら半導体
素子及びリード部を樹脂材で封止したときに各柱部の外
周面を露出させたことを特徴とする。
【００１０】この発明によれば、各リード部が、半導体
素子を載置する支持部と、外周面が露出する柱部とを備
えているため、半導体素子で発生した熱が前記支持部か
ら柱部に伝達され、さらに柱部の外周面から外部に放出
される。また、柱部の上面、側面及び底面を露出させる
ことで、半導体素子からの発生熱をより効果的に放出さ
せることができる。
素子を載置する支持部と、外周面が露出する柱部とを備
えているため、半導体素子で発生した熱が前記支持部か
ら柱部に伝達され、さらに柱部の外周面から外部に放出
される。また、柱部の上面、側面及び底面を露出させる
ことで、半導体素子からの発生熱をより効果的に放出さ
せることができる。
【００１１】請求項３に係る発明は、請求項１記載の半
導体装置において、前記支持部が柱部の高さ方向の中心
より下方側の側面から突出され、支持部の先端に半導体
素子を設置したときに柱部の上面が半導体素子より上方
に位置していることを特徴とする。
導体装置において、前記支持部が柱部の高さ方向の中心
より下方側の側面から突出され、支持部の先端に半導体
素子を設置したときに柱部の上面が半導体素子より上方
に位置していることを特徴とする。
【００１２】この発明によれば、半導体素子を載置する
支持部が柱部の中心より下方側から突出しているので、
前記柱部の上面近辺まで樹脂材を充填させたときに半導
体素子及びボンディングワイヤ等を完全に埋入させた状
態で封止することができる。
支持部が柱部の中心より下方側から突出しているので、
前記柱部の上面近辺まで樹脂材を充填させたときに半導
体素子及びボンディングワイヤ等を完全に埋入させた状
態で封止することができる。
【００１３】請求項４に係る発明は、請求項１記載の半
導体装置において、前記リード部がリードフレームを構
成する厚肉形状の金属帯板から形成され、金属帯板の厚
みと同一高さを有する柱部と、金属帯板を凹設して形成
される支持部とで構成されていることを特徴とする。
導体装置において、前記リード部がリードフレームを構
成する厚肉形状の金属帯板から形成され、金属帯板の厚
みと同一高さを有する柱部と、金属帯板を凹設して形成
される支持部とで構成されていることを特徴とする。
【００１４】この発明によれば、厚肉形状の金属帯板の
厚みをそのまま柱部の高さにしているので、外部に露出
する面積を有効に増やすことができる。また、支持部は
金属帯板をエッチング加工などで凹設することによって
簡単に形成することができ、柱部と一体構造のリード部
が構成される。
厚みをそのまま柱部の高さにしているので、外部に露出
する面積を有効に増やすことができる。また、支持部は
金属帯板をエッチング加工などで凹設することによって
簡単に形成することができ、柱部と一体構造のリード部
が構成される。
【００１５】
【発明の実施の形態】以下、添付図面に基づいて本発明
に係る半導体チップの実施形態を詳細に説明する。図１
は本発明の第１実施形態を示す半導体チップの斜視図で
あり、図２は前記半導体チップをマザーボード等の外部
基板に実装したときの断面図である。
に係る半導体チップの実施形態を詳細に説明する。図１
は本発明の第１実施形態を示す半導体チップの斜視図で
あり、図２は前記半導体チップをマザーボード等の外部
基板に実装したときの断面図である。
【００１６】図１及び図２に示されるように、本実施形
態に係る半導体チップ２１は、半導体素子２２と、該半
導体素子２２を載置する４個のリード部２３と、該リー
ド部２３と半導体素子２２とを封止する樹脂材２４とで
構成されている。前記半導体素子２２は、正方形をした
シリコン結晶体の薄板であり、四隅に素子電極部２５を
備えている。各リード部２３は高さ及び幅方向に厚みを
持って形成されており、垂直に延びるブロック状の柱部
２６と、この柱部２６の一側面から水平方向に突出する
平板状の支持部２８とで断面が略Ｌ字状に形成される。
このようにして形成されたリード部２３は、図１に示さ
れるように、支持部２８の先端を互いに向かい合わせた
状態で２列に配列される。そして、各支持部２８の上面
に半導体素子２２の四隅が載置され、素子電極部２５が
半田バンプ２９を介して支持部２８と電気的に接続され
る。その後、半導体素子２２及びリード部２３全体を樹
脂材２４で封止して一個の半導体チップ２１となる。こ
のようにして形成された半導体チップ２１は、樹脂材２
４の表面に前記柱部２６の上面２３ａ，側面２３ｂ及び
底面２３ｃが露出した状態となる。この露出させた上面
２３ａ、側面２３ｂ及び底面２３ｃは外気と接する放熱
面となるため、半導体素子２２で発生した熱を効率よく
半導体チップ２１の外部に放出することができる。ま
た、柱部２６の底面２３ｃはマザーボード等の外部基板
３０ａの電極パターン３０ｂに設置される電極面とな
る。なお、この底面２３ｃは外部基板３０ａの電極パタ
ーン３０ｂと接続面を合わせるために、図１に示したよ
うに、前記支持部２８の下面側を僅かに浮かす程度に凹
設される場合もある。
態に係る半導体チップ２１は、半導体素子２２と、該半
導体素子２２を載置する４個のリード部２３と、該リー
ド部２３と半導体素子２２とを封止する樹脂材２４とで
構成されている。前記半導体素子２２は、正方形をした
シリコン結晶体の薄板であり、四隅に素子電極部２５を
備えている。各リード部２３は高さ及び幅方向に厚みを
持って形成されており、垂直に延びるブロック状の柱部
２６と、この柱部２６の一側面から水平方向に突出する
平板状の支持部２８とで断面が略Ｌ字状に形成される。
このようにして形成されたリード部２３は、図１に示さ
れるように、支持部２８の先端を互いに向かい合わせた
状態で２列に配列される。そして、各支持部２８の上面
に半導体素子２２の四隅が載置され、素子電極部２５が
半田バンプ２９を介して支持部２８と電気的に接続され
る。その後、半導体素子２２及びリード部２３全体を樹
脂材２４で封止して一個の半導体チップ２１となる。こ
のようにして形成された半導体チップ２１は、樹脂材２
４の表面に前記柱部２６の上面２３ａ，側面２３ｂ及び
底面２３ｃが露出した状態となる。この露出させた上面
２３ａ、側面２３ｂ及び底面２３ｃは外気と接する放熱
面となるため、半導体素子２２で発生した熱を効率よく
半導体チップ２１の外部に放出することができる。ま
た、柱部２６の底面２３ｃはマザーボード等の外部基板
３０ａの電極パターン３０ｂに設置される電極面とな
る。なお、この底面２３ｃは外部基板３０ａの電極パタ
ーン３０ｂと接続面を合わせるために、図１に示したよ
うに、前記支持部２８の下面側を僅かに浮かす程度に凹
設される場合もある。
【００１７】図３は前記半導体チップ２１を形成するた
めの土台となるリードフレーム３１を示したものであ
る。このリードフレーム３１は従来と同様に４２アロイ
（Ｎｉ４２％のＮｉ−Ｆｅ合金）やアルミニウム、銅な
どの材質で形成されるが、本実施形態ではリードフレー
ム３１が厚肉の金属帯板から作られており、その厚みが
そのまま半導体チップ２１の高さになっている。長尺状
のリードフレーム３１には半導体チップ２１を形成する
ためのチップ形成領域Ｂが多数配列され、各チップ形成
領域Ｂには４個のリード部２３が互いに向かい合うよう
にして突出形成される。各リード部２３は、リードフレ
ーム３１の厚みと同一高さを有するブロック状の柱部２
６と、この柱部２６の内側を凹設して形成される平板状
の支持部２８とで構成される。
めの土台となるリードフレーム３１を示したものであ
る。このリードフレーム３１は従来と同様に４２アロイ
（Ｎｉ４２％のＮｉ−Ｆｅ合金）やアルミニウム、銅な
どの材質で形成されるが、本実施形態ではリードフレー
ム３１が厚肉の金属帯板から作られており、その厚みが
そのまま半導体チップ２１の高さになっている。長尺状
のリードフレーム３１には半導体チップ２１を形成する
ためのチップ形成領域Ｂが多数配列され、各チップ形成
領域Ｂには４個のリード部２３が互いに向かい合うよう
にして突出形成される。各リード部２３は、リードフレ
ーム３１の厚みと同一高さを有するブロック状の柱部２
６と、この柱部２６の内側を凹設して形成される平板状
の支持部２８とで構成される。
【００１８】次に、上記構成のリードフレーム３１を打
ち抜き加工とエッチング加工との２工程で製造する場合
を説明するが、エッチング加工のみで上記のリードフレ
ーム３１を形成することもできる。以下の〜はリー
ドフレーム３１及びこのリードフレーム３１を用いた半
導体チップ２１の製造工程を順に示したものである。こ
の製造工程を図１及び図３に基づいて説明する。 先ず、厚肉形状の金属帯板をプレス加工やエッチング
加工等によって、リード部２３に形成する部分を残して
打ち抜き、チップ形成領域Ｂを形成する。 次に、前記チップ形成領域Ｂ内の中央部に向けた各リ
ード部２３の先端部分を上方向からエッチング加工によ
って深く凹設する。これによって、リード部２３は、柱
部２６と、この柱部２６の内側面から水平方向に突出す
る支持部２８とで断面Ｌ字状に形成される。また、リー
ド部２３の下面も必要に応じてエッチング加工による凹
み部を設ける。ただし、下面側を凹設するのは柱部２６
の底面２３ｃから支持部２８を僅かに浮かせるようにす
るためであるので、深く凹設する必要はない。 前記形成された支持部２８の先端部に、半田バンプ２
９が形成された半導体素子２２の素子電極部２５を載置
し、リフロー処理を施して支持部２８の先端部に溶着す
る。 次に、前記半導体素子２２が搭載されたチップ形成領
域Ｂ内に樹脂材２４を充填する。このとき、各リード部
２３の上面２３ａ及び底面２３ｃが露出するように充填
する量を調整して樹脂封止する。 前記樹脂材２４によって封止されたチップ形成領域Ｂ
の外枠に沿ってリードフレーム３１を切断し、一つ一つ
の半導体チップ２１に分ける。 以上の工程を経ることによって、図１に示されるような
半導体チップ２１を製造することができる。
ち抜き加工とエッチング加工との２工程で製造する場合
を説明するが、エッチング加工のみで上記のリードフレ
ーム３１を形成することもできる。以下の〜はリー
ドフレーム３１及びこのリードフレーム３１を用いた半
導体チップ２１の製造工程を順に示したものである。こ
の製造工程を図１及び図３に基づいて説明する。 先ず、厚肉形状の金属帯板をプレス加工やエッチング
加工等によって、リード部２３に形成する部分を残して
打ち抜き、チップ形成領域Ｂを形成する。 次に、前記チップ形成領域Ｂ内の中央部に向けた各リ
ード部２３の先端部分を上方向からエッチング加工によ
って深く凹設する。これによって、リード部２３は、柱
部２６と、この柱部２６の内側面から水平方向に突出す
る支持部２８とで断面Ｌ字状に形成される。また、リー
ド部２３の下面も必要に応じてエッチング加工による凹
み部を設ける。ただし、下面側を凹設するのは柱部２６
の底面２３ｃから支持部２８を僅かに浮かせるようにす
るためであるので、深く凹設する必要はない。 前記形成された支持部２８の先端部に、半田バンプ２
９が形成された半導体素子２２の素子電極部２５を載置
し、リフロー処理を施して支持部２８の先端部に溶着す
る。 次に、前記半導体素子２２が搭載されたチップ形成領
域Ｂ内に樹脂材２４を充填する。このとき、各リード部
２３の上面２３ａ及び底面２３ｃが露出するように充填
する量を調整して樹脂封止する。 前記樹脂材２４によって封止されたチップ形成領域Ｂ
の外枠に沿ってリードフレーム３１を切断し、一つ一つ
の半導体チップ２１に分ける。 以上の工程を経ることによって、図１に示されるような
半導体チップ２１を製造することができる。
【００１９】図４は本発明の半導体チップの第２実施形
態を示したものである。本実施形態の半導体チップ４１
は、半導体素子４２の実装形態を前記半導体チップ２１
のフリップチップ実装方式からワイヤボンド実装方式に
置き換えて形成されたものである。このため、半導体素
子４２の素子電極部４５を上向きの状態とし、反対側の
面を接着剤で支持部２８の端部に固着してからボンディ
ングワイヤ４３で半導体素子４２の素子電極部４５と支
持部２８の一端とを導通接続させることになる。
態を示したものである。本実施形態の半導体チップ４１
は、半導体素子４２の実装形態を前記半導体チップ２１
のフリップチップ実装方式からワイヤボンド実装方式に
置き換えて形成されたものである。このため、半導体素
子４２の素子電極部４５を上向きの状態とし、反対側の
面を接着剤で支持部２８の端部に固着してからボンディ
ングワイヤ４３で半導体素子４２の素子電極部４５と支
持部２８の一端とを導通接続させることになる。
【００２０】上記第１実施形態及び第２実施形態で示し
たように、本発明の半導体チップ２１，４１は、半導体
素子２２，４２の土台となるリード部２３がリードフレ
ーム３１の厚みを生かして立体的に形成され、リード部
２３の上面２３ａ，側面２３ｂ及び底面２３ｃが外部に
露出しているので、半導体素子２２，２４が発する熱を
効率よく半導体チップ２１，４１の外部に放出すること
ができる。また、放熱方向も各リード部２３の上面２３
ａ，側面２３ｂ，底面２３ｃ側に均等であるため、半導
体チップ２１，４１全体を均等に冷却することができ
る。なお、リード部２３の大きさによっては、上面２３
ａ，側面２３ｂ，底面２３ｃの全てを露出させなくて
も、所定の放熱効果を得ることができる。
たように、本発明の半導体チップ２１，４１は、半導体
素子２２，４２の土台となるリード部２３がリードフレ
ーム３１の厚みを生かして立体的に形成され、リード部
２３の上面２３ａ，側面２３ｂ及び底面２３ｃが外部に
露出しているので、半導体素子２２，２４が発する熱を
効率よく半導体チップ２１，４１の外部に放出すること
ができる。また、放熱方向も各リード部２３の上面２３
ａ，側面２３ｂ，底面２３ｃ側に均等であるため、半導
体チップ２１，４１全体を均等に冷却することができ
る。なお、リード部２３の大きさによっては、上面２３
ａ，側面２３ｂ，底面２３ｃの全てを露出させなくて
も、所定の放熱効果を得ることができる。
【００２１】また、放熱させる面が半導体チップ２１，
４１から突出することなく、外表面に沿って平面形成さ
れた構造となっているので、半導体チップ２１，４１全
体の形状及びサイズは従来の放熱板を別途形成した場合
やリード部を延設して放熱板とした半導体チップに比べ
て小さくなる。このため、マザーボード等の外部基板上
に間隔を詰めて高密度実装することができる。
４１から突出することなく、外表面に沿って平面形成さ
れた構造となっているので、半導体チップ２１，４１全
体の形状及びサイズは従来の放熱板を別途形成した場合
やリード部を延設して放熱板とした半導体チップに比べ
て小さくなる。このため、マザーボード等の外部基板上
に間隔を詰めて高密度実装することができる。
【００２２】なお、上記実施形態の半導体チップ２１，
４１では、半導体素子２２，４２の素子電極部２５，４
５が４極の場合の例を示したが、このような半導体チッ
プの構成に限られず、リードフレームのリード部構成を
変更することで、２極等の少極あるいは４極以上の多極
の半導体素子にも応用可能である。
４１では、半導体素子２２，４２の素子電極部２５，４
５が４極の場合の例を示したが、このような半導体チッ
プの構成に限られず、リードフレームのリード部構成を
変更することで、２極等の少極あるいは４極以上の多極
の半導体素子にも応用可能である。
【００２３】
【発明の効果】以上説明したように、本発明に係る半導
体装置によれば、各リード部が、半導体素子を載置する
支持部と、外周面が露出する柱部とを備えているので、
半導体素子で発生した熱が前記支持部から柱部に伝達さ
れ、さらに柱部の外周面から外部に放出することができ
る。また、前記柱部の上面、側面及び底面を露出させた
場合には半導体素子から受けた熱を半導体装置の外部に
効率よく放出することができる。
体装置によれば、各リード部が、半導体素子を載置する
支持部と、外周面が露出する柱部とを備えているので、
半導体素子で発生した熱が前記支持部から柱部に伝達さ
れ、さらに柱部の外周面から外部に放出することができ
る。また、前記柱部の上面、側面及び底面を露出させた
場合には半導体素子から受けた熱を半導体装置の外部に
効率よく放出することができる。
【００２４】また、本発明によれば、厚肉形状のリード
フレームの厚みがそのまま柱部の高さになっているの
で、外部に露出する面積を有効に増やすことができる。
また、支持部は金属帯板をエッチング加工などで凹設す
ることによって簡単に形成することができるといった効
果がある。
フレームの厚みがそのまま柱部の高さになっているの
で、外部に露出する面積を有効に増やすことができる。
また、支持部は金属帯板をエッチング加工などで凹設す
ることによって簡単に形成することができるといった効
果がある。
【図１】本発明に係る半導体装置の第１実施形態の斜視
図である。
図である。
【図２】上記図１の半導体装置の断面図である。
【図３】上記図１の半導体装置のリードフレームの斜視
図である。
図である。
【図４】本発明に係る半導体装置の第２実施形態の斜視
図である。
図である。
【図５】従来のリードフレームで製造された半導体装置
の断面図である。
の断面図である。
【図６】上記図５で使用されたリードフレームの斜視図
である。
である。
【図７】従来の放熱対策が施された半導体装置の一例を
示す斜視図である。
示す斜視図である。
【図８】従来の放熱対策が施された半導体装置の他の例
を示す斜視図である。
を示す斜視図である。
２１，４１ 半導体装置（半導体チップ）
２２，４２ 半導体素子
２３ リード部
２３ａ 上面
２３ｂ 側面
２３ｃ 底面
２４ 樹脂材
２５，４５ 素子電極部
２６ 柱部
２８ 支持部
３１ リードフレーム
Claims (4)
- 【請求項１】 半導体素子と、この半導体素子に向けて
延びる複数のリード部を有するリードフレームと、前記
半導体素子及びリード部を封止する樹脂材とを備えた半
導体装置において、 前記各リード部が、柱部と、この柱部の側面から半導体
素子に向けて突出する支持部とで一体に形成され、該支
持部の先端上面に半導体素子を設置すると共に、これら
半導体素子及びリード部を樹脂材で封止したときに各柱
部の外周面を露出させたことを特徴とする半導体装置。 - 【請求項２】 前記柱部の外周面が、該柱部の上面、側
面及び底面である請求項１記載の半導体装置。 - 【請求項３】 前記支持部が、柱部の高さ方向の中心よ
り下方側の側面から突出され、支持部の先端に半導体素
子を設置したときに柱部の上面が半導体素子より上方に
位置してなる請求項１記載の半導体装置。 - 【請求項４】 前記リード部が、リードフレームを構成
する厚肉形状の金属帯板から形成され、金属帯板の厚み
と同一高さを有する柱部と、金属帯板を凹設して形成さ
れる支持部とで構成されてなる請求項１記載の半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001300206A JP2003110080A (ja) | 2001-09-28 | 2001-09-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001300206A JP2003110080A (ja) | 2001-09-28 | 2001-09-28 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003110080A true JP2003110080A (ja) | 2003-04-11 |
Family
ID=19120815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001300206A Pending JP2003110080A (ja) | 2001-09-28 | 2001-09-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003110080A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011092871A1 (ja) * | 2010-01-29 | 2011-08-04 | 株式会社 東芝 | Ｌｅｄパッケージ及びその製造方法 |
| US8319320B2 (en) | 2010-02-08 | 2012-11-27 | Kabushiki Kaisha Toshiba | LED module |
| US8338845B2 (en) | 2010-01-29 | 2012-12-25 | Kabushiki Kaisha Toshiba | LED package and method for manufacturing the same |
| US8487418B2 (en) | 2010-01-29 | 2013-07-16 | Kabushiki Kaisha Toshiba | LED package |
| US8497521B2 (en) | 2010-01-29 | 2013-07-30 | Kabushiki Kaisha Toshiba | LED package |
| US8525202B2 (en) | 2010-01-29 | 2013-09-03 | Kabushiki Kaisha Toshiba | LED package, method for manufacturing LED package, and packing member for LED package |
| US8637892B2 (en) | 2010-01-29 | 2014-01-28 | Kabushiki Kaisha Toshiba | LED package and method for manufacturing same |
| EP3319122A1 (en) * | 2016-11-06 | 2018-05-09 | Nexperia B.V. | Semiconductor device with wettable corner leads |
| JP2019161149A (ja) * | 2018-03-16 | 2019-09-19 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
| JP2021061364A (ja) * | 2019-10-09 | 2021-04-15 | ローム株式会社 | 半導体装置及び半導体装置の製造方法 |
-
2001
- 2001-09-28 JP JP2001300206A patent/JP2003110080A/ja active Pending
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8637892B2 (en) | 2010-01-29 | 2014-01-28 | Kabushiki Kaisha Toshiba | LED package and method for manufacturing same |
| WO2011092871A1 (ja) * | 2010-01-29 | 2011-08-04 | 株式会社 東芝 | Ｌｅｄパッケージ及びその製造方法 |
| US8338845B2 (en) | 2010-01-29 | 2012-12-25 | Kabushiki Kaisha Toshiba | LED package and method for manufacturing the same |
| US8378347B2 (en) | 2010-01-29 | 2013-02-19 | Kabushiki Kaisha Toshiba | LED package |
| US8487418B2 (en) | 2010-01-29 | 2013-07-16 | Kabushiki Kaisha Toshiba | LED package |
| US8497521B2 (en) | 2010-01-29 | 2013-07-30 | Kabushiki Kaisha Toshiba | LED package |
| US8525202B2 (en) | 2010-01-29 | 2013-09-03 | Kabushiki Kaisha Toshiba | LED package, method for manufacturing LED package, and packing member for LED package |
| JP2011176256A (ja) * | 2010-01-29 | 2011-09-08 | Toshiba Corp | Ｌｅｄパッケージ |
| US8319320B2 (en) | 2010-02-08 | 2012-11-27 | Kabushiki Kaisha Toshiba | LED module |
| EP3319122A1 (en) * | 2016-11-06 | 2018-05-09 | Nexperia B.V. | Semiconductor device with wettable corner leads |
| JP2019161149A (ja) * | 2018-03-16 | 2019-09-19 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
| JP7051508B2 (ja) | 2018-03-16 | 2022-04-11 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
| JP2022091907A (ja) * | 2018-03-16 | 2022-06-21 | ローム株式会社 | 半導体装置 |
| JP7524244B2 (ja) | 2018-03-16 | 2024-07-29 | ローム株式会社 | 半導体装置 |
| JP2024128160A (ja) * | 2018-03-16 | 2024-09-20 | ローム株式会社 | 半導体装置の製造方法 |
| JP2021061364A (ja) * | 2019-10-09 | 2021-04-15 | ローム株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP7346221B2 (ja) | 2019-10-09 | 2023-09-19 | ローム株式会社 | 半導体装置及び半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3521758B2 (ja) | 半導体装置の製造方法 | |
| JP3420153B2 (ja) | 半導体装置及びその製造方法 | |
| US6921683B2 (en) | Semiconductor device and manufacturing method for the same, circuit board, and electronic device | |
| JP3420057B2 (ja) | 樹脂封止型半導体装置 | |
| US7692294B2 (en) | Semiconductor device and method for fabricating the same | |
| US20040012099A1 (en) | Semiconductor device and manufacturing method for the same, circuit board, and electronic device | |
| JP4417150B2 (ja) | 半導体装置 | |
| JP2004040008A (ja) | 半導体装置 | |
| JP2004022862A (ja) | 半導体装置 | |
| JP2000223622A (ja) | 半導体装置およびその製造方法並びにそれを使用した実装構造体 | |
| JP2003110080A (ja) | 半導体装置 | |
| JP2005079489A (ja) | 半導体装置 | |
| US10964627B2 (en) | Integrated electronic device having a dissipative package, in particular dual side cooling package | |
| KR100631403B1 (ko) | 방열판을 장착한 반도체 패키지 및 그 제조 방법 | |
| JP2008085002A (ja) | 半導体装置およびその製造方法 | |
| JP4987041B2 (ja) | 半導体装置の製造方法 | |
| JPH08125051A (ja) | 半導体装置 | |
| JP2003174137A (ja) | 半導体装置及びその製造方法 | |
| JPH07106470A (ja) | 半導体装置 | |
| JPH08181168A (ja) | 半導体装置 | |
| KR100370480B1 (ko) | 반도체 패키지용 리드 프레임 | |
| JP3073536U (ja) | エリアアレイ型半導体パッケージ | |
| JPH1168005A (ja) | 半導体装置およびその製造方法 | |
| JPH04241444A (ja) | 半導体装置 | |
| JP2003347355A (ja) | 半導体チップの実装構造 |