[go: up one dir, main page]

JPH03139821A - 微細パターンの形成方法 - Google Patents

微細パターンの形成方法

Info

Publication number
JPH03139821A
JPH03139821A JP1276014A JP27601489A JPH03139821A JP H03139821 A JPH03139821 A JP H03139821A JP 1276014 A JP1276014 A JP 1276014A JP 27601489 A JP27601489 A JP 27601489A JP H03139821 A JPH03139821 A JP H03139821A
Authority
JP
Japan
Prior art keywords
wafer
resist
exposed
exposure process
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1276014A
Other languages
English (en)
Other versions
JPH0574209B2 (ja
Inventor
Yukimasa Yoshida
幸正 吉田
Isahiro Hasegawa
功宏 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1276014A priority Critical patent/JPH03139821A/ja
Priority to US07/600,765 priority patent/US5100508A/en
Priority to KR1019900017013A priority patent/KR960013504B1/ko
Publication of JPH03139821A publication Critical patent/JPH03139821A/ja
Publication of JPH0574209B2 publication Critical patent/JPH0574209B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は半導体装置の製造方法に関するもので、特に詳
細には配線材料等を微細パターンを高精度に加工する製
造方法に関するものである。
（従来の技術） ＬＳＩの配線材料、例えばアルミニウム合金の加工には
通常ＣｆＩ系ガスを用いたドライエツチング方法が用い
られている。またこれらの配線材料等の微細パターンを
高精度に加工するためには異方性エツチングが用いられ
ている。この異方性エツチングはレジストの分解物が配
線材料の側壁に付着し配線材料を保護する効果により達
成される。従って異方向エツチングを行なうためには、
ウェーハ上に所定面積以上のレジストが存在する必要が
ある。
第６図は従来におけるシリコンウェーハ上の露光ショッ
ト部分の配置図である。同図において６１はシリコンウ
ェーハ、６２は露光ショットの１パターン、即ちチップ
である。従来においては１パターン６２をくり返し露光
してウェーハ全体の露光が完了した後現像処理を行ない
、さらにエツチング処理を行なっていた。
第７図は、上記した従来の露光ショット配置方法を用い
て得られた半導体装置におけるチップ内レジスト密度と
アンダーカット量の関係図である。
同図において横軸はチップ内のレジスト密度（％）、縦
軸はアンダーカットｍ（μｍ）を示す。
同図によると、レジスト密度が約２０％以下になるとア
ンダーカット量が急激に増加していることがわかる。
例えば、ＤＲＡＭに代表されるメモリでは、構造上、く
り返しパターンが多い。このため、レジストはウェーハ
面積の４０％以上占有することになるので上記した異方
性エツチングを用いて製造することができる。
しかし、最近では特定用途向けのＡＳＩＣ（Ａｔ）ｐｌ
ｉＣａｔｉＯｎ　　３ｐｅｃｉｆｉｃ　　Ｉｎｔｅｇｒ
ａｔｅｄ　　Ｃ１ｒｃｕｔ）が多く製造される様になっ
た。この半導体装置は不規則な構造パターンを有してい
る。このため製造においてレジスト面積の占める割合が
小さく、例えば、シリコンウェーハ全体に対するレジス
ト面積率が１０％以下のものがある。この場合、製造時
の０−ディング効果によりエツチングレートが低下する
。さらにレジスト分解物が少ないので保護膜が形成され
にくく、エツチング残渣およびアンダーカットが発生し
やすい。このため、製造の制御が難かしく、歩留りが低
下するという問題があった。
（発明が解決しようとする課題） 以上説明したように、従来において、ＡＳＩＣ等の不規
則なパターンを有する半導体装置の製造においては、レ
ジスト面積率が低下しこのためエツチング残漬およびア
ンダーカットが発生して微細パターンの形成が困難であ
るという問題があった。このため製品の歩留りが低下し
ていた。
そこで本発明は、上記した問題に鑑みてなされたもので
、その目的とづることろは、ウェーハ全体に対してレジ
スト面積率が低い場合においても高精度にパターンを形
成することのできる、微細パターンの形成方法を提供す
ることにある。
［発明の構成］ （課題を解決するための手段） 本発明における微細パターンの形成方法においてはウェ
ーハ上に７オトレジストを塗布し、次にレチクルを介し
て該ウェーハの所定部分を露光し、露光処理後現像処理
を行ない、さらに該ウェーハをエツチングし、次に該ウ
ェーハ上に残留したレジストを剥離する一連の微細パタ
ーン形成工程を少なくとも一回以上くり返し、前記一連
の微細パターン形成工程における露光処理はウェーハ上
の異なる部分を露光し、かつ前回の露光処理において露
光した部分には露光を行なわないことを特徴としている
。
（作用） 本発明では、−回の露光ショット部分が、例えば市松模
様状となるようにして露光する。そしてレジスト塗布工
程、露光工程、現像工程そしてエツチング工程の一連の
工程を複数回くり返することにより微細パターンの形成
を行なう。従って、一連の工程ごとにおけるレジスト面
積率が向上するのでエツチング工程時におけるアンダー
カットの発生が抑えられ良好な形状を有する微細パター
ンが得られるので製品の歩留りが向上する。
（実施例） 以下、本発明の実施例を図面を参照して説明する。第１
図＜ａ＞および（ｂ）は本発明の第一の実施例である微
細パターンの形成方法におけるレジストパターンの露光
ショット図である。同図において１１はシリコンウェー
ハ、斜線部分で示した１２は第１回目の露光ショット部
分（１チップ分）、１３は未露光ショット部分（１チッ
プ分）であり、第二回目の露光ショット工程において露
光される露光ショット部分１４となる。
以下変実施例の微細パターン形成方法を説明する。まず
、シリコンウェーハ１１を準備し、所定の処理を行なっ
てレジストを塗布する（第一回目塗布工程）。次に、第
１図（ａ）に示すようにチップを単位として露光部分が
市松模様状になるよう（即ち、露光部分が隣接すること
のないよう）１つとばしに露光を行なう（第一回目の露
光工程）。
従ってシリコンウェーハ１１上において露光部分１２と
未露光部分１３とは市松模様となる。この場合、シリコ
ンウェーハ１１全体でのレジスト面積率は５０％以上と
なる。次に、上記露光工程にて得られたシリコンウェー
への現像処理を行ない（第一回目の現像工程）、さらに
これをエツチング加工する（第一回目のエツチング工程
）。次に、レジストを剥離した後（剥離工程）、再度、
シリコンウェーハ１１全体にレジストを塗布する（第二
回目の塗布工程）。
次に、第１図（ｂ）に示すように第一回目の露光工程に
おける未露光部分１３（１４）を露光する。
（第二回目の露光工程）。そして第二回目の現像処理お
よびエツチング加工を行ない残ったレジストを剥離して
微細パターンの形成が完了する。
上記した本実施例の微細パターン形成方法で得られた配
線は、アンダーカットの発生なく、高精度に加工するこ
とができる。
第５図（ｂ）は従来の方法により形成された配線の形状
、第５図（ａ）は本実施例の方法により得られた配線の
形状を示す。同図において、５１は半導体基板、５２は
レジスト、５３は配線材料である。
本実施例の配線材料５３はアンダーカットが発生するこ
となく正確にエツチングされていることがわかる。
本実施例において第一回目の露光工程では露光部分が市
松模様状なるよう露光した。しかし、第２図に示１・よ
うに第一回目の露光工程において、オリフラに対し一行
おきに露光しく２２）、第二回目の露光工程において残
りの未露光部分２３を露光してもよい。さらに第３図に
示すように、第一回目の露光工程においてオリフラに対
し一列おきに露光しく３２）、第二回目の露光工程にお
いて残りの未露光部分３３を露光しても同様の効果が得
られる。
さらに、露光ショットのピッチを実際のチップのピッチ
より大きめにし未露光のレジスト部分を増加させたり（
図示せず）することにより未露光のレジスト部分が増加
するようにしてもよい。
ところで、例えばレチクルが複数個のチップからなるレ
チクルの場合であってもこれらのチップ間に未露光部分
を設けることにより上記した微細パターンの形成方法を
応用することができる。
レチクルが例えば２チツプレチクルの場合であれば、両
チップを所定距離像たせることにより隙間部分を有した
レチクルを用いてシリコンウェーハ上に未露光部分を作
ることができる。第４図は露光時に２チツプレチクルを
用いた場合における露光ショット図を示す。同図におい
て、４１はシリコンウェーハ、４２は露光部分、４３は
チップ間の隙間部分による露光部分である。この場合、
ウェーハ４１上に形成されるチップパターン数は上記し
た隙間部分４３の存在のため減少するが、レジスト面積
は向上する。このためアンダーカット等は発生すること
なく歩留りが向上することになる。
上記した第１図〜第４図に示した実施例においては、レ
ジスト塗布工程、露光工程、エツチング工程、そして剥
離工程の一連の処理を二回くり返づ−ことにより実質的
にレジスト面積率を向上させた。しかし本発明は上記し
た実施例に限定されることはなく、上記した一連の処理
を複数回くり返しても良い。
特に、第４図に示した実施例においては隙間部分による
未露光部分が増加するとシリコンウェーハ上のチップパ
ターン数が減少することになるが、シリコンウェーへ当
たりのチップ数と歩留りとの関係から見て最適の条件を
決定すればよい。
［発明の効果］ 以上説明したように本発明の微細パターン形成方法にお
いては、レジスト塗布工程、露光工程、現像工程、そし
てエツチング工程における一連の処理を複数回くり返す
ことにより一回のエッチング工程当たりのレジスト面積
率を増加させている。
この方法を用いることによりアンダーカットの発生が少
ないかつ正確で良好な加工形状を有する半導体装置を得
ることができ、製造における歩留りを向上させることが
できる。
【図面の簡単な説明】 第１図（ａ）および（ｂ）は本発明の一実施例における
露光ショットの配置図、 第２図、第３図、第４図は本発明の他実施例における露
光ショットの配置図、 第５図（ａ）は本発明における微細パターン形成方法に
より得らたれ配線材料の形状を示１図、第５図（ｂ）は
従来例の微細パターン形成方法により得られた配線材料
の形状を示す図、 第６図は従来における露光ショット配置図、第７図は、
第６図の露光ショット配置を用いて得られた配線材料の
レジスト密度とアンダーカット量との関係図である。

Claims (5)

    【特許請求の範囲】
  1. （１）ウェーハ上にフォトレジストを塗布し、次にレチ
    クルを介して該ウェーハの所定部分を露光し、露光処理
    後現像処理を行ない、さらに該ウェーハをエッチングし
    、次に該ウェーハ上に残留したレジストを剥離する一連
    の微細パターン形成工程を少なくとも一回以上くり返し
    、 前記一連の微細パターン形成工程における露光処理はウ
    ェーハ上の異なる部分を露光し、かつ前回の露光処理に
    おいて露光した部分には露光を行なわないこと を特徴とする微細パターンの形成方法。
  2. （２）前記一連の微細パターンの形成工程において第一
    回目の露光は前記ウェーハのチップを単位として市松模
    様状となるように露光し、 第二回目の露光においては、前記第一回目の露光処理に
    おける前記ウェーハ上の未露光部分を露光すること を特徴とする請求項１記載の微細パターン形成方法。
  3. （３）前記一連の微細パターンの形成方法において、第
    一回目の露光処理は、前記ウェーハ上でチップ列を単位
    として一列おきに露光し、第二回目の露光処理において
    、前記第一回目の露光処理における前記ウェーハ上の未
    露光部分を露光するこを特徴とする請求項１記載の微細
    パターン形成方法。
  4. （４）前記一連の微細パターンの形成方法において、第
    一回目の露光処理は、前記ウェーハ上でチップ行を単位
    として一行おきに露光し、 第二回目の露光処理において、前記第一回目の露光処理
    における前記ウェーハ上の未露光部分を露光すること を特徴とする請求項１記載の微細パターン形成方法。
  5. （５）前記レチクルはチップ間に未露光部分を有した複
    数のチップから構成された構造を有するレチクルを用い
    て前記露光処理を行なうこと を特徴とする請求項１記載の微細パターン形成方法。
JP1276014A 1989-10-25 1989-10-25 微細パターンの形成方法 Granted JPH03139821A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP1276014A JPH03139821A (ja) 1989-10-25 1989-10-25 微細パターンの形成方法
US07/600,765 US5100508A (en) 1989-10-25 1990-10-23 Method of forming fine patterns
KR1019900017013A KR960013504B1 (ko) 1989-10-25 1990-10-24 미세패턴의 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1276014A JPH03139821A (ja) 1989-10-25 1989-10-25 微細パターンの形成方法

Publications (2)

Publication Number Publication Date
JPH03139821A true JPH03139821A (ja) 1991-06-14
JPH0574209B2 JPH0574209B2 (ja) 1993-10-18

Family

ID=17563585

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1276014A Granted JPH03139821A (ja) 1989-10-25 1989-10-25 微細パターンの形成方法

Country Status (3)

Country Link
US (1) US5100508A (ja)
JP (1) JPH03139821A (ja)
KR (1) KR960013504B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009135169A (ja) * 2007-11-29 2009-06-18 Tokyo Electron Ltd 基板処理システムおよび基板処理方法
JP2010161407A (ja) * 2010-03-29 2010-07-22 Tokyo Electron Ltd 基板処理システム
JP2010161408A (ja) * 2010-03-29 2010-07-22 Tokyo Electron Ltd 基板処理システム

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3027990B2 (ja) * 1991-03-18 2000-04-04 富士通株式会社 半導体装置の製造方法
US5258098A (en) * 1991-06-17 1993-11-02 Cycam, Inc. Method of production of a surface adapted to promote adhesion
IT1251393B (it) * 1991-09-04 1995-05-09 St Microelectronics Srl Procedimento per la realizzazione di strutture metrologiche particolarmente per l'analisi dell'accuratezza di strumenti di misura di allineamento su substrati processati.
US5338397A (en) * 1993-10-01 1994-08-16 Motorola, Inc. Method of forming a semiconductor device
KR0128828B1 (ko) * 1993-12-23 1998-04-07 김주용 반도체 장치의 콘택홀 제조방법
US5533634A (en) * 1994-09-01 1996-07-09 United Microelectronics Corporation Quantum chromeless lithography
US5876883A (en) * 1995-12-27 1999-03-02 Vlsi Technology, Inc. Method forming focus/exposure matrix on a wafer using overlapped exposures
US6087263A (en) * 1998-01-29 2000-07-11 Micron Technology, Inc. Methods of forming integrated circuitry and integrated circuitry structures
US6136517A (en) * 1998-03-06 2000-10-24 Raytheon Company Method for photo composition of large area integrated circuits
US6593064B1 (en) * 1998-06-19 2003-07-15 Creo Inc. High resolution optical stepper
JP2000173897A (ja) * 1998-12-08 2000-06-23 Mitsubishi Electric Corp 露光精度制御方法、装置および記録媒体
US6204187B1 (en) * 1999-01-06 2001-03-20 Infineon Technologies North America, Corp. Contact and deep trench patterning
JP2001147515A (ja) * 1999-09-07 2001-05-29 Ricoh Co Ltd フォトマスク設計方法、フォトマスク設計装置、コンピュータ読取可能な記憶媒体、フォトマスク、フォトレジスト、感光性樹脂、基板、マイクロレンズ及び光学素子
US6599322B1 (en) 2001-01-25 2003-07-29 Tecomet, Inc. Method for producing undercut micro recesses in a surface, a surgical implant made thereby, and method for fixing an implant to bone
US6620332B2 (en) * 2001-01-25 2003-09-16 Tecomet, Inc. Method for making a mesh-and-plate surgical implant
US7018418B2 (en) * 2001-01-25 2006-03-28 Tecomet, Inc. Textured surface having undercut micro recesses in a surface
KR100741110B1 (ko) * 2006-02-15 2007-07-19 삼성에스디아이 주식회사 광 파이버 및 플라즈마 디스플레이 패널의 전극 형성 방법
CN104122756B (zh) * 2013-04-28 2016-12-28 无锡华润上华科技有限公司 判断光刻版套刻精度一致性的方法和光刻机
US10687956B2 (en) 2014-06-17 2020-06-23 Titan Spine, Inc. Corpectomy implants with roughened bioactive lateral surfaces
KR102367248B1 (ko) * 2015-05-12 2022-02-25 삼성디스플레이 주식회사 터치 스크린 패널
TWI726940B (zh) 2015-11-20 2021-05-11 美商泰坦脊柱股份有限公司 積層製造整形外科植入物之方法
JP2019527591A (ja) 2016-08-03 2019-10-03 タイタン スパイン インコーポレイテッドＴｉｔａｎ Ｓｐｉｎｅ，Ｉｎｃ． 骨誘導を増強するインプラント表面

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3607267A (en) * 1967-10-09 1971-09-21 Motorola Inc Precision alignment of photographic masks
US3615466A (en) * 1968-11-19 1971-10-26 Ibm Process of producing an array of integrated circuits on semiconductor substrate

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009135169A (ja) * 2007-11-29 2009-06-18 Tokyo Electron Ltd 基板処理システムおよび基板処理方法
US8023099B2 (en) 2007-11-29 2011-09-20 Tokyo Electron Limited Substrate processing system and substrate processing method for double patterning with carrier block, process section, and interface block
JP2010161407A (ja) * 2010-03-29 2010-07-22 Tokyo Electron Ltd 基板処理システム
JP2010161408A (ja) * 2010-03-29 2010-07-22 Tokyo Electron Ltd 基板処理システム

Also Published As

Publication number Publication date
JPH0574209B2 (ja) 1993-10-18
US5100508A (en) 1992-03-31
KR960013504B1 (ko) 1996-10-05
KR910008807A (ko) 1991-05-31

Similar Documents

Publication Publication Date Title
JPH03139821A (ja) 微細パターンの形成方法
EP0208308B1 (en) A method for forming patterns by using a high-current-density electron beam
US6096458A (en) Methods for manufacturing photolithography masks utilizing interfering beams of radiation
US7358111B2 (en) Imageable bottom anti-reflective coating for high resolution lithography
KR100256832B1 (ko) 전자빔 노광장치용 마스크 데이터 작성방법 및 마스크
US7316935B1 (en) Reticle for layout modification of wafer test structure areas
EP0195291B1 (en) Method of creating patterned multilayer films for use in the production of semiconductor circuits and systems
TW201738651A (zh) 極紫外光之微影光罩
US20210398910A1 (en) Integrated circuit with scribe lane patterns for defect reduction
JPH0795543B2 (ja) エツチング方法
JP2815602B2 (ja) 集積回路作製方法
JP3333603B2 (ja) ウエハ内位置表示を付したチップ及びその製造方法
JPS6310889B2 (ja)
JPS588129B2 (ja) 放射感応層をｘ線に露出する方法
JPH06110214A (ja) レジストパターンの形成方法
JPH08250407A (ja) 半導体装置の製造方法
KR100281891B1 (ko) 반도체장치의 배선패턴 형성방법
JPH0992599A (ja) Ｘ線露光用マスクの作製方法及び該ｘ線露光用マスクを用いたｘ線露光方法、及びｘ線露光装置、及びこれ等を用いた半導体ディバイスの製造方法及びそれで作られた半導体ディバイス
JP2002174908A (ja) 現像方法およびデバイス製造方法
JP3057767B2 (ja) 半導体集積回路装置の製造方法
KR100278742B1 (ko) 고반사 물질의 미세 패턴 형성 방법
KR100329605B1 (ko) 반도체소자의금속배선제조방법
EP0504759A1 (en) Photoresist pattern-forming process suitable for integrated circuit production
JPS6310890B2 (ja)
JPS5877232A (ja) 半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees