JPH0795543B2 - エツチング方法 - Google Patents
エツチング方法Info
- Publication number
- JPH0795543B2 JPH0795543B2 JP60242434A JP24243485A JPH0795543B2 JP H0795543 B2 JPH0795543 B2 JP H0795543B2 JP 60242434 A JP60242434 A JP 60242434A JP 24243485 A JP24243485 A JP 24243485A JP H0795543 B2 JPH0795543 B2 JP H0795543B2
- Authority
- JP
- Japan
- Prior art keywords
- mask layer
- mask
- etching
- etched
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Description
【発明の詳細な説明】 本発明エッチング方法を以下の項目に従って説明する。
A.産業上の利用分野 B.発明の概要 C.従来技術 D.発明が解決しようとする問題点 E.問題点を解決するための手段 F.作用 G.実施例［第１図、第２図］ a.一の実施例［第１図］ b.他の実施例［第２図］ H.発明の効果 （A.産業上の利用分野） 本発明は新規なエッチング方法、特にアルミニウム配線
間等の間隔をフォトリソグラフィ技術の限界を越えて小
さくすることができ、また、微小なエッチングパターン
を正確に形成することのできるエッチング方法を提供し
ようとするものである。
間等の間隔をフォトリソグラフィ技術の限界を越えて小
さくすることができ、また、微小なエッチングパターン
を正確に形成することのできるエッチング方法を提供し
ようとするものである。
（B.発明の概要） 本発明エッチング方法は、フォトリソグラフィ技術の限
界を越えてアルミニウム配線間等の間隔を小さくするこ
とができるようにし、また、微小なエッチング部を所望
パターン通り正確に形成することができるようにするた
め、被エッチング物であるアルミニウム膜の表面にシリ
コンナイトライドからなる第１のマスク層を形成し、そ
の後そのアルミニウム膜表面に第１のマスク層と異なる
パターンを有しフォトレジストからなる第２のマスク層
を形成し、その２つのマスク層をマスクとしてアルミニ
ウム膜を選択的にエッチングするものである。
界を越えてアルミニウム配線間等の間隔を小さくするこ
とができるようにし、また、微小なエッチング部を所望
パターン通り正確に形成することができるようにするた
め、被エッチング物であるアルミニウム膜の表面にシリ
コンナイトライドからなる第１のマスク層を形成し、そ
の後そのアルミニウム膜表面に第１のマスク層と異なる
パターンを有しフォトレジストからなる第２のマスク層
を形成し、その２つのマスク層をマスクとしてアルミニ
ウム膜を選択的にエッチングするものである。
（C.従来技術） IC、LSI等の製造に活用されるフォトリソグラフィは、
被エッチング物表面にレジスト膜を形成し、該レジスト
膜に例えば所定のパターンを有するパターンマスクを介
して露光用の光を照射する等してレジスト膜を選択的に
感光させ、そして、レジスト膜の感光部分又は非感光部
分を除去する現像処理を行い、現像処理後に残存するレ
ジスト膜をマスクとして被エッチング物をエッチングす
るものであり、比較的高い加工精度を有している。
被エッチング物表面にレジスト膜を形成し、該レジスト
膜に例えば所定のパターンを有するパターンマスクを介
して露光用の光を照射する等してレジスト膜を選択的に
感光させ、そして、レジスト膜の感光部分又は非感光部
分を除去する現像処理を行い、現像処理後に残存するレ
ジスト膜をマスクとして被エッチング物をエッチングす
るものであり、比較的高い加工精度を有している。
（D.発明が解決しようとする問題点） フォトリソグラフィは比較的高い加工精度を有するけれ
ども、半導体技術の発達は半導体装置に非常に高い集積
化を求めフォトリソグラフィがそれに応えることが難し
くなりつつある。この点について具体的に説明すると、
例えば、トランジスタ等はその素子領域を小さくするこ
とは比較的容易であるが配線形成領域は小さくすること
が難しいので、トランジスタ等の微小化に伴って配線形
成領域の大きさがチップサイズを決定することになる。
そして、配線を上述した普通のフォトリソグラフィによ
ってあるパターンルールで形成したとすると配線間の間
隔は配線の幅よりも狭くすることができないので、配線
のライン／スペースのためにチップサイズを小さくする
ことが制約されてしまうことになる。例えば、１μｍル
ールの下では配線幅が１μｍであるのに対して配線間の
間隔も１μｍ必要となる。そこで、その配線間の間隔を
フォトリソグラフィの限界を越えてより小さくして、素
子間配線の高密度化を図り、チップサイズの小型化を図
ることが求められていた。
ども、半導体技術の発達は半導体装置に非常に高い集積
化を求めフォトリソグラフィがそれに応えることが難し
くなりつつある。この点について具体的に説明すると、
例えば、トランジスタ等はその素子領域を小さくするこ
とは比較的容易であるが配線形成領域は小さくすること
が難しいので、トランジスタ等の微小化に伴って配線形
成領域の大きさがチップサイズを決定することになる。
そして、配線を上述した普通のフォトリソグラフィによ
ってあるパターンルールで形成したとすると配線間の間
隔は配線の幅よりも狭くすることができないので、配線
のライン／スペースのためにチップサイズを小さくする
ことが制約されてしまうことになる。例えば、１μｍル
ールの下では配線幅が１μｍであるのに対して配線間の
間隔も１μｍ必要となる。そこで、その配線間の間隔を
フォトリソグラフィの限界を越えてより小さくして、素
子間配線の高密度化を図り、チップサイズの小型化を図
ることが求められていた。
また、普通のフォトリソグラフィではエッチングする部
分、例えば、コンタクトホール等が小さくなると露光の
際の露光量変動、光の漏れ、まわり込み、あるいはレジ
スト膜の特性等から所望のパターンを得ることが難し
い。特に、例えば四角い形状の微小なコンタクトホール
を形成しようとすると角部がとれた稍丸みのある形状の
コンタクトホールができてしまい、コンタクトホールの
断面積が所望の値にならないというようなことも起き
た。
分、例えば、コンタクトホール等が小さくなると露光の
際の露光量変動、光の漏れ、まわり込み、あるいはレジ
スト膜の特性等から所望のパターンを得ることが難し
い。特に、例えば四角い形状の微小なコンタクトホール
を形成しようとすると角部がとれた稍丸みのある形状の
コンタクトホールができてしまい、コンタクトホールの
断面積が所望の値にならないというようなことも起き
た。
本発明は上記問題点を解決すべく為されたもので、フォ
トリソグラフィ技術の限界を越えて配線等の間隔を小さ
くすることができるようにし、また、微小なエッチング
部を正確なパターンで形成することができるようにする
ことを目的とするものである。
トリソグラフィ技術の限界を越えて配線等の間隔を小さ
くすることができるようにし、また、微小なエッチング
部を正確なパターンで形成することができるようにする
ことを目的とするものである。
（E.問題点を解決するための手段） 本発明エッチング方法は、上記問題点を解決するため、
アルミニウム膜表面にシリコンナイトライドからなる第
１のマスク層を形成し、更にそのアルミニウム膜表面に
第１のマスク層と異なるパターンを有しフォトレジスト
からなる第２のマスク層を形成し、その後その２つのマ
スク層をマスクとしてアルミニウム膜をエッチングする
ことを特徴とする。
アルミニウム膜表面にシリコンナイトライドからなる第
１のマスク層を形成し、更にそのアルミニウム膜表面に
第１のマスク層と異なるパターンを有しフォトレジスト
からなる第２のマスク層を形成し、その後その２つのマ
スク層をマスクとしてアルミニウム膜をエッチングする
ことを特徴とする。
（F.作用） 本発明エッチング方法によれば、互いにパターンの異な
る２つのマスク層をマスクとしてアルミニウム膜をエッ
チングするので、各マスク層をそれぞれ同じパターンル
ールで形成してもその２つのマスク層のパターンの違え
方により配線等の間隔をそのパターンルールで決まる大
きさよりも小さくすることができる。
る２つのマスク層をマスクとしてアルミニウム膜をエッ
チングするので、各マスク層をそれぞれ同じパターンル
ールで形成してもその２つのマスク層のパターンの違え
方により配線等の間隔をそのパターンルールで決まる大
きさよりも小さくすることができる。
そして、信頼性の面からラインをある程度広くすること
が必要であるがスペースは狭くて済むアルミニウム配線
を形成するにあたり、アルミニウム膜形成後その表面に
第１のマスク層としてアルミニウムに対してエッチング
選択比の高いシリコンナイトライド膜を形成するので、
高密度配線を良好なエッチングにより形成することがで
き、信頼度を高くすることができる。
が必要であるがスペースは狭くて済むアルミニウム配線
を形成するにあたり、アルミニウム膜形成後その表面に
第１のマスク層としてアルミニウムに対してエッチング
選択比の高いシリコンナイトライド膜を形成するので、
高密度配線を良好なエッチングにより形成することがで
き、信頼度を高くすることができる。
また、本発明エッチング方法によれば、第１のマスク層
によるマスクパターン部と第２のマスク層によるマスク
パターン部とを交差させるようにしてその２種のマスク
パターン部によって角のある微小なホール等を形成する
ための開口を形成することができるので、角のあるホー
ル等も所望どおりの形状に再現性良く形成することがで
きる。
によるマスクパターン部と第２のマスク層によるマスク
パターン部とを交差させるようにしてその２種のマスク
パターン部によって角のある微小なホール等を形成する
ための開口を形成することができるので、角のあるホー
ル等も所望どおりの形状に再現性良く形成することがで
きる。
（G.実施例）［第１図、第２図］ 以下に、本発明エッチング方法を添附図面に示した実施
例に従って説明する。
例に従って説明する。
（a.一の実施例）［第１図］ 第１図（Ａ）乃至（Ｆ）は本発明エッチング方法の実施
の一例を工程順に示すものである。
の一例を工程順に示すものである。
（Ａ） 基板１上の被エッチング物たる配線形成用アル
ミニウム膜２の表面にアルミニウム膜２に対してエッチ
ング選択比の高い材料例えばシリコンナイトライドSiN
からなる第１のマスク層３を形成する。第１図（Ａ）は
第１のマスク層３形成後の状態を示す。
ミニウム膜２の表面にアルミニウム膜２に対してエッチ
ング選択比の高い材料例えばシリコンナイトライドSiN
からなる第１のマスク層３を形成する。第１図（Ａ）は
第１のマスク層３形成後の状態を示す。
（Ｂ） 次いで、上記第１のマスク膜３上にフォトレジ
スト膜４を選択的に形成する。このレジスト膜４は例え
ば１μｍのパターンルールで形成する場合、配線間に相
当するスペース部分4aの幅（溝幅）は少なくとも１μｍ
はあることになる。第１図（Ｂ）はレジスト膜４形成後
の状態を示す。
スト膜４を選択的に形成する。このレジスト膜４は例え
ば１μｍのパターンルールで形成する場合、配線間に相
当するスペース部分4aの幅（溝幅）は少なくとも１μｍ
はあることになる。第１図（Ｂ）はレジスト膜４形成後
の状態を示す。
（Ｃ） 次いで、上記レジスト膜４をマスクとして第１
のマスク層３をエッチングする。3aはこのエッチングに
よって形成された開口であり、その開口3aの幅は少なく
とも１μｍはある。第１図（Ｃ）はそのエッチング後の
状態を示す。
のマスク層３をエッチングする。3aはこのエッチングに
よって形成された開口であり、その開口3aの幅は少なく
とも１μｍはある。第１図（Ｃ）はそのエッチング後の
状態を示す。
（Ｄ） 次いで、アルミニウム膜２の表面に第２のマス
ク層たるレジスト膜５を選択的に形成する。該レジスト
膜５は第１のマスク層４とはパターンが異なっており、
６はそのレジスト膜５の開口である。本実施例において
は、レジスト膜５の内側面と、開口６内の第１のマスク
層３の外側面との間に0.5μｍの幅を有する開口７が形
成さけるようになっている。第１図（Ｄ）はレジスト膜
５形成後の状態を示す。
ク層たるレジスト膜５を選択的に形成する。該レジスト
膜５は第１のマスク層４とはパターンが異なっており、
６はそのレジスト膜５の開口である。本実施例において
は、レジスト膜５の内側面と、開口６内の第１のマスク
層３の外側面との間に0.5μｍの幅を有する開口７が形
成さけるようになっている。第１図（Ｄ）はレジスト膜
５形成後の状態を示す。
（Ｅ） 上記第１のマスク層３及び第２のマスク層（レ
ジスト膜）５をマスクとしてアルミニウム膜２をエッチ
ングすることによりアルミニウムからなる配線を形成す
る。これによって、配線間の間隔が0.5μｍの配線を形
成することができる。第１図（Ｅ）はエッチング後の状
態を示す。2aは配線間のスペース部分を示す。
ジスト膜）５をマスクとしてアルミニウム膜２をエッチ
ングすることによりアルミニウムからなる配線を形成す
る。これによって、配線間の間隔が0.5μｍの配線を形
成することができる。第１図（Ｅ）はエッチング後の状
態を示す。2aは配線間のスペース部分を示す。
（Ｆ） その後、第２のマスク層５を除去する。同図
（Ｆ）は第２のマスク層５除去後の状態を示す。
（Ｆ）は第２のマスク層５除去後の状態を示す。
このように第１図に示したエッチング方法によれば、第
１のマスク層３と第２のマスク層たるレジスト膜５との
パターンの違え方によって通常のフォトリソグラフィ技
術におけるパターンルール（例えば、１μｍルール）に
より決定される配線の最小間隔（例えば１μｍ）よりも
小さな配線間隔（例えば0.5μｍ）を実現することがで
きる。従って、配線領域（配線と配線間のスペース部分
とを含んだ領域）を小さくすることができ、延いては半
導体チップのチップサイズを小さくすることができる。
１のマスク層３と第２のマスク層たるレジスト膜５との
パターンの違え方によって通常のフォトリソグラフィ技
術におけるパターンルール（例えば、１μｍルール）に
より決定される配線の最小間隔（例えば１μｍ）よりも
小さな配線間隔（例えば0.5μｍ）を実現することがで
きる。従って、配線領域（配線と配線間のスペース部分
とを含んだ領域）を小さくすることができ、延いては半
導体チップのチップサイズを小さくすることができる。
（b.他の実施例）［第２図］ 本発明エッチング方法は配線形成のための配線形成材料
に対する選択的エッチングだけでなく、角のある例えば
四角い形状の開口を形成するためのエッチングにも有効
である。第２図はそのような開口を形成する場合を示す
ものであり、アルミニウム膜からなる被エッチング物８
上にはシリコンナイトライドからなる第１のマスク層３
が形成され、更に、第１のマスク層３が形成された被エ
ッチング物８の表面上にはその第１のマスク層３と直交
するようにフォトレジストからなる第２のマスク層５が
形成されており、この第１のマスク層３と第２のマスク
層５によって四角形の開口９、９、・・・（格子状のハ
ッチングで示す部分）が形成される。従って、第２図で
示した状態で第１のマスク層３及び第２のマスク層５を
マスクとして被エッチング物８に対してエッチングする
ことにより被エッチング物８に四角形の開口を形成する
ことができる。このような、本発明エッチング方法によ
り矩形状の開口を形成することとすれば、単純なフォト
リソグラフィ技術により微小な矩形開口を形成しようと
した場合におけるところの開口の角部が丸味を帯びてし
まうという従来の問題点を回避することができる。
に対する選択的エッチングだけでなく、角のある例えば
四角い形状の開口を形成するためのエッチングにも有効
である。第２図はそのような開口を形成する場合を示す
ものであり、アルミニウム膜からなる被エッチング物８
上にはシリコンナイトライドからなる第１のマスク層３
が形成され、更に、第１のマスク層３が形成された被エ
ッチング物８の表面上にはその第１のマスク層３と直交
するようにフォトレジストからなる第２のマスク層５が
形成されており、この第１のマスク層３と第２のマスク
層５によって四角形の開口９、９、・・・（格子状のハ
ッチングで示す部分）が形成される。従って、第２図で
示した状態で第１のマスク層３及び第２のマスク層５を
マスクとして被エッチング物８に対してエッチングする
ことにより被エッチング物８に四角形の開口を形成する
ことができる。このような、本発明エッチング方法によ
り矩形状の開口を形成することとすれば、単純なフォト
リソグラフィ技術により微小な矩形開口を形成しようと
した場合におけるところの開口の角部が丸味を帯びてし
まうという従来の問題点を回避することができる。
（H.発明の効果） 以上に述べたところから明らかなように、本発明エッチ
ング方法は、基板上の被エッチング物であるアルミニウ
ム膜の表面にシリコンナイトライドからなる第１のマス
ク層を選択的に形成する工程と、上記アルミニウム膜の
第１のマスク層が形成された表面に第１のマスク層と異
なるパターンを有しアルミニウムに対してエッチング選
択比の高いフォトレジストからなる第２のマスク層を形
成する工程と、上記第１のマスク層及び第２のマスク層
をマスクとして上記アルミニウム膜をエッチングする工
程と、からなることを特徴とする。
ング方法は、基板上の被エッチング物であるアルミニウ
ム膜の表面にシリコンナイトライドからなる第１のマス
ク層を選択的に形成する工程と、上記アルミニウム膜の
第１のマスク層が形成された表面に第１のマスク層と異
なるパターンを有しアルミニウムに対してエッチング選
択比の高いフォトレジストからなる第２のマスク層を形
成する工程と、上記第１のマスク層及び第２のマスク層
をマスクとして上記アルミニウム膜をエッチングする工
程と、からなることを特徴とする。
従って、本発明エッチング方法によれば、互いにパター
ンの異なる２つのマスク層により被エッチング物をエッ
チングするので、各マスク層をそれぞれ同じパターンル
ールで形成してもその２つのマスク層のパターンの違え
方によって配線等の間隔をそのパターンルールで決まる
大きさよりも小さくすることができる。
ンの異なる２つのマスク層により被エッチング物をエッ
チングするので、各マスク層をそれぞれ同じパターンル
ールで形成してもその２つのマスク層のパターンの違え
方によって配線等の間隔をそのパターンルールで決まる
大きさよりも小さくすることができる。
そして、信頼性の面からラインをある程度広くすること
が必要であるがスペースは狭くて済むアルミニウム配線
を形成するにあたり、アルミニウム膜形成後その表面に
第１のマスク層としてアルミニウムに対してエッチング
選択比の高いシリコンナイトライド膜を形成するので、
高密度配線を良好なエッチングにより形成することがで
き、信頼性を高くすることができる。
が必要であるがスペースは狭くて済むアルミニウム配線
を形成するにあたり、アルミニウム膜形成後その表面に
第１のマスク層としてアルミニウムに対してエッチング
選択比の高いシリコンナイトライド膜を形成するので、
高密度配線を良好なエッチングにより形成することがで
き、信頼性を高くすることができる。
また、本発明エッチング方法によれば、第１のマスク層
によるマスクパターン部と第２のマスク層によるマスク
パターン部とを交差させるようにしてその２種のマスク
パターン部によって角のある微小なホール等を形成する
ための開口を形成することができるので、角のあるホー
ル等も所望どおりの形状に再現性良く形成することがで
きる。
によるマスクパターン部と第２のマスク層によるマスク
パターン部とを交差させるようにしてその２種のマスク
パターン部によって角のある微小なホール等を形成する
ための開口を形成することができるので、角のあるホー
ル等も所望どおりの形状に再現性良く形成することがで
きる。
第１図（Ａ）乃至（Ｆ）は本発明エッチング方法の実施
の一例を工程順に示す断面図、第２図は本発明エッチン
グ方法の他の実施例を説明するための平面図である。 符号の説明 ２、８……被エッチング物、３……第１のマスク層、５
……第２のマスク層
の一例を工程順に示す断面図、第２図は本発明エッチン
グ方法の他の実施例を説明するための平面図である。 符号の説明 ２、８……被エッチング物、３……第１のマスク層、５
……第２のマスク層
Claims (1)
- 【請求項１】基板上の被エッチング物であるアルミニウ
ム膜の表面にシリコンナイトライドからなる第１のマス
ク層を選択的に形成する工程と、 上記アルミニウム膜の第１のマスク層が形成された表面
に第１のマスク層と異なるパターンを有しアルミニウム
に対してエッチング選択比の高いフォトレジストからな
る第２のマスク層を形成する工程と、 上記第１のマスク層及び第２のマスク層をマスクとして
上記アルミニウム膜をエッチングする工程と、 からなることを特徴とするエッチング方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60242434A JPH0795543B2 (ja) | 1985-10-29 | 1985-10-29 | エツチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60242434A JPH0795543B2 (ja) | 1985-10-29 | 1985-10-29 | エツチング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62102531A JPS62102531A (ja) | 1987-05-13 |
| JPH0795543B2 true JPH0795543B2 (ja) | 1995-10-11 |
Family
ID=17089035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60242434A Expired - Lifetime JPH0795543B2 (ja) | 1985-10-29 | 1985-10-29 | エツチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0795543B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01179418A (ja) * | 1988-01-07 | 1989-07-17 | Sharp Corp | マスク |
| JPH03147431A (ja) * | 1989-11-02 | 1991-06-24 | Toshiba Corp | 選択呼出受信機およびそのメッセージ消去方法 |
| JPH04220026A (ja) * | 1990-12-19 | 1992-08-11 | Nec Corp | 無線選択呼出受信機 |
| US6204187B1 (en) * | 1999-01-06 | 2001-03-20 | Infineon Technologies North America, Corp. | Contact and deep trench patterning |
| US6218057B1 (en) * | 1999-04-16 | 2001-04-17 | Lucent Technologies Inc. | Lithographic process having sub-wavelength resolution |
| KR100334577B1 (ko) * | 1999-08-06 | 2002-05-03 | 윤종용 | 사진공정의 해상도를 능가하는 트렌치를 절연막내에 형성하는방법 |
| JP5236983B2 (ja) * | 2007-09-28 | 2013-07-17 | 東京エレクトロン株式会社 | 半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びプログラム記憶媒体 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56137633A (en) * | 1980-03-28 | 1981-10-27 | Nec Corp | Pattern forming |
| JPS59211231A (ja) * | 1983-05-16 | 1984-11-30 | Matsushita Electric Ind Co Ltd | パタ−ン形成方法 |
| JPH0821571B2 (ja) * | 1984-12-26 | 1996-03-04 | 日本電気株式会社 | 微細パターン形成方法 |
-
1985
- 1985-10-29 JP JP60242434A patent/JPH0795543B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62102531A (ja) | 1987-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6100014A (en) | Method of forming an opening in a dielectric layer through a photoresist layer with silylated sidewall spacers | |
| JP2896347B2 (ja) | フォトマスク | |
| JP3363799B2 (ja) | デバイスの構造部分の配置方法およびデバイス | |
| US5903011A (en) | Semiconductor device having monitor pattern formed therein | |
| JPH0795543B2 (ja) | エツチング方法 | |
| EP0779556B1 (en) | Method of fabricating a semiconductor device | |
| US5879839A (en) | Photomask having a half-tone type phase shift material and chrome pattern on a transparent substrate | |
| US6368754B1 (en) | Reticle used for fabrication of semiconductor device | |
| US6340631B1 (en) | Method for laying out wide metal lines with embedded contacts/vias | |
| US6767672B2 (en) | Method for forming a phase-shifting mask for semiconductor device manufacture | |
| US6296991B1 (en) | Bi-focus exposure process | |
| KR100215897B1 (ko) | 정렬도 측정용 오버레이 패턴 형성방법 | |
| US4581316A (en) | Method of forming resist patterns in negative photoresist layer using false pattern | |
| KR100290588B1 (ko) | 반도체장치의 도전막 패턴 형성방법 | |
| JPH0536583A (ja) | 位置合せ方法および半導体集積回路装置の製造方法 | |
| KR100268425B1 (ko) | 마스크 패턴 레이아웃 구조 | |
| JPH04291345A (ja) | パターン形成方法 | |
| KR100212011B1 (ko) | 패턴 형성용 마스크 및 이를 이용한 노광방법 | |
| JPS62194628A (ja) | 半導体装置の製造方法 | |
| JPS63258020A (ja) | 素子分離パタ−ンの形成方法 | |
| KR100436771B1 (ko) | 반도체소자의감광막패턴형성방법 | |
| JP4589681B2 (ja) | 半導体デバイスの形成方法 | |
| KR0147641B1 (ko) | 래티클 및 그를 이용한 얼라인 키 패턴 형성방법 | |
| JP2853471B2 (ja) | 半導体集積回路装置の製造方法 | |
| KR20020002652A (ko) | 반도체 소자의 마스크 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |