JPS62194628A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62194628A JPS62194628A JP3778486A JP3778486A JPS62194628A JP S62194628 A JPS62194628 A JP S62194628A JP 3778486 A JP3778486 A JP 3778486A JP 3778486 A JP3778486 A JP 3778486A JP S62194628 A JPS62194628 A JP S62194628A
- Authority
- JP
- Japan
- Prior art keywords
- photo resist
- resist pattern
- film
- pattern
- dummy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 51
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 34
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 34
- 238000001312 dry etching Methods 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 9
- 239000000758 substrate Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野］
この発明は半導体装置の製造方法に関し、特に被エツチ
ング膜のドライエツチングの際のＯ−ディング効果の影
響を小さくして微細パターンを形成する方法に関するも
のである。
ング膜のドライエツチングの際のＯ−ディング効果の影
響を小さくして微細パターンを形成する方法に関するも
のである。
［従来の技術］
第３図は、従来の、アルミニウム配線パターン形成用の
７オトレジストパターンを形成した後のウェハの平面図
である。図において、アルミニウム膜３０上に帯状のフ
ォトレジストパターン４ａがランダムに形成されており
、アルミニウム１１３０に対するフォトレジストパター
ン４ａのパターン密度に差が生じている。
７オトレジストパターンを形成した後のウェハの平面図
である。図において、アルミニウム膜３０上に帯状のフ
ォトレジストパターン４ａがランダムに形成されており
、アルミニウム１１３０に対するフォトレジストパター
ン４ａのパターン密度に差が生じている。
第４図は、上記アルミニウム膜をドライエツチングした
後のウェハの断面図である。図において。
後のウェハの断面図である。図において。
基板１上に下地絶縁１１ＪＩ２が形成されており、この
下地絶縁ｌｌＩ２上にアルミニウム配線パターン３０ａ
、３１ａが形成されている。このアルミニウム配線パタ
ーン３０ａ、３１ａは、下地絶縁摸２上にアルミニウム
膜３０形成後、アルミニウム膜３０上に７オトレジスト
パターン４ａを形成し、このフォトレジストパターン４
ａをマスクとしてアルミニウム１１１３０の露出した部
分を選択的にドライエツチングすることによって形成さ
れる。
下地絶縁ｌｌＩ２上にアルミニウム配線パターン３０ａ
、３１ａが形成されている。このアルミニウム配線パタ
ーン３０ａ、３１ａは、下地絶縁摸２上にアルミニウム
膜３０形成後、アルミニウム膜３０上に７オトレジスト
パターン４ａを形成し、このフォトレジストパターン４
ａをマスクとしてアルミニウム１１１３０の露出した部
分を選択的にドライエツチングすることによって形成さ
れる。
［発明が解決しようとする問題点］
従来のアルミニウム配線パターンは以上のような方法で
形成されるが、配ｍａ計からフォトレジストパターン４
ａがランダムに形成された場合、フォトレジストパター
ン４ａのパターン密度差によるドライエツチングの際の
ローディング効果により、アルミニウム配線パターンの
一部に、たとえばアルミニウム配線パターン３１ａにア
ンダーカット５が生じ、かつこのアンダーカットの量が
アルミニウム配線パターン間で異なり、精密な寸法制御
をして微細なアルミニウム配線パターンを形成すること
が困難になるという問題点があった。
形成されるが、配ｍａ計からフォトレジストパターン４
ａがランダムに形成された場合、フォトレジストパター
ン４ａのパターン密度差によるドライエツチングの際の
ローディング効果により、アルミニウム配線パターンの
一部に、たとえばアルミニウム配線パターン３１ａにア
ンダーカット５が生じ、かつこのアンダーカットの量が
アルミニウム配線パターン間で異なり、精密な寸法制御
をして微細なアルミニウム配線パターンを形成すること
が困難になるという問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、被エツチング膜のドライエツチングの際のロ
ーディング効果の影響を少なくして、精密に寸法制御が
できる被エツチング膜の微細パターン形成方法を得るこ
とを目的とする。
たもので、被エツチング膜のドライエツチングの際のロ
ーディング効果の影響を少なくして、精密に寸法制御が
できる被エツチング膜の微細パターン形成方法を得るこ
とを目的とする。
［問題点を解決するための手段］
この発明に係る半導体装置の製造方法は、被エツチング
膜上に形成されたフォトレジストパターンをマスクとし
てドライエツチングすることによって所望のパターンを
形成する半導体装置の製造方法において、ドライエツチ
ングに先立ち、フォトレジストパターン間の間隔が相対
的に広い部分にダミーフォトレジストパターンを形成し
、フォトレジストパターンおよびダミーフォトレジスト
パターンをマスクとしてドライエツチングする方法であ
る。
膜上に形成されたフォトレジストパターンをマスクとし
てドライエツチングすることによって所望のパターンを
形成する半導体装置の製造方法において、ドライエツチ
ングに先立ち、フォトレジストパターン間の間隔が相対
的に広い部分にダミーフォトレジストパターンを形成し
、フォトレジストパターンおよびダミーフォトレジスト
パターンをマスクとしてドライエツチングする方法であ
る。
［作用］
この発明においては、被エツチング膜上のフォトレジス
トパターン間の間隔が相対的に広い部分にダミーフォト
レジストパターンを形成するので。
トパターン間の間隔が相対的に広い部分にダミーフォト
レジストパターンを形成するので。
被エツチング膜に対するフォトレジストパターンおよび
ダミーフォトレジストパターンを含めたパターン密度が
均等化され、被エツチング膜のドライエツチングの際の
ローディング効果の影響が小さくなる。
ダミーフォトレジストパターンを含めたパターン密度が
均等化され、被エツチング膜のドライエツチングの際の
ローディング効果の影響が小さくなる。
［実施例］
以下、この発明の実施例を図について説明する。
なお、この実施１列の説明において、従来の技術の説明
とｍ＊、する部分については）ｉＩ官その説明を省略す
る。
とｍ＊、する部分については）ｉＩ官その説明を省略す
る。
第１図は、この発明の実施例に係る、アルミニウム配線
パターン形成用の７オトレジストパターンおよびダミー
フォトレジストパターンを形成した後のウェハの平面図
である。この実施例に係る構成が第３図の構成と異なる
点は以下の点である。
パターン形成用の７オトレジストパターンおよびダミー
フォトレジストパターンを形成した後のウェハの平面図
である。この実施例に係る構成が第３図の構成と異なる
点は以下の点である。
すなわち、アルミニウムＢＩ３０上の７オトレジストパ
タ一ン４８間の間隔が相対的に広い部分に帯状のダミー
フォトレジストパターン４ｂが形成されており、フォト
レジストパターン４ａ、ダミーフォトレジストパターン
４ｈの隣接するパターン間の間隔がほぼ等しくなってい
る。このため、アルミニウムｌｌｌ３０に対するフォト
レジスト・パターン４ａ、ダミーフォトレジストパター
ン４ｂを含めたパターン密度！度が第３図の構成に比べ
て均等化されている。
タ一ン４８間の間隔が相対的に広い部分に帯状のダミー
フォトレジストパターン４ｂが形成されており、フォト
レジストパターン４ａ、ダミーフォトレジストパターン
４ｈの隣接するパターン間の間隔がほぼ等しくなってい
る。このため、アルミニウムｌｌｌ３０に対するフォト
レジスト・パターン４ａ、ダミーフォトレジストパター
ン４ｂを含めたパターン密度！度が第３図の構成に比べ
て均等化されている。
第２図は、この発明の実施例に係る、上記アルミニウム
膜をドライエツチングした棲のウェハの断面図である。
膜をドライエツチングした棲のウェハの断面図である。
図において、フォトレジストパターン４ａ、ダミーフォ
トレジストパターン４ｂをマスクとしてアルミニウムｆ
ｆ１１３０の露出した部分を選択的にドライエツチング
した場合、フォトレジストパターン４ａ、ダミーフォト
レジストパターン４ｂを含めたパターン密度が均等化さ
れているので、フォトレジストパターン４ａ、ダミーフ
ォトレジストパターン４ｂに対するプラズマ状態が均一
となりローディング効果の影響が小さくなる。このため
、下地絶ａｌｌｌ！２上に寸法精度良くアンダーカット
のないアルミニウム配線パターン３０ａ 、３０ｂを形
成することができる。また、このときたとえアルミニウ
ム配線パターン３０ａ。
トレジストパターン４ｂをマスクとしてアルミニウムｆ
ｆ１１３０の露出した部分を選択的にドライエツチング
した場合、フォトレジストパターン４ａ、ダミーフォト
レジストパターン４ｂを含めたパターン密度が均等化さ
れているので、フォトレジストパターン４ａ、ダミーフ
ォトレジストパターン４ｂに対するプラズマ状態が均一
となりローディング効果の影響が小さくなる。このため
、下地絶ａｌｌｌ！２上に寸法精度良くアンダーカット
のないアルミニウム配線パターン３０ａ 、３０ｂを形
成することができる。また、このときたとえアルミニウ
ム配線パターン３０ａ。
３０ｂにアンダーカットが生じても、アルミニウム配線
パターン３０ａ 、３０ｂ間でのアンダーカット最の着
を高精度で小さく抑えることができる。
パターン３０ａ 、３０ｂ間でのアンダーカット最の着
を高精度で小さく抑えることができる。
なお、上記実施例では、アルミニウム配線パターンを形
成する場合について説明したが、この発明はシリコン酸
化膜などの他の膜の微細パターン形成にも適用でき、こ
れらの場合にも上記実施例と同様の効果を奏する。
成する場合について説明したが、この発明はシリコン酸
化膜などの他の膜の微細パターン形成にも適用でき、こ
れらの場合にも上記実施例と同様の効果を奏する。
［発明の効果］
以上のようにこの発明によれば、フォトレジストパター
ン間の間隔が相対的に広い部分にダミーフォトレジスト
パターンを形成し、フォトレジストパターンおよびダミ
ーフォトレジストパターンをマスクとして被エツチング
膜をドライエツチングするようにしたので、被エツチン
グ膜のドライエツチングの際のローディング効果の影響
を小さくすることができる。このため、精密に寸法制御
ができる被エツチング膜の微細パターン形成方法を得る
ことができる。
ン間の間隔が相対的に広い部分にダミーフォトレジスト
パターンを形成し、フォトレジストパターンおよびダミ
ーフォトレジストパターンをマスクとして被エツチング
膜をドライエツチングするようにしたので、被エツチン
グ膜のドライエツチングの際のローディング効果の影響
を小さくすることができる。このため、精密に寸法制御
ができる被エツチング膜の微細パターン形成方法を得る
ことができる。
第１図は、この発明の実施例に係る、アルミニウム配線
パターン形成用のフォトレジストパターンおよびダミー
フォトレジストパターンを形成した後のウェハの平面図
である。 第２図は、この発明の実施例に係る、アルミニウム膜を
ドライエツチングした侵のウェハの断面図である。 第３図は、従来の、アルミニウム配線パターン形成用の
７Ａトレジス１−パターンを形成した後のウェハの平面
図である。 第４図は、従来の、アルミニウム膜をドライエツチング
した後のウェハの断面図である。 図において、１は基板、２は下地絶ｎｐＡ、３０はアル
ミニウム膜、４ａはフォトレジスト・パターン、４ｂは
ダミーフォトレジストパターン、３０ａ、３０ｂ、３１
ａはアルミニウム配線パターン、５はアンダーカットで
ある。 なお、各図中同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 第１図 弔２図 把ｊ図 ｊ：アンダーク−、）
パターン形成用のフォトレジストパターンおよびダミー
フォトレジストパターンを形成した後のウェハの平面図
である。 第２図は、この発明の実施例に係る、アルミニウム膜を
ドライエツチングした侵のウェハの断面図である。 第３図は、従来の、アルミニウム配線パターン形成用の
７Ａトレジス１−パターンを形成した後のウェハの平面
図である。 第４図は、従来の、アルミニウム膜をドライエツチング
した後のウェハの断面図である。 図において、１は基板、２は下地絶ｎｐＡ、３０はアル
ミニウム膜、４ａはフォトレジスト・パターン、４ｂは
ダミーフォトレジストパターン、３０ａ、３０ｂ、３１
ａはアルミニウム配線パターン、５はアンダーカットで
ある。 なお、各図中同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 第１図 弔２図 把ｊ図 ｊ：アンダーク−、）
Claims (3)
- （１）被エッチング膜上に形成されたフォトレジストパ
ターンをマスクとしてドライエッチングすることによつ
て所望のパターンを形成する半導体装置の製造方法にお
いて、 ドライエッチングに先立ち、前記フォトレジストパター
ン間の間隔が相対的に広い部分にダミーフォトレジスト
パターンを形成することを特徴とする半導体装置の製造
方法。 - （２）前記被エッチング膜はアルミニウム膜である特許
請求の範囲第１項記載の半導体装置の製造方法。 - （３）前記被エッチング膜はシリコン酸化膜である特許
請求の範囲第１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3778486A JPS62194628A (ja) | 1986-02-20 | 1986-02-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3778486A JPS62194628A (ja) | 1986-02-20 | 1986-02-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62194628A true JPS62194628A (ja) | 1987-08-27 |
Family
ID=12507115
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3778486A Pending JPS62194628A (ja) | 1986-02-20 | 1986-02-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62194628A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0193148A (ja) * | 1987-10-05 | 1989-04-12 | Nec Corp | 半導体装置の製造方法 |
| US5289422A (en) * | 1990-11-01 | 1994-02-22 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having dummy wiring pattern therein and manufacturing method thereof |
| EP0746025A2 (en) * | 1995-05-31 | 1996-12-04 | Siemens Aktiengesellschaft | Improved fuse link structures through the addition of dummy structures |
| US8482498B2 (en) | 2008-11-07 | 2013-07-09 | Au Optronics Corp. | Liquid crystal display panel |
-
1986
- 1986-02-20 JP JP3778486A patent/JPS62194628A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0193148A (ja) * | 1987-10-05 | 1989-04-12 | Nec Corp | 半導体装置の製造方法 |
| US5289422A (en) * | 1990-11-01 | 1994-02-22 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having dummy wiring pattern therein and manufacturing method thereof |
| EP0746025A2 (en) * | 1995-05-31 | 1996-12-04 | Siemens Aktiengesellschaft | Improved fuse link structures through the addition of dummy structures |
| EP0746025A3 (en) * | 1995-05-31 | 1998-06-03 | Siemens Aktiengesellschaft | Improved fuse link structures through the addition of dummy structures |
| US8482498B2 (en) | 2008-11-07 | 2013-07-09 | Au Optronics Corp. | Liquid crystal display panel |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62194628A (ja) | 半導体装置の製造方法 | |
| JPS6211068B2 (ja) | ||
| JPH0795543B2 (ja) | エツチング方法 | |
| JPH0458167B2 (ja) | ||
| JPS63258020A (ja) | 素子分離パタ−ンの形成方法 | |
| JPH0548928B2 (ja) | ||
| JPH02189922A (ja) | 半導体装置の製造方法 | |
| JPH01189923A (ja) | 半導体装置の製造方法 | |
| JPH0282527A (ja) | 半導体装置の製造方法 | |
| JP2811724B2 (ja) | エッチング方法 | |
| JPH01243426A (ja) | レジスト膜のエツチング方法 | |
| JPH03108359A (ja) | 配線構造及びその形成方法 | |
| JPS62137831A (ja) | 半導体装置の製造方法 | |
| JPH02226724A (ja) | 集積回路装置の製造方法 | |
| JPH05283378A (ja) | 半導体装置の製造方法 | |
| JPH07101683B2 (ja) | 半導体装置のパタ−ン形成方法 | |
| JPS6046049A (ja) | 半導体装置の製造方法 | |
| JPS6189633A (ja) | 半導体装置の製造方法 | |
| JPH0564850B2 (ja) | ||
| KR19980019856A (ko) | 반도체 소자 제조시의 패턴 형성방법 | |
| JPS63181449A (ja) | 半導体装置 | |
| JPH02231722A (ja) | 配線パターン形成方法 | |
| JPS63110654A (ja) | エツチング方法 | |
| JPH04348034A (ja) | 配線パターンの形成方法 | |
| JPS63139351A (ja) | ホトマスク |