JPS6310890B2 - - Google Patents
Info
- Publication number
- JPS6310890B2 JPS6310890B2 JP55040895A JP4089580A JPS6310890B2 JP S6310890 B2 JPS6310890 B2 JP S6310890B2 JP 55040895 A JP55040895 A JP 55040895A JP 4089580 A JP4089580 A JP 4089580A JP S6310890 B2 JPS6310890 B2 JP S6310890B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- forming
- resist
- element unit
- spaces
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Bipolar Transistors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【発明の詳細な説明】
本発明はサブミクロン領域の線幅を有するパタ
ーン形成方法に関する。
ーン形成方法に関する。
近年半導体素子等においては集積度・高速性の
向上のためにサブミクロン領域の線幅のパターン
形成技術が要求されている。
向上のためにサブミクロン領域の線幅のパターン
形成技術が要求されている。
ところがサブミクロン領域の線幅のパターン形
成となると、いろいろな線幅が混在するパターン
や、同じ線幅でもその密集度が異なるパターンで
は、最適露光量は線幅ごとに、さらには密集度に
より異なるので、全面にわたつて寸法精度よくパ
ターン形成を行うことができないのがふつうであ
る。
成となると、いろいろな線幅が混在するパターン
や、同じ線幅でもその密集度が異なるパターンで
は、最適露光量は線幅ごとに、さらには密集度に
より異なるので、全面にわたつて寸法精度よくパ
ターン形成を行うことができないのがふつうであ
る。
今、第１図に示すようなパターンが所望の場合
を考えてみる。１は試料で２はパターンの溝であ
る。同じ幅のパターン２を密集度の異なる部分に
形成するものであるから、従来の方法では互いの
最適露光量が異なり、このパターンを設計通りに
形成することは困難である。
を考えてみる。１は試料で２はパターンの溝であ
る。同じ幅のパターン２を密集度の異なる部分に
形成するものであるから、従来の方法では互いの
最適露光量が異なり、このパターンを設計通りに
形成することは困難である。
そこで、本発明者らは、第２図に示すようなパ
ターン形成方法を別途提案し、このようなパター
ン形成上の問題を解決している。
ターン形成方法を別途提案し、このようなパター
ン形成上の問題を解決している。
その方法を第２図の工程説明断面図に従つて説
明する。
明する。
(1) 試料１にレジスト３を塗布し、単純に繰り返
されたライン・アンド・スペースの第一のパタ
ーンの露光４を行う。
されたライン・アンド・スペースの第一のパタ
ーンの露光４を行う。
(2) レジスト３を現像して第一のパターンのスペ
ース１０を形成する。
ース１０を形成する。
(3) この上にレジスト１１を塗布し、最小スペー
ス幅が前記第一のパターンのスペース幅より大
きい第二のパターンの露光１２を行なう。
ス幅が前記第一のパターンのスペース幅より大
きい第二のパターンの露光１２を行なう。
(4) レジスト１１を現像して第二のパターンのス
ペース１３を形成する。
ペース１３を形成する。
(5) レジスト３とレジスト１１をマスクとして試
料１をエツチングすることにより凹部１４，１
５を形成した後、レジスト３，１１を剥離す
る。
料１をエツチングすることにより凹部１４，１
５を形成した後、レジスト３，１１を剥離す
る。
このようにして得られたパターンはレジスト３
の第一のパターンのスペースとレジスト１１の第
二のパターンのスペースの論理積により領域化さ
れ、溝幅は密集部にある溝１４でも弧立部にある
溝１５でも同じものが得られる。
の第一のパターンのスペースとレジスト１１の第
二のパターンのスペースの論理積により領域化さ
れ、溝幅は密集部にある溝１４でも弧立部にある
溝１５でも同じものが得られる。
ここで問題となるのは、第一のパターンと第二
のパターンとの位置合わせ精度である。
のパターンとの位置合わせ精度である。
第一のパターンと第二のパターンとの回転ずれ
に関しては、本発明者らは、第二のパターンの位
置合わせマークに単純な繰り返しのライン・アン
ド・スペース・パターンを用い、この位置合わせ
マークと第一のパターンとのモアレ縞を利用して
回転ずれを除去する方法を別途提案している。
に関しては、本発明者らは、第二のパターンの位
置合わせマークに単純な繰り返しのライン・アン
ド・スペース・パターンを用い、この位置合わせ
マークと第一のパターンとのモアレ縞を利用して
回転ずれを除去する方法を別途提案している。
ところで半導体素子等においては１個のウエハ
ーに多数個のチツプを形成するのがふつうであ
る。そのため、第二のパターン作製用マスクは第
３図のごとく同じパターンの繰り返しになつてい
る。
ーに多数個のチツプを形成するのがふつうであ
る。そのため、第二のパターン作製用マスクは第
３図のごとく同じパターンの繰り返しになつてい
る。
同図において、３１は透光ガラスなどにより形
成されたガラス基板であり、このガラス基板３１
にはクロム金属などにより形成された同一形状の
第二のパターンＦを有するペレツト３２がＸおよ
びＹ方向に複数個配列されてフオトマスク３３が
構成されている。通常、このように構成されたフ
オトマスク３３を用いてのチツプ作製は、第４図
ａに示すように、ウエハー３４の表面にレジスト
を塗布し、フオトマスク３３を通してそのレジス
トを露光することにより、複数個のチツプ３５が
同時に形成される。このようにしてウエハー３４
上に形成された複数個のチツプ３５はウエハース
クライバによつて第４図ｂに示すように、チツプ
３５にそれぞれ切断されて一度に数百個チツプが
生産されることになる。
成されたガラス基板であり、このガラス基板３１
にはクロム金属などにより形成された同一形状の
第二のパターンＦを有するペレツト３２がＸおよ
びＹ方向に複数個配列されてフオトマスク３３が
構成されている。通常、このように構成されたフ
オトマスク３３を用いてのチツプ作製は、第４図
ａに示すように、ウエハー３４の表面にレジスト
を塗布し、フオトマスク３３を通してそのレジス
トを露光することにより、複数個のチツプ３５が
同時に形成される。このようにしてウエハー３４
上に形成された複数個のチツプ３５はウエハース
クライバによつて第４図ｂに示すように、チツプ
３５にそれぞれ切断されて一度に数百個チツプが
生産されることになる。
このフオトマスク３３の作製は、まずパターン
ジエネレータにより、レチクル上にパターンＦの
実寸のｎ倍（普通10倍）の大きさのパターンF′を
形成する。次に、このレチクルパターンF′をフオ
トリピータにより、ｎ分の１に縮小するととも
に、Ｘ方向とＹ方向に繰返えし、第３図に示した
ように、各ペレツト３２上に同一のパターンＦが
形成され、フオトマスク３３が構成される。
ジエネレータにより、レチクル上にパターンＦの
実寸のｎ倍（普通10倍）の大きさのパターンF′を
形成する。次に、このレチクルパターンF′をフオ
トリピータにより、ｎ分の１に縮小するととも
に、Ｘ方向とＹ方向に繰返えし、第３図に示した
ように、各ペレツト３２上に同一のパターンＦが
形成され、フオトマスク３３が構成される。
先に述べたように、単純なライン・アンド・ス
ペースの第一のパターンと第二のパターンとの回
転ずれさえ除去すれば、他の位置合わせをせずと
も50％の確率で良品が得られる。しかしながら、
これはのべのウエハーの面積の半分は使用してい
ないということである。
ペースの第一のパターンと第二のパターンとの回
転ずれさえ除去すれば、他の位置合わせをせずと
も50％の確率で良品が得られる。しかしながら、
これはのべのウエハーの面積の半分は使用してい
ないということである。
本発明の目的は簡単な位置合わせのみでウエハ
ーの面積のほとんどを使用する線幅精度のよいパ
ターン形成方法を提供することにある。
ーの面積のほとんどを使用する線幅精度のよいパ
ターン形成方法を提供することにある。
すなわち、本発明によれば、単純に繰り返され
たライン・アンド・スペースの第一のパターンを
形成する工程と、前記第１のパターンの上に最小
スペース幅が前記第一のパターンのスペース幅よ
りも大きい第二のパターンを形成して前記第一の
パターンを変更する工程とを少なくとも有するパ
ターン形成方法において、前記第二のパターン作
製用マスクとしては第一の素子単位と第二の素子
単位とを少なくとも１組有するペレツトが配列さ
れたものを用い、前記第一の素子単位と前記第二
の素子単位は同一形状で前記第一のパターンの繰
り返し周期の半分の奇数倍離れているものを用い
るパターン形成方法が得られる。
たライン・アンド・スペースの第一のパターンを
形成する工程と、前記第１のパターンの上に最小
スペース幅が前記第一のパターンのスペース幅よ
りも大きい第二のパターンを形成して前記第一の
パターンを変更する工程とを少なくとも有するパ
ターン形成方法において、前記第二のパターン作
製用マスクとしては第一の素子単位と第二の素子
単位とを少なくとも１組有するペレツトが配列さ
れたものを用い、前記第一の素子単位と前記第二
の素子単位は同一形状で前記第一のパターンの繰
り返し周期の半分の奇数倍離れているものを用い
るパターン形成方法が得られる。
以下本発明におけるパターン形成方法を図面を
用いて詳細に説明する。
用いて詳細に説明する。
第５図及び第６図は本発明を説明するための図
で、第５図は所望の素子パターンの平面図、第６
図は工程説明断面図である。
で、第５図は所望の素子パターンの平面図、第６
図は工程説明断面図である。
(1) 試料１の上に塗布されたレジスト３に単純な
繰り返しのライン・アンド・スペースの第一の
パターンを形成し、その上に他のレジスト１１
を塗布し、露光用マスク６１で覆う。この露光
用マスク６１は多数のペレツト６２を有してお
り、各ペレツトには同一形状のパターン６４，
６５が有り、このパターン６４とパターン６５
は単純なライン・アンド・スペースの第一のパ
ターンの繰り返し周期2lの半分ｌの奇数倍、即
ち（2n−１）ｌの間隔に配置されている（こ
こでｎは任意の整数を表わす）。次に、露光用
マスク６１のパターンと第１のパターンのライ
ン・アンド・スペース・パターンとの回転ずれ
を除去して露光する。
繰り返しのライン・アンド・スペースの第一の
パターンを形成し、その上に他のレジスト１１
を塗布し、露光用マスク６１で覆う。この露光
用マスク６１は多数のペレツト６２を有してお
り、各ペレツトには同一形状のパターン６４，
６５が有り、このパターン６４とパターン６５
は単純なライン・アンド・スペースの第一のパ
ターンの繰り返し周期2lの半分ｌの奇数倍、即
ち（2n−１）ｌの間隔に配置されている（こ
こでｎは任意の整数を表わす）。次に、露光用
マスク６１のパターンと第１のパターンのライ
ン・アンド・スペース・パターンとの回転ずれ
を除去して露光する。
(2) レジスト１１を現像する。このとき、チツプ
６６の中には所望な位置関係にある部分６７と
そうでない部分６８が得られる。
６６の中には所望な位置関係にある部分６７と
そうでない部分６８が得られる。
(3) レジスト３，１１をマスクとして試料１をエ
ツチングし、レジスト３，１１を剥離すると、
各チツプ６６の中に良品の素子６９と不良品の
素子７０が形成される。
ツチングし、レジスト３，１１を剥離すると、
各チツプ６６の中に良品の素子６９と不良品の
素子７０が形成される。
一般に半導体素子等においては、１チツプの中
での素子パターンの実質的に必要な面積はごくわ
ずかで、他はスクライブ線からの一定距離のダミ
ー領域と、外部との接続用の電極部がほとんどを
占めている。したがつて、本発明のように素子の
実質的に必要なパターンを１チツプ内に２個形成
し、内１個だけを使用するようにしても、１チツ
プの面積の増加はごくわずかで、外部接続用電極
を共通にすれば、ほとんど同じ面積で１チツプを
形成できる。
での素子パターンの実質的に必要な面積はごくわ
ずかで、他はスクライブ線からの一定距離のダミ
ー領域と、外部との接続用の電極部がほとんどを
占めている。したがつて、本発明のように素子の
実質的に必要なパターンを１チツプ内に２個形成
し、内１個だけを使用するようにしても、１チツ
プの面積の増加はごくわずかで、外部接続用電極
を共通にすれば、ほとんど同じ面積で１チツプを
形成できる。
以上述べたように本発明によれば回転ずれを除
去せしめる簡単な位置合わせのみで、従来の倍の
良品チツプが得られる線幅精度のよいパターン形
成が可能となる。
去せしめる簡単な位置合わせのみで、従来の倍の
良品チツプが得られる線幅精度のよいパターン形
成が可能となる。
なお、説明では第二のパターンの作製には露光
用マスクを用いているが、電子線露光などのマス
クを用いない露光にも本発明が適用できることは
云うまでもない。
用マスクを用いているが、電子線露光などのマス
クを用いない露光にも本発明が適用できることは
云うまでもない。
第１図は所望のパターンを示す平面図、第２図
は第１図のパターンを形成するための線幅精度の
よい方法の工程説明断面図で、１は試料にレジス
トを塗布し、単純にライン・アンド・スペースを
繰り返して露光している状態を示す図、２は現像
した状態を示す図、３は他のレジストを塗布し、
複雑なパターンを露光している状態を示す図、４
は現像した状態を示す図、５はエツチングし、レ
ジストを剥離した状態を示す図である。第３図は
一般のパターン作製用フオトマスクを示す平面
図、第４図ａ，ｂは第３図のフオトマスクを用い
て作製されたウエハー及びチツプを示す平面図で
ある。第５図は所望素子パターンを示す平面図、
第６図は本発明を説明するための工程説明断面図
で、１は本発明の露光用マスクをライン・アン
ド・スペースの第一のパターンの上に覆つた状態
を示す図、２は現像した状態を示す図、３はエツ
チングし、レジストを剥離した状態を示す図であ
る。 なお図において、１は試料、２は所望のパター
ンの溝、３，１１はレジスト、４，１２は露光、
１０，１３はレジストのスペース、１４，１５は
得られる溝、３１はガラス基板、３２はペレツ
ト、３３はフオトマスク、３４はウエハー、３５
はチツプ、６１は露光用マスク、６２はペレツ
ト、６４，６５は第二のパターン，６６はチツ
プ、６７は良好に位置合わせされた第二のパター
ン、６８は位置合わせ不良の第二のパターン、６
９は良好な素子パターン、７０は不良な素子パタ
ーンを表わす。
は第１図のパターンを形成するための線幅精度の
よい方法の工程説明断面図で、１は試料にレジス
トを塗布し、単純にライン・アンド・スペースを
繰り返して露光している状態を示す図、２は現像
した状態を示す図、３は他のレジストを塗布し、
複雑なパターンを露光している状態を示す図、４
は現像した状態を示す図、５はエツチングし、レ
ジストを剥離した状態を示す図である。第３図は
一般のパターン作製用フオトマスクを示す平面
図、第４図ａ，ｂは第３図のフオトマスクを用い
て作製されたウエハー及びチツプを示す平面図で
ある。第５図は所望素子パターンを示す平面図、
第６図は本発明を説明するための工程説明断面図
で、１は本発明の露光用マスクをライン・アン
ド・スペースの第一のパターンの上に覆つた状態
を示す図、２は現像した状態を示す図、３はエツ
チングし、レジストを剥離した状態を示す図であ
る。 なお図において、１は試料、２は所望のパター
ンの溝、３，１１はレジスト、４，１２は露光、
１０，１３はレジストのスペース、１４，１５は
得られる溝、３１はガラス基板、３２はペレツ
ト、３３はフオトマスク、３４はウエハー、３５
はチツプ、６１は露光用マスク、６２はペレツ
ト、６４，６５は第二のパターン，６６はチツ
プ、６７は良好に位置合わせされた第二のパター
ン、６８は位置合わせ不良の第二のパターン、６
９は良好な素子パターン、７０は不良な素子パタ
ーンを表わす。
Claims (1)
- １ 単純に繰り返されたライン・アンド・スペー
スの第一のパターンを形成する工程と、前記第一
のパターンの上に最小スペース幅が前記第一のパ
ターンのスペース幅よりも大きい第二のパターン
を形成して前記第一のパターンを変更する工程と
を少なくとも有するパターン形成方法において、
前記第二のパターン作製用マスクとしては第一の
素子単位と第二の素子単位とを少なくとも１組有
するペレツトが配列されたものを用い、前記第一
の素子単位と前記第二の素子単位は同一形状で前
記第一のパターンの繰り返し周期の半分の奇数倍
離れていることを特徴とするパターン形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4089580A JPS56137628A (en) | 1980-03-28 | 1980-03-28 | Pattern forming |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4089580A JPS56137628A (en) | 1980-03-28 | 1980-03-28 | Pattern forming |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56137628A JPS56137628A (en) | 1981-10-27 |
| JPS6310890B2 true JPS6310890B2 (ja) | 1988-03-10 |
Family
ID=12593240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4089580A Granted JPS56137628A (en) | 1980-03-28 | 1980-03-28 | Pattern forming |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56137628A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4480424B2 (ja) * | 2004-03-08 | 2010-06-16 | 富士通マイクロエレクトロニクス株式会社 | パターン形成方法 |
-
1980
- 1980-03-28 JP JP4089580A patent/JPS56137628A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56137628A (en) | 1981-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960013504B1 (ko) | 미세패턴의 형성방법 | |
| CN110824847B (zh) | 提高套刻精度的刻蚀方法 | |
| KR100253052B1 (ko) | 패턴형성방법 및 패턴형성장치 | |
| KR100256832B1 (ko) | 전자빔 노광장치용 마스크 데이터 작성방법 및 마스크 | |
| KR20010004612A (ko) | 포토 마스크 및 이를 이용한 반도체 소자의 미세패턴 형성방법 | |
| JPH0450730B2 (ja) | ||
| US6455438B1 (en) | Fabrication method for a semiconductor device | |
| US10818504B2 (en) | Method for producing a pattern of features by lithography and etching | |
| CN104934302B (zh) | 半导体器件的制作方法 | |
| US6451511B1 (en) | Method for forming-photoresist mask | |
| US7144690B2 (en) | Photolithographic methods of using a single reticle to form overlapping patterns | |
| JPS6310889B2 (ja) | ||
| JPS6310890B2 (ja) | ||
| US6767672B2 (en) | Method for forming a phase-shifting mask for semiconductor device manufacture | |
| US6635388B1 (en) | Contact hole fabrication with the aid of mutually crossing sudden phase shift edges of a single phase shift mask | |
| JPH0795543B2 (ja) | エツチング方法 | |
| CN114167681A (zh) | 缺陷检测方法、掩膜版制作方法及半导体结构形成方法 | |
| US11726400B2 (en) | Lithography process method for defining sidewall morphology of lithography pattern | |
| US11043417B2 (en) | Line structure for fan-out circuit and manufacturing method thereof, and photomask pattern for fan-out circuit | |
| JPS6233580B2 (ja) | ||
| JPS5914550B2 (ja) | 微細加工方法 | |
| JPS62194628A (ja) | 半導体装置の製造方法 | |
| KR20020009880A (ko) | 오버레이 키 형성 방법 | |
| JPS61148819A (ja) | マスク合わせパタ−ン構造 | |
| US7709186B2 (en) | Method for exposing photoresist film of semiconductor device |