[go: up one dir, main page]

KR100329605B1 - 반도체소자의금속배선제조방법 - Google Patents

반도체소자의금속배선제조방법 Download PDF

Info

Publication number
KR100329605B1
KR100329605B1 KR1019950031609A KR19950031609A KR100329605B1 KR 100329605 B1 KR100329605 B1 KR 100329605B1 KR 1019950031609 A KR1019950031609 A KR 1019950031609A KR 19950031609 A KR19950031609 A KR 19950031609A KR 100329605 B1 KR100329605 B1 KR 100329605B1
Authority
KR
South Korea
Prior art keywords
metal
metal layer
pattern
layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019950031609A
Other languages
English (en)
Other versions
KR970018351A (ko
Inventor
배상만
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019950031609A priority Critical patent/KR100329605B1/ko
Publication of KR970018351A publication Critical patent/KR970018351A/ko
Application granted granted Critical
Publication of KR100329605B1 publication Critical patent/KR100329605B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자의 금속배선 제조방법에 관한 것으로서, 절연막상에 서로 식각선택비차가 있는 제1 및 제2금속층을 형성하되 상측에는 빛반사가 작은 금속으로 형성하고, 제2금속층상에 식각마스크인 제 1 감광막패턴을 형성하되, 금속배선용 노광 마스크를 두장으로 분리 제작하여 패턴이 하나 걸려 하나씩 형성되어 스페이스가 형성하고자하는 금속배선 패턴에 비해 두배 이상이 되도록 형성한 후, 상기 제 1 감광막패턴을 마스크로 제2금속층을 식각하여 제1금속층을 노출시키는 제2금속층 패턴을 형성하고, 상기 제1금속층상에 제2감광막패턴을 형성하되 상기 제1감광막패턴들의 사이에 형성하여 마찬가지로 스페이스가 두배 이상 증가된 제2감광막패턴을 형성하고, 상기의 제1금속층 패턴과 제2감광막 패턴을 마스크로 상기 제1금속층 패턴을 식각하여 제1금속층 패턴으로된 금속 배선을 형성하였으므로, 배선 형성시 감광막패턴의 스페이스가 크게 형성하여 패턴간의 브릿지를 방지하고, 금속층의 난반사에 의한 나칭등의 불량 발생을 방지하여 소자의 고집적화에 유리하고, 공정수율 및 소자 동작의 신뢰성을 향상시킬 수 있다.

Description

반도체소자의 금속배선 제조방법
본 발명은 반도체소자의 금속배선 제조방법에 관한 것으로서, 특히 식각선택비차가 있는 두층의 금속층을 스페이스를 두배로 증가시킨 두장의 식각마스크로 식각하여 패턴간의 브릿지나 나칭을 방지하여 소자의 고집적화에 유리하고 공정수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 반도체소자의 금속배선 제조방법에 관한 것이다.
최근 개발되고 있는 64M DRAM급 이상의 반도체소자는 패턴 선폭 0.30∼0.45㎛ 의 배선 가공이 요구되고 있으며, 금속배선 공정은 반도체소자의 제조 공정중마지막 단계에서 주로 실시된다.
더우기 DRAM 소자뿐아니라 ASIC 이나 LOGIC 소자에서도 배선이 제조 공정에서 중요한 요인이 된다.
이와 같은 반도체 소자의 고집적화 추세는 미세 패턴 형성기술의 발전에 큰 영향을 받고 있다. 특히 사진 공정에 의해 형성되는 감광막 패턴은 반도체 소자의 제조 공정중에서 식각 또는 이온 주입 공정 등의 마스크로 매우 폭 넓게 사용되고 있다.
그러나 반도체소자의 미세패턴 제조방법은 감광막패턴 형성을 위한 노광장치의 정밀도, 광의 파장 등과 같은 많은 제약 요인에 의해 사용되는 광파장이 각각 436,365 및 248nm인 G-라인, i-라인 및 KrF 엑시머 레이저를 광원으로 사용하는 축소노광장치의 공정 분해능은 약 0.6㎛, 0.45㎛, 0.25㎛ 정도 크기의 라인/스페이스를 형성하는 정도가 한계이다.
일반적으로 반도체소자에 사용되는 금속배선은 전기적 비저항이 높고, 가공성이 우수한 Al 합금 재질이 주로 사용되고 있으나, Al 합금은 결정크기가 수십㎛ 정도로 매우 크고 단차피복성이 떨어지며, 반사율이 높아 사진 공정시 감광막패턴의 정확한 형성이 어렵고, 난반사 방지를 위하여 반사 방지막을 형성하는 경우에는 공정이 복잡하져 공정수율이 떨어지는 문제점이 있다.
이러한 문제점을 해결하기 위하여 비저항은 낮으나 반사율이 작은 W 합금재질을 사용하여 금속배선을 형성하게 되었다.
그러나 상기 W 합금 재질은 박막 식각이 어렵고, 패턴간의 브릿지가 자주 발생하며, 상기의 패턴 브릿지는 미세패턴의 경우 더 자주 일어나고, 로직 소자와 같이 선폭이 불규칙한 소자의 경우에는 더욱 큰 문제점이 되고 있다.
본 발명은 상기와 같은 문제점들을 해결하기위한 것으로서, Al/W 두층의 금속층을 엇갈리게 배선토록 노광되는 두차례의 사진 식각공정을 통하여 미세패턴을 형성할 수 있고, 소자의 고집적화에 유리하고, Al의 난반사에의한 감광막패턴의 나칭등을 방지하며, W층의 식각 정도를 조절할 수 있어 공정수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 반도체소자의 금속배선 제조방법을 제공함에 있다.
상기와 같은 목적을 달성하기 위한 본발명에 따른 반도체소자의 금속배선 제조방법의 특징은, 소정구조의 반도체기판상에 절연막을 형성하는 공정과, 상기 절연막상에 제1금속층을 형성하는 공정과, 상기 제1 금속층상에 제2금속층을 형성하되, 제1금속층과는 식각선택비차가 있는 금속으로 형성하는 공정과, 상기 제1금속층에서 금속배선으로 예정되어있는 부분에서 하나씩 건너뛰는 부분과 대응되는 제2금속층상에 제1감광막패턴을 형성하는 공정과, 상기 제1감광막패턴에 의해 노출되어있는 제2금속층을 식각하여 제2금속층 패턴을 형성하여 제1금속층을 노출시키는 공정과, 상기 제2금속층 패턴들 사이의 금속배선으로 예정되어 있는 제1금속층상에 제2감광막패턴을 형성하는 공정과, 상기 제2감광막패턴과 제2금속층 패턴에 의해 노출되어 있는 제1금속층을 제거하여 절연막을 노출시키는 제1금속층 패턴을 형성하는 공정을 구비함에 있다.
이하, 본발명에 따른 반도체소자의 금속배선 제조방법에 관하여 첨부도면을 참조하여 상세히 설명하면 다음과 같다.
제 1A 도 내지 제 1D 도는 본발명에 따른 반도체소자의 금속배선 제조 공정도이다.
먼저, 워드선과 비트선 및 캐패시터(도시되지 않음)등의 구조가 형성되어 있는 반도체기판(1)상에 절연 및 평탄화를 위하여 절연막(2)을 형성하고, 상기 절연막(2)상에 제 1 및 제 2 금속층(3), (4)을 순차적으로 형성한다.
이때 상기 제 1 및 제 2 금속층(3), (4)은 서로 식각 선택비차가 있는 금속으로서, 특히 상측에 형성되는 제2금속층(4)은 빛반사율이 낮은 금속을 사용하는 것이 감광막패턴 형성에 유리하다. 따라서 제 1 및 제 2 금속층(3), (4)은, 예를들어 300∼7000Å의 Al층과, 300∼1000Å 정도 두께의 W 합금층을 선택 사용하며, 제2금속층(4)이 반사율이 작은 금속을 사용하면 나칭에 의한 효과도 감소시킬 수 있다.
그다음 상기 제 2 금속층(4)상에 제 1 감광막패턴(5)을 형성하되, 상기 제 1 금속층(3)에서 배선으로 예정되어있는 부분들 중에서 하나 걸러 하나마다 패턴을 형성하고, 동종 금속층 패턴간의 스페이스가 2배 이상이 되므로 노광 공정시 콘트라스트가 증가되어 감광막 패턴의 브릿지 현상이 방지되고, 미세패턴 형성이 용이해진다. (제 1A 도 참조).
그후, 상기 제 1 감광막패턴(5)에 의해 노출되어있는 제2금속층(4)을 건식 식각 방법으로 식각하여 제1금속층(3)을 노출시키는 제2금속층(4) 패턴을 형성한다. 이때 제1 및 제2금속층(3), (4)은 서로 식각선택비차가 있으므로 제1금속층(3)은 거의 손상되지 않으며, 제1감광막패턴(5)은 식각 공정시 거의 제거되거나, 제거공정을 별도로 실시한다. (제 1B 도 참조).
그다음 상기 노출되어있는 제1금속층(3)상에 제2감광막패턴(6)을 형성하되, 상기 제1금속층(3)에서 금속배선으로 예정되어있는 부분들중 상기 제1감광막패턴(5)이 형성되지 않은 부분들상에 형성하여 스페이스가 형성하고자하는 금속배선 패턴의 두배 이상이 되도록한다. (제 1C 도 참조).
그후, 상기 제2감광막패턴(6)과 제2금속층(4) 패턴에 의해 노출되어있는 제1금속층(3)을 식각하여 상기 절연막(2)을 노출시키는 제1금속층(3) 패턴을 형성한다. 이때 상기 제2금속층(4) 패턴의 일부가 상기 제1금속층(3) 패턴상에 남아있을 수도 있으며, 이 경우 두층의 금속패턴이 금속배선이 되어 금속배선의 열적 전기적 손상에 대하여 내구성이 증가되며, 상기 제2감광막패턴(6)은 식각시 모두 제거되거나 별도로 제거한다. (제 1D 도 참조).
상기에서 제1 및 제2 금속층은 주로 Al과 W 계열 합금을 사용하고, LOGIC등과 같은 비메모리 소자에서는 Au, Cu, Ag등의 금속합금을 혼합 사용할 수 있다.
이상에서 설명한 바와 같이 본발명에 따른 반도체소자의 금속배선 제조방법은 절연막상에 서로 식각선택비차가 있는 제1 및 제2 금속층을 형성하되 상측에는 빛반사가 작은 금속으로 형성하고, 제2금속층상에 식각마스크인 제 1 감광막패턴을 형성하되, 금속배선용 노광 마스크를 두장으로 분리 제작하여 패턴이 하나 걸려 하나씩 형성되어 스페이스가 형성하고자하는 금속배선 패턴에 비해 두배 이상이 되도록 형성한 후, 상기 제 1 감광막패턴을 마스크로 제2금속층을 식각하여 제1금속층을 노출시키는 제2금속층 패턴을 형성하고, 상기 제1금속층상에 제2감광막패턴을형성하되 상기 제1감광막패턴들의 사이에 형성하여 마찬가지로 스페이스가 두배 이상 증가된 제2감광막패턴을 형성하고 상기의 제1금속층 패턴과 제2감광막 패턴을 마스크로 상기 제1금속층 패턴을 식각하여 제1금속층 패턴으로된 금속배선을 형성하였으므로, 배선 형성시 감광막패턴의 스페이스가 크게 형성하여 패턴간의 브릿지를 방지하고, 금속층의 난반사에 의한 나칭등의 불량 발생을 방지하여 소자의 고집적화에 유리하고, 공정수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 이점이 있다.
제 1A 도 내지 제 1D 도는 본발명에 따른 반도체소자의 금속배선 제조 공정도.
◈ 도면의 주요부분에 대한 부호의 설명
1 : 반도체기판 2 : 절연막
3 : 제1금속층 4 : 제2금속층
5 : 제1감광막패턴 6 : 제2감광막패턴

Claims (4)

  1. 소정구조의 반도체기판상에 절연막을 형성하는 공정과,
    상기 절연막상에 제1금속층을 형성하는 공정과,
    상기 제1 금속층상에 제2금속층을 형성하되, 제1금속층과는 식각선택비차가 있는 금속으로 형성하는 공정과,
    상기 제1금속층에서 금속배선으로 예정되어있는 부분에서 하나씩 건너뛰는 부분과 대응되는 제2금속층상에 제1감광막패턴을 형성하는 공정과,
    상기 제1감광막패턴에 의해 노출되어 있는 제2금속층을 식각하여 제2금속층 패턴을 형성하여 제1금속층을 노출시키는 공정과,
    상기 제2금속층 패턴들 사이의 금속배선으로 예정되어있는 제1금속층상에 제2감광막패턴을 형성하는 공정과,
    상기 제2감광막패턴과 제2금속층 패턴에 의해 노출되어있는 제1금속층을 제거하여 절연막을 노출시키는 제1금속층 패턴을 형성하는 공정을 구비하는 반도체소자의 금속배선 제조방법.
  2. 제 1 항에 있어서 ,
    상기 제1 및 제2금속층을 Al과 W 계열 합금에서 임의로 선택형성하는 것을 특징으로하는 반도체소자의 금속배선 제조방법.
  3. 제 2 항에 있어서,
    상기 제1 및 제2 금속층을 300∼7000Å 두께의 Al 합금층과, 300∼1000Å 두께의 W 합금층으로 형성하는 것을 특징으로하는 반도체소자의 금속배선 제조방법.
  4. 제 1 항에 있어서,
    상기 제1 및 제2금속층을 각각 Au, Cu 및 Ag로 이루어지는 군에서 임의로 선택되는 하나의 금속합금을 사용하는 것을 특징으로하는 반도체소자의 금속배선 제조방법.
KR1019950031609A 1995-09-25 1995-09-25 반도체소자의금속배선제조방법 Expired - Fee Related KR100329605B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950031609A KR100329605B1 (ko) 1995-09-25 1995-09-25 반도체소자의금속배선제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950031609A KR100329605B1 (ko) 1995-09-25 1995-09-25 반도체소자의금속배선제조방법

Publications (2)

Publication Number Publication Date
KR970018351A KR970018351A (ko) 1997-04-30
KR100329605B1 true KR100329605B1 (ko) 2002-11-04

Family

ID=37479137

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950031609A Expired - Fee Related KR100329605B1 (ko) 1995-09-25 1995-09-25 반도체소자의금속배선제조방법

Country Status (1)

Country Link
KR (1) KR100329605B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5731158A (en) * 1980-08-01 1982-02-19 Seiko Epson Corp Semiconductor device
US4353935A (en) * 1974-09-19 1982-10-12 U.S. Philips Corporation Method of manufacturing a device having a conductor pattern
US4379001A (en) * 1978-07-19 1983-04-05 Nippon Telegraph & Telephone Public Corp. Method of making semiconductor devices
JPH0289319A (ja) * 1988-09-27 1990-03-29 Nec Corp 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4353935A (en) * 1974-09-19 1982-10-12 U.S. Philips Corporation Method of manufacturing a device having a conductor pattern
US4379001A (en) * 1978-07-19 1983-04-05 Nippon Telegraph & Telephone Public Corp. Method of making semiconductor devices
JPS5731158A (en) * 1980-08-01 1982-02-19 Seiko Epson Corp Semiconductor device
JPH0289319A (ja) * 1988-09-27 1990-03-29 Nec Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
KR970018351A (ko) 1997-04-30

Similar Documents

Publication Publication Date Title
US6432619B2 (en) Method for reducing photolithographic steps in a semiconductor interconnect process
US7887996B2 (en) Method of pattern transfer
CN101071754A (zh) 用于形成半导体器件的细微图案的方法
EP0779556B1 (en) Method of fabricating a semiconductor device
KR100329605B1 (ko) 반도체소자의금속배선제조방법
KR100551071B1 (ko) 반도체소자 제조방법
US20030108803A1 (en) Method of manufacturing phase shift mask, phase shift mask and apparatus
KR20010017560A (ko) 이중 다마신 구조 형성 방법
US5902717A (en) Method of fabricating semiconductor device using half-tone phase shift mask
US6833232B2 (en) Micro-pattern forming method for semiconductor device
KR100214261B1 (ko) 반도체 소자의 금속배선 제조방법
US20070069387A1 (en) Semiconductor device and method of forming the same
JPH04144230A (ja) 半導体装置及びその製造方法
KR20040057434A (ko) 반도체소자 제조방법
KR100281891B1 (ko) 반도체장치의 배선패턴 형성방법
KR100327592B1 (ko) 웨이퍼 에이지의 패턴 구조 및 그의 형성방법
KR20040043289A (ko) 반도체 소자의 미세 패턴 형성방법
KR0144232B1 (ko) 반도체 소자의 미세 패턴 형성 방법
KR20010036770A (ko) 반도체 장치의 마스크 제조 방법
KR100454626B1 (ko) 반도체소자의금속배선형성방법
KR100450567B1 (ko) 배선 제조 방법
KR0124487B1 (ko) 고집적 반도체소자의 미세 콘택 형성방법
JPH0915830A (ja) ホトマスク及びその製造方法並びにそれを用いた半導体装置の製造方法
KR0174992B1 (ko) 반도체용 레티클 제작방법 및 버니어-키 제작방법
KR100269632B1 (ko) 다층배선의형성방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19950925

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20000228

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19950925

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20011221

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20020311

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20020312

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20050221

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20060220

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20070221

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20080222

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20090223

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20100224

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20110222

Start annual number: 10

End annual number: 10

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20130209