JPH0158883B2 - - Google Patents
Info
- Publication number
- JPH0158883B2 JPH0158883B2 JP56180801A JP18080181A JPH0158883B2 JP H0158883 B2 JPH0158883 B2 JP H0158883B2 JP 56180801 A JP56180801 A JP 56180801A JP 18080181 A JP18080181 A JP 18080181A JP H0158883 B2 JPH0158883 B2 JP H0158883B2
- Authority
- JP
- Japan
- Prior art keywords
- differential circuit
- transistor
- potential
- circuit
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 33
- 238000007599 discharging Methods 0.000 claims 1
- 230000002159 abnormal effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000003321 amplification Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 230000002269 spontaneous effect Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
この発明は、オーデイオ用増幅回路等の信号処
理系統における電源遮断時、電位変化等による不
用な出力の発生を抑制するミユーテイング装置に
関する。
理系統における電源遮断時、電位変化等による不
用な出力の発生を抑制するミユーテイング装置に
関する。
オーデイオ用増幅回路では、電源供給を遮断し
た直後、電位変化等に起因して入力信号とは別の
異常音がスピーカやヘツドホンから発生すること
が知られている。
た直後、電位変化等に起因して入力信号とは別の
異常音がスピーカやヘツドホンから発生すること
が知られている。
第1図は、オーデイオ信号の増幅処理回路の基
本構成を示す。増幅用IC2には駆動用電源4が
電源スイツチ6を介して接続され、増幅用IC2
の電源入力部にはリツプルフイルタとしてのコン
デンサ8が接続されている。入力端子10には信
号源12より入力信号が加えられ、その増幅出力
が出力端子14よりカツプリング用コンデンサ1
6を介してスピーカ18から再生される。
本構成を示す。増幅用IC2には駆動用電源4が
電源スイツチ6を介して接続され、増幅用IC2
の電源入力部にはリツプルフイルタとしてのコン
デンサ8が接続されている。入力端子10には信
号源12より入力信号が加えられ、その増幅出力
が出力端子14よりカツプリング用コンデンサ1
6を介してスピーカ18から再生される。
ところで、この増幅回路において、電源スイツ
チ6がON状態からOFF状態に切り換えられた場
合の動作波形を第2図のA,B及びCに示す。即
ち、電源スイツチ6がON状態からOFF状態に切
り換えられた場合、電源入力部におけるコンデン
サ8の電位は、第2図のAに示すように、電源電
圧Vccから基準電位点(GND)に時間経過とと
もに低下する。増幅用IC2は、電源スイツチ6
のOFF状態からコンデンサ8がある低電位に至
る区間、不安定な動作状態となる。この動作状態
において入力信号が加えられると、第2図のBに
示すように、コンデンサ8の電位変化によりその
信号出力が動揺し、正規の入力信号波形とは異質
のものが出力され、これが異常音としてスピーカ
18から発生するのである。
チ6がON状態からOFF状態に切り換えられた場
合の動作波形を第2図のA,B及びCに示す。即
ち、電源スイツチ6がON状態からOFF状態に切
り換えられた場合、電源入力部におけるコンデン
サ8の電位は、第2図のAに示すように、電源電
圧Vccから基準電位点(GND)に時間経過とと
もに低下する。増幅用IC2は、電源スイツチ6
のOFF状態からコンデンサ8がある低電位に至
る区間、不安定な動作状態となる。この動作状態
において入力信号が加えられると、第2図のBに
示すように、コンデンサ8の電位変化によりその
信号出力が動揺し、正規の入力信号波形とは異質
のものが出力され、これが異常音としてスピーカ
18から発生するのである。
また、電源スイツチ6がOFF状態になつたと
き、入力信号の無い場合には、出力端子14の電
位はコンデンサ8の充電電圧Vpdc(=Vcc/2)
が時間の経過とともに基準電位点(GND)に自
然放電によつて立下る。
き、入力信号の無い場合には、出力端子14の電
位はコンデンサ8の充電電圧Vpdc(=Vcc/2)
が時間の経過とともに基準電位点(GND)に自
然放電によつて立下る。
そして、この増幅回路では、異常音を抑制する
ために、増幅用IC2の出力端子14と基準電位
点(GND)との間に、例えばリレー等で構成さ
れる短絡回路20を設置する。この短絡回路20
によれば、増幅用IC2の出力電位を電源スイツ
チ6のOFF状態への移行に伴つて強制的に基準
電位に低下させることができる。第3図のAは、
第2図のAと同様に電源スイツチ6のON状態か
らOFF状態への移行に伴うコンデンサ8の電位
変化を示す。このような対策が講じられた場合に
は、第3図のBに示すように入力信号が加えられ
たとき、第2図のBに示す出力波形とは異なり、
出力電位が基準電位に低下するため、波形の乱れ
は全く生じないことが分る。しかし、入力信号が
加えられていない場合には、第3図のCに示すよ
うに、直流電位がVpdc(=Vcc/2)から基準電位
点(GND)に急激に降下するため、第3図のD
に示すように、スピーカ18の端子電圧VSPに急
激な電位変化が加わり、これが異常音を発生させ
る原因になる。
ために、増幅用IC2の出力端子14と基準電位
点(GND)との間に、例えばリレー等で構成さ
れる短絡回路20を設置する。この短絡回路20
によれば、増幅用IC2の出力電位を電源スイツ
チ6のOFF状態への移行に伴つて強制的に基準
電位に低下させることができる。第3図のAは、
第2図のAと同様に電源スイツチ6のON状態か
らOFF状態への移行に伴うコンデンサ8の電位
変化を示す。このような対策が講じられた場合に
は、第3図のBに示すように入力信号が加えられ
たとき、第2図のBに示す出力波形とは異なり、
出力電位が基準電位に低下するため、波形の乱れ
は全く生じないことが分る。しかし、入力信号が
加えられていない場合には、第3図のCに示すよ
うに、直流電位がVpdc(=Vcc/2)から基準電位
点(GND)に急激に降下するため、第3図のD
に示すように、スピーカ18の端子電圧VSPに急
激な電位変化が加わり、これが異常音を発生させ
る原因になる。
そこで、この発明は、電源遮断時の異常音の発
生を確実に防止でき、信号処理系統とともにIC
化が容易なミユーテイング装置の提供を目的とす
る。
生を確実に防止でき、信号処理系統とともにIC
化が容易なミユーテイング装置の提供を目的とす
る。
即ち、この発明のミユーテイング装置は、駆動
電源に抵抗を介してコンデンサを接続し、該コン
デンサを電源供給時に一定電位に充電するととも
に、電源遮断時にその放電により前記抵抗の端子
間に電位変化を生じる時定数回路と、前記抵抗の
端子間に入力端が接続されて前記電位変化を検出
することにより電源遮断を表す出力を発生するコ
ンパレータと、増幅すべき入力信号が入力されて
該入力信号を通過させる第1の差動回路と、この
第1の差動回路に対応して設置されて前記第1の
差動回路と共通に能動負荷を持ち、前記第1の差
動回路の信号入力部に相当する入力部が接地さ
れ、かつ、前記第1の差動回路と同等の出力直流
電位を発生する第2の差動回路と、前記第1又は
第2の差動回路の動作電流を発生する定電流源を
設置し、該定電流源と前記第1の差動回路との間
に第1のトランジスタ、前記定電流源と前記第2
の差動回路との間に第2のトランジスタを設置
し、前記第1のトランジスタのベースにコンデン
サを接続するとともに前記第2のトランジスタの
ベースに一定のバイアス電圧を加え、前記コンパ
レータから前記第1のトランジスタのベースに加
えられる前記出力により、電源供給時、前記第1
のトランジスタを導通状態及び前記第2のトラン
ジスタを遮断状態に切り換えて前記第1の差動回
路を動作させることにより該第1の差動回路を通
して前記入力信号を電力増幅器に入力し、また、
電源遮断時、前記第1のトランジスタを遮断状態
及び前記第2のトランジスタを導通状態に切り換
えて前記第2の差動回路を動作させることにより
前記入力信号の遮断とともに前記第1の差動回路
の出力直流電位と同等の直流電位を前記第2の差
動回路から前記電力増幅器に入力する第3の差動
回路とを備えたものである。
電源に抵抗を介してコンデンサを接続し、該コン
デンサを電源供給時に一定電位に充電するととも
に、電源遮断時にその放電により前記抵抗の端子
間に電位変化を生じる時定数回路と、前記抵抗の
端子間に入力端が接続されて前記電位変化を検出
することにより電源遮断を表す出力を発生するコ
ンパレータと、増幅すべき入力信号が入力されて
該入力信号を通過させる第1の差動回路と、この
第1の差動回路に対応して設置されて前記第1の
差動回路と共通に能動負荷を持ち、前記第1の差
動回路の信号入力部に相当する入力部が接地さ
れ、かつ、前記第1の差動回路と同等の出力直流
電位を発生する第2の差動回路と、前記第1又は
第2の差動回路の動作電流を発生する定電流源を
設置し、該定電流源と前記第1の差動回路との間
に第1のトランジスタ、前記定電流源と前記第2
の差動回路との間に第2のトランジスタを設置
し、前記第1のトランジスタのベースにコンデン
サを接続するとともに前記第2のトランジスタの
ベースに一定のバイアス電圧を加え、前記コンパ
レータから前記第1のトランジスタのベースに加
えられる前記出力により、電源供給時、前記第1
のトランジスタを導通状態及び前記第2のトラン
ジスタを遮断状態に切り換えて前記第1の差動回
路を動作させることにより該第1の差動回路を通
して前記入力信号を電力増幅器に入力し、また、
電源遮断時、前記第1のトランジスタを遮断状態
及び前記第2のトランジスタを導通状態に切り換
えて前記第2の差動回路を動作させることにより
前記入力信号の遮断とともに前記第1の差動回路
の出力直流電位と同等の直流電位を前記第2の差
動回路から前記電力増幅器に入力する第3の差動
回路とを備えたものである。
以下、この発明の実施例を図面を参照して詳細
に説明する。
に説明する。
第4図は、この発明のミユーテイング装置を付
加した増幅回路の実施例を示す。
加した増幅回路の実施例を示す。
入力端子21に信号源22から加えられた入力
信号は、第1の差動回路としての前置増幅器24
で増幅された後、電力増幅器26で増幅されて取
り出される。前置増幅器24は、トランジスタ2
8,30,32及び入力抵抗34で構成され、こ
の前置増幅器24にはトランジスタ36,38か
らなる能動負荷としてのカレントミラー回路40
が設置されている。
信号は、第1の差動回路としての前置増幅器24
で増幅された後、電力増幅器26で増幅されて取
り出される。前置増幅器24は、トランジスタ2
8,30,32及び入力抵抗34で構成され、こ
の前置増幅器24にはトランジスタ36,38か
らなる能動負荷としてのカレントミラー回路40
が設置されている。
電力増幅器26は、トランジスタ42,44,
46、定電流源48及びダイオード50,52で
構成されており、トランジスタ42,44は
SEPP(Single Ended Push−Pull)増幅回路を
構成している。トランジスタ42,44の接続点
には、抵抗54を介してトランジスタ32のベー
スが接続されるとともに、出力端子56が形成さ
れている。この出力端子56と基準電位点端子
(GND)58との間には、コンデンサ60を介し
てスピーカ62が接続されている。また、トラン
ジスタ32のベースと基準電位点との間には、バ
ランス抵抗63が接続されるとともに、トランジ
スタ32のベースに形成された帰還端子64には
抵抗66及びコンデンサ68が接続されている。
そして、電源端子70には電源スイツチ72を介
して電源74が供給される。76はリツプルフイ
ルタ用のコンデンサである。
46、定電流源48及びダイオード50,52で
構成されており、トランジスタ42,44は
SEPP(Single Ended Push−Pull)増幅回路を
構成している。トランジスタ42,44の接続点
には、抵抗54を介してトランジスタ32のベー
スが接続されるとともに、出力端子56が形成さ
れている。この出力端子56と基準電位点端子
(GND)58との間には、コンデンサ60を介し
てスピーカ62が接続されている。また、トラン
ジスタ32のベースと基準電位点との間には、バ
ランス抵抗63が接続されるとともに、トランジ
スタ32のベースに形成された帰還端子64には
抵抗66及びコンデンサ68が接続されている。
そして、電源端子70には電源スイツチ72を介
して電源74が供給される。76はリツプルフイ
ルタ用のコンデンサである。
また、第1の差動回路を成す前置増幅器24に
対応してトランジスタ78,80,82からなる
第2の差動回路を成す信号遮断回路84が構成さ
れている。この信号遮断回路84には、前置増幅
器24と共通に能動負荷としてのカレントミラー
回路40が設置されているとともに、前置増幅器
24に対する信号源22に対応した信号入力部側
のトランジスタ78のベースが接地されている。
従つて、信号遮断回路84では、前置増幅器24
と同様の回路構成により、前置増幅器24の出力
直流電位と同等の出力直流電位が得られる。
対応してトランジスタ78,80,82からなる
第2の差動回路を成す信号遮断回路84が構成さ
れている。この信号遮断回路84には、前置増幅
器24と共通に能動負荷としてのカレントミラー
回路40が設置されているとともに、前置増幅器
24に対する信号源22に対応した信号入力部側
のトランジスタ78のベースが接地されている。
従つて、信号遮断回路84では、前置増幅器24
と同様の回路構成により、前置増幅器24の出力
直流電位と同等の出力直流電位が得られる。
そして、前置増幅器24及び信号遮断回路84
には、両者の動作電流の切換えによつて動作を選
択する第3の差動回路として動作切換回路86が
接続されている。この動作切換回路86は、第1
及び第2のトランジスタ88,90からなる差動
回路に定電流源92及び抵抗94,96を接続す
るとともに、外部接続用端子100に接続された
コンデンサ102を付加してコンパレータとして
構成されている。従つて、前置増幅器24又は信
号遮断回路84は、電源遮断時、ミユーテイング
動作判別回路としてのコンパレータ104が発生
したミユーテイング信号出力によつて動作が切り
換えられる。
には、両者の動作電流の切換えによつて動作を選
択する第3の差動回路として動作切換回路86が
接続されている。この動作切換回路86は、第1
及び第2のトランジスタ88,90からなる差動
回路に定電流源92及び抵抗94,96を接続す
るとともに、外部接続用端子100に接続された
コンデンサ102を付加してコンパレータとして
構成されている。従つて、前置増幅器24又は信
号遮断回路84は、電源遮断時、ミユーテイング
動作判別回路としてのコンパレータ104が発生
したミユーテイング信号出力によつて動作が切り
換えられる。
そこで、電源端子70と外部接続用端子108
との間には抵抗106を介してコンデンサ110
が接続され、これら抵抗106及びコンデンサ1
10の直列回路からなる時定数回路112が設置
されている。コンパレータ104は、抵抗106
の両端子a,b間に高電位側を非反転入力端子
(+)、低電位側を反転入力端子(−)として接続
され、電源供給から電源遮断までの抵抗106の
電位変化の検出により、電源供給時か電源遮断時
かを表すミユーテイング信号出力を発生する。
との間には抵抗106を介してコンデンサ110
が接続され、これら抵抗106及びコンデンサ1
10の直列回路からなる時定数回路112が設置
されている。コンパレータ104は、抵抗106
の両端子a,b間に高電位側を非反転入力端子
(+)、低電位側を反転入力端子(−)として接続
され、電源供給から電源遮断までの抵抗106の
電位変化の検出により、電源供給時か電源遮断時
かを表すミユーテイング信号出力を発生する。
以上の構成において、ミユーテイング動作を説
明する。
明する。
電源スイツチ72が投入されると、時定数回路
112のコンデンサ110は電圧Vcc′まで充電
される。そして、この給電時の定常動作では、抵
抗106の端子a,b間に電位差はなく、端子
a,b間に入力端が接続されたコンパレータ10
4の出力は低(L)レベルとなる。このとき、動作切
換回路86における一方のPNP型トランジスタ
88のベース電位はほぼ接地電位であり、抵抗9
4,96の中点電圧によつてバイアスされたトラ
ンジスタ90と比べてベース・エミツタ間電圧が
十分に低いので、定電流源92の定電流が、導通
状態にあるトランジスタ88を通して前置増幅器
24に駆動電流として流れる。このとき、トラン
ジスタ90が遮断状態となるので、信号遮断回路
84も遮断状態となる。従つて、信号源22から
前置増幅器24に加えられている入力信号は、前
置増幅器24を通して電力増幅器26に加えられ
て増幅され、その増幅出力がスピーカ62から音
声出力として取り出される。
112のコンデンサ110は電圧Vcc′まで充電
される。そして、この給電時の定常動作では、抵
抗106の端子a,b間に電位差はなく、端子
a,b間に入力端が接続されたコンパレータ10
4の出力は低(L)レベルとなる。このとき、動作切
換回路86における一方のPNP型トランジスタ
88のベース電位はほぼ接地電位であり、抵抗9
4,96の中点電圧によつてバイアスされたトラ
ンジスタ90と比べてベース・エミツタ間電圧が
十分に低いので、定電流源92の定電流が、導通
状態にあるトランジスタ88を通して前置増幅器
24に駆動電流として流れる。このとき、トラン
ジスタ90が遮断状態となるので、信号遮断回路
84も遮断状態となる。従つて、信号源22から
前置増幅器24に加えられている入力信号は、前
置増幅器24を通して電力増幅器26に加えられ
て増幅され、その増幅出力がスピーカ62から音
声出力として取り出される。
そこで、第5図のAに示すように、電源スイツ
チ72がON状態からOFF状態に切り換えられた
場合、リツプルフイルタ用のコンデンサ76は、
第5図のBに示すように自然放電を始め、時定数
回路112のコンデンサ110の充電電位も放電
により、第5図のCに示すように徐々に低下す
る。そして、コンデンサ76,110の放電に伴
つて抵抗106の端子a,b間には、第5図のD
に示す電位変化が現れ、この電位変化に基づいて
コンパレータ104の出力状態が反転し、コンパ
レータ104の出力は、第5図のEに示すよう
に、Lレベルから高(H)レベルに移行する。即ち、
コンパレータ104の反転出力が、ミユーテイン
グ信号として動作切換回路86のトランジスタ8
8のベースに加えられるので、シヨツクノイズ防
止手段として外部接続用端子100に接続された
コンデンサ102の充電が行われる結果、トラン
ジスタ88のベース電位が急速に上昇する。この
ベース電位の上昇途中において、トランジスタ8
8,90のベース・エミツタ間電圧がほぼ等しく
なつたとき、動作切換回路86の各トランジスタ
88,90は平衡状態となる。動作切換回路86
が平衡状態にあるとき、定電流源92から供給さ
れる定電流は、共に導通しているトランジスタ8
8,90を介して前置増幅器24及び信号遮断回
路84へほぼ同様に流れ込み、両者が動作状態に
移行する。そして、コンデンサ102の充電が進
み、トランジスタ88が遮断状態に移行すると、
トランジスタ90のみが導通状態となつて、前置
増幅器24への駆動電流が断たれ、前置増幅器2
4の動作が解除されるとともに、無信号入力のト
ランジスタ80と、トランジスタ82とで構成さ
れている信号遮断回路84が動作状態となる。こ
の結果、電力増幅器26の入力部には信号遮断回
路84が接続されることになり、電力増幅器26
に対する入力信号が解除されるとともに、信号遮
断回路84から前置増幅器24の出力直流電位と
同等の直流電位が入力される。
チ72がON状態からOFF状態に切り換えられた
場合、リツプルフイルタ用のコンデンサ76は、
第5図のBに示すように自然放電を始め、時定数
回路112のコンデンサ110の充電電位も放電
により、第5図のCに示すように徐々に低下す
る。そして、コンデンサ76,110の放電に伴
つて抵抗106の端子a,b間には、第5図のD
に示す電位変化が現れ、この電位変化に基づいて
コンパレータ104の出力状態が反転し、コンパ
レータ104の出力は、第5図のEに示すよう
に、Lレベルから高(H)レベルに移行する。即ち、
コンパレータ104の反転出力が、ミユーテイン
グ信号として動作切換回路86のトランジスタ8
8のベースに加えられるので、シヨツクノイズ防
止手段として外部接続用端子100に接続された
コンデンサ102の充電が行われる結果、トラン
ジスタ88のベース電位が急速に上昇する。この
ベース電位の上昇途中において、トランジスタ8
8,90のベース・エミツタ間電圧がほぼ等しく
なつたとき、動作切換回路86の各トランジスタ
88,90は平衡状態となる。動作切換回路86
が平衡状態にあるとき、定電流源92から供給さ
れる定電流は、共に導通しているトランジスタ8
8,90を介して前置増幅器24及び信号遮断回
路84へほぼ同様に流れ込み、両者が動作状態に
移行する。そして、コンデンサ102の充電が進
み、トランジスタ88が遮断状態に移行すると、
トランジスタ90のみが導通状態となつて、前置
増幅器24への駆動電流が断たれ、前置増幅器2
4の動作が解除されるとともに、無信号入力のト
ランジスタ80と、トランジスタ82とで構成さ
れている信号遮断回路84が動作状態となる。こ
の結果、電力増幅器26の入力部には信号遮断回
路84が接続されることになり、電力増幅器26
に対する入力信号が解除されるとともに、信号遮
断回路84から前置増幅器24の出力直流電位と
同等の直流電位が入力される。
第5図のFは、入力端子21に加えられる入力
信号を示し、第5図のGは、本実施例のミユーテ
イング装置により入力信号が遮断された場合に出
力端子56に現れる出力信号を示す。ここで、t1
は、動作切換回路86の各トランジスタ88,9
0が平衡状態にある期間であり、この期間t1はコ
ンデンサ102の容量値を選ぶことにより短縮す
ることが可能である。
信号を示し、第5図のGは、本実施例のミユーテ
イング装置により入力信号が遮断された場合に出
力端子56に現れる出力信号を示す。ここで、t1
は、動作切換回路86の各トランジスタ88,9
0が平衡状態にある期間であり、この期間t1はコ
ンデンサ102の容量値を選ぶことにより短縮す
ることが可能である。
そして、動作切換回路86の各トランジスタ8
8,90のスイツチング特性が良好であれば、コ
ンデンサ102を省いてミユーテイング信号の発
生に呼応して直ちに前置増幅器24への駆動電流
を断つことができる。また、t2は、信号遮断回路
84のみの動作へと切り換わつた後、コンデンサ
60の充電電圧Vpdcの自然放電区間を表す。
8,90のスイツチング特性が良好であれば、コ
ンデンサ102を省いてミユーテイング信号の発
生に呼応して直ちに前置増幅器24への駆動電流
を断つことができる。また、t2は、信号遮断回路
84のみの動作へと切り換わつた後、コンデンサ
60の充電電圧Vpdcの自然放電区間を表す。
このようなミユーテイング動作から明らかなよ
うに、電源スイツチ72がOFF状態に切り換え
られた場合、信号遮断回路84の直流入力に応じ
て電力増幅器26の出力側に現れる直流レベルを
徐々に低下させながら交流信号成分を遮断するの
で、異常音は発生しない。
うに、電源スイツチ72がOFF状態に切り換え
られた場合、信号遮断回路84の直流入力に応じ
て電力増幅器26の出力側に現れる直流レベルを
徐々に低下させながら交流信号成分を遮断するの
で、異常音は発生しない。
以上説明したように、この発明によれば、電源
に接続された時定数回路のコンデンサの放電によ
り電源遮断時に抵抗の端子間に生じる電位変化か
ら、電源が供給時か遮断時かを表すコンパレータ
の出力に基づいて第3の差動回路から第1又は第
2の差動回路に対する動作電流を切り換え、電源
供給時には、第1の差動回路を動作させて増幅す
べき入力信号を第1の差動回路を通して電力増幅
器に加えて増幅した後、その増幅出力を取り出
し、また、電源遮断時には、入力側の接地により
信号入力が遮断された第2の差動回路を動作させ
て入力信号を遮断するとともに、第1の差動回路
と同等の出力直流電位を第2の差動回路から電力
増幅器に加えて電力増幅器の出力電位変動を抑制
するので、電源遮断時の異常音の発生を防止する
ことができ、電源遮断時、信頼性の高いミユーテ
イング動作が実現でき、信号処理系統とともに容
易にIC化を実現できる。
に接続された時定数回路のコンデンサの放電によ
り電源遮断時に抵抗の端子間に生じる電位変化か
ら、電源が供給時か遮断時かを表すコンパレータ
の出力に基づいて第3の差動回路から第1又は第
2の差動回路に対する動作電流を切り換え、電源
供給時には、第1の差動回路を動作させて増幅す
べき入力信号を第1の差動回路を通して電力増幅
器に加えて増幅した後、その増幅出力を取り出
し、また、電源遮断時には、入力側の接地により
信号入力が遮断された第2の差動回路を動作させ
て入力信号を遮断するとともに、第1の差動回路
と同等の出力直流電位を第2の差動回路から電力
増幅器に加えて電力増幅器の出力電位変動を抑制
するので、電源遮断時の異常音の発生を防止する
ことができ、電源遮断時、信頼性の高いミユーテ
イング動作が実現でき、信号処理系統とともに容
易にIC化を実現できる。
第1図は従来の信号処理回路の構成を示す回路
図、第2図は第1図に示した信号処理回路の動作
波形を示す図、第3図は第1図に示した信号処理
回路において出力電位を操作した場合の動作波形
を示す図、第4図はこの発明のミユーテイング装
置の実施例を示す回路図、第5図は第4図に示し
たミユーテイング装置における電源遮断時の動作
波形を示す図である。 24……前置増幅器(第1の差動回路)、26
……電力増幅器、40……カレントミラー回路
(能動負荷)、74……電源、84……信号遮断回
路(第2の差動回路)、86……動作切換回路
(第3の差動回路)、88……第1のトランジス
タ、90……第2のトランジスタ、92……定電
流源、102……コンデンサ、104……コンパ
レータ、106……抵抗、110……コンデン
サ、112……時定数回路。
図、第2図は第1図に示した信号処理回路の動作
波形を示す図、第3図は第1図に示した信号処理
回路において出力電位を操作した場合の動作波形
を示す図、第4図はこの発明のミユーテイング装
置の実施例を示す回路図、第5図は第4図に示し
たミユーテイング装置における電源遮断時の動作
波形を示す図である。 24……前置増幅器(第1の差動回路)、26
……電力増幅器、40……カレントミラー回路
(能動負荷)、74……電源、84……信号遮断回
路(第2の差動回路)、86……動作切換回路
(第3の差動回路)、88……第1のトランジス
タ、90……第2のトランジスタ、92……定電
流源、102……コンデンサ、104……コンパ
レータ、106……抵抗、110……コンデン
サ、112……時定数回路。
Claims (1)
- 【特許請求の範囲】 1 駆動電源に抵抗を介してコンデンサを接続
し、該コンデンサを電源供給時に一定電位に充電
するとともに、電源遮断時にその放電により前記
抵抗の端子間に電位変化を生じる時定数回路と、 前記抵抗の端子間に入力端が接続されて前記電
位変化を検出することにより電源遮断を表す出力
を発生するコンパレータと、 増幅すべき入力信号が入力されて該入力信号を
通過させる第1の差動回路と、 この第1の差動回路に対応して設置されて前記
第1の差動回路と共通に能動負荷を持ち、前記第
1の差動回路の信号入力部に相当する入力部が接
地され、かつ、前記第1の差動回路と同等の出力
直流電位を発生する第2の差動回路と、 前記第1又は第2の差動回路の動作電流を発生
する定電流源を設置し、該定電流源と前記第1の
差動回路との間に第1のトランジスタ、前記定電
流源と前記第2の差動回路との間に第2のトラン
ジスタを設置し、前記第1のトランジスタのベー
スにコンデンサを接続するとともに前記第2のト
ランジスタのベースに一定のバイアス電圧を加
え、前記コンパレータから前記第1のトランジス
タのベースに加えられる前記出力により、電源供
給時、前記第1のトランジスタを導通状態及び前
記第2のトランジスタを遮断状態に切り換えて前
記第1の差動回路を動作させることにより該第1
の差動回路を通して前記入力信号を電力増幅器に
入力し、また、電源遮断時、前記第1のトランジ
スタを遮断状態及び前記第2のトランジスタを導
通状態に切り換えて前記第2の差動回路を動作さ
せることにより前記入力信号の遮断とともに前記
第1の差動回路の出力直流電位と同等の直流電位
を前記第2の差動回路から前記電力増幅器に入力
する第3の差動回路とを備えたことを特徴とする
ミユーテイグ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56180801A JPS5881312A (ja) | 1981-11-11 | 1981-11-11 | ミユ−テイング装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56180801A JPS5881312A (ja) | 1981-11-11 | 1981-11-11 | ミユ−テイング装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5881312A JPS5881312A (ja) | 1983-05-16 |
JPH0158883B2 true JPH0158883B2 (ja) | 1989-12-14 |
Family
ID=16089576
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56180801A Granted JPS5881312A (ja) | 1981-11-11 | 1981-11-11 | ミユ−テイング装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5881312A (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5811055Y2 (ja) * | 1977-05-07 | 1983-03-01 | 三洋電機株式会社 | オ−デイオミユ−テイング回路 |
JPS622801Y2 (ja) * | 1979-05-25 | 1987-01-22 |
-
1981
- 1981-11-11 JP JP56180801A patent/JPS5881312A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS5881312A (ja) | 1983-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2856744B2 (ja) | ピーク検出回路 | |
JP2585249B2 (ja) | 音声増幅器のシヨツク音防止回路 | |
JP2673919B2 (ja) | 保護回路 | |
US4330757A (en) | Semiconductor power amplification circuit | |
JPS58173908A (ja) | 保護回路 | |
JPS6013324B2 (ja) | 直結型電力増幅回路 | |
US5148115A (en) | Load connection state detector circuit | |
JPH0618294B2 (ja) | 音声出力増幅器 | |
JPH0158883B2 (ja) | ||
JPS6221052Y2 (ja) | ||
US4112385A (en) | Sound amplifier circuit | |
JPH0221686B2 (ja) | ||
JPS6145622Y2 (ja) | ||
JPS643363B2 (ja) | ||
JPH0145150Y2 (ja) | ||
US4287390A (en) | Power amplifier apparatus having over-current protection function | |
JP2845065B2 (ja) | オペアンプ | |
JPS6352482B2 (ja) | ||
JP2623954B2 (ja) | 利得可変増幅器 | |
KR940002970B1 (ko) | 쇼크음 방지회로 | |
JPH0117848Y2 (ja) | ||
JPH0314813Y2 (ja) | ||
JP3189281B2 (ja) | ショック音防止回路 | |
JPH0513048Y2 (ja) | ||
JPH0810975Y2 (ja) | 低周波増幅器 |