JPH0618294B2 - 音声出力増幅器 - Google Patents
音声出力増幅器Info
- Publication number
- JPH0618294B2 JPH0618294B2 JP62044542A JP4454287A JPH0618294B2 JP H0618294 B2 JPH0618294 B2 JP H0618294B2 JP 62044542 A JP62044542 A JP 62044542A JP 4454287 A JP4454287 A JP 4454287A JP H0618294 B2 JPH0618294 B2 JP H0618294B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- base
- power supply
- standby
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/52—Circuit arrangements for protecting such amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は音声出力増幅器に係り、特にスタンバイ回路を
有する音声出力増幅器の出力端子の短絡時における出力
段素子の破壊を保護するための保護回路に関する。
有する音声出力増幅器の出力端子の短絡時における出力
段素子の破壊を保護するための保護回路に関する。
（従来の技術） スタンバイ回路を有する音声出力増幅器は、従来、第３
図に示すように構成されている。即ち、出力段５１はＶ
CC電源ノードと−ＶEE電源ノードとの間に接続されてお
り、バイアス回路部５２、保護回路５３、駆動段５４は
ＶCC電源ラインに直列に挿入されたスタンバイ制御スイ
ッチ用のトランジスタＱ２の出力端と−ＶEE電源ノード
との間に接続されている。上記トランジスタＱ２のベー
スと−ＶEE電源ノードとの間にスタンバイ制御入力用の
トランジスタＱ１が接続されており、そのベースはスタ
ンバイ入力端子５５に接続されている。なお、５６は出
力端子であり、５７は上記出力端子５６と接地端との間
に接続された負荷であり、前記駆動段５４の差動増幅器
の一方の入力端に音声信号源５８が接続されており、前
記出力端子５６と上記差動増幅器の他方の入力端との間
に負帰還回路５９が接続されている。
図に示すように構成されている。即ち、出力段５１はＶ
CC電源ノードと−ＶEE電源ノードとの間に接続されてお
り、バイアス回路部５２、保護回路５３、駆動段５４は
ＶCC電源ラインに直列に挿入されたスタンバイ制御スイ
ッチ用のトランジスタＱ２の出力端と−ＶEE電源ノード
との間に接続されている。上記トランジスタＱ２のベー
スと−ＶEE電源ノードとの間にスタンバイ制御入力用の
トランジスタＱ１が接続されており、そのベースはスタ
ンバイ入力端子５５に接続されている。なお、５６は出
力端子であり、５７は上記出力端子５６と接地端との間
に接続された負荷であり、前記駆動段５４の差動増幅器
の一方の入力端に音声信号源５８が接続されており、前
記出力端子５６と上記差動増幅器の他方の入力端との間
に負帰還回路５９が接続されている。
上記音声出力増幅器においては、スタンバイ制御入力用
トランジスタＱ１をオフにすると、スタンバイ制御スイ
ッチ用トランジスタＱ２がオフになり、バイアス回路部
６２、保護回路５３、駆動段５４に電源が供給されなく
なり、音声出力増幅器はスタンバイ状態になる。このよ
うに、上記トランジスタＱ１，Ｑ２からなるスタンバイ
回路を設けることによって、ＶCC電源ラインに電流容量
の大きいスイッチを用いずに音声出力増幅器をオン、オ
フ制御することができ、コスト的に有利である。また、
前記スタンバイ入力端子５５のオン、オフ制御入力に対
する閾値を選ぶことによって、ロジックコントローラの
出力とかマイクロコンピュータの出力による上記オン、
オフ制御が可能になる。さらに、上記スタンバイ制御機
能を音声出力ミューティング機能としても利用すること
が可能になる。
トランジスタＱ１をオフにすると、スタンバイ制御スイ
ッチ用トランジスタＱ２がオフになり、バイアス回路部
６２、保護回路５３、駆動段５４に電源が供給されなく
なり、音声出力増幅器はスタンバイ状態になる。このよ
うに、上記トランジスタＱ１，Ｑ２からなるスタンバイ
回路を設けることによって、ＶCC電源ラインに電流容量
の大きいスイッチを用いずに音声出力増幅器をオン、オ
フ制御することができ、コスト的に有利である。また、
前記スタンバイ入力端子５５のオン、オフ制御入力に対
する閾値を選ぶことによって、ロジックコントローラの
出力とかマイクロコンピュータの出力による上記オン、
オフ制御が可能になる。さらに、上記スタンバイ制御機
能を音声出力ミューティング機能としても利用すること
が可能になる。
ところで、上記音声出力増幅器において、非スタンバイ
状態、即ち動作状態からスタンバイ状態に移行するとき
（たとえばＦＭ放送の受信に際して離調時に音声出力ミ
ューティング機能が働いたとき）、その移行が急激に行
われるので出力端子５６の電圧が急激に変動し、出力端
子５６に接続されたスピーカ等の負荷５７から不快なシ
ョック音が発生することになる。この欠点を改善するた
めに、第４図に示すようにＶCC電源ノードと−ＶEE電源
部との間にスタンバイ制御スイッチ用トランジスタＱ２
およびバイアス決定用抵抗Ｒ１、Ｒ２を直列に接続し、
この抵抗Ｒ１、Ｒ２の接続点と−ＶEE電源ノードとの間
に容量Ｃ１を接続し、この容量Ｃ１の端子電圧をバイア
ス回路部５２に入力するように変更した音声出力増幅器
が提案されている。ここで、バイアス回路部５２、駆動
段５４はＶCC電源ノードと−ＶEE電源ノードとの間にそ
れぞれ接続されているが、スタンバイ時にはＶCC電源ノ
ードと接地端との間の経路が生じないように構成されて
おり、保護回路５３はスタンバイ制御スイッチ用トラン
ジスタＱ３を介してＶCC電源ノードに接続されている。
状態、即ち動作状態からスタンバイ状態に移行するとき
（たとえばＦＭ放送の受信に際して離調時に音声出力ミ
ューティング機能が働いたとき）、その移行が急激に行
われるので出力端子５６の電圧が急激に変動し、出力端
子５６に接続されたスピーカ等の負荷５７から不快なシ
ョック音が発生することになる。この欠点を改善するた
めに、第４図に示すようにＶCC電源ノードと−ＶEE電源
部との間にスタンバイ制御スイッチ用トランジスタＱ２
およびバイアス決定用抵抗Ｒ１、Ｒ２を直列に接続し、
この抵抗Ｒ１、Ｒ２の接続点と−ＶEE電源ノードとの間
に容量Ｃ１を接続し、この容量Ｃ１の端子電圧をバイア
ス回路部５２に入力するように変更した音声出力増幅器
が提案されている。ここで、バイアス回路部５２、駆動
段５４はＶCC電源ノードと−ＶEE電源ノードとの間にそ
れぞれ接続されているが、スタンバイ時にはＶCC電源ノ
ードと接地端との間の経路が生じないように構成されて
おり、保護回路５３はスタンバイ制御スイッチ用トラン
ジスタＱ３を介してＶCC電源ノードに接続されている。
上記音声出力増幅器においては、スタンバイ制御入力用
トランジスタＱ１をオフにするとスタンバイ制御スイッ
チ用トランジスタＱ２，Ｑ３がそれぞれオフになってス
タンバイ状態になる。このスタンバイ状態への移行時
に、バイアス回路部５２のみはバイアス用抵抗Ｒ２およ
び容量Ｃ１の時定数によりバイアス入力がゆっくり立ち
下がり、バイアス出力がゆっくり立ち下がるので出力端
子５６の出力電圧が緩やかに下がり、ショック音が発生
しないようになる。
トランジスタＱ１をオフにするとスタンバイ制御スイッ
チ用トランジスタＱ２，Ｑ３がそれぞれオフになってス
タンバイ状態になる。このスタンバイ状態への移行時
に、バイアス回路部５２のみはバイアス用抵抗Ｒ２およ
び容量Ｃ１の時定数によりバイアス入力がゆっくり立ち
下がり、バイアス出力がゆっくり立ち下がるので出力端
子５６の出力電圧が緩やかに下がり、ショック音が発生
しないようになる。
しかし、上記出力端子５６がたとえば接地短絡状態のよ
うな異常状態になり、保護回路５３が動作したとして
も、その状態のときにスタンバイ状態への移行が行われ
ると、その過程で前記バイアス回路部５２のバイアス出
力がゆっくり立ち下がるけれども保護回路５３は直ぐに
オフ状態になるので、出力段５１の素子（トランジス
タ）が破壊されてしまうという問題点がある。
うな異常状態になり、保護回路５３が動作したとして
も、その状態のときにスタンバイ状態への移行が行われ
ると、その過程で前記バイアス回路部５２のバイアス出
力がゆっくり立ち下がるけれども保護回路５３は直ぐに
オフ状態になるので、出力段５１の素子（トランジス
タ）が破壊されてしまうという問題点がある。
（発明が解決しようとする問題点） 本発明は、上記したように、ノーマル状態からスタンバ
イ状態への過渡期において、いまだ増幅回路が動作して
いるにもかかわらず、保護回路が即座にオフ状態となる
ため、その過渡期以前から出力段における異常が継続し
ている場合や、その過渡期において出力段に異常が発生
した場合等に出力段素子の破壊を招く、という欠点があ
った。
イ状態への過渡期において、いまだ増幅回路が動作して
いるにもかかわらず、保護回路が即座にオフ状態となる
ため、その過渡期以前から出力段における異常が継続し
ている場合や、その過渡期において出力段に異常が発生
した場合等に出力段素子の破壊を招く、という欠点があ
った。
本発明は、上記欠点を解決すべくなされたもので、ノー
マル状態からスタンバイ状態への過渡期において、確実
に増幅回路がオフ状態となった後に、保護回路をオフ状
態とすることにより、スタンバイ状態への移行時におけ
る出力段素子の破壊を防止し得る音声出力増幅器を提供
することを目的とする。
マル状態からスタンバイ状態への過渡期において、確実
に増幅回路がオフ状態となった後に、保護回路をオフ状
態とすることにより、スタンバイ状態への移行時におけ
る出力段素子の破壊を防止し得る音声出力増幅器を提供
することを目的とする。
［発明の構成］ （問題点を解決するための手段） 本発明の音声出力増幅器は、増幅回路と、前記増幅回路
へバイアスを供給するバイアス回路と、前記増幅回路に
おける出力段の正常／異常を検出し、前記バイアス回路
の出力をオン／オフさせる保護回路と、前記増幅回路及
び前記保護回路を、ノーマル状態からスタンバイ状態へ
移行させるためのスタンバイ回路とを有する。そして、
前記スタンバイ回路は、ベースがスタンバイ制御入力端
子に接続され、エミッタが第１の電源に接続される第１
のトランジスタと、ベースが第１の抵抗を介して前記第
１のトランジスタのコレクタに接続され、エミッタが第
２の電源に接続される第２のトランジスタと、一端が前
記第２のトランジスタのコレクタに接続される第２の抵
抗と、ベースが前記第２の抵抗の他端に接続され、コレ
クタが前記第２の電源に接続され、エミッタがバイアス
回路に接続される第３のトランジスタと、ベースが前記
第２の抵抗の他端に接続され、コレクタが前記第２の電
源に接続され、エミッタが保護回路に接続される第４の
トランジスタとから構成される。また、前記スタンバイ
回路の前記第３及び第４のトランジスタのベースと前記
第１の電源との間に接続される時定数回路を備える。
へバイアスを供給するバイアス回路と、前記増幅回路に
おける出力段の正常／異常を検出し、前記バイアス回路
の出力をオン／オフさせる保護回路と、前記増幅回路及
び前記保護回路を、ノーマル状態からスタンバイ状態へ
移行させるためのスタンバイ回路とを有する。そして、
前記スタンバイ回路は、ベースがスタンバイ制御入力端
子に接続され、エミッタが第１の電源に接続される第１
のトランジスタと、ベースが第１の抵抗を介して前記第
１のトランジスタのコレクタに接続され、エミッタが第
２の電源に接続される第２のトランジスタと、一端が前
記第２のトランジスタのコレクタに接続される第２の抵
抗と、ベースが前記第２の抵抗の他端に接続され、コレ
クタが前記第２の電源に接続され、エミッタがバイアス
回路に接続される第３のトランジスタと、ベースが前記
第２の抵抗の他端に接続され、コレクタが前記第２の電
源に接続され、エミッタが保護回路に接続される第４の
トランジスタとから構成される。また、前記スタンバイ
回路の前記第３及び第４のトランジスタのベースと前記
第１の電源との間に接続される時定数回路を備える。
また、増幅回路と、前記増幅回路へバイアスを供給する
バイアス回路と、前記増幅回路における出力段の正常／
異常を検出し、前記バイアス回路の出力をオン／オフさ
せる保護回路と、前記増幅回路及び前記保護回路を、ノ
ーマル状態からスタンバイ状態へ移行させるためのスタ
ンバイ回路とを有する。そして、前記スタンバイ回路
は、ベースがスタンバイ制御入力端子に接続され、エミ
ッタが第１の電源に接続される第１のトランジスタと、
ベースが第１の抵抗を介して前記第１のトランジスタの
コレクタに接続され、エミッタが第２の電源に接続され
る第２のトランジスタと、ベースが前記第１の抵抗を介
して前記第１のトランジスタのコレクタに接続され、エ
ミッタが前記第２の電源に接続される第３のトランジス
タと、一端が前記第２のトランジスタのコレクタに接続
される第２の抵抗と、一端が前記第３のトランジスタの
コレクタに接続される第３の抵抗と、ベースが前記第２
の抵抗の他端に接続され、コレクタが前記第２の電源に
接続され、エミッタがバイアス回路に接続される第４の
トランジスタと、ベースが前記第３の抵抗の他端に接続
され、コレクタが前記第２の電源に接続され、エミッタ
が保護回路に接続される第５のトランジスタとから構成
される。また、前記スタンバイ回路の前記第４のトラン
ジスタのベースと前記第１の電源との間に接続される第
１の時定数回路と、前記スタンバイ回路の前記第５のト
ランジスタのベースと前記第１の電源との間に接続され
る第２の時定数回路とを備える。
バイアス回路と、前記増幅回路における出力段の正常／
異常を検出し、前記バイアス回路の出力をオン／オフさ
せる保護回路と、前記増幅回路及び前記保護回路を、ノ
ーマル状態からスタンバイ状態へ移行させるためのスタ
ンバイ回路とを有する。そして、前記スタンバイ回路
は、ベースがスタンバイ制御入力端子に接続され、エミ
ッタが第１の電源に接続される第１のトランジスタと、
ベースが第１の抵抗を介して前記第１のトランジスタの
コレクタに接続され、エミッタが第２の電源に接続され
る第２のトランジスタと、ベースが前記第１の抵抗を介
して前記第１のトランジスタのコレクタに接続され、エ
ミッタが前記第２の電源に接続される第３のトランジス
タと、一端が前記第２のトランジスタのコレクタに接続
される第２の抵抗と、一端が前記第３のトランジスタの
コレクタに接続される第３の抵抗と、ベースが前記第２
の抵抗の他端に接続され、コレクタが前記第２の電源に
接続され、エミッタがバイアス回路に接続される第４の
トランジスタと、ベースが前記第３の抵抗の他端に接続
され、コレクタが前記第２の電源に接続され、エミッタ
が保護回路に接続される第５のトランジスタとから構成
される。また、前記スタンバイ回路の前記第４のトラン
ジスタのベースと前記第１の電源との間に接続される第
１の時定数回路と、前記スタンバイ回路の前記第５のト
ランジスタのベースと前記第１の電源との間に接続され
る第２の時定数回路とを備える。
（作用） スタンバイ状態に移行するとき、バイアス回路のバイア
ス出力がゆっくり立ち下がり、出力端子の電圧の変化が
ゆっくりと低下するので、ショック音の発生は防止され
る。また、上記スタンバイ状態への移行の過程で出力端
子の異常状態があれば、このとき動作可能状態に制御さ
れる保護回路が動作し、出力段素子の破壊が防止され
る。従って、上記スタンバイ状態への移行に際して、バ
イアス回路の出力がオフとなった後に保護回路がオフと
なるように回路定数を設定しておけば、音声出力増幅器
を破壊から防ぎ、且つスタンバイ時には全く電流の流れ
ない完全なスタンバイ状態が実現されるようになる。
ス出力がゆっくり立ち下がり、出力端子の電圧の変化が
ゆっくりと低下するので、ショック音の発生は防止され
る。また、上記スタンバイ状態への移行の過程で出力端
子の異常状態があれば、このとき動作可能状態に制御さ
れる保護回路が動作し、出力段素子の破壊が防止され
る。従って、上記スタンバイ状態への移行に際して、バ
イアス回路の出力がオフとなった後に保護回路がオフと
なるように回路定数を設定しておけば、音声出力増幅器
を破壊から防ぎ、且つスタンバイ時には全く電流の流れ
ない完全なスタンバイ状態が実現されるようになる。
（実施例） 以下、図面を参照して本発明の一実施例を詳細に説明す
る。
る。
第１図は、集積回路化された音声出力増幅器およびその
音声信号出力端子１と接地端との間に接続された負荷２
とを示しており、音声出力増幅器のＶCC電源（第２の電
源）端子を３、−ＶEE電源（第１の電源）端子を４、ス
タンバイ入力端子を５、非反転入力端子を６、反転入力
端子を７で示している。上記音声出力増幅器において、
Ｑ１はスタンバイ制御入力用のNPN型のトランジスタ
（第１のトランジスタ）であり、そのベースはスタンバ
イ入力端子５に接続され、エミッタは−ＶEE電源線に接
続され、コレクタは抵抗（第１の抵抗）Ｒ０を介してス
タンバイ制御スイッチ用のPNP型のトランジスタ（第２
のトランジスタ）Ｑ２のベースに接続されており、この
トランジスタＱ２のエミッタはＶCC電源線に接続されて
いる。トランジスタＱ２のコレクタは、抵抗（第２の抵
抗）Ｒ１を介して、ＮＰＮ型のトランジスタ（第３のト
ランジスタ）Ｑ３のベース及びＮＰＮ型のトランジスタ
（第４のトランジスタ）Ｑ22のベースに接続されてい
る。トランジスタＱ３，Ｑ22のコレクタは、それぞれＶ
CC電源線に接続されている。上記トランジスタＱ１、抵
抗Ｒ０、トランジスタＱ２、トランジスタＱ３、トラン
ジスタＱ22はスタンバイ回路１０を形成している。１０
Ａは、時定数回路であり、トランジスタＱ３のベースと
−ＶEE電源線との間に、互いに並列して接続された抵抗
Ｒ２及び容量Ｃ１とから構成される。１１はバイアス回
路であり、トランジスタＱ３のエミッタと−ＶEE電源線
との間に直列に接続された抵抗Ｒ３、ダイオード（コレ
クタ・ベース相互が接続されたNPN型トランジスタ）Ｑ
４，Ｑ５と、このダイオードＱ５のアノードにベースが
接続される（カレントミラー接続される）と共にエミッ
タが−ＶEE電源線に接続されたNPN型のトランジスタＱ
６と、ＶCC電源線と上記トランジスタＱ７のコレクタと
の間に接続されたダイオード（コレクタ・ベース相互が
接続されたPNP型トランジスタ）Ｑ８とからなる。１２
は増幅回路部であり、上記ダイオードＱ７のカソードに
ベースが接続された（カレントミラー接続された）電流
源用のPNP型のトランジスタＱ８，Ｑ９と、上記トラン
ジスタＱ８を動作電流源とする入力段用の差動増幅部Ｄ
Ａと、前記トランジスタＱ９を動作電流源とし、上記差
動増幅部ＤＡの出力を増幅する前置駆動部ＰＤと、この
前置駆動部ＰＤの出力によりプッシュプル駆動される相
補型SEPP（シングルエンデッド・プッシュプル）型の出
力段増幅部ＰＡとからなる。上記差動増幅部ＤＡは、前
記電流源用トランジスタＱ８のコレクタにエミッタ共通
接続点が接続された差動対をなす増幅用のPNP型のトラ
ンジスタＱ10，Ｑ11と、このトランジスタＱ10，Ｑ11の
負荷となるカレントミラー接続されたNPN型のトランジ
スタＱ12，Ｑ13とからなる。前記前置駆動部ＰＤは、上
記増幅用トランジスタＱ10の出力がベースに与えられる
駆動用のNPN型のトランジスタＱ14と、前記電流源用ト
ランジスタＱ９のコレクタと上記駆動用トランジスタＱ
14のコレクタとの間に接続されたアイドル電流設定用ダ
イオードＱ15，Ｑ16とからなる。前置出力段増幅部ＰＡ
は、上記ダイオードＱ15のアノードにベースが接続され
た出力用のNPN型のトランジスタＱ17と、前記駆動用の
トランジスタＱ14のコレクタにベースが接続された出力
用のPNP型のトランジスタＱ18とからなり、上記出力用
トランジスタＱ17，Ｑ18がＶCC電源線と−ＶEE電源線と
の間に直列に接続されており、そのエミッタ相互接続点
が前記音声信号出力端子１に接続されている。そして、
前記差動増幅部ＤＡにおける差動対トランジスタＱ10，
Ｑ11の各ベースは前記音声信号入力端子６，７に接続さ
れており、一方の非反転入力端子６は図示しないが、外
部でバイアス回路に接続されているとする。他方の反転
入力端子７は、出力端子１との間に抵抗Ｒ５，Ｒ６から
なる負帰還回路ＮＦが接続されている。また、前記出力
端子１が接地された場合などの負荷異常時における出力
用トランジスタＱ17の過電流を検出するための過電流検
出回路１３が設けられている。この過電流検出回路１３
は、前記出力用トランジスタＱ17とベース相互が接続さ
れたNPN型のトランジスタＱ19と、このトランジスタＱ
19のエミッタと前記出力端子１との間に接続された抵抗
Ｒ６と、ＶCC電源線と上記トランジスタＱ19のコレクタ
との間に接続されたダイオードＱ20と、上記トランジス
タＱ19のコレクタにベースが接続され、エミッタがＶCC
電源線に接続されたPNP型のトランジスタＱ21とからな
る。そして、上記過電流検出回路１３の過電流検出出力
を受けて前記バイアス回路１１のバイアス出力をオフ状
態に設定して増幅回路部１２を非動作状態にするための
保護回路１４が設けられている。この保護回路１４は、
トランジスタＱ22のエミッタと−ＶEE電源線との間に直
列に接続された抵抗Ｒ７、PNP型のトランジスタＱ23お
よび抵抗Ｒ８と、上記トランジスタＱ23のエミッタ・ベ
ース間に接続された抵抗Ｒ９と、上記トランジスタＱ23
のベース・コレクタに各対応してコレクタ・ベースが接
続され、エミッタが−ＶEE電源線に接続されたNPN型の
トランジスタＱ24（これと上記トランジスタＱ23とでサ
イリスタを形成する）と、このトランジスタＱ24とベー
ス相互が接続され、エミッタが−ＶEE電源線に接続さ
れ、コレクタが前記バイアス回路１１のトランジスタＱ
６のベースに接続されているNPN型のトランジスタＱ25
とからなり、このトランジスタＱ25のベースに前記過電
流検出出力用のトランジスタＱ21のコレクタが接続され
ている。
音声信号出力端子１と接地端との間に接続された負荷２
とを示しており、音声出力増幅器のＶCC電源（第２の電
源）端子を３、−ＶEE電源（第１の電源）端子を４、ス
タンバイ入力端子を５、非反転入力端子を６、反転入力
端子を７で示している。上記音声出力増幅器において、
Ｑ１はスタンバイ制御入力用のNPN型のトランジスタ
（第１のトランジスタ）であり、そのベースはスタンバ
イ入力端子５に接続され、エミッタは−ＶEE電源線に接
続され、コレクタは抵抗（第１の抵抗）Ｒ０を介してス
タンバイ制御スイッチ用のPNP型のトランジスタ（第２
のトランジスタ）Ｑ２のベースに接続されており、この
トランジスタＱ２のエミッタはＶCC電源線に接続されて
いる。トランジスタＱ２のコレクタは、抵抗（第２の抵
抗）Ｒ１を介して、ＮＰＮ型のトランジスタ（第３のト
ランジスタ）Ｑ３のベース及びＮＰＮ型のトランジスタ
（第４のトランジスタ）Ｑ22のベースに接続されてい
る。トランジスタＱ３，Ｑ22のコレクタは、それぞれＶ
CC電源線に接続されている。上記トランジスタＱ１、抵
抗Ｒ０、トランジスタＱ２、トランジスタＱ３、トラン
ジスタＱ22はスタンバイ回路１０を形成している。１０
Ａは、時定数回路であり、トランジスタＱ３のベースと
−ＶEE電源線との間に、互いに並列して接続された抵抗
Ｒ２及び容量Ｃ１とから構成される。１１はバイアス回
路であり、トランジスタＱ３のエミッタと−ＶEE電源線
との間に直列に接続された抵抗Ｒ３、ダイオード（コレ
クタ・ベース相互が接続されたNPN型トランジスタ）Ｑ
４，Ｑ５と、このダイオードＱ５のアノードにベースが
接続される（カレントミラー接続される）と共にエミッ
タが−ＶEE電源線に接続されたNPN型のトランジスタＱ
６と、ＶCC電源線と上記トランジスタＱ７のコレクタと
の間に接続されたダイオード（コレクタ・ベース相互が
接続されたPNP型トランジスタ）Ｑ８とからなる。１２
は増幅回路部であり、上記ダイオードＱ７のカソードに
ベースが接続された（カレントミラー接続された）電流
源用のPNP型のトランジスタＱ８，Ｑ９と、上記トラン
ジスタＱ８を動作電流源とする入力段用の差動増幅部Ｄ
Ａと、前記トランジスタＱ９を動作電流源とし、上記差
動増幅部ＤＡの出力を増幅する前置駆動部ＰＤと、この
前置駆動部ＰＤの出力によりプッシュプル駆動される相
補型SEPP（シングルエンデッド・プッシュプル）型の出
力段増幅部ＰＡとからなる。上記差動増幅部ＤＡは、前
記電流源用トランジスタＱ８のコレクタにエミッタ共通
接続点が接続された差動対をなす増幅用のPNP型のトラ
ンジスタＱ10，Ｑ11と、このトランジスタＱ10，Ｑ11の
負荷となるカレントミラー接続されたNPN型のトランジ
スタＱ12，Ｑ13とからなる。前記前置駆動部ＰＤは、上
記増幅用トランジスタＱ10の出力がベースに与えられる
駆動用のNPN型のトランジスタＱ14と、前記電流源用ト
ランジスタＱ９のコレクタと上記駆動用トランジスタＱ
14のコレクタとの間に接続されたアイドル電流設定用ダ
イオードＱ15，Ｑ16とからなる。前置出力段増幅部ＰＡ
は、上記ダイオードＱ15のアノードにベースが接続され
た出力用のNPN型のトランジスタＱ17と、前記駆動用の
トランジスタＱ14のコレクタにベースが接続された出力
用のPNP型のトランジスタＱ18とからなり、上記出力用
トランジスタＱ17，Ｑ18がＶCC電源線と−ＶEE電源線と
の間に直列に接続されており、そのエミッタ相互接続点
が前記音声信号出力端子１に接続されている。そして、
前記差動増幅部ＤＡにおける差動対トランジスタＱ10，
Ｑ11の各ベースは前記音声信号入力端子６，７に接続さ
れており、一方の非反転入力端子６は図示しないが、外
部でバイアス回路に接続されているとする。他方の反転
入力端子７は、出力端子１との間に抵抗Ｒ５，Ｒ６から
なる負帰還回路ＮＦが接続されている。また、前記出力
端子１が接地された場合などの負荷異常時における出力
用トランジスタＱ17の過電流を検出するための過電流検
出回路１３が設けられている。この過電流検出回路１３
は、前記出力用トランジスタＱ17とベース相互が接続さ
れたNPN型のトランジスタＱ19と、このトランジスタＱ
19のエミッタと前記出力端子１との間に接続された抵抗
Ｒ６と、ＶCC電源線と上記トランジスタＱ19のコレクタ
との間に接続されたダイオードＱ20と、上記トランジス
タＱ19のコレクタにベースが接続され、エミッタがＶCC
電源線に接続されたPNP型のトランジスタＱ21とからな
る。そして、上記過電流検出回路１３の過電流検出出力
を受けて前記バイアス回路１１のバイアス出力をオフ状
態に設定して増幅回路部１２を非動作状態にするための
保護回路１４が設けられている。この保護回路１４は、
トランジスタＱ22のエミッタと−ＶEE電源線との間に直
列に接続された抵抗Ｒ７、PNP型のトランジスタＱ23お
よび抵抗Ｒ８と、上記トランジスタＱ23のエミッタ・ベ
ース間に接続された抵抗Ｒ９と、上記トランジスタＱ23
のベース・コレクタに各対応してコレクタ・ベースが接
続され、エミッタが−ＶEE電源線に接続されたNPN型の
トランジスタＱ24（これと上記トランジスタＱ23とでサ
イリスタを形成する）と、このトランジスタＱ24とベー
ス相互が接続され、エミッタが−ＶEE電源線に接続さ
れ、コレクタが前記バイアス回路１１のトランジスタＱ
６のベースに接続されているNPN型のトランジスタＱ25
とからなり、このトランジスタＱ25のベースに前記過電
流検出出力用のトランジスタＱ21のコレクタが接続され
ている。
次に、上記音声出力増幅器の動作を説明する。定常状態
においては、スタンバイ制御用トランジスタＱ１，Ｑ２
がオン状態であり、バイアス回路１１の出力により増幅
回路部１２が動作状態になり、音声入力信号が増幅され
て出力端子１に出力電圧が現われる。この場合、正常動
作時には過電流検出回路１３はオフ状態であり、保護回
路１４もオフ状態である。これに対して、出力用トラン
ジスタＱ17に過電流が流れたときには、過電流検出回路
１３のトランジスタＱ19，Ｑ21がオン状態になり、この
検出出力によって保護回路１４のトランジスタＱ23，Ｑ
24からなるサイリスタがトリガされてオン状態になって
トランジスタＱ25がオンになる。これによって、バイア
ス回路１１のトランジスタＱ６がオフになり、増幅回路
部１２の電流源用トランジスタＱ８，Ｑ９がオフにな
り、増幅回路部１２が非動作状態になるので、出力段ト
ランジスタＱ17，Ｑ18が破壊から保護されるようにな
る。
においては、スタンバイ制御用トランジスタＱ１，Ｑ２
がオン状態であり、バイアス回路１１の出力により増幅
回路部１２が動作状態になり、音声入力信号が増幅され
て出力端子１に出力電圧が現われる。この場合、正常動
作時には過電流検出回路１３はオフ状態であり、保護回
路１４もオフ状態である。これに対して、出力用トラン
ジスタＱ17に過電流が流れたときには、過電流検出回路
１３のトランジスタＱ19，Ｑ21がオン状態になり、この
検出出力によって保護回路１４のトランジスタＱ23，Ｑ
24からなるサイリスタがトリガされてオン状態になって
トランジスタＱ25がオンになる。これによって、バイア
ス回路１１のトランジスタＱ６がオフになり、増幅回路
部１２の電流源用トランジスタＱ８，Ｑ９がオフにな
り、増幅回路部１２が非動作状態になるので、出力段ト
ランジスタＱ17，Ｑ18が破壊から保護されるようにな
る。
一方、スタンバイ入力端子５からの入力によってスタン
バイ制御入力用トランジスタＱ１がオフになり、スタン
バイ制御スイッチ用トランジスタＱ２がオフになってス
タンバイ状態に移行する場合、トランジスタＱ３のベー
ス電位ＶBQ3は次式(1)で示されるように時定数をもって
ゆっくり低下する。
バイ制御入力用トランジスタＱ１がオフになり、スタン
バイ制御スイッチ用トランジスタＱ２がオフになってス
タンバイ状態に移行する場合、トランジスタＱ３のベー
ス電位ＶBQ3は次式(1)で示されるように時定数をもって
ゆっくり低下する。
但し、トランジスタＱ３のベース入力抵抗値が抵抗Ｒ２
の値より十分大きいものとする。従って、上記トランジ
スタＱ３、ダイオードＱ４，Ｑ５を流れる電流ＩQ3も次
式(2)で示されるように上記ＶBQ3に依存した時定数をも
ってゆっくり低下する。
の値より十分大きいものとする。従って、上記トランジ
スタＱ３、ダイオードＱ４，Ｑ５を流れる電流ＩQ3も次
式(2)で示されるように上記ＶBQ3に依存した時定数をも
ってゆっくり低下する。
ここで、ＶBEは上記トランジスタＱ３のベース・エミッ
タ間電圧、上記ダイオードＱ４，Ｑ５の各順方向電圧降
下である。従って、上記ダイオードＱ５にカレントミラ
ー接続されたトランジスタＱ６およびこのトランジスタ
Ｑ６に直列に接続されたトランジスタＱ７ならびにこの
トランジスタＱ７にカレントミラー接続された電流源用
トランジスタＱ８，Ｑ９の各電流も上記したような時定
数をもってゆっくり低下する。これによって、増幅回路
部１２および過電流検出回路１３も動作状態から非動作
状態へゆっくり移行し、正常動作時には出力端子１の出
力電圧もゆっくりと低下する。次に、増幅回路部１２が
動作状態から非動作状態へゆっくりと移行していると
き、即ちノーマル状態からスタンバイ状態へ移行してい
るときに、仮に出力端子１が接地短絡された場合を考え
る。
タ間電圧、上記ダイオードＱ４，Ｑ５の各順方向電圧降
下である。従って、上記ダイオードＱ５にカレントミラ
ー接続されたトランジスタＱ６およびこのトランジスタ
Ｑ６に直列に接続されたトランジスタＱ７ならびにこの
トランジスタＱ７にカレントミラー接続された電流源用
トランジスタＱ８，Ｑ９の各電流も上記したような時定
数をもってゆっくり低下する。これによって、増幅回路
部１２および過電流検出回路１３も動作状態から非動作
状態へゆっくり移行し、正常動作時には出力端子１の出
力電圧もゆっくりと低下する。次に、増幅回路部１２が
動作状態から非動作状態へゆっくりと移行していると
き、即ちノーマル状態からスタンバイ状態へ移行してい
るときに、仮に出力端子１が接地短絡された場合を考え
る。
この場合、従来（例えば第４図）では、第５図の波形図
に示すように、増幅回路部１２へ与えられるバイアスは
ゆっくりと低下するが、保護回路１４へ与えられるバイ
アスは即断されていた。従って、ノーマル状態からスタ
ンバイ状態へ移行しているときであって、いまだ増幅回
路部１２が動作状態のときに、出力端子が接地短絡され
ても、保護回路１４は動作しなかった。
に示すように、増幅回路部１２へ与えられるバイアスは
ゆっくりと低下するが、保護回路１４へ与えられるバイ
アスは即断されていた。従って、ノーマル状態からスタ
ンバイ状態へ移行しているときであって、いまだ増幅回
路部１２が動作状態のときに、出力端子が接地短絡され
ても、保護回路１４は動作しなかった。
そこで、本発明では、以下のような工夫を行っている。
即ち、時定数回路１０ＡをトランジスタＱ３のベースの
みならず、トランジスタＱ22のベースに接続し、トラン
ジスタＱ22のベース電位をゆっくり低下させることによ
り、増幅回路部１２のバイアスと保護回路１４のバイア
スを同時にゆっくりと低下させている。
即ち、時定数回路１０ＡをトランジスタＱ３のベースの
みならず、トランジスタＱ22のベースに接続し、トラン
ジスタＱ22のベース電位をゆっくり低下させることによ
り、増幅回路部１２のバイアスと保護回路１４のバイア
スを同時にゆっくりと低下させている。
さらに、本発明では、増幅回路部１２の出力段の保護を
確実にするべく、以下のような工夫を行っている。即
ち、ノーマル状態からスタンバイ状態へ移行していると
き、増幅回路部１２がオフ状態となった後に、保護回路
１４がオフ状態となるようにしている。即ち、バイアス
回路１１のトランジスタＱ６がオフになるのは、トラン
ジスタＱ３のベース電位ＶBQ3が ＶBQ3＜３ＶBE …(3) になってトランジスタＱ３がオフになったときでありあ
る。一方前記サイリスタがオフになるのはトランジスタ
Ｑ22のベース電位ＶBQ22が となったときである。ここで、ＶCEQ23はトランジスタ
Ｑ23のコレクタ・エミッタ間電圧である。従って、上式
(3)、(4)の関係から となるように回路定数を選定しておけば、第６図の波形
図に示すように、前記スタンバイ状態への移行の過程
で、トランジスタＱ３がサイリスタ（トランジスタ
Ｑ23，Ｑ24からなる）よりも先にオフ状態になり、増幅
回路部１２は保護回路１４よりも先にオフ状態になるの
で、確実に保護されることになる。
確実にするべく、以下のような工夫を行っている。即
ち、ノーマル状態からスタンバイ状態へ移行していると
き、増幅回路部１２がオフ状態となった後に、保護回路
１４がオフ状態となるようにしている。即ち、バイアス
回路１１のトランジスタＱ６がオフになるのは、トラン
ジスタＱ３のベース電位ＶBQ3が ＶBQ3＜３ＶBE …(3) になってトランジスタＱ３がオフになったときでありあ
る。一方前記サイリスタがオフになるのはトランジスタ
Ｑ22のベース電位ＶBQ22が となったときである。ここで、ＶCEQ23はトランジスタ
Ｑ23のコレクタ・エミッタ間電圧である。従って、上式
(3)、(4)の関係から となるように回路定数を選定しておけば、第６図の波形
図に示すように、前記スタンバイ状態への移行の過程
で、トランジスタＱ３がサイリスタ（トランジスタ
Ｑ23，Ｑ24からなる）よりも先にオフ状態になり、増幅
回路部１２は保護回路１４よりも先にオフ状態になるの
で、確実に保護されることになる。
なお、第７図は、第１図の音声出力増幅器の基本構成を
示すものである。そして、そのポイントは、以下に示す
とうりである。第一に、トランジスタＱ３がＶCC電源線
とバイアス回路部１１との間に接続され、トランジスタ
Ｑ22がＶCC電源線と保護回路１４との間に接続される。
そして、第二に、そのトランジスタＱ３，Ｑ22のベース
には、時定数回路１０Ａが接続され、ノーマル状態から
スタンバイ状態への移行時に、一定の時定数でそのベー
ス電位がゆっくりと立ち下がる。第三に、ノーマル状態
におけるトランジスタＱ３のエミッタ電位ＶE3とトラン
ジスタＱ22のエミッタ電位ＶE22との関係をＶE3＞ＶE22
とし、スタンバイ状態への移行時にトランジスタＱ22よ
りもトランジスタＱ３を先にオフ状態にさせる。これに
より、ノーマル状態からスタンバイ状態へ移行している
とき、増幅回路１２がオフ状態となった後に、保護回路
１４がオフ状態となる。
示すものである。そして、そのポイントは、以下に示す
とうりである。第一に、トランジスタＱ３がＶCC電源線
とバイアス回路部１１との間に接続され、トランジスタ
Ｑ22がＶCC電源線と保護回路１４との間に接続される。
そして、第二に、そのトランジスタＱ３，Ｑ22のベース
には、時定数回路１０Ａが接続され、ノーマル状態から
スタンバイ状態への移行時に、一定の時定数でそのベー
ス電位がゆっくりと立ち下がる。第三に、ノーマル状態
におけるトランジスタＱ３のエミッタ電位ＶE3とトラン
ジスタＱ22のエミッタ電位ＶE22との関係をＶE3＞ＶE22
とし、スタンバイ状態への移行時にトランジスタＱ22よ
りもトランジスタＱ３を先にオフ状態にさせる。これに
より、ノーマル状態からスタンバイ状態へ移行している
とき、増幅回路１２がオフ状態となった後に、保護回路
１４がオフ状態となる。
第２図は他の実施例に係る音声出力増幅器を示してい
る。この実施例は、第１図の音声出力増幅器の変形例で
あり、第１図の音声出力増幅器に比べてスタンバイ回路
１０の構成、及び、時定数回路（第２の時定数回路）１
０Ｂのある点が異なっている。
る。この実施例は、第１図の音声出力増幅器の変形例で
あり、第１図の音声出力増幅器に比べてスタンバイ回路
１０の構成、及び、時定数回路（第２の時定数回路）１
０Ｂのある点が異なっている。
スタンバイ回路１０及び時定数回路１０Ｂの構成を説明
する。トランジスタ（第１のトランジスタ）Ｑ１のベー
スは、スタンバイ入力端子５に接続されている。トラン
ジスタＱ１のエミッタは、−ＶEE電源（第１の電源）線
に接続され、そのコレクタは、抵抗（第１の抵抗）Ｒ０
を介して、トランジスタ（第２のトランジスタ）Ｑ２の
ベース及びトランジスタ（第３のトランジスタ）Ｑ30の
ベースに接続されている。トランジスタＱ２，Ｑ30のエ
ミッタは、それぞれＶCC電源線に接続されている。
する。トランジスタ（第１のトランジスタ）Ｑ１のベー
スは、スタンバイ入力端子５に接続されている。トラン
ジスタＱ１のエミッタは、−ＶEE電源（第１の電源）線
に接続され、そのコレクタは、抵抗（第１の抵抗）Ｒ０
を介して、トランジスタ（第２のトランジスタ）Ｑ２の
ベース及びトランジスタ（第３のトランジスタ）Ｑ30の
ベースに接続されている。トランジスタＱ２，Ｑ30のエ
ミッタは、それぞれＶCC電源線に接続されている。
トランジスタＱ２のコレクタは、抵抗（第２の抵抗）Ｒ
１を介して、トランジスタ（第４のトランジスタ）Ｑ３
のベースに接続されている。トランジスタＱ３のコレク
タは、ＶCC電源（第２の電源）線に接続され、そのエミ
ッタは、バイアス回路１１に接続されている。また、時
定数回路（第１の時定数回路）１０ＡがトランジスタＱ
３のベースと−ＶEE電源線との間に接続されている。
１を介して、トランジスタ（第４のトランジスタ）Ｑ３
のベースに接続されている。トランジスタＱ３のコレク
タは、ＶCC電源（第２の電源）線に接続され、そのエミ
ッタは、バイアス回路１１に接続されている。また、時
定数回路（第１の時定数回路）１０ＡがトランジスタＱ
３のベースと−ＶEE電源線との間に接続されている。
トランジスタＱ30のコレクタは、抵抗（第３の抵抗）Ｒ
11を介して、トランジスタ（第５のトランジスタ）Ｑ22
のベースに接続されている。トランジスタＱ22のコレク
タは、ＶCC電源線に接続され、そのエミッタは、保護回
路１４に接続されている。また、時定数回路１０Ｂがト
ランジスタＱ22のベースと−ＶEE電源線との間に接続さ
れている。なお、時定数回路１０Ｂの機械的構成は、時
定数回路１０Ａの構成と同じであるが、後述するよう
に、その時定数は互いに異なっている。
11を介して、トランジスタ（第５のトランジスタ）Ｑ22
のベースに接続されている。トランジスタＱ22のコレク
タは、ＶCC電源線に接続され、そのエミッタは、保護回
路１４に接続されている。また、時定数回路１０Ｂがト
ランジスタＱ22のベースと−ＶEE電源線との間に接続さ
れている。なお、時定数回路１０Ｂの機械的構成は、時
定数回路１０Ａの構成と同じであるが、後述するよう
に、その時定数は互いに異なっている。
第８図は、第２図の音声出力増幅器の基本構成を示すも
のである。また、第９図は、第２図の音声出力増幅器の
トランジスタＱ３，Ｑ22のベース電位の波形図を示すも
のである。即ち、時定数回路１０Ａの時定数Ｃ１Ｒ２と
時定数回路１０Ｂの時定数Ｃ２Ｒ12との関係をＣ１Ｒ２
＜Ｃ２Ｒ12とすれば、トランジスタＱ22のベース電位の
立ち下がりが、トランジスタＱ３のベース電位の立ち下
がりよりも緩やかになるため、確実に増幅回路１２がオ
フ状態となった後、保護回路１４をオフ状態とすること
ができる。
のである。また、第９図は、第２図の音声出力増幅器の
トランジスタＱ３，Ｑ22のベース電位の波形図を示すも
のである。即ち、時定数回路１０Ａの時定数Ｃ１Ｒ２と
時定数回路１０Ｂの時定数Ｃ２Ｒ12との関係をＣ１Ｒ２
＜Ｃ２Ｒ12とすれば、トランジスタＱ22のベース電位の
立ち下がりが、トランジスタＱ３のベース電位の立ち下
がりよりも緩やかになるため、確実に増幅回路１２がオ
フ状態となった後、保護回路１４をオフ状態とすること
ができる。
従って、上記音声出力増幅器においては、スタンバイ状
態への移行時にバイアス回路１１のトランジスタＱ３を
保護回路１４のサイリスタよりも先にオフ状態にするた
めには、バイアス回路１１の時定数C1R2と保護回路１４
のバイアス源２０の時定数C2R12との関係を C1R2＜C2R12 …(6) となるように選択するだけでよく、前式(5)に示した選
択条件に比べて簡単に実現できる利点がある。
態への移行時にバイアス回路１１のトランジスタＱ３を
保護回路１４のサイリスタよりも先にオフ状態にするた
めには、バイアス回路１１の時定数C1R2と保護回路１４
のバイアス源２０の時定数C2R12との関係を C1R2＜C2R12 …(6) となるように選択するだけでよく、前式(5)に示した選
択条件に比べて簡単に実現できる利点がある。
［発明の効果］ 上述したように本発明の音声出力増幅器によれば、動作
状態からスタンバイ状態への移行時にバイアス系を時定
数によって立ち下げることによって出力電圧の急激な変
動を防止してショック音の発生を防止するという利点を
失なうことなく、上記スタンバイ状態への移行時にも保
護回路を動作可能状態に制御しているので出力段トラン
ジスタの保護動作が完全に得られる。また、上記バイア
ス系の時定数用容量の電荷が放電してしまった段階では
増幅器の各回路は全て非導通となるので、完全にスタン
バイ状態を実現することができる。
状態からスタンバイ状態への移行時にバイアス系を時定
数によって立ち下げることによって出力電圧の急激な変
動を防止してショック音の発生を防止するという利点を
失なうことなく、上記スタンバイ状態への移行時にも保
護回路を動作可能状態に制御しているので出力段トラン
ジスタの保護動作が完全に得られる。また、上記バイア
ス系の時定数用容量の電荷が放電してしまった段階では
増幅器の各回路は全て非導通となるので、完全にスタン
バイ状態を実現することができる。
第１図は本発明の音声出力増幅器の一実施例を示す回路
図、第２図は同じく他の実施例を示す回路図、第３図は
従来の音声出力増幅器を示す回路図、第４図は第３図の
音声出力増幅器の改善案として提案されている音声出力
増幅器を示す回路図、第５図は従来の音声出力増幅回路
の増幅回路部バイアスと保護回路バイアスの関係を示す
波形図、第６図は第１図の音声出力増幅回路のトランジ
スタＱ３のベース電位とトランジスタＱ22のベース電位
の関係を示す波形図、第７図は第１図の音声出力増幅回
路の基本構成を示す回路図、第８図は第２図の音声出力
増幅回路の基本構成を示す回路図、第９図は第２図の音
声出力増幅回路のトランジスタＱ３のベース電位とトラ
ンジスタＱ22のベース電位の関係を示す波形図である。 １０……スタンバイ回路、１１……バイアス回路、１２
……増幅回路部、１３……過電流検出回路（異常状態検
出回路）、１４……保護回路。
図、第２図は同じく他の実施例を示す回路図、第３図は
従来の音声出力増幅器を示す回路図、第４図は第３図の
音声出力増幅器の改善案として提案されている音声出力
増幅器を示す回路図、第５図は従来の音声出力増幅回路
の増幅回路部バイアスと保護回路バイアスの関係を示す
波形図、第６図は第１図の音声出力増幅回路のトランジ
スタＱ３のベース電位とトランジスタＱ22のベース電位
の関係を示す波形図、第７図は第１図の音声出力増幅回
路の基本構成を示す回路図、第８図は第２図の音声出力
増幅回路の基本構成を示す回路図、第９図は第２図の音
声出力増幅回路のトランジスタＱ３のベース電位とトラ
ンジスタＱ22のベース電位の関係を示す波形図である。 １０……スタンバイ回路、１１……バイアス回路、１２
……増幅回路部、１３……過電流検出回路（異常状態検
出回路）、１４……保護回路。
Claims (4)
- 【請求項１】増幅回路部と、前記増幅回路部へバイアス
を供給するバイアス回路と、前記増幅回路部における出
力段の正常／異常を検出し、前記バイアス回路の出力を
オン／オフさせる保護回路と、前記増幅回路部及び前記
保護回路を、ノーマル状態からスタンバイ状態へ移行さ
せるためのスタンバイ回路とを有し、 前記スタンバイ回路は、 ベースがスタンバイ入力端子に接続され、エミッタが第
１の電源に接続される第１のトランジスタと、 ベースが第１の抵抗を介して前記第１のトランジスタの
コレクタに接続され、エミッタが第２の電源に接続され
る第２のトランジスタと、 一端が前記第２のトランジスタのコレクタに接続される
第２の抵抗と、 ベースが前記第２の抵抗の他端に接続され、コレクタが
前記第２の電源に接続され、エミッタがバイアス回路に
接続される第３のトランジスタと、 ベースが前記第２の抵抗の他端に接続され、コレクタが
前記第２の電源に接続され、エミッタが保護回路に接続
される第４のトランジスタとから構成され、かつ、 前記スタンバイ回路の前記第３及び第４のトランジスタ
のベースと前記第１の電源との間に接続される時定数回
路を具備することを特徴とする音声出力増幅回路。 - 【請求項２】前記第３のトランジスタのエミッタには、
ノーマル状態において第１の電位が印加され、前記第４
のトランジスタのエミッタには、ノーマル状態において
前記第１の電位よりも小さな第２の電位が印加され、 ノーマル状態からスタンバイ状態へ移行する際に、前記
時定数回路の時定数に従って前記第３及び第４のトラン
ジスタのベース電位が同時にゆっくりと低下すると共
に、前記第３のトランジスタが前記第４のトランジスタ
よりも先にオフ状態となることを特徴とする特許請求の
範囲第１項に記載の音声出力増幅回路。 - 【請求項３】増幅回路部と、前記増幅回路部へバイアス
を供給するバイアス回路と、前記増幅回路部における出
力段の正常／異常を検出し、前記バイアス回路の出力を
オン／オフさせる保護回路と、前記増幅回路部及び前記
保護回路を、ノーマル状態からスタンバイ状態へ移行さ
せるためのスタンバイ回路とを有し、 前記スタンバイ回路は、 ベースがスタンバイ入力端子に接続され、エミッタが第
１の電源に接続される第１のトランジスタと、 ベースが第１の抵抗を介して前記第１のトランジスタの
コレクタに接続され、エミッタが第２の電源に接続され
る第２のトランジスタと、 ベースが前記第１の抵抗を介して前記第１のトランジス
タのコレクタに接続され、エミッタが前記第２の電源に
接続される第３のトランジスタと、 一端が前記第２のトランジスタのコレクタに接続される
第２の抵抗と、 一端が前記第３のトランジスタのコレクタに接続される
第３の抵抗と、 ベースが前記第２の抵抗の他端に接続され、コレクタが
前記第２の電源に接続され、エミッタがバイアス回路に
接続される第４のトランジスタと、 ベースが前記第３の抵抗の他端に接続され、コレクタが
前記第２の電源に接続され、エミッタが保護回路に接続
される第５のトランジスタとから構成され、かつ、 前記スタンバイ回路の前記第４のトランジスタのベース
と前記第１の電源との間に接続される第１の時定数回路
と、 前記スタンバイ回路の前記第５のトランジスタのベース
と前記第１の電源との間に接続される第２の時定数回路
と を具備することを特徴とする音声出力増幅回路。 - 【請求項４】前記第１の時定数回路の時定数は、前記第
２の時定数回路の時定数よりも小さく設定され、 ノーマル状態からスタンバイ状態へ移行する際に、前記
第５のトランジスタのベース電位が前記第４のトランジ
スタのベース電位よりもゆっくりと低下し、前記第４の
トランジスタが前記第５のトランジスタよりも先にオフ
状態となることを特徴とする特許請求の範囲第３項に記
載の音声出力増幅回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62044542A JPH0618294B2 (ja) | 1987-02-27 | 1987-02-27 | 音声出力増幅器 |
| DE8888102916T DE3876113T2 (de) | 1987-02-27 | 1988-02-26 | Tonfrequenzausgangsverstaerker. |
| EP88102916A EP0280327B1 (en) | 1987-02-27 | 1988-02-26 | Audio output amplifier |
| US07/160,838 US4821000A (en) | 1987-02-27 | 1988-02-26 | Audio output amplifier |
| KR1019880002116A KR900007923B1 (ko) | 1987-02-27 | 1988-02-27 | 음성출력증폭기 |
| HK1292/93A HK129293A (en) | 1987-02-27 | 1993-11-25 | Audio output amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62044542A JPH0618294B2 (ja) | 1987-02-27 | 1987-02-27 | 音声出力増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63211905A JPS63211905A (ja) | 1988-09-05 |
| JPH0618294B2 true JPH0618294B2 (ja) | 1994-03-09 |
Family
ID=12694394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62044542A Expired - Fee Related JPH0618294B2 (ja) | 1987-02-27 | 1987-02-27 | 音声出力増幅器 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4821000A (ja) |
| EP (1) | EP0280327B1 (ja) |
| JP (1) | JPH0618294B2 (ja) |
| KR (1) | KR900007923B1 (ja) |
| DE (1) | DE3876113T2 (ja) |
| HK (1) | HK129293A (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5014320A (en) * | 1988-05-25 | 1991-05-07 | Yamaha Corporation | Driving apparatus, and control information storage body and protection circuit therefor |
| JP2542934Y2 (ja) * | 1990-08-21 | 1997-07-30 | 関西日本電気株式会社 | 保護回路 |
| US5255094A (en) * | 1990-10-10 | 1993-10-19 | Thomson Consumer Electronics, S.A. | Muting circuit for eliminating transient signals generated due to power supply turn-on and turn-off |
| US5224169A (en) * | 1991-05-13 | 1993-06-29 | Thomson Consumer Electronics, Inc. | Protection arrangement for an audio output channel |
| US5311143A (en) * | 1992-07-02 | 1994-05-10 | Motorola, Inc. | RF amplifier bias control method and apparatus |
| FR2741212B1 (fr) * | 1995-11-14 | 1998-01-30 | Sgs Thomson Microelectronics | Dispositif de limitation du courant de sortie d'un amplificateur operationnel |
| EP1154568A3 (en) * | 2000-04-19 | 2005-08-10 | THOMSON multimedia | Electronics devices comprising an audio amplifier and methods for controlling such electronic devices |
| JP5054394B2 (ja) * | 2007-03-06 | 2012-10-24 | 新日本無線株式会社 | 電流源制御回路 |
| US8644777B2 (en) | 2010-05-07 | 2014-02-04 | Skyworks Solutions, Inc. | System and method for power amplifier over-voltage protection |
| US8487705B2 (en) * | 2010-05-26 | 2013-07-16 | Triquint Semiconductor, Inc. | Protection circuit for radio frequency power amplifier |
| US8538368B1 (en) | 2011-11-14 | 2013-09-17 | Triquint Semiconductor, Inc. | Dynamic power limiter circuit |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2538423C3 (de) * | 1975-08-29 | 1980-02-14 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Schutzschaltungsanordnung für Gegentakt-B-Verstarker mit zwei gegen Bezugspotential geschalteten Betriebsspannungen |
| JPS57124909A (en) * | 1981-01-27 | 1982-08-04 | Toshiba Corp | Output transistor protection circuit |
| JPS60112303A (ja) * | 1983-11-22 | 1985-06-18 | Toshiba Corp | 出力トランジスタの保護回路 |
| IT1213158B (it) * | 1984-04-20 | 1989-12-14 | Ates Componenti Elettron | Circuito di controllo dell'accensione per amplificatore audio. |
| DE3429701A1 (de) * | 1984-08-11 | 1986-02-20 | Deutsche Thomson-Brandt Gmbh, 7730 Villingen-Schwenningen | Ueberlastungsschutzschaltung fuer einen niederfrequenzverstaerker |
| JPS61152108A (ja) * | 1984-12-26 | 1986-07-10 | Hitachi Ltd | 増幅回路 |
-
1987
- 1987-02-27 JP JP62044542A patent/JPH0618294B2/ja not_active Expired - Fee Related
-
1988
- 1988-02-26 DE DE8888102916T patent/DE3876113T2/de not_active Expired - Fee Related
- 1988-02-26 US US07/160,838 patent/US4821000A/en not_active Expired - Lifetime
- 1988-02-26 EP EP88102916A patent/EP0280327B1/en not_active Expired - Lifetime
- 1988-02-27 KR KR1019880002116A patent/KR900007923B1/ko not_active IP Right Cessation
-
1993
- 1993-11-25 HK HK1292/93A patent/HK129293A/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR880010561A (ko) | 1988-10-10 |
| DE3876113T2 (de) | 1993-04-15 |
| KR900007923B1 (ko) | 1990-10-23 |
| EP0280327A3 (en) | 1989-04-26 |
| US4821000A (en) | 1989-04-11 |
| EP0280327B1 (en) | 1992-11-25 |
| JPS63211905A (ja) | 1988-09-05 |
| HK129293A (en) | 1993-12-03 |
| DE3876113D1 (de) | 1993-01-07 |
| EP0280327A2 (en) | 1988-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0618294B2 (ja) | 音声出力増幅器 | |
| JPS648923B2 (ja) | ||
| US7940940B2 (en) | Muting circuit and semiconductor integrated circuit | |
| US4330757A (en) | Semiconductor power amplification circuit | |
| KR900008757B1 (ko) | Btl 전력증폭회로 | |
| US4112385A (en) | Sound amplifier circuit | |
| JP2001284969A (ja) | 電力増幅器 | |
| JP4483010B2 (ja) | 電力増幅器用保護回路 | |
| US4199797A (en) | Protective circuit for amplifier circuits | |
| JP2845065B2 (ja) | オペアンプ | |
| JP2869255B2 (ja) | 増幅器 | |
| JPH0145150Y2 (ja) | ||
| JPH0348683B2 (ja) | ||
| JPH0513047Y2 (ja) | ||
| JPS6214725Y2 (ja) | ||
| JP2834929B2 (ja) | 増幅回路 | |
| JP3332102B2 (ja) | ショック音防止回路 | |
| JPS6231523B2 (ja) | ||
| JPH0797732B2 (ja) | 音声出力増幅回路 | |
| JPH0635535Y2 (ja) | 直結増幅器におけるクリック音防止回路 | |
| JP2005020278A (ja) | 駆動回路 | |
| JP2003092514A (ja) | ショックノイズ防止回路 | |
| JPH08148942A (ja) | 増幅器 | |
| JPH0237127B2 (ja) | ||
| JPH077889B2 (ja) | 演算増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |