JPH0797732B2 - 音声出力増幅回路 - Google Patents
音声出力増幅回路Info
- Publication number
- JPH0797732B2 JPH0797732B2 JP61124924A JP12492486A JPH0797732B2 JP H0797732 B2 JPH0797732 B2 JP H0797732B2 JP 61124924 A JP61124924 A JP 61124924A JP 12492486 A JP12492486 A JP 12492486A JP H0797732 B2 JPH0797732 B2 JP H0797732B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- voltage
- amplifier circuit
- muting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 14
- 230000035939 shock Effects 0.000 description 10
- 230000005236 sound signal Effects 0.000 description 7
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、多段構成型の音声出力用トランジスタ増幅回
路に係り、特に電源投入時のショック音の発生を防止す
る回路に関する。
路に係り、特に電源投入時のショック音の発生を防止す
る回路に関する。
(従来の技術) たとえば音響機器に用いられる多段構成型の音声出力増
幅回路は半導体集積回路化されており、その一例を第3
図に示している。即ち、1は音声信号入力端子、2は前
置増幅回路、3は出力段増幅回路、4は音声信号出力端
子、5はカレントミラー回路であって、PNP形の入力用
トランジスタQ1とそれぞれPNP形の第1,第2の出力用ト
ランジスタQ2,Q3とからなり、第1の出力用トランジス
タQ2は前記前置増幅回路2の動作電源電流をVcc電源端
から供給し、第2の出力用トランジスタQ3は前記出力段
増幅回路3の動作電源電流を前記Vcc電源端から供給す
るように接続されている。一方、6はVcc電源端と接地
端との間に直列に接続された抵抗素子R1,R2およびその
相互接続ノードと接地端との間に接続されたコンデンサ
Cからなるリップルフィルタ回路である。7は上記リッ
プルフィルタ回路6の出力電圧(コンデンサCの端子電
圧)が入力し、この入力電圧が所定値以上のときに動作
状態になって出力電流を前記カレントミラー回路5の入
力用トランジスタQ1に供給するバイアス回路である。こ
のバイアス回路7は、コレクタがVcc電源端に接続さ
れ、ベースが前記リップルフィルタ回路6の出力ノード
に接続されたNPN形の第1のトランジスタQ4と、このト
ランジスタQ4のエミッタと接地端との間に直列に接続さ
れた抵抗素子R3および2個のダイオードD1,D2と、上記
抵抗素子R3およびダイオードD1の相互接続点にベースが
接続され、コレクタが前記カレントミラー回路5の入力
用トランジスタQ1のコレクタ・ベース相互接続点に接続
されたNPN形の第2のトランジスタQ5と、このトランジ
スタQ5のエミッタと接地端との間に接続された抵抗素子
R4とからなる。
幅回路は半導体集積回路化されており、その一例を第3
図に示している。即ち、1は音声信号入力端子、2は前
置増幅回路、3は出力段増幅回路、4は音声信号出力端
子、5はカレントミラー回路であって、PNP形の入力用
トランジスタQ1とそれぞれPNP形の第1,第2の出力用ト
ランジスタQ2,Q3とからなり、第1の出力用トランジス
タQ2は前記前置増幅回路2の動作電源電流をVcc電源端
から供給し、第2の出力用トランジスタQ3は前記出力段
増幅回路3の動作電源電流を前記Vcc電源端から供給す
るように接続されている。一方、6はVcc電源端と接地
端との間に直列に接続された抵抗素子R1,R2およびその
相互接続ノードと接地端との間に接続されたコンデンサ
Cからなるリップルフィルタ回路である。7は上記リッ
プルフィルタ回路6の出力電圧(コンデンサCの端子電
圧)が入力し、この入力電圧が所定値以上のときに動作
状態になって出力電流を前記カレントミラー回路5の入
力用トランジスタQ1に供給するバイアス回路である。こ
のバイアス回路7は、コレクタがVcc電源端に接続さ
れ、ベースが前記リップルフィルタ回路6の出力ノード
に接続されたNPN形の第1のトランジスタQ4と、このト
ランジスタQ4のエミッタと接地端との間に直列に接続さ
れた抵抗素子R3および2個のダイオードD1,D2と、上記
抵抗素子R3およびダイオードD1の相互接続点にベースが
接続され、コレクタが前記カレントミラー回路5の入力
用トランジスタQ1のコレクタ・ベース相互接続点に接続
されたNPN形の第2のトランジスタQ5と、このトランジ
スタQ5のエミッタと接地端との間に接続された抵抗素子
R4とからなる。
次に、上記音声出力増幅回路の電源投入時における動作
を説明する。Vcc電源が投入されると、リップフィルタ
回路6の時定数にしたがってコンデンサCが充電され、
その端子電圧が2VBE(VBEはNPN形トランジスタのベース
・エミッタ間電圧)まで上昇したときにバイアス回路7
のトランジスタQ4,Q5がオン状態になってバイアス電流
が流れ始め、このバイアス電流出力によりカレントミラ
ー回路5が動作して各段の増幅回路2,3に動作電流を供
給することによって、それぞれの動作を開始させる。つ
まり、上記音声出力回路においては、1つのバイアス回
路7により各段の増幅回路が同時に動作を開始するよう
に制御している。
を説明する。Vcc電源が投入されると、リップフィルタ
回路6の時定数にしたがってコンデンサCが充電され、
その端子電圧が2VBE(VBEはNPN形トランジスタのベース
・エミッタ間電圧)まで上昇したときにバイアス回路7
のトランジスタQ4,Q5がオン状態になってバイアス電流
が流れ始め、このバイアス電流出力によりカレントミラ
ー回路5が動作して各段の増幅回路2,3に動作電流を供
給することによって、それぞれの動作を開始させる。つ
まり、上記音声出力回路においては、1つのバイアス回
路7により各段の増幅回路が同時に動作を開始するよう
に制御している。
ところで、前置増幅回路2として差動増幅回路を用いる
ことが多く、この差動増幅回路の動作が開始する時点に
おいて、反転側入力端に接続されている負帰還用のコン
デンサは未充電状態であるので反転側入力は殆んど接地
レベルまで低下している。これに対して、非反転側入力
端は入力カップリングコンデンサが不要な回路の場合に
は増幅回路の動作開始とほぼ同時に立ち上がるので、非
反転側入力と反転側入力とが不平衡な状態になる期間が
存在する。また、上記非反転側入力端に入力カップリン
グコンデンサが接続される場合でも、このカップリング
コンデンサに対する充電の時定数と反転側入力端の負帰
還用コンデンサに対する充電の時定数とを揃えることは
回路構成の上で殆んど不可能であるので、やはり前述し
たように差動増幅回路の動作開始時点で一対の入力端間
の電位が不平衡な状態が存在する。したがって、音声出
力増幅回路の各段の増幅回路が前述したように同時に動
作を開始すると、上記した前置増幅回路2の入力端間電
位差が出力段増幅回路3の出力端子4まで現われ、この
出力端子4に接続されているスピーカ、ヘッドホン等か
らショック音(電源投入時ショック音)が発生してしま
う。このショック音の発生を防止するために、出力段増
幅回路3にミューティング回路を付加して電源投入時に
ミューティング動作を行なわせているが、上記ミューテ
ィング回路を使用しないでもショック音の発生を防止す
る回路が要望される場合がある。
ことが多く、この差動増幅回路の動作が開始する時点に
おいて、反転側入力端に接続されている負帰還用のコン
デンサは未充電状態であるので反転側入力は殆んど接地
レベルまで低下している。これに対して、非反転側入力
端は入力カップリングコンデンサが不要な回路の場合に
は増幅回路の動作開始とほぼ同時に立ち上がるので、非
反転側入力と反転側入力とが不平衡な状態になる期間が
存在する。また、上記非反転側入力端に入力カップリン
グコンデンサが接続される場合でも、このカップリング
コンデンサに対する充電の時定数と反転側入力端の負帰
還用コンデンサに対する充電の時定数とを揃えることは
回路構成の上で殆んど不可能であるので、やはり前述し
たように差動増幅回路の動作開始時点で一対の入力端間
の電位が不平衡な状態が存在する。したがって、音声出
力増幅回路の各段の増幅回路が前述したように同時に動
作を開始すると、上記した前置増幅回路2の入力端間電
位差が出力段増幅回路3の出力端子4まで現われ、この
出力端子4に接続されているスピーカ、ヘッドホン等か
らショック音(電源投入時ショック音)が発生してしま
う。このショック音の発生を防止するために、出力段増
幅回路3にミューティング回路を付加して電源投入時に
ミューティング動作を行なわせているが、上記ミューテ
ィング回路を使用しないでもショック音の発生を防止す
る回路が要望される場合がある。
(発明が解決しようとする問題点) 本発明は、上記したような事情に鑑みてなされたもの
で、ミューティング回路を使用しないでも電源投入時の
ショック音の発生を防止し得る音声出力増幅回路を提供
することを目的とする。
で、ミューティング回路を使用しないでも電源投入時の
ショック音の発生を防止し得る音声出力増幅回路を提供
することを目的とする。
[発明の構成] (問題点を解決するための手段) 本発明は、少なくとも前置増幅回路及び出力段増幅回路
を有し、前記前置増幅回路は反転入力端、非反転入力端
を有し前記反転入力端に負帰還用コンデンサが接続され
た差動増幅回路によって構成された音声出力増幅回路で
あって、電源投入時に、設定された時定数に応じて出力
電圧が上昇する時定数回路と、前記時定数回路及び前置
増幅回路に接続され、前記時定数回路の出力電圧が第1
の電圧となったとき、前記前置増幅回路にバイアス電流
を供給する第1のバイアス回路と、前記時定数回路及び
前記出力段増幅回路に接続され、前記時定数回路の出力
電圧が前記第1の電圧より高い第2の電圧となったと
き、前記出力段増幅回路にバイアス電流を供給する第2
のバイアス回路とを具備することを特徴とする。
を有し、前記前置増幅回路は反転入力端、非反転入力端
を有し前記反転入力端に負帰還用コンデンサが接続され
た差動増幅回路によって構成された音声出力増幅回路で
あって、電源投入時に、設定された時定数に応じて出力
電圧が上昇する時定数回路と、前記時定数回路及び前置
増幅回路に接続され、前記時定数回路の出力電圧が第1
の電圧となったとき、前記前置増幅回路にバイアス電流
を供給する第1のバイアス回路と、前記時定数回路及び
前記出力段増幅回路に接続され、前記時定数回路の出力
電圧が前記第1の電圧より高い第2の電圧となったと
き、前記出力段増幅回路にバイアス電流を供給する第2
のバイアス回路とを具備することを特徴とする。
(作用) 電源投入時にたとえば音声信号入力段増幅回路の一対の
入力端に電位の不平衡状態が一時的に存在したとして
も、この不平衡状態が存在しなくなってから出力段増幅
回路の動作が開始するようにそのバイアス回路の動作開
始時刻を定めておくことによって、上記不平衡状態に起
因する電源投入時のショック音の発生を防ぐことができ
る。
入力端に電位の不平衡状態が一時的に存在したとして
も、この不平衡状態が存在しなくなってから出力段増幅
回路の動作が開始するようにそのバイアス回路の動作開
始時刻を定めておくことによって、上記不平衡状態に起
因する電源投入時のショック音の発生を防ぐことができ
る。
(実施例) 以下、図面を参照して本発明の一実施例を詳細に説明す
る。
る。
第1図は集積回路化された音声出力増幅回路を示してお
り、第3図を参照して前述した音声増幅回路に比べて、
(1)第3図中のバイアス回路7と同じ構成の第1のバ
イアス回路7のほかにこれよりも動作開始入力電圧レベ
ルが高い第2のバイアス回路8が付加されている点、
(2)上記第1のバイアス回路7のバイアス電流出力に
より第1のカレントミラー回路9を駆動して前置増幅回
路2に動作電源電流を供給し、前記第2のバイアス回路
8のバイアス電流出力により第2のカレントミラー回路
10を駆動して出力段増幅回路3に動作電源電流を供給す
るように接続されている点が異なり、その他は同じであ
るので第3図中と同一符号を付してその説明を省略す
る。
り、第3図を参照して前述した音声増幅回路に比べて、
(1)第3図中のバイアス回路7と同じ構成の第1のバ
イアス回路7のほかにこれよりも動作開始入力電圧レベ
ルが高い第2のバイアス回路8が付加されている点、
(2)上記第1のバイアス回路7のバイアス電流出力に
より第1のカレントミラー回路9を駆動して前置増幅回
路2に動作電源電流を供給し、前記第2のバイアス回路
8のバイアス電流出力により第2のカレントミラー回路
10を駆動して出力段増幅回路3に動作電源電流を供給す
るように接続されている点が異なり、その他は同じであ
るので第3図中と同一符号を付してその説明を省略す
る。
上記第2のバイアス回路8は、前記第1のバイアス回路
7と同様にリップルフィルタ回路6の出力ノードに入力
ノードが接続されており、その構成は第1のバイアス回
路7に比べて、トランジスタQ4のエミッタとトランジス
タQ5のベースとの間の抵抗素子R3に直列に1個のダイオ
ードD3が挿入付加されている点が異なるだけであり、そ
の他は同じであるので第1のバイアス回路7中の各素子
と同一符号を付している。そして、前記第1のカレント
ミラー回路8は、PNP形の入力用トランジスタQ6と出力
用トランジスタQ7とからなり、この入力用トランジスタ
Q6は前記第1のバイアス回路7のバイアス電流出力ノー
ドに接続されている。同様に、第2のカレントミラー回
路10も、PNP形の入力用トランジスタQ8と出力用トラン
ジスタQ9とからなり、この入力用トランジスタQ8が前記
第2のバイアス回路8のバイアス電流出力ノードに接続
されている。
7と同様にリップルフィルタ回路6の出力ノードに入力
ノードが接続されており、その構成は第1のバイアス回
路7に比べて、トランジスタQ4のエミッタとトランジス
タQ5のベースとの間の抵抗素子R3に直列に1個のダイオ
ードD3が挿入付加されている点が異なるだけであり、そ
の他は同じであるので第1のバイアス回路7中の各素子
と同一符号を付している。そして、前記第1のカレント
ミラー回路8は、PNP形の入力用トランジスタQ6と出力
用トランジスタQ7とからなり、この入力用トランジスタ
Q6は前記第1のバイアス回路7のバイアス電流出力ノー
ドに接続されている。同様に、第2のカレントミラー回
路10も、PNP形の入力用トランジスタQ8と出力用トラン
ジスタQ9とからなり、この入力用トランジスタQ8が前記
第2のバイアス回路8のバイアス電流出力ノードに接続
されている。
次に、上記音声出力増幅回路の電源投入時における動作
を説明する。Vcc電源が投入されると、リップルフィル
タ回路6の時定数にしたがってコンデンサCが充電さ
れ、その端子電圧が上昇する。この場合、端子電圧が2V
BE(VBEはNPN形トランジスタのベース・エミッタ間電
圧)になると、先ず第1のバイアス回路7のトランジス
タQ4,Q5がオン状態になってバイアス電流が流れ始め、
このバイアス電流出力により第1のカレントミラー回路
8が動作して前置増幅回路2に動作電流を供給すること
によってその動作を開始させる。この後、前記端子電圧
がさらにVF(VFはダイオードの順方向電圧であり、VF=
VBEである)上昇して3VBEになると、第2のバイアス回
路8もトランジスタQ4,Q5がオン状態になってバイアス
電流が流れ始め、このバイアス電流出力により第2のカ
レントミラー回路10が動作して出力段増幅回路3に動作
電流を供給することによってその動作を開始させる。
を説明する。Vcc電源が投入されると、リップルフィル
タ回路6の時定数にしたがってコンデンサCが充電さ
れ、その端子電圧が上昇する。この場合、端子電圧が2V
BE(VBEはNPN形トランジスタのベース・エミッタ間電
圧)になると、先ず第1のバイアス回路7のトランジス
タQ4,Q5がオン状態になってバイアス電流が流れ始め、
このバイアス電流出力により第1のカレントミラー回路
8が動作して前置増幅回路2に動作電流を供給すること
によってその動作を開始させる。この後、前記端子電圧
がさらにVF(VFはダイオードの順方向電圧であり、VF=
VBEである)上昇して3VBEになると、第2のバイアス回
路8もトランジスタQ4,Q5がオン状態になってバイアス
電流が流れ始め、このバイアス電流出力により第2のカ
レントミラー回路10が動作して出力段増幅回路3に動作
電流を供給することによってその動作を開始させる。
上記実施例の音声出力増幅回路によれば、前置増幅回路
2と出力段増幅回路3との動作開始時刻を、前記リップ
ルフィルタ回路6におけるコンデンサCの端子電圧がVF
分上昇するに要する充電時間に相当する時間だけずらす
ことができる。この場合、電源投入時にたとえば前置増
幅回路2において前述したような入力端間電位の不平衡
状態が一時的に発生したとしても、この不平衡状態が消
えたのちに出力段増幅回路3の動作が開始するように回
路定数を設定しておくことによって、上記不平衡状態に
起因する電源投入時ショック音の発生を防ぐことが可能
になる。即ち、上記実施例によれば、ミューティング回
路を使用しなくても電源投入時のショック音の発生を防
止でき、従来例に比べて第2のバイアス回路8を付加
し、カレントミラー回路(第3図5)を省略して2個の
カレントミラー回路9,10を付加するだけの比較的簡単な
構成で実現できる。
2と出力段増幅回路3との動作開始時刻を、前記リップ
ルフィルタ回路6におけるコンデンサCの端子電圧がVF
分上昇するに要する充電時間に相当する時間だけずらす
ことができる。この場合、電源投入時にたとえば前置増
幅回路2において前述したような入力端間電位の不平衡
状態が一時的に発生したとしても、この不平衡状態が消
えたのちに出力段増幅回路3の動作が開始するように回
路定数を設定しておくことによって、上記不平衡状態に
起因する電源投入時ショック音の発生を防ぐことが可能
になる。即ち、上記実施例によれば、ミューティング回
路を使用しなくても電源投入時のショック音の発生を防
止でき、従来例に比べて第2のバイアス回路8を付加
し、カレントミラー回路(第3図5)を省略して2個の
カレントミラー回路9,10を付加するだけの比較的簡単な
構成で実現できる。
第2図はミューティング回路を有する音声出力増幅回路
に本発明を適用した例を示しており、第1図に示した音
声出力増幅回路に比べて、ミューティング回路11を有す
る点およびこのミューティング回路11により制御される
出力段のプッシュプル接続された2個のNPN形のパワー
トランジスタQ11,Q12を図示している点が異なり、その
他は同じであるので第1図中と同一符号を付している。
上記ミューティング回路11は、コレクタがVcc電源端に
接続され、ベースが前記リップルフィルタ回路6の出力
ノードに接続されたNPN形トランジスタQ13と、このトラ
ンジスタQ13のエミッタと接地端との間に直列に接続さ
れた抵抗素子R4,R5と、この抵抗素子R4,R5の相互接続
点にペースが接続され、エミッタが接地されたNPN形ト
ランジスタQ14と、このトランジスタQ14のコレクタとV
cc電源端との間に接続された抵抗素子R6と、上記トラン
ジスタQ14のコレクタにベースが接続され、コレクタ・
エミッタ間がVcc電源端と低電位側のパワートランジス
タQ12のベースとの間に接続されたミューティング用のN
PN形トランジスタQ15とからなる。
に本発明を適用した例を示しており、第1図に示した音
声出力増幅回路に比べて、ミューティング回路11を有す
る点およびこのミューティング回路11により制御される
出力段のプッシュプル接続された2個のNPN形のパワー
トランジスタQ11,Q12を図示している点が異なり、その
他は同じであるので第1図中と同一符号を付している。
上記ミューティング回路11は、コレクタがVcc電源端に
接続され、ベースが前記リップルフィルタ回路6の出力
ノードに接続されたNPN形トランジスタQ13と、このトラ
ンジスタQ13のエミッタと接地端との間に直列に接続さ
れた抵抗素子R4,R5と、この抵抗素子R4,R5の相互接続
点にペースが接続され、エミッタが接地されたNPN形ト
ランジスタQ14と、このトランジスタQ14のコレクタとV
cc電源端との間に接続された抵抗素子R6と、上記トラン
ジスタQ14のコレクタにベースが接続され、コレクタ・
エミッタ間がVcc電源端と低電位側のパワートランジス
タQ12のベースとの間に接続されたミューティング用のN
PN形トランジスタQ15とからなる。
上記ミューティング回路11は、電源投入直後においては
トランジスタQ13,Q14がオフ状態であり、ミューティン
グ用トランジスタQ15は抵抗素子R6を経てベース電流が
供給されるのでオン状態であり、これによって低電位側
のパワートランジスタQ12がオン駆動されるので音声信
号出力端子4は接地電位になっている。電源投入後に前
記実施例と同様に第1のバイアス回路7および第2のバ
イアス回路8が順に動作を開始する。こののち、リップ
ルフィルタ回路6のコンデンサCの端子電圧によってミ
ューティング回路11のトランジスタQ13,Q14がオン状態
になると、前記ミューティング用トランジスタQ15はベ
ース電流が不足してオフ状態になり、ミューティング動
作がオフ状態となって出力段パワートランジスタQ11,Q
12の正常なプッシュプル動作が可能になる。このように
ミューティング動作がオフになるのは、前記コンデンサ
Cの端子電圧よりトランジスタQ13のベース・エミッタ
間電圧VBEだけ低い電圧を抵抗素子R4,R5により分圧し
た電圧がトランジスタQ14のベース・エミッタ間電圧
(約0.7V)になったときであり、このタイミングは抵抗
素子R4,R5の抵抗値比で決定することが可能である。こ
の場合、ミューティング動作がオフ状態になると同時に
出力段増幅回路3の動作が開始するようにタイミングを
設定しておくと、音声出力の立ち上がりを滑らかに行な
わせることも可能である。上記したようなミューティン
グ回路11を有する音声出力増幅回路に本発明を適用する
と、音声出力増幅回路をBTL(バランスド・トランスフ
ォーマレス)接続して使用する2チャンネル間の直流電
位差が問題になるような場合に、両チャンネルの音声信
号出力端子の音声出力の立ち上がりのタイミングを揃え
ることが可能になるので、特に有効である。
トランジスタQ13,Q14がオフ状態であり、ミューティン
グ用トランジスタQ15は抵抗素子R6を経てベース電流が
供給されるのでオン状態であり、これによって低電位側
のパワートランジスタQ12がオン駆動されるので音声信
号出力端子4は接地電位になっている。電源投入後に前
記実施例と同様に第1のバイアス回路7および第2のバ
イアス回路8が順に動作を開始する。こののち、リップ
ルフィルタ回路6のコンデンサCの端子電圧によってミ
ューティング回路11のトランジスタQ13,Q14がオン状態
になると、前記ミューティング用トランジスタQ15はベ
ース電流が不足してオフ状態になり、ミューティング動
作がオフ状態となって出力段パワートランジスタQ11,Q
12の正常なプッシュプル動作が可能になる。このように
ミューティング動作がオフになるのは、前記コンデンサ
Cの端子電圧よりトランジスタQ13のベース・エミッタ
間電圧VBEだけ低い電圧を抵抗素子R4,R5により分圧し
た電圧がトランジスタQ14のベース・エミッタ間電圧
(約0.7V)になったときであり、このタイミングは抵抗
素子R4,R5の抵抗値比で決定することが可能である。こ
の場合、ミューティング動作がオフ状態になると同時に
出力段増幅回路3の動作が開始するようにタイミングを
設定しておくと、音声出力の立ち上がりを滑らかに行な
わせることも可能である。上記したようなミューティン
グ回路11を有する音声出力増幅回路に本発明を適用する
と、音声出力増幅回路をBTL(バランスド・トランスフ
ォーマレス)接続して使用する2チャンネル間の直流電
位差が問題になるような場合に、両チャンネルの音声信
号出力端子の音声出力の立ち上がりのタイミングを揃え
ることが可能になるので、特に有効である。
なお、本発明は上記実施例に限らず、多段構成型の音声
出力増幅回路において、電源投入時の動作開始時刻に差
を持たせるように多段増幅回路を二系統以上に区分し、
上記各系統毎にバイアス電流決定回路(前記実施例のバ
イアス回路に相当する)およびバイアス電流供給回路
(前記実施例のカレントミラー回路に相当する)を設
け、出力段増幅回路を入力段増幅回路の動作開始よりも
後で動作開始させればよい。この場合、上記バイアス電
流決定回路、バイアス電流供給回路は前記実施例に限定
されることなく、種々の変形実施が可能である。
出力増幅回路において、電源投入時の動作開始時刻に差
を持たせるように多段増幅回路を二系統以上に区分し、
上記各系統毎にバイアス電流決定回路(前記実施例のバ
イアス回路に相当する)およびバイアス電流供給回路
(前記実施例のカレントミラー回路に相当する)を設
け、出力段増幅回路を入力段増幅回路の動作開始よりも
後で動作開始させればよい。この場合、上記バイアス電
流決定回路、バイアス電流供給回路は前記実施例に限定
されることなく、種々の変形実施が可能である。
[発明の効果] 上述したように本発明の音声出力増幅回路によれば、ミ
ューティング回路を使用しないでも電源投入時のショッ
ク音の発生を防止することができる。
ューティング回路を使用しないでも電源投入時のショッ
ク音の発生を防止することができる。
第1図は本発明の音声出力増幅回路の一実施例を示す回
路図、第2図は同じく他の実施例を示す回路図、第3図
は従来の音声出力増幅回路を示す回路図である。 1……音声信号入力端子、2……前置増幅回路、3……
出力段増幅回路、4……音声信号出力端子、6……リッ
プルフィルタ回路、7,8……バイアス回路、9,10……カ
レントミラー回路、11……ミューティング回路。
路図、第2図は同じく他の実施例を示す回路図、第3図
は従来の音声出力増幅回路を示す回路図である。 1……音声信号入力端子、2……前置増幅回路、3……
出力段増幅回路、4……音声信号出力端子、6……リッ
プルフィルタ回路、7,8……バイアス回路、9,10……カ
レントミラー回路、11……ミューティング回路。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭55−91215(JP,A) 特開 昭55−91214(JP,A) 特開 昭55−8169(JP,A) 実開 昭56−176513(JP,U)
Claims (3)
- 【請求項1】少なくとも前置増幅回路及び出力段増幅回
路を有し、前記前置増幅回路は反転入力端、非反転入力
端を有し前記反転入力端に負帰還用コンデンサが接続さ
れた差動増幅回路によって構成された音声出力増幅回路
であって、 電源投入時に、設定された時定数に応じて出力電圧が上
昇する時定数回路と、 前記時定数回路及び前置増幅回路に接続され、前記時定
数回路の出力電圧が第1の電圧となったとき、前記前置
増幅回路にバイアス電流を供給する第1のバイアス回路
と、 前記時定数回路及び前記出力段増幅回路に接続され、前
記時定数回路の出力電圧が前記第1の電圧より高い第2
の電圧となったとき、前記出力段増幅回路にバイアス電
流を供給する第2のバイアス回路と を具備することを特徴とする音声出力増幅回路。 - 【請求項2】電源投入時に音声出力をオフ状態にするた
めのミューティング回路をさらに具備し、このミューテ
ィング回路のミューティング動作がオフ状態になると同
時に前記出力段増幅回路の動作を開始させるように制御
することを特徴とする特許請求の範囲第1項記載の音声
出力増幅回路。 - 【請求項3】前記ミューティング回路には前記時定数回
路の出力電圧が供給され、前記ミューティング回路はそ
の入力電圧が所定値になったときにミューティング動作
がオフ状態になることを特徴とする特許請求の範囲第2
項記載の音声出力増幅回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61124924A JPH0797732B2 (ja) | 1986-05-30 | 1986-05-30 | 音声出力増幅回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61124924A JPH0797732B2 (ja) | 1986-05-30 | 1986-05-30 | 音声出力増幅回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62281605A JPS62281605A (ja) | 1987-12-07 |
JPH0797732B2 true JPH0797732B2 (ja) | 1995-10-18 |
Family
ID=14897517
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61124924A Expired - Lifetime JPH0797732B2 (ja) | 1986-05-30 | 1986-05-30 | 音声出力増幅回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0797732B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0648768B2 (ja) * | 1988-11-07 | 1994-06-22 | 三洋電機株式会社 | ミューティング回路 |
JP4973891B2 (ja) * | 2008-02-07 | 2012-07-11 | オンキヨー株式会社 | パルス幅変調回路及びそれを用いたスイッチングアンプ |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS558169A (en) * | 1978-07-05 | 1980-01-21 | Toshiba Corp | Multi-step amplifier |
JPS5591214A (en) * | 1978-12-29 | 1980-07-10 | Ricoh Co Ltd | Rise time control circuit for amplifier |
JPS5591215A (en) * | 1978-12-29 | 1980-07-10 | Ricoh Co Ltd | Rise time control circuit for amplifier |
JPS56176513U (ja) * | 1980-05-30 | 1981-12-26 |
-
1986
- 1986-05-30 JP JP61124924A patent/JPH0797732B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS62281605A (ja) | 1987-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3697679B2 (ja) | 安定化電源回路 | |
JPS6013324B2 (ja) | 直結型電力増幅回路 | |
JPH0618294B2 (ja) | 音声出力増幅器 | |
JP3719853B2 (ja) | 信号処理回路装置 | |
US6903609B2 (en) | Operational amplifier | |
JPH0797732B2 (ja) | 音声出力増幅回路 | |
US4017749A (en) | Transistor circuit including source voltage ripple removal | |
JP3537571B2 (ja) | オーディオ信号増幅回路 | |
JPS6042644B2 (ja) | 電力増幅器 | |
US6137364A (en) | Low voltage drop integrated analog amplifier without external compensation network | |
JP3442872B2 (ja) | Btl出力回路 | |
EP0508711A1 (en) | Transistor direct-coupled amplifier | |
JP3470835B2 (ja) | 演算増幅器 | |
JP2834929B2 (ja) | 増幅回路 | |
JP3462579B2 (ja) | 増幅回路 | |
JP2653495B2 (ja) | 帰還制御増幅回路 | |
JP3150002B2 (ja) | 出力回路 | |
JP2623954B2 (ja) | 利得可変増幅器 | |
JPS63314904A (ja) | 掛算検波器用広帯域増幅回路 | |
JP2797621B2 (ja) | コンパレータ回路 | |
JPS5921109A (ja) | 定電流出力特性を有するパワ−アンプ | |
JP3360911B2 (ja) | 差動増幅回路 | |
JPH024503Y2 (ja) | ||
JPH0345568B2 (ja) | ||
JPS6252489B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |