[go: up one dir, main page]

JPH01160055A - シリコン炭化層構造 - Google Patents

シリコン炭化層構造

Info

Publication number
JPH01160055A
JPH01160055A JP62317398A JP31739887A JPH01160055A JP H01160055 A JPH01160055 A JP H01160055A JP 62317398 A JP62317398 A JP 62317398A JP 31739887 A JP31739887 A JP 31739887A JP H01160055 A JPH01160055 A JP H01160055A
Authority
JP
Japan
Prior art keywords
silicon carbide
carbide layer
layer
diffusion
shallow
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62317398A
Other languages
English (en)
Other versions
JP2546696B2 (ja
Inventor
Yuji Furumura
雄二 古村
Fumitake Mieno
文健 三重野
Takashi Eshita
隆 恵下
Kikuo Ito
伊藤　喜久雄
Masahiko Toki
雅彦 土岐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP62317398A priority Critical patent/JP2546696B2/ja
Priority to EP88311912A priority patent/EP0322161B1/en
Priority to DE3853351T priority patent/DE3853351T2/de
Priority to KR1019880016837A priority patent/KR920008033B1/ko
Priority to US07/286,611 priority patent/US5103285A/en
Publication of JPH01160055A publication Critical patent/JPH01160055A/ja
Application granted granted Critical
Publication of JP2546696B2 publication Critical patent/JP2546696B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 シリコン基板に形成したシリコン炭化層に浅い接合の拡
散層が形成されたシリコン炭化層構造に関し、 シリコン基板に浅い拡散領域を再現性よく形成でき、接
合の安定性を増すことができる構造のシリコン炭化層を
提供することを目的とし、シリコン基板に設けられた炭
化層に不純物が拡散されて拡散層が形成されてなること
を特徴とするシリコン炭化層構造を含み構成する。
〔産業上の利用分野〕
本発明は、シリコン基板に形成したシリコン炭化層に浅
い接合の拡散層が形成されたシリコン炭化層構造に関す
る。
〔従来技術及びその問題点〕
従来、集積回路（ＩＣ）を製造する場合、例えばＮＭＯ
３Ｉ−ランジスタのソース、ドレイン拡散層の深さは０
．３〜０．３５μｍ程度で、チャネル長は２μｍ程度の
ものが一般的である。チャネル長を例えば０．７〜０．
８μｍ程度に短くした場合には、しきい値電圧Ｖｔｖ１
１の低下が著しくなり、これを解決するためには、ソー
ス・ドレインを０．１　μｍ以下の浅い領域に形成する
必要がある。
しかし、従来のイオン注入法により不純物原子を注入し
、熱的に活性化させて形成する場合には、不純物原子が
熱で拡散するために、０．１μｍ以下の浅い拡散領域を
形成することは困難であった。
また、第３図に示す如く、例えばＰ型シリコン基板１に
Ｏ９μｍ程度の浅いソースまたはドレイン領域２が形成
され、このソースまたはドレイン領域２にアルミニュウ
ムの材料でコンタクトが形成された場合には、後の熱処
理工程でソース又はドレイン領域２の結晶欠陥の存在す
る部分からアルミニュウムが異常拡散し接合が破壊され
る問題もあった。
そこで本発明は、シリコン基板に浅い拡散領域を再現性
よく形成でき１、接合の安定性を増すことができる構造
のシリコン炭化層を提供することを目的とする。
〔問題点を解決するための手段］ 上記問題点は、シリコン基板に設けられた炭化層に不純
物が拡散されて拡散層が形成されてなることを特徴とす
るシリコン炭化層構造によって解決される。
〔作用〕
本発明においては、シリコン基板に形成したシリコン炭
化層が、不純物の拡散に対し高いバリア性能を有し不純
物の拡散係数が小さくなり、従って、シリコン炭化層に
不純物の拡散層を形成することにより、浅い拡散領域を
もった半導体装置を形成することができる。また、シリ
コン炭化層は、アルミニュウムのコンタクトに対しバリ
アメタルの性能も有し、結晶欠陥等からのアルミニュウ
ムの異常拡散を防止し安定な接合が得られる。
〔実施例〕
以下、図面を参照して本発明の実施例を具体的に説明す
る。
第１図は、本発明の一実施例に係る半導体装置（ＮＭＯ
３）ランジスタ）の断面図である。
第１図において、１１はｐ型シリコン（Ｓｌ）基板、１
２は素子間分離用のフィールド酸化膜、１３Ａ、１３Ｂ
はｎ＋型シリコン炭化層のソース・ドレイン領域、１４
はゲート酸化膜、１５はポリシリコンより゛なるゲート
電極、１６はＰＳＧよりなる絶縁層、１７はコンタクト
窓、１８はアルミニュウム配線層である。ソース・ドレ
イン領域１３Ａ、１３Ｂを形成するｎ゛型シリコン炭化
層は１００Å以下の深さの拡散層を形成している。この
構造により浅い拡散領域をもってＮＭＯＳトランジスタ
を構成している。
次に上記構造の半導体装置（ＮＭＯ３）ランジスク）の
製造方法について説明する。
第２図（ａ）〜（ｃ）は、本発明の一実施例に係るＮＭ
Ｏ３）ランジスタの形成を示す図である。なお、第１図
に対応する部分は同一の符号を記す。
まず、同図（ａ）に示す如く、ｐ型シリコン基板１１に
上に素子領域には薄く、他の部分には厚く酸化膜（Ｓｉ
Ｏ□膜）を形成し、その素子領域上にポリシリコンを堆
積した後、異方性エツチングにより側面を残し平面の酸
化膜をエンチングして、シリコン基板１１上の酸化膜を
取り除く。これにより素子間分離用のフィールド酸化膜
１２が形成され、ゲート電極１５の周囲をゲート酸化膜
１４で被う形状に形成される。
次に、同図（ｂ）に示す如く、水素（Ｈ２）とプロパン
（Ｃ３１１，）の混合ガス中で温度約１０００°Ｃ１圧
力４００パスカル（Ｐａ）、２０分間程度の処理を行う
。この処理により、シリコン基板１１に厚さ１００人程
０以下のシリコン炭化層１９が形成される。
次に、同図（ｃ）に示す如く、全面にＰＳＧ膜１６を堆
積し、温度１１００°Ｃ１３０分程度の熱処理を行う。
この処理によりシリコン炭化層１９中にＰＳＧ　１１９
１６のリン（Ｐ）が拡散し、ｎ゛型シリコン炭化層が形
成され、このｎ゛型シリコン炭化層がソース・ドレイン
領域１３Ａ　、１３Ｂを形成する。このｎ゛型シリコン
炭化層は、シリコン炭化層１９の厚さ全体に形成される
のではなく、ごく表面部分のみに形成され、１００Å以
下の浅い拡散領域が形成される。
そして、ＰＳＧ膜１６にコンタクト窓１７を形成し、ア
ルミニュウム配線層１８を形成する。
以上の様に製造されるＮＭＯ３）ランジスタでは、シリ
コン基板１１に１００人程０以下のシリコン炭化層１９
を形成し、このシリコン炭化層１９に不純物（Ｐ）を拡
散させるため、シリコン炭化層１９が不純物（Ｐ）に対
して高いバリア性能を有し、シリコン炭化層１９の表面
に薄い拡散層が形成される。従って、１００Å以下の浅
い拡散領域でもってＮＭＯＳトランジスタを形成するこ
とができる。
また、コンタクトのアルミニュウム配線層１８に対して
は、シリコン炭化層１９がバリアメタルの性能を有する
ため、異常拡散による接合の破壊が防止される。尚、上
記実施例において、シリコン炭化ＩＷｔ−ＮＭＯＳトラ
ンジスタのソース・ドレインの形成に用いているが、浅
い拡散層を必要とするその他の半導体装置に適用するこ
とができる。
また、シリコン炭化層１９の厚さは、処理時■１等によ
り変えることができ、必要な厚さの浅い拡散領域を成形
することができる。
〔発明の効果〕
以上の様に本発明によれば、シリコン炭化層を形成し、
このシリコン炭化層に不純物を拡散して拡散層を形成し
半導体装置を形成するようにしているため、シリコン炭
化層が不純物の拡散に対して高いバリア性能を有し、浅
い拡散領域が得られる。また、シリコン炭化層がアルミ
ニュウム等のコンタクトに対しハリアメクルの性能を有
するため、浅い拡散層でもって異常拡散を防止し安定な
接合が得られるものである。
【図面の簡単な説明】
第１図は本発明実施例の断面図、 第２図（ａ）〜（ｃ）は本発明実施例の形成工程を示す
断面図、 第３図は従来のアルミニュウムの異常拡散の状態を示す
図である。 図中、 １１はｐ型シリコン基板、 １２は素子間分離用のフィールド酸化膜、１３Ａ　、１
３Ｂはｎ“型シリコン炭化層のソース・ドレイン領域、 １４はゲート酸化膜、 １５はゲート電極、 １６は絶縁層、 １７はコンタクト窓、 １８はアルミニュウム配線層、 １９はシリコン炭化層 を示す。 特許出願人　　　富士通株式会社 代理人弁理士　　久木元　　　彰 ブ ＰＳｌシ 、本光旦月尖〕他づクリの　お１面図 第１図

Claims (1)

    【特許請求の範囲】
  1. 　シリコン基板（１１）に設けられた炭化層（１９）に
    不純物が拡散されて拡散層（１３Ａ、１３Ｂ）が形成さ
    れてなることを特徴とするシリコン炭化層構造。
JP62317398A 1987-12-17 1987-12-17 シリコン炭化層構造 Expired - Lifetime JP2546696B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP62317398A JP2546696B2 (ja) 1987-12-17 1987-12-17 シリコン炭化層構造
EP88311912A EP0322161B1 (en) 1987-12-17 1988-12-16 Silicon carbide barrier between silicon substrate and metal layer
DE3853351T DE3853351T2 (de) 1987-12-17 1988-12-16 Siliciumcarbidsperre zwischen einem Siliciumsubstrat und einer Metallschicht.
KR1019880016837A KR920008033B1 (ko) 1987-12-17 1988-12-17 실리콘 기판과 금속층 사이의 실리콘 카바이드 장벽층
US07/286,611 US5103285A (en) 1987-12-17 1988-12-19 Silicon carbide barrier between silicon substrate and metal layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62317398A JP2546696B2 (ja) 1987-12-17 1987-12-17 シリコン炭化層構造

Publications (2)

Publication Number Publication Date
JPH01160055A true JPH01160055A (ja) 1989-06-22
JP2546696B2 JP2546696B2 (ja) 1996-10-23

Family

ID=18087801

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62317398A Expired - Lifetime JP2546696B2 (ja) 1987-12-17 1987-12-17 シリコン炭化層構造

Country Status (5)

Country Link
US (1) US5103285A (ja)
EP (1) EP0322161B1 (ja)
JP (1) JP2546696B2 (ja)
KR (1) KR920008033B1 (ja)
DE (1) DE3853351T2 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5323343A (en) * 1989-10-26 1994-06-21 Mitsubishi Denki Kabushiki Kaisha DRAM device comprising a stacked type capacitor and a method of manufacturing thereof
JPH0496336A (ja) * 1990-08-11 1992-03-27 Nec Corp Ｍｏｓ型半導体装置
KR940006689B1 (ko) * 1991-10-21 1994-07-25 삼성전자 주식회사 반도체장치의 접촉창 형성방법
US5307305A (en) * 1991-12-04 1994-04-26 Rohm Co., Ltd. Semiconductor device having field effect transistor using ferroelectric film as gate insulation film
US5397717A (en) * 1993-07-12 1995-03-14 Motorola, Inc. Method of fabricating a silicon carbide vertical MOSFET
JP3045946B2 (ja) * 1994-05-09 2000-05-29 インターナショナル・ビジネス・マシーンズ・コーポレイション 半導体デバイスの製造方法
US5818071A (en) * 1995-02-02 1998-10-06 Dow Corning Corporation Silicon carbide metal diffusion barrier layer
JP3305197B2 (ja) * 1995-09-14 2002-07-22 株式会社東芝 半導体装置
US5759623A (en) * 1995-09-14 1998-06-02 Universite De Montreal Method for producing a high adhesion thin film of diamond on a Fe-based substrate
JPH11163329A (ja) * 1997-11-27 1999-06-18 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2000058783A (ja) * 1998-08-06 2000-02-25 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6531751B1 (en) * 1998-12-03 2003-03-11 Agere Systems Inc. Semiconductor device with increased gate insulator lifetime
US6124627A (en) * 1998-12-03 2000-09-26 Texas Instruments Incorporated Lateral MOSFET having a barrier between the source/drain region and the channel region using a heterostructure raised source/drain region
JP2001035943A (ja) * 1999-07-23 2001-02-09 Mitsubishi Electric Corp 半導体装置および製造方法
US6492267B1 (en) * 2000-02-11 2002-12-10 Micron Technology, Inc. Low temperature nitride used as Cu barrier layer
US6417092B1 (en) 2000-04-05 2002-07-09 Novellus Systems, Inc. Low dielectric constant etch stop films
US6764958B1 (en) * 2000-07-28 2004-07-20 Applied Materials Inc. Method of depositing dielectric films
JP3650727B2 (ja) * 2000-08-10 2005-05-25 Ｈｏｙａ株式会社 炭化珪素製造方法
US6537733B2 (en) * 2001-02-23 2003-03-25 Applied Materials, Inc. Method of depositing low dielectric constant silicon carbide layers
US6541842B2 (en) * 2001-07-02 2003-04-01 Dow Corning Corporation Metal barrier behavior by SiC:H deposition on porous materials
KR20030020072A (ko) * 2001-09-01 2003-03-08 주성엔지니어링(주) 유니폴라 정전척
US6656837B2 (en) * 2001-10-11 2003-12-02 Applied Materials, Inc. Method of eliminating photoresist poisoning in damascene applications
US6528423B1 (en) * 2001-10-26 2003-03-04 Lsi Logic Corporation Process for forming composite of barrier layers of dielectric material to inhibit migration of copper from copper metal interconnect of integrated circuit structure into adjacent layer of low k dielectric material
GB0129567D0 (en) 2001-12-11 2002-01-30 Trikon Technologies Ltd Diffusion barrier
EP1842940A1 (en) * 2006-04-06 2007-10-10 Interuniversitair Microelektronica Centrum ( Imec) Method for forming a group III nitride material on a silicon substrate
US20100140587A1 (en) * 2007-10-31 2010-06-10 Carothers Daniel N High-Injection Heterojunction Bipolar Transistor
US20100320548A1 (en) * 2009-06-18 2010-12-23 Analog Devices, Inc. Silicon-Rich Nitride Etch Stop Layer for Vapor HF Etching in MEMS Device Fabrication
US9099578B2 (en) 2012-06-04 2015-08-04 Nusola, Inc. Structure for creating ohmic contact in semiconductor devices and methods for manufacture

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3794516A (en) * 1970-12-15 1974-02-26 W Engeler Method for making high temperature low ohmic contact to silicon
JPS6271271A (ja) * 1985-09-24 1987-04-01 Sharp Corp 炭化珪素半導体の電極構造
JP2615390B2 (ja) * 1985-10-07 1997-05-28 工業技術院長 炭化シリコン電界効果トランジスタの製造方法
US4722913A (en) * 1986-10-17 1988-02-02 Thomson Components-Mostek Corporation Doped semiconductor vias to contacts
JPS63136568A (ja) * 1986-11-27 1988-06-08 Fujitsu Ltd 半導体装置
JP2534525B2 (ja) * 1987-12-19 1996-09-18 富士通株式会社 β−炭化シリコン層の製造方法

Also Published As

Publication number Publication date
US5103285A (en) 1992-04-07
EP0322161A2 (en) 1989-06-28
KR920008033B1 (ko) 1992-09-21
JP2546696B2 (ja) 1996-10-23
KR890011040A (ko) 1989-08-12
DE3853351T2 (de) 1995-07-27
EP0322161B1 (en) 1995-03-15
DE3853351D1 (de) 1995-04-20
EP0322161A3 (en) 1990-01-17

Similar Documents

Publication Publication Date Title
JPH01160055A (ja) シリコン炭化層構造
US4889829A (en) Method for producing a semiconductor device having a silicon-on-insulator structure
JPS60223165A (ja) 半導体装置の製造方法
JP3196229B2 (ja) 半導体装置
KR100421300B1 (ko) 고도핑된 영역에 대해 낮은 콘택저항을 갖는 반도체 소자
JPS6251216A (ja) 半導体装置の製造方法
EP0405063A2 (en) An insulated-gate fet on an soi-structure
US7795095B2 (en) Method of producing semiconductor device
JPH0379035A (ja) Ｍｏｓトランジスタ及びその製造方法
JPH0346980B2 (ja)
JPS59224141A (ja) 半導体装置の製造方法
JP2695812B2 (ja) 半導体装置
JPS60198863A (ja) Ｍｉｓトランジスタ及びその製造方法
JPH0252437A (ja) 半導体装置の製造方法
JPS62122173A (ja) 半導体装置
JPH01270272A (ja) Ｍｉｓ形半導体装置の製造方法
JPH01160032A (ja) 半導体装置
JPS59138363A (ja) 半導体装置及びその製造方法
JP3260485B2 (ja) 半導体装置の製造方法
KR19980058438A (ko) 반도체 소자의 실리사이드 형성 방법
JPS61226957A (ja) 半導体装置
JPS61225838A (ja) 電極配線の形成方法
JPH03188637A (ja) 半導体装置の製造方法
JPS6058674A (ja) Ｍｏｓ型トランジスタ
JPH0227760A (ja) 半導体装置の製造方法