[go: up one dir, main page]

JP7273741B2 - 光結合装置及び高周波装置 - Google Patents

光結合装置及び高周波装置 Download PDF

Info

Publication number
JP7273741B2
JP7273741B2 JP2020019407A JP2020019407A JP7273741B2 JP 7273741 B2 JP7273741 B2 JP 7273741B2 JP 2020019407 A JP2020019407 A JP 2020019407A JP 2020019407 A JP2020019407 A JP 2020019407A JP 7273741 B2 JP7273741 B2 JP 7273741B2
Authority
JP
Japan
Prior art keywords
terminal
receiving element
light receiving
switching element
optical coupling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020019407A
Other languages
English (en)
Other versions
JP2021125620A (ja
Inventor
真美 藤原
直也 鷹居
和喜 田中
壮紀 安住
吉雄 野口
豪 常盤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2020019407A priority Critical patent/JP7273741B2/ja
Priority to CN202010782829.7A priority patent/CN113257947B/zh
Priority to US17/014,382 priority patent/US11462525B2/en
Publication of JP2021125620A publication Critical patent/JP2021125620A/ja
Application granted granted Critical
Publication of JP7273741B2 publication Critical patent/JP7273741B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F55/00—Radiation-sensitive semiconductor devices covered by groups H10F10/00, H10F19/00 or H10F30/00 being structurally associated with electric light sources and electrically or optically coupled thereto
    • H10F55/10—Radiation-sensitive semiconductor devices covered by groups H10F10/00, H10F19/00 or H10F30/00 being structurally associated with electric light sources and electrically or optically coupled thereto wherein the radiation-sensitive semiconductor devices control the electric light source, e.g. image converters, image amplifiers or image storage devices
    • H10F55/15—Radiation-sensitive semiconductor devices covered by groups H10F10/00, H10F19/00 or H10F30/00 being structurally associated with electric light sources and electrically or optically coupled thereto wherein the radiation-sensitive semiconductor devices control the electric light source, e.g. image converters, image amplifiers or image storage devices wherein the radiation-sensitive devices and the electric light source are all semiconductor devices
    • H10F55/155—Radiation-sensitive semiconductor devices covered by groups H10F10/00, H10F19/00 or H10F30/00 being structurally associated with electric light sources and electrically or optically coupled thereto wherein the radiation-sensitive semiconductor devices control the electric light source, e.g. image converters, image amplifiers or image storage devices wherein the radiation-sensitive devices and the electric light source are all semiconductor devices formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F55/00—Radiation-sensitive semiconductor devices covered by groups H10F10/00, H10F19/00 or H10F30/00 being structurally associated with electric light sources and electrically or optically coupled thereto
    • H10F55/20—Radiation-sensitive semiconductor devices covered by groups H10F10/00, H10F19/00 or H10F30/00 being structurally associated with electric light sources and electrically or optically coupled thereto wherein the electric light source controls the radiation-sensitive semiconductor devices, e.g. optocouplers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/93—Interconnections
    • H10F77/933—Interconnections for devices having potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32238—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48229—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H01L2224/49052—Different loop heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H01L2224/49176—Wire connectors having the same loop shape and height
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/8506—Containers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/852—Encapsulations
    • H10H20/853—Encapsulations characterised by their shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)

Description

実施形態は、光結合装置及び高周波装置に関する。
従来より、発光素子と受光素子を介してスイッチング素子に制御信号を入力することにより、高周波電流を制御する光結合装置が使用されている。光結合装置においては、高周波電流の通過特性が良好であることが求められる。
特開２０１８－１８６２９２号公報
実施形態の目的は、高周波電流の通過特性が良好な光結合装置及び高周波装置を提供することである。
実施形態に係る光結合装置は、第１出力端子及び第２出力端子が設けられた受光素子と、前記受光素子上に設けられた発光素子と、前記受光素子の側方に設けられ、上面に第１主端子及び制御端子が設けられ、下面に第２主端子が設けられ、前記第１主端子が前記第１出力端子に接続され、前記制御端子が前記第２出力端子に接続された第１スイッチング素子と、上面が前記第２主端子に接続された第１電極板と、前記受光素子、前記発光素子、前記第１スイッチング素子を覆い、下面に前記第１電極板の下面が露出した封止部材と、を備える。
第１の実施形態に係る光結合装置を示す斜視図である。 （ａ）～（ｃ）は、第１の実施形態に係る光結合装置を示す三面図である。 第１の実施形態に係る光結合装置を示す回路図である。 （ａ）は第１の実施形態に係る高周波装置を示す平面図であり、（ｂ）はその断面図である。 （ａ）～（ｃ）は、第２の実施形態に係る光結合装置を示す三面図である。 横軸に高周波電流の周波数をとり、縦軸にインサーションロスをとって、受光素子の下方に設ける部材の特性が高周波電流の損失に及ぼす影響を示すグラフである。 横軸に高周波電流の周波数をとり、縦軸にインサーションロスをとって、金属板と電極板との距離が高周波電流の損失に及ぼす影響を示すグラフである。
＜第１の実施形態＞
先ず、第１の実施形態について説明する。
図１は、本実施形態に係る光結合装置を示す斜視図である。
図２（ａ）～（ｃ）は、本実施形態に係る光結合装置を示す三面図である。
図３は、本実施形態に係る光結合装置を示す回路図である。
図４（ａ）は本実施形態に係る高周波装置を示す平面図であり、（ｂ）はその断面図である。
本実施形態に係る光結合装置は、例えば、フォトリレーである。
図１～図３に示すように、本実施形態に係る光結合装置１においては、機能素子として、受光素子１１、発光素子１２、ＭＯＳＦＥＴ１３、ＭＯＳＦＥＴ１４が設けられている。ＭＯＳＦＥＴ１３及び１４は、縦型の金属酸化物半導体電界効果トランジスタ（Metal-Oxide-Semiconductor Field-Effect Transistor）である。また、光結合装置１には、接続部材として、電極板２１～２４、接続層２５及び２６、ワイヤ３１～３８が設けられている。更に、光結合装置１には、構造部材として、金属板４１、接着剤層４２、透光部材４３、接着剤層４４及び封止部材５０が設けられている。なお、図を見やすくするために、図１においては、ワイヤ３３及び３４、透光部材４３、接続層２５及び２６、接着剤層４２及び４４は、図示を省略している。また、図４（ａ）においては、光結合装置１における受光素子１１、ＭＯＳＦＥＴ１３及び１４、電極板２３及び２４、並びに封止部材５０以外の構成要素は、図示を省略している。
受光素子１１は、入射した光に応じて電気信号を出力する素子であり、例えば、フォトダイオードアレイである。また、上面１１Ｕには、一対の出力端子１１ａ及び一対の出力端子１１ｂが設けられている。受光素子１１に光が入射すると、出力端子１１ａと出力端子１１ｂとの間に電圧が生じる。受光素子１１の下面１１Ｌには、端子は設けられていない。受光素子１１は金属板４１上に設けられている。受光素子１１の下面１１Ｌは金属板４１の上面４１Ｕに、例えば接着剤層４４を介して、接合されている。金属板４１の形状は、例えば、矩形の板状である。接着剤層４４は例えば絶縁性である。
発光素子１２は、電力が入力されると光を出射する素子であり、例えば、ＬＥＤ（Light Emitting Diode：発光ダイオード）である。発光素子１２は、接着剤層４２を介して、受光素子１１上に設けられている。接着剤層４２は、接着剤が固化した層であり、例えば、シリコーン等の透明樹脂からなる。発光素子１２の上面１２Ｕには、アノード端子１２ａ及びカソード端子１２ｃが設けられている。受光素子１１の上面１１Ｕにおける発光素子１２が載置された領域の周囲の領域、及び発光素子１２の全体は、透光部材４３によって覆われている。一方、受光素子１１の上面１１Ｕにおける一対の出力端子１１ａ及び一対の出力端子１１ｂが設けられた領域は、透光部材４３によって覆われていない。透光部材４３はシリコーン等の透明樹脂からなり、その形状は概ねドーム状である。
ＭＯＳＦＥＴ１３及び１４は、制御端子に入力される制御電圧に基づいて、第１主端子と第２主端子との間に流れる電流を制御するスイッチング素子である。ＭＯＳＦＥＴ１３及び１４は、受光素子１１の側方に並べて配置されている。ＭＯＳＦＥＴ１３は電極板２１上に接続層２５を介して設けられており、ＭＯＳＦＥＴ１４は電極板２２上に接続層２６を介して設けられている。接続層２５及び２６は、例えば、半田又は銀ペースト等の導電性材料により形成されている。
以下、本明細書においては、図示の便宜上、ＸＹＺ直交座標系を採用する。上方向、すなわち、受光素子１１から発光素子１２に向かう方向を「Ｚ方向」とし、受光素子１１から見てＭＯＳＦＥＴ１３及び１４が位置する方向を「Ｘ方向」とし、ＭＯＳＦＥＴ１３からＭＯＳＦＥＴ１４に向かう方向を「Ｙ方向」とする。受光素子１１とＭＯＳＦＥＴ１３とを最短距離で結ぶ直線はＸ方向に延び、ＭＯＳＦＥＴ１３とＭＯＳＦＥＴ１４とを最短距離で結ぶ直線はＹ方向に延びる。また、必要に応じて、Ｚ方向を「＋Ｚ方向」ともいい、＋Ｚ方向の逆方向、すなわち、下方向を「－Ｚ方向」ともいう。Ｘ方向及びＹ方向についても、同様である。
ＭＯＳＦＥＴ１３の上面１３Ｕには、第１主端子としてのソース端子１３ｓ、及び、制御端子としてのゲート端子１３ｇが設けられている。また、ＭＯＳＦＥＴ１３の下面１３Ｌには、第２主端子としてのドレイン端子１３ｄが設けられている。ドレイン端子１３ｄは、接続層２５を介して、電極板２１の上面２１Ｕに接続されている。同様に、ＭＯＳＦＥＴ１４の上面１４Ｕには、ソース端子１４ｓ及びゲート端子１４ｇが設けられている。また、ＭＯＳＦＥＴ１４の下面１４Ｌには、ドレイン端子１４ｄが設けられている。ドレイン端子１４ｄは、接続層２６を介して、電極板２２の上面２２Ｕに接続されている。
ＭＯＳＦＥＴ１３内には、ソース端子１３ｓからドレイン端子１３ｄに向けて電流を流すダイオード１３ｅが設けられている。同様に、ＭＯＳＦＥＴ１４内には、ソース端子１４ｓからドレイン端子１４ｄに向けて電流を流すダイオード１４ｅが設けられている。
ＭＯＳＦＥＴ１３のソース端子１３ｓは、受光素子１１の１つの出力端子１１ａに、ワイヤ３１を介して接続されている。ＭＯＳＦＥＴ１４のソース端子１４ｓは、受光素子１１の他の１つの出力端子１１ａに、ワイヤ３２を介して接続されている。このため、ソース端子１３ｓ及び１４ｓには、一対の出力端子１１ａから同じ電位が印加される。なお、受光素子１１の出力端子１１ａは１つのみ設けられており、この１つの出力端子１１ａにワイヤ３１及びワイヤ３２が接続されていてもよい。この場合は、１つの出力端子１１ａにＭＯＳＦＥＴ１３のソース端子１３ｓ及びＭＯＳＦＥＴ１４のソース端子１４ｓの双方が接続される。
ＭＯＳＦＥＴ１３のゲート端子１３ｇは、受光素子１１の１つの出力端子１１ｂに、ワイヤ３３を介して接続されている。ＭＯＳＦＥＴ１４のゲート端子１４ｇは、受光素子１１の他の１つの出力端子１１ｂに、ワイヤ３４を介して接続されている。このため、ゲート端子１３ｇ及び１４ｇには、一対の出力端子１１ｂから同じ電位が印加される。なお、受光素子１１の出力端子１１ｂは１つのみ設けられており、この１つの出力端子１１ｂにワイヤ３３及びワイヤ３４が接続されていてもよい。この場合は、１つの出力端子１１ｂにＭＯＳＦＥＴ１３のゲート端子１３ｇ及びＭＯＳＦＥＴ１４のゲート端子１４ｇの双方が接続される。
ワイヤ３５及び３６は、ＭＯＳＦＥＴ１３のソース端子１３ｓをＭＯＳＦＥＴ１４のソース端子１４ｓに接続している。ワイヤ３５の一端はソース端子１３ｓに接続されており、他端はソース端子１４ｓに接続されており、両端部以外の部分はＭＯＳＦＥＴ１３及び１４よりも上方に位置している。ワイヤ３６についても同様である。すなわち、ワイヤ３５及び３６は、ＭＯＳＦＥＴ１３及び１４の上方（Ｚ方向側）において、ＭＯＳＦＥＴ１３とＭＯＳＦＥＴ１４との間の隙間を跨いでいる。上方から見て、例えば、ワイヤ３５及び３６は、Ｙ方向に延びる。好ましくは、少なくとも上方から見て、ワイヤ３５とワイヤ３６は相互に平行である。より好ましくは、ワイヤ３５とワイヤ３６の三次元形状は、ＹＺ平面に関して鏡像、またはＸ方向から見て左右反転対称である。なお、ワイヤ３５及び３６は、相互に平行、鏡像、左右反転対称でなくてもよい。
ワイヤ３５及び３６は、ワイヤボンディング条件の許容範囲内で、ソース端子１３ｓとソース端子１４ｓを最短距離で接続しており、その長さは０．５ｍｍ程度である。電極２１と電極２２との距離は、組み立てに支障が生じない範囲で可及的に短くすることが望ましいが、絶縁耐圧を保持するためには、０．３ｍｍ以上とすることが望ましい。ワイヤ３５及び３６の直径は、３８μｍ以上であることが好ましい。なお、ソース端子１３ｓとソース端子１４ｓを３本以上のワイヤで接続する場合は、各ワイヤの直径は２８μｍ以上であることが好ましい。３本以上のワイヤで接続する場合は、２本のワイヤで接続する場合と比較して、合計断面積を確保しやすくなる反面、ワイヤ間の距離を確保することが困難になるからである。
電極板２３及び２４は、金属板４１から見て－Ｘ方向に配置されている。また、電極板２３と電極板２４は、Ｙ方向に沿って配列されている。このため、金属板４１は、電極板２１と電極板２３との間、及び、電極板２２と電極板２４との間に配置されている。電極板２３の上面２３Ｕは、ワイヤ３７を介して、発光素子１２のアノード端子１２ａに接続されている。電極板２４の上面２４Ｕは、ワイヤ３８を介して、発光素子１２のカソード端子１２ｃに接続されている。
電極板２１～２４は、光結合装置１の外部電極として機能する。これに対して、金属板４１には電気的な機能はなく、例えば電気的に浮遊状態とされている。金属板４１は、光結合装置１の製造工程において、受光素子１１を支持する。電極板２１～２４及び金属板４１は、光結合装置１の製造工程において、同じリードフレームの相互に異なっていた部分である。したがって、電極板２１～２４及び金属板４１は、Ｚ方向における位置、厚さ及び組成が相互に略同一である。
電極板２１～２４及び金属板４１の形状は、それぞれ、矩形の板状である。Ｚ方向から見て、電極板２１はＭＯＳＦＥＴ１３よりもひと回り大きく、電極板２２はＭＯＳＦＥＴ１４よりもひと回り大きく、金属板４１は受光素子１１よりもひと回り大きい。電極板２１～２４及び金属板４１においては、例えば、ニッケルからなる本体部に金めっきが施されている。電極板２１～２４及び金属板４１の厚さは例えば０．１ｍｍ以下である。電極板２１～２４及び金属板４１は単層板であってもよく、２層以上の金属層が積層された積層板であってもよい。また、上部が下部よりも一回り大きい形状であってもよい。ワイヤ３１～３８は、例えば、抵抗率の低い金、又は金合金等の合金からなり、透過高周波信号に対して単線接続より低インピーダンスとすることが望ましい。
封止部材５０は、受光素子１１、発光素子１２、ＭＯＳＦＥＴ１３及び１４、電極板２１～２４、接続層２５及び２６、ワイヤ３１～３８、金属板４１、接着剤層４２、透光部材４３を覆っている。封止部材５０は例えば黒色の樹脂材料からなり、例えば、エポキシ樹脂からなる。封止部材５０の外形は、例えば直方体である。封止部材５０の下面５０Ｌには、電極板２１の下面２１Ｌ、電極板２２の下面２２Ｌ、電極板２３の下面２３Ｌ、電極板２４の下面２４Ｌ、金属板４１の下面４１Ｌが露出している。封止部材５０の下面５０Ｌ、電極板２１の下面２１Ｌ、電極板２２の下面２２Ｌ、電極板２３の下面２３Ｌ、電極板２４の下面２４Ｌ、金属板４１の下面４１Ｌは、同一平面を構成している。また、封止部材５０の上面５０Ｕ及び４つの側面５０Ｓには、電極板等の金属製の部材は露出していない。光結合装置１のＸ方向の長さは例えば２．００ｍｍであり、Ｙ方向の長さは１．４５ｍｍであり、Ｚ方向の長さは例えば１．０ｍｍである。
図４に示すように、本実施形態に係る高周波装置１０１においては、基板１１０が設けられている。基板１１０は、例えば、ガラスエポキシ基板である。基板１１０においては、絶縁性の母材１１１が設けられており、母材１１１内に配線１１２及びビア１１３が設けられている。また、基板１１０の上面には、電極パッド１１４ａ～１１４ｄが設けられている。電極パッド１１４ａ～１１４ｄは、それぞれ、ビア１１３を介して相互に異なる配線１１２に接続されている。
上述の光結合装置１は、接合部材１２０を介して、基板１１０に搭載されている。接合部材１２０は、例えば、基板１１０の電極パッド１１４ａ～１１４ｄ上に印刷されたクリーム半田である。電極パッド１１４ａ～１１４ｄは、それぞれ、接合部材１２０を介して、電極板２１～２４に接続されている。すなわち、電極パッド１１４ａは電極板２１に接続されており、電極パッド１１４ｂは電極板２２に接続されており、電極パッド１１４ｃは電極板２３に接続されており、電極パッド１１４ｄは電極板２４に接続されている。本実施形態に係る高周波装置１０１は、例えば、半導体テスターの接点切替装置である。１枚の基板１１０には、複数個、例えば、数千個の光結合装置１が搭載されていてもよい。
Ｘ方向、すなわち、受光素子１１からＭＯＳＦＥＴ１３に向かう方向において、光結合装置１の受光素子１１の端部とＭＯＳＦＥＴ１３の中心との距離Ｄ１は、受光素子１１の端部と基板１１０の電極パッド１１４ａの中心との距離Ｄ２以下であることが好ましい。すなわち、Ｄ１≦Ｄ２であることが好ましい。同様に、受光素子１１とＭＯＳＦＥＴ１４の中心との距離は、受光素子１１と電極パッド１１４ｂの中心との距離以下であることが好ましい。
次に、本実施形態に係る光結合装置１の動作について説明する。
電極板２１～２４は、それぞれ、接合部材１２０を介して基板１１０に接続される。電極板２１と電極板２２との間には、高周波電流ＲＦが印加されている。高周波電流ＲＦは、例えば、半導体装置を試験する際の試験用の高周波信号として用いられる。この高周波電流ＲＦの周波数は、例えば、１０ＧＨｚ以上であり、例えば、２０～２４ＧＨｚ程度である。ＭＯＳＦＥＴ１３及び１４がオフ状態であると、高周波電流ＲＦは光結合装置１を実質的に通過しない。
電極板２３と電極板２４との間に所定の直流電圧が印加されると、ワイヤ３７及び３８を介して、発光素子１２のアノード端子１２ａとカソード端子１２ｃとの間に直流電圧が印加され、発光素子１２が発光する。発光素子１２から出射した光は、接着剤層４２又は透光部材４３を介して、受光素子１１に入射する。これにより、受光素子１１の出力端子１１ａと出力端子１１ｂとの間に電圧が発生する。
この受光素子１１から出力された電圧が、ワイヤ３１及び３３を介して、ＭＯＳＦＥＴ１３のソース端子１３ｓとゲート端子１３ｇとの間に印加され、ＭＯＳＦＥＴ１３がオン状態となる。同様に、受光素子１１から出力された電圧が、ワイヤ３２及び３４を介して、ＭＯＳＦＥＴ１４のソース端子１４ｓとゲート端子１４ｇとの間に印加され、ＭＯＳＦＥＴ１４がオン状態となる。この結果、ＭＯＳＦＥＴ１３及び１４を介して、電極板２１と電極板２２との間に高周波電流ＲＦが流れる。すなわち、高周波電流ＲＦは、電極板２１、接続層２５、ＭＯＳＦＥＴ１３、ワイヤ３５及び３６、ＭＯＳＦＥＴ１４、接続層２６、電極板２２からなる電流経路をそれぞれの接合点を略最短距離でつなぐ経路で流れる。このようにして、高周波電流ＲＦが制御される。
次に、本実施形態の効果について説明する。
光結合装置１においては、電極板２１が薄い１枚の板であり、下面２１Ｌに半田等の接合部材が接合され、上面２１ＵにＭＯＳＦＥＴ１３のドレイン端子１３ｄが接合される。このため、電極板２１のインダクタンス成分が小さく、電極板２１における高周波電流ＲＦの損失が小さい。同様に、電極板２２も薄い１枚の板であるため、電極板２２における高周波電流ＲＦの損失が小さい。この結果、光結合装置１は高周波電流の通過特性が良好である。
また、光結合装置１においては、ソース端子１３ｓとソース端子１４ｓを２本のワイヤ３５及び３６によって接続している。このため、ソース端子１３ｓとソース端子１４ｓの間のインダクタンス成分が小さく、高周波電流ＲＦの損失が小さい。なお、ワイヤ３５及び３６の替わりに太い１本のワイヤを設けることも考えられるが、表皮効果により高周波電流ＲＦはワイヤの表面付近に集中するため、合計断面積が同じであれば、細いワイヤを多く設けた方が損失が小さい。
さらに、高周波電流の周波数が２０ＧＨｚ程度になると、高周波電流が直進性を有するようになる。このため、ワイヤ３５及び３６にＸ方向に延びる部分があると、高周波電流ＲＦがＸ方向に向けて発振され、リークしやすくなる。光結合装置１においては、ワイヤ３５及び３６が相互に平行であり、ＭＯＳＦＥＴ１３及び１４のＺ方向側を通過して、Ｙ方向に延びており、Ｘ方向には実質的に延びていない。このため、高周波電流ＲＦのＸ方向に向けた発振を抑制することができる。これによっても、高周波電流の通過特性を向上できる。
さらにまた、本実施形態に係る高周波装置１０１においては、Ｘ方向において、受光素子１１の端部とＭＯＳＦＥＴ１３の中心との距離Ｄ１が、受光素子１１の端部と電極パッド１１４ａの中心との距離Ｄ２以下である。すなわち、距離Ｄ２は距離Ｄ１以上である。これにより、ＭＯＳＦＥＴ１３及び１４と受光素子１１との距離（距離Ｄ１）を所定の距離としたときに、電極パッド１１４ａ及び１１４ｂと金属板４１との距離（距離Ｄ２）が短くなり過ぎることを回避し、高周波電流ＲＦが電極パッド１１４ａ及び１１４ｂから金属板４１を含む受光素子１１側へリークすることを抑制できる。
さらにまた、光結合装置１においては、封止部材５０の側面５０Ｓに金属製の部材が露出していない。このため、光結合装置１の製造過程において、封止部材５０をダイシングする際に、ダイシング面に金属製の部材が介在しない。したがって、封止部材５０を精度よくダイシングできると共に、ダイシングブレードの損耗を抑制できる。また、ダイシング面において、封止部材５０と金属製の部材が剥離することがない。
＜第２の実施形態＞
図５（ａ）～（ｃ）は、本実施形態に係る光結合装置を示す三面図である。
図５（ａ）～（ｃ）に示すように、本実施形態に係る光結合装置２は、第１の実施形態に係る光結合装置１（図１～図４参照）と比較して、金属板４１の替わりに絶縁膜４５が設けられている点が異なっている。絶縁膜４５の上面４５Ｕは受光素子１１の下面１１Ｌに接合され、絶縁膜４５の下面４５Ｌは封止部材５０の下面５０Ｌにおいて露出している。Ｚ方向から見て、絶縁膜４５は受光素子１１よりもひと回り大きい。絶縁膜４５は、外部の実装基板（図示せず）に受光素子１１を固定する絶縁性の固定材料として機能してもよい。絶縁膜４５は、例えば、ＤＡＦ（Die Attach Film）又はＤＢＦ（Die Bonding Film）であり、例えば、エポキシ樹脂、アクリルポリマー及びポリイミド等の混合物に、シリカ等の無機粒子を加えた材料からなる。
本実施形態に係る光結合装置２においては、受光素子１１の下方に絶縁膜４５が設けられているため、実装基板と受光素子１１との間の寄生容量を低減できる。また、金属板４１が存在しないため、高周波電流ＲＦが、電極板２１及び２２から金属板４１を介して実装基板にリークすることがない。さらに、金属板４１と電極板２１及び２２との距離が変動することによる通過特性の変動を抑えることができる。このように、本実施形態によれば、高周波電流の通過特性をより向上させることができる。本実施形態における上記以外の構成、動作及び効果は、第１の実施形態と同様である。
＜試験例１＞
以下、上述の実施形態の効果を示す試験例を説明する。
試験例１においては、受光素子１１の下方に金属板４１を設けた場合と絶縁膜４５を設けた場合の違いについて説明する。
図６は、横軸に高周波電流の周波数をとり、縦軸にインサーションロスをとって、受光素子の下方に設ける部材の特性が高周波電流の損失に及ぼす影響を示すグラフである。
試験例１においては、前述の第１の実施形態に係る光結合装置１と第２の実施形態に係る光結合装置２を想定し、高周波電流ＲＦの周波数を異ならせて、各周波数におけるインサーションロスをシミュレートした。前述の如く、光結合装置１においては、受光素子１１の下方に金属板４１が設けられており、光結合装置２においては、受光素子１１の下方に絶縁膜４５が設けられている。
図６に示すように、全体的には、高周波電流ＲＦの周波数が増加するほど、インサーションロスが増大し、高周波電流ＲＦの損失が増加したが、周波数が１０ＧＨｚ以上の範囲において、光結合装置２の方がインサーションロスが少なかった。これは、金属板４１の替わりに絶縁膜４５を設けることにより、高周波電流ＲＦのリークが抑制されたためと推定される。
＜試験例２＞
試験例２においては、光結合装置１の受光素子１１、ＭＯＳＦＥＴ１３及び１４と、基板１１０の電極パッド１１４ａ及び１１４ｂとの位置関係が高周波電流の損失に及ぼす影響について説明する。
図７は、横軸に高周波電流の周波数をとり、縦軸にインサーションロスをとって、金属板と電極板との距離が高周波電流の損失に及ぼす影響を示すグラフである。
試験例２においては、前述の第１の実施形態に係る高周波装置１０１を想定し、Ｘ方向における受光素子１１とＭＯＳＦＥＴ１３の中心との距離Ｄ１を一定とし、受光素子１１と電極パッド１１４ａの中心との距離Ｄ２を変化させた。また、Ｘ方向において、ＭＯＳＦＥＴ１４の中心の位置はＭＯＳＦＥＴ１３の中心の位置と同じとし、電極パッド１１４ｂの中心の位置は電極パッド１１４ａの中心の位置と同じとした。
高周波装置１０１の設計値は、例えば、距離Ｄ２は距離Ｄ１と等しく、（Ｄ１－Ｄ２）の値はゼロである。（Ｄ１－Ｄ２）の値が正である場合は、距離Ｄ２が距離Ｄ１よりも小さく、設計よりも電極パッド１１４ａが金属板４１に近い。逆に、（Ｄ１－Ｄ２）の値が負である場合は、距離Ｄ２が距離Ｄ１よりも大きく、設計よりも電極パッド１１４ａが金属板４１から遠い。
図７に示すように、（Ｄ１－Ｄ２）の値がゼロ以下であると、より広い周波数帯においてインサーションロスが基準値よりも小さくなった。換言すれば、Ｘ方向における受光素子１１と電極パッド１１４ａの中心との距離Ｄ２が受光素子１１とＭＯＳＦＥＴ１３の中心との距離Ｄ１以上であると、より広い周波数帯の高周波電流ＲＦについて、良好な通過特性が得られた。
以上説明した実施形態によれば、高周波電流の通過特性が良好な光結合装置及び高周波装置を実現することができる。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明及びその等価物の範囲に含まれる。
前述の各実施形態においては、光結合装置がフォトリレーである例を説明したが、これには限定されない。光結合装置は、例えば、フォトカプラであってもよい。また、高周波装置が半導体テスターの接点切替装置である例を説明したが、これには限定されない。
１、２：光結合装置
１１：受光素子
１１Ｌ：下面
１１Ｕ：上面
１１ａ、１１ｂ：出力端子
１２：発光素子
１２Ｕ：上面
１２ａ：アノード端子
１２ｃ：カソード端子
１３：ＭＯＳＦＥＴ
１３Ｌ：下面
１３Ｕ：上面
１３ｄ：ドレイン端子
１３ｅ：ダイオード
１３ｇ：ゲート端子
１３ｓ：ソース端子
１４：ＭＯＳＦＥＴ
１４Ｌ：下面
１４Ｕ：上面
１４ｄ：ドレイン端子
１４ｅ：ダイオード
１４ｇ：ゲート端子
１４ｓ：ソース端子
２１：電極板
２１Ｌ：下面
２１Ｕ：上面
２２：電極板
２２Ｌ：下面
２２Ｕ：上面
２３：電極板
２３Ｌ：下面
２３Ｕ：上面
２４：電極板
２４Ｌ：下面
２４Ｕ：上面
２５、２６：接続層
３１～３８：ワイヤ
４１：金属板
４１Ｌ：下面
４１Ｕ：上面
４２：接着剤層
４３：透光部材
４４：接着剤層
４５：絶縁膜
４５Ｌ：下面
４５Ｕ：上面
５０：封止部材
５０Ｌ：下面
５０Ｓ：側面
５０Ｕ：上面
１０１：高周波装置
１１０：基板
１１１：母材
１１２：配線
１１３：ビア
１１４ａ～１１４ｄ：電極パッド
１２０：接合部材
Ｄ１、Ｄ２：距離
ＲＦ：高周波電流

Claims (10)

  1. 第１出力端子及び第２出力端子が設けられた受光素子と、
    前記受光素子上に設けられた発光素子と、
    前記受光素子の側方に設けられ、上面に第１主端子及び制御端子が設けられ、下面に第２主端子が設けられ、前記第１主端子が前記第１出力端子に接続され、前記制御端子が前記第２出力端子に接続された第１スイッチング素子と、
    上面が前記第２主端子に導電性の接続層を介して接合された第１電極板と、
    上面が前記受光素子の下面に接合された金属板と、
    前記受光素子、前記発光素子、前記第１スイッチング素子を覆い、下面に前記第１電極板の下面及び前記金属板の下面が露出した封止部材と、
    を備え、
    前記第１電極板の下面、前記金属板の下面、及び、前記封止部材の下面は同一平面を構成する光結合装置。
  2. 第１出力端子及び第２出力端子が設けられた受光素子と、
    前記受光素子上に設けられた発光素子と、
    前記受光素子の側方に設けられ、上面に第１主端子及び制御端子が設けられ、下面に第２主端子が設けられ、前記第１主端子が前記第１出力端子に接続され、前記制御端子が前記第２出力端子に接続された第１スイッチング素子と、
    上面が前記第２主端子に導電性の接続層を介して接合された第１電極板と、
    上面が前記受光素子の下面に接合された絶縁膜と、
    前記受光素子、前記発光素子、前記第１スイッチング素子を覆い、下面に前記第１電極板の下面及び前記絶縁膜の下面が露出した封止部材と、
    を備え、
    前記第１電極板の下面、前記絶縁膜の下面、及び、前記封止部材の下面は同一平面を構成する光結合装置。
  3. 前記絶縁膜の上面は絶縁性の接着剤層を介して前記受光素子の下面に接合された請求項２に記載の光結合装置。
  4. 前記受光素子の側方であって前記第１スイッチング素子の側方に設けられ、上面に第１主端子及び制御端子が設けられ、下面に第２主端子が設けられた第２スイッチング素子と、
    上面が前記第２スイッチング素子の前記第２主端子に接続され、下面が前記封止部材の下面に露出した第２電極板と、
    をさらに備え、
    前記第１出力端子及び前記第２出力端子はそれぞれ一対設けられており、
    前記第１スイッチング素子の前記第１主端子は、一方の前記第１出力端子に接続されており、
    前記第１スイッチング素子の前記制御端子は、一方の前記第２出力端子に接続されており、
    前記第２スイッチング素子の前記第１主端子は、他方の前記第１出力端子に接続されており、
    前記第２スイッチング素子の前記制御端子は、他方の前記第２出力端子に接続されている請求項１～３のいずれか１つに記載の光結合装置。
  5. 前記第１スイッチング素子の第１主端子を前記第２スイッチング素子の第１主端子に接続する複数本のワイヤをさらに備えた請求項４に記載の光結合装置。
  6. 前記受光素子と前記第１スイッチング素子を最短距離で結ぶ直線は第１方向に延び、
    前記第１スイッチング素子と前記第２スイッチング素子を最短距離で結ぶ直線は、前記第１方向に交差する第２方向に延び、
    上方から見て、前記複数本のワイヤは前記第２方向に延びる請求項５に記載の光結合装置。
  7. 前記発光素子のアノード端子に接続され、下面が前記封止部材の下面において露出した第３の電極板と、
    前記発光素子のカソード端子に接続され、下面が前記封止部材の下面において露出した第４の電極板と、
    をさらに備えた請求項１～６のいずれか１つに記載の光結合装置。
  8. 前記封止部材の側面には金属製の部材が露出していない請求項１～７のいずれか１つに記載の光結合装置。
  9. 前記第１スイッチング素子には、周波数が１０ＧＨｚ以上の高周波電流が流れる請求項１～８のいずれか１つに記載の光結合装置。
  10. 基板と、
    前記基板に搭載された請求項１～９のいずれか１つに記載の光結合装置と、
    を備え、
    前記基板は、前記第１電極板に接続された第１電極パッドを有し、
    前記受光素子から前記第１スイッチング素子に向かう方向において、前記受光素子と前記第１スイッチング素子の中心との距離は、前記受光素子と前記第１電極パッドの中心との距離以下である高周波装置。
JP2020019407A 2020-02-07 2020-02-07 光結合装置及び高周波装置 Active JP7273741B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020019407A JP7273741B2 (ja) 2020-02-07 2020-02-07 光結合装置及び高周波装置
CN202010782829.7A CN113257947B (zh) 2020-02-07 2020-08-06 光耦合装置以及高频装置
US17/014,382 US11462525B2 (en) 2020-02-07 2020-09-08 Optical coupling device and high frequency device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020019407A JP7273741B2 (ja) 2020-02-07 2020-02-07 光結合装置及び高周波装置

Publications (2)

Publication Number Publication Date
JP2021125620A JP2021125620A (ja) 2021-08-30
JP7273741B2 true JP7273741B2 (ja) 2023-05-15

Family

ID=77178496

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020019407A Active JP7273741B2 (ja) 2020-02-07 2020-02-07 光結合装置及び高周波装置

Country Status (3)

Country Link
US (1) US11462525B2 (ja)
JP (1) JP7273741B2 (ja)
CN (1) CN113257947B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7216678B2 (ja) * 2020-02-10 2023-02-01 株式会社東芝 光結合装置
JP2023078547A (ja) * 2021-11-26 2023-06-07 パナソニックＩｐマネジメント株式会社 半導体リレー及びこれを備えた電気回路
USD1057674S1 (en) * 2023-02-08 2025-01-14 Autosystems, A Division Of Magna Exteriors Inc. Light emitting chip scale package

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008117962A (ja) 2006-11-06 2008-05-22 Yokogawa Electric Corp 半導体リレー
JP2011082916A (ja) 2009-10-09 2011-04-21 Panasonic Electric Works Co Ltd 半導体リレー
JP2015177056A (ja) 2014-03-14 2015-10-05 株式会社東芝 フォトリレー
JP2018133450A (ja) 2017-02-15 2018-08-23 エイブリック株式会社 光センサ装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4903470B2 (ja) * 2005-06-28 2012-03-28 京セラ株式会社 光半導体素子収納用パッケージおよび光半導体装置
JP2009284618A (ja) * 2008-05-21 2009-12-03 Sharp Corp フォトカプラ及びスイッチング電源回路
KR101351737B1 (ko) * 2009-10-09 2014-01-14 파나소닉 주식회사 반도체 릴레이
JP5806994B2 (ja) 2012-09-21 2015-11-10 株式会社東芝 光結合装置
JP5865859B2 (ja) * 2013-03-22 2016-02-17 株式会社東芝 光結合装置
JP2015050281A (ja) * 2013-08-30 2015-03-16 株式会社東芝 光結合装置
JP5985452B2 (ja) * 2013-09-12 2016-09-06 株式会社東芝 半導体装置
CN104916729A (zh) * 2014-03-14 2015-09-16 株式会社东芝 光耦合装置
JP6438363B2 (ja) 2015-07-28 2018-12-12 株式会社東芝 光結合装置
JP6626294B2 (ja) * 2015-09-04 2019-12-25 株式会社東芝 半導体装置および光結合装置
JP6402091B2 (ja) 2015-12-17 2018-10-10 株式会社東芝 光結合装置
JPWO2018037551A1 (ja) * 2016-08-26 2019-06-20 オリンパス株式会社 内視鏡用光モジュール、内視鏡、および内視鏡用光モジュールの製造方法
JP6626537B2 (ja) 2018-07-17 2019-12-25 株式会社東芝 半導体装置および光結合装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008117962A (ja) 2006-11-06 2008-05-22 Yokogawa Electric Corp 半導体リレー
JP2011082916A (ja) 2009-10-09 2011-04-21 Panasonic Electric Works Co Ltd 半導体リレー
JP2015177056A (ja) 2014-03-14 2015-10-05 株式会社東芝 フォトリレー
JP2018133450A (ja) 2017-02-15 2018-08-23 エイブリック株式会社 光センサ装置

Also Published As

Publication number Publication date
CN113257947B (zh) 2024-04-16
CN113257947A (zh) 2021-08-13
US11462525B2 (en) 2022-10-04
JP2021125620A (ja) 2021-08-30
US20210249391A1 (en) 2021-08-12

Similar Documents

Publication Publication Date Title
JP7273741B2 (ja) 光結合装置及び高周波装置
US9293407B2 (en) Semiconductor package having a baseplate with a die attach region and a peripheral region
US9722127B2 (en) Photocoupler having light receiving element, light emitting element and MOSFET on a die pad unit of a mounting member that includes terminals with multiplied conductive regions
US11456393B2 (en) Optical module
JP7216678B2 (ja) 光結合装置
JP5537736B2 (ja) 半導体素子収納用パッケージ、これを備えた半導体装置および電子装置
KR101614669B1 (ko) 전력용 반도체 장치
US12224552B2 (en) Optical module
JP7063695B2 (ja) 光モジュール
KR20190082956A (ko) 반도체 장치
US20230123432A1 (en) Semiconductor device
US11611009B2 (en) Semiconductor device
JP2019186379A (ja) 光モジュール
JP2004103654A (ja) 光結合半導体装置及びその製造方法
US20220406980A1 (en) Semiconductor device, method for manufacturing same, and substrate
US20220085232A1 (en) Semiconductor device
JP7337034B2 (ja) 半導体パッケージおよび半導体装置
JP2023043566A (ja) 半導体パッケージ
JP2023176187A (ja) 半導体装置
JP2003347561A (ja) 光半導体装置
JP2016046305A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221013

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230330

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230428

R150 Certificate of patent or registration of utility model

Ref document number: 7273741

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150