[go: up one dir, main page]

CN104916729A - 光耦合装置 - Google Patents

光耦合装置 Download PDF

Info

Publication number
CN104916729A
CN104916729A CN201410421681.9A CN201410421681A CN104916729A CN 104916729 A CN104916729 A CN 104916729A CN 201410421681 A CN201410421681 A CN 201410421681A CN 104916729 A CN104916729 A CN 104916729A
Authority
CN
China
Prior art keywords
conductive region
terminal
optically coupled
light
coupled device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410421681.9A
Other languages
English (en)
Inventor
鹰居直也
伊藤阳一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN104916729A publication Critical patent/CN104916729A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
  • Light Receiving Elements (AREA)

Abstract

本发明提供一种能缩小外部安装基板的尺寸的光耦合装置。光耦合装置具有绝缘衬底、输入端子、输出端子、下垫板部、受光元件和发光元件。绝缘衬底具有第一层、第二层和多个贯通孔。输入端子具有第一端子和第二端子。第一端子具有第一导电区域、第二导电区域、设置在贯通孔的内部的贯通导电区域以及第一旋涡状导电区域。第二端子具有第一导电区域、第二导电区域、设置在贯通孔的内部的贯通导电区域以及第二旋涡状导电区域。受光元件粘接在下垫板部上，并与输出端子相连接。发光元件粘接在受光元件的上表面上，具有与第一端子的第二导电区域相连接的第一电极和与第二端子的第二导电区域相连接的第二电极。

Description

光耦合装置
相关申请的引用
本申请以2014年3月14日提出的在先日本专利申请2014－052666号为基础并要求其优先权，该申请的全部内容通过引用包含在本文中。
技术领域
本发明的实施方式涉及一种光耦合装置。
背景技术
包括光电耦合器或光电继电器在内的光耦合装置，能够使用发光元件，将输入电信号转换成光信号，并用受光元件接收光之后输出电信号。因此，光耦合装置能够在输入输出之间绝缘的状态下传输电信号。
在半导体测试器等电子仪器中，很多情况是DC电压系统、AC电源系统、电话线路系统以及控制系统等不同的电源系统被配置在一个装置内。但是，如果将不同的电源系统或电路系统直接耦合，有时就会发生工作不良。
如果在使用光耦合装置时将不同的电源之间绝缘，就能够抑制工作不良。
例如，在半导体测试器中使用包括直流负载用和交流负载用在内的许多光耦合装置。另外，在半导体测试器内的安装电路板上，还配置有用于切除外来高频噪声的滤波器或用于以从MCU(Micro Contriller Unit：微控制器单元)等提供的规定的驱动电压驱动发光元件的外部电阻等，并且这些滤波器或外部电阻等分别与光耦合装置相连接。因此，安装电路板的尺寸变大，半导体测试器等电子仪器大型化。
发明内容
本发明所要解决的问题在于提供一种能缩小外部安装基板的尺寸的光耦合装置。
根据一个实施方式，光耦合装置具有绝缘衬底、输入端子、输出端子、下垫板部(die pad)、受光元件和发光元件。所述绝缘衬底具有第一层和第二层，将所述第一层的下表面设为第一面，将所述第二层的上表面设为第二面，并设置有多个贯通孔。所述输入端子是具有第一端子和第二端子的输入端子，所述第一端子具有：第一导电区域，设置在所述第一面上；第二导电区域，设置在所述第二面上；贯通导电区域，设置在所述多个贯通孔的内部；以及第一旋涡状导电区域，设置在所述第一层与所述第二层之间，并且经由所述贯通导电区域分别与所述第一导电区域和所述第二导电区域相连接，所述第二端子具有：第一导电区域，设置在所述第一面上；第二导电区域，设置在所述第二面上；贯通导电区域，设置在所述多个贯通孔的内部；以及第二旋涡状导电区域，设置在所述第一层与所述第二层之间，并且经由所述贯通导电区域分别与所述第一导电区域和所述第二导电区域相连接。所述下垫板部夹在所述输入端子与所述输出端子之间，并且设置在所述第二面上。所述受光元件粘接在所述下垫板部上，并与所述输出端子相连接。所述发光元件粘接在所述受光元件的上表面上，具有与所述第一端子的所述第二导电区域相连接的第一电极和与所述第二端子的所述第二导电区域相连接的第二电极。
发明效果：
本发明能够提供一种能缩小外部安装基板的尺寸的光耦合装置。
附图说明
图1(a)是第一实施方式涉及的光耦合装置的模式剖视图，图1(b)是在绝缘衬底上设置有导电图形的安装基板的模式俯视图。
图2是第一实施方式涉及的光耦合装置的等效电路图。
图3(a)是应用光耦合装置的例子的结构图，图3(b)是流到发光元件的输入电流的波形图，图3(c)是MOSFET的漏极电流的波形图。
图4是比较例涉及的光耦合装置的等效电路。
图5(a)是第二实施方式涉及的光耦合装置的模式剖视图，图5(b)是在绝缘衬底上设置有导电图形的安装基板的模式俯视图。
图6是第二实施方式涉及的光耦合装置的等效电路图。
图7(a)是第三实施方式涉及的光耦合装置的模式立体图，图7(b)是模式剖视图，图7(c)是将密封树脂层成型之前的模式俯视图。
图8是第三实施方式的光耦合装置的驱动电路的结构图。
图9是比较例涉及的光耦合装置的应用例的结构图。
图10是说明第三实施方式的光耦合装置的变形例的模式图。
具体实施方式
以下，参照附图，对一个实施方式进行说明。在附图中，同一符号表示同一或者类似部分。在附图中的同一部分上标注同一附图标记，并适当省略其详细的说明，对不同的部分进行说明。
(第一实施方式)
图1(a)是第一实施方式涉及的光耦合装置的模式剖视图，图1(b)是在绝缘衬底上设置有导电图形的安装基板的模式俯视图。
光耦合装置具有绝缘衬底10、输入端子20、输出端子30、(第一)下垫板部41、受光元件60和发光元件50。
图1(a)是沿着图1(b)的A1－A2线的模式剖视图。绝缘衬底10具有第一层10a和第二层10b，将第一层10a的下表面设为第一面10c，将第二层10b的上表面设为第二面10d。在绝缘衬底10上设置有多个贯通孔。
输入端子20具有第一端子21和第二端子22。第一端子21具有：第一导电区域21a，设置在第一面10c上；第二导电区域21b，设置在第二面10d上；贯通导电区域21d，设置在多个贯通孔的内部；以及第一旋涡状导电区域201，设置在第一层10a与第二层10b之间，并且经由贯通导电区域10d，分别与第一导电区域21a和第二导电区域21b相连接。
第二端子22具有：第一导电区域22a，设置在第一面10c上；第二导电区域22b，设置在第二面10d上；贯通导电区域，设置在多个贯通孔的内部；以及第二旋涡状导电区域202，设置在第一层与所述第二层之间，并且经由贯通导电区域，分别与第一导电区域和第二导电区域22a、22b相连接。输入端子20的第一导电区域和输出端子30的第一导电区域分别成为表面安装的电极。
下垫板部41夹在输入端子20和输出端子30之间，并且设置在第二面10d上。
受光元件60粘接在下垫板部41上，并与输出端子30相连接。受光元件60可以设为光电二极管或受光IC等。
发光元件50粘接在受光元件60的上表面上，具有第一电极50a和第二电极50b。第一电极50a与第一端子21的第二导电区域21b相连接。第二电极50b与第二端子22的第二导电区域22b相连接。发光元件50可以设为由AlGaAs或InAlGaP等构成、能发出740～850nm波长的光的LED(Light Emitting Diode：发光二极管)等。再有，所述的发光元件50和受光元件60还可以设置由透光性树脂等构成的粘接层(未图示)。
密封树脂层90由硅树脂等构成，成为覆盖输入端子20的第二导电区域、输出端子30的第二导电区域、下垫板部41、第二面10d、受光元件60、发光元件50、第二面以及焊线BW等的保护层。
图2是第一实施方式涉及的光耦合装置的等效电路图。
将第一旋涡状导电区域201和第二旋涡状导电区域202设为设置在绝缘衬底10的第二面10b上的布线图形等。再有，在本图中，将第一旋涡状导电区域201和第二旋涡状导电区域202设为在俯视下不交叉。
通过相对于导电区域的宽度而充分拉长第一和第二旋涡状导电区域201、202的长度，第一和第二旋涡状导电区域201、202就相对于高频噪声示出电感性电抗(电感)，起到低通滤波器的作用。
在输入端子20与输出端子30之间，通过绝缘衬底10存在杂散电容C1(或者寄生电容)。杂散电容C1例如是0.5pF等。
图3(a)是应用光耦合装置的例子的结构图，图3(b)是流到发光元件的输入电流的波形图，图3(c)是MOSFET的漏极电流的波形图。
光耦合装置可以进行交流负载的控制。交流信号源SG例如具有1GHz以上的频率f1。
如图3(a)所示，将输入到LED这样的发光元件中的输入信号设为脉冲电流。发光元件50根据输入信号而接通。接着，MOSFET 70根据受光元件60的光电动势而导通。当交流电压的极性变化时，MOSFET 70的电流路径切换，在LED这样的发光元件50接通的期间，交流信号被供给到负载R2。即，光耦合装置作为光电继电器进行工作。
图4是比较例涉及的光耦合装置的等效电路。
当交流信号源SG的频率f1增高到1GHz以上时，从高频电流路径向外部漏出高频信号。在安装电路板上搭载有数千个以上的光耦合装置的半导体测试器中，从光耦合装置的受光部5b漏出的电磁波EM对其他光耦合装置的输入部5a产生影响。另外，从外部入射的电磁波EM所产生的高频噪声也对输入部5a产生影响。
入射到发光部5a中的高频噪声，通过光耦合装置的杂散电容C1，到达受光部5b。例如，当频率f1是10GHz时，0.5pF的杂散电容C1的电容性电抗是31.8Ω，因此能到达输出端子30。因而，根据高频噪声的强度或外部负载，有时会在输出信号中重叠有高频噪声等，从而在输出信号波形中产生失真。若在各个光耦合装置的输入一侧设置低通滤波器等外围元件，就会降低高频噪声的影响，但安装电路板的尺寸增大。
在第一实施方式中，由于在绝缘衬底10内嵌入电感器，因而不会使光耦合装置的尺寸增大，也可以在安装电路板上不设置低通滤波器。因此，能够使安装电路板小型化，能够使其装配工序简化。其结果，搭载有许多第一光耦合装置的半导体测试器，能够高精度且高速地测量例如高速DRAM等。
(第二实施方式)
图5(a)是第二实施方式涉及的光耦合装置的模式剖视图，图5(b)是在绝缘衬底上设置有导电图形的安装基板的模式俯视图。
光耦合装置具有绝缘衬底10、输入端子20、输出端子30、下垫板部41、受光元件60和发光元件50。
绝缘衬底10具有第一层10a、第二层10b和第三层10c，将第一层10a的下表面设为第一面10c，将第二层10b的上表面设为第二面10d。在绝缘衬底10上设置有多个贯通孔。
第一旋涡状导电区域201设置在第一层10a与第三层10c之间，并且经由贯通导电区域，分别与第一端子21的第一导电区域21a和第二导电区域21b相连接。
第二旋涡状导电区域202设置在第二层10b与第三层10c之间，并且经由贯通导电区域，分别与第二端子22的第一导电区域22a和第二导电区域22b相连接。在俯视下，第一旋涡状导电区域201和第二旋涡状导电区域202相交叉。
图6是第二实施方式涉及的光耦合装置的等效电路图。
第一旋涡状导电区域201和第二旋涡状导电区域202在中间夹有第三层10c，并且在空间上接近。因此，在第一旋涡状导电区域201与第二旋涡状导电区域202之间产生杂散电容C2。若使第三层10c变薄，就可以增大杂散电容C1。即，输入端子20可以在绝缘衬底10的内部构成低通(高频截止)滤波器。因此，能够利用输入端子20和输出端子30之间的电容C2，来抑制高频噪声漏出到输出端子30一侧。
(第三实施方式)
图7(a)是第三实施方式涉及的光耦合装置的模式立体图，图7(b)是模式剖视图，图7(c)是将密封树脂层成型之前的模式俯视图。
光耦合装置具有绝缘衬底10、输入端子20、输出端子30、第一下垫板部41、第二下垫板部40、受光元件60、电阻90、发光元件50和MOSFET70。再有，图7(b)是沿着A2－A2线的模式剖视图。
绝缘衬底10具有第一面10a和第二面10b。输入端子20具有第一端子21和第二端子22。第一端子21具有设置在第一面10a上的第一导电区域21a和设置在第二面10b上的第二导电区域21b。第二端子22具有设置在第一面10a上的第一导电区域22a和设置在第二面22b上的第二导电区域22b。
输出端子30具有第一端子31和第二端子32。第一端子31具有设置在第一面10a上的第一导电区域31a和设置在第二面10b上的第二导电区域31b。第二端子32具有设置在第一面10a上的第一导电区域32a和设置在第二面10b上的第二导电区域32b。
第一下垫板部41夹在输入端子20与输出端子30之间，并且设置在第二面10b上。受光元件60粘接在第一下垫板部41上。第二下垫板部40夹在第一下垫板部41与输出端子30之间，并且设置在第二面10b上。
电阻90粘接在输入端子20的第一端子21的第二导电区域21b上。电阻90的一个端子(背面侧)连接在第二导电区域21b上。电阻90为片形，可以设为上下电极构造。电阻90的尺寸例如0.3mm×0.3mm这样小。绝缘衬底10的尺寸设为2.8mm×1.4mm等，因此，电阻90的尺寸能充分小。
发光元件50粘接在受光元件60的上表面上，具有第一电极50a和第二电极50b。发光元件50的第一电极50a与电阻90的上表面一侧的另一端用焊线等连接。另外，将发光元件50的第二电极50b，用焊线等连接在第二端子22的第二导电区域22b上。
MOSFET 70具有与输出端子30的第二导电区域相连接的漏极和与受光元件60相连接的栅极以及源极。在本图中，MOSFET 70包含共源极连接的2个元件。若这样做，就能向外部负载提供包含高频信号在内的交流信号。再有，在不切换控制交流信号的情况下，MOSFET 70也可以是一个。另外，MOSFET也可以省略。
图8是本实施方式的光耦合装置的驱动电路的结构图。
驱动光耦合装置的MCU(Micro Contriller Unit)90的电源电压Vcc例如是3.3、5、12、24V等。在第三实施方式中，光耦合装置内置有电阻90。因此，可以将MCU 90的规定的电源电压直接施加给光耦合装置的输入端子20，来对发光元件50进行电压驱动。例如，设MCU 90的电源电压Vcc是12V，光耦合装置的触发电流为20mA。假设发光元件50的正向电压为2V，则电阻90的值设为大致500Ω即可。
图9是比较例涉及的光耦合装置的应用例的结构图。
发光元件150与外装电阻134串联连接。例如，若设MCU190的输出电压为12V，外装电阻134的值为1.3kΩ，则可以将正向电流IF设为8mA来驱动发光元件150。该情况下，在安装电路板135之上设置布线部，利用锡焊等安装电阻134。在半导体测试器等要求高密度配置许多光耦合装置的情况下，若存在外装的外围元件，则存在安装工序增多并且半导体测试器等电子仪器大型化的问题。
对此，根据第三实施方式，在光耦合装置的外部不用外装电阻。因此，就能利用MCU 90的电源电压Vcc直接驱动光耦合装置，电子仪器能够小型化。另外，由于对发光元件50进行电压驱动，因此，发光元件50的温度特性或经年变化被降低。
图10是说明第三实施方式的光耦合装置的变形例的模式图。
本图是表示在变形例中使用的绝缘衬底10和设置在其上的导电图形的模式俯视图。输入端子20的第一端子21在第二面10b上进一步具有与第二导电区域21相分离的分离区域21p。分离区域21p和设置在第一面10a上的第一导电区域21a，经由绝缘衬底10所设置的贯通孔TH内的导电区域相连接。电阻90粘接在分离区域21p上。电阻90的另一个端子和发光元件的第一电极用焊线等连接。
若这样做，则覆盖电阻90、MOSFET 70、受光元件60和发光元件50的密封树脂层90就能够相对绝缘衬底10的第二面10b保持高密着性。如果存在由金属构成的端子面与密封树脂层之间相粘接的区域，则有时就会从该分界面钻进水分而产生电阻或半导体元件的劣化。在该变形例中，抑制这种劣化，并容易提高光耦合装置的可靠性。
根据第一～第三实施方式以及附随的变形例，提供了一种外围电路元件被内置、并能缩小外部安装电路板的尺寸的光耦合装置。因此，半导体测试器等电子仪器被小型化。另外，其装配工序被简化。
以上说明了几个实施方式，但是这些实施方式是作为例子而提出的，并不是想限定发明范围。这些新的实施方式可以以其他各种各样的方式实施，可以在不脱离发明主旨的范围内进行各种各样的省略、置换和变更。这些实施方式或其变形包含在发明范围或主旨内，并且也包含在权利要求范围中记载的发明及其均等的范围内。

Claims (15)

1.一种光耦合装置，具有：
绝缘衬底，具有第一层和第二层，将所述第一层的下表面设为第一面，将所述第二层的上表面设为第二面，并设置有多个贯通孔；
输入端子，是具有第一端子和第二端子的输入端子，所述第一端子具有：第一导电区域，设置在所述第一面上；第二导电区域，设置在所述第二面上；贯通导电区域，设置在所述多个贯通孔的内部；以及第一旋涡状导电区域，设置在所述第一层与所述第二层之间，并且经由所述贯通导电区域分别与所述第一导电区域和所述第二导电区域相连接，所述第二端子具有：第一导电区域，设置在所述第一面上；第二导电区域，设置在所述第二面上；贯通导电区域，设置在所述多个贯通孔的内部；以及第二旋涡状导电区域，设置在所述第一层与所述第二层之间，并且经由所述贯通导电区域分别与所述第一导电区域和所述第二导电区域相连接；
输出端子；
下垫板部，夹在所述输入端子与所述输出端子之间，并且设置在所述第二面上；
受光元件，粘接在所述下垫板部上，并与所述输出端子相连接；以及
发光元件，粘接在所述受光元件的上表面上，具有与所述第一端子的所述第二导电区域相连接的第一电极和与所述第二端子的所述第二导电区域相连接的第二电极。
2.根据权利要求1所述的光耦合装置，
所述第一旋涡状导电区域和所述第二旋涡状导电区域在俯视下不交叉。
3.根据权利要求1所述的光耦合装置，
所述绝缘衬底在第一层与所述第二层之间进一步具有第三层，
所述第一旋涡状导电区域设置在所述第一层与所述第三层之间，并且经由所述贯通导电区域，分别与所述第一端子的所述第一导电区域和所述第二导电区域相连接，
所述第二旋涡状导电区域设置在所述第二层与所述第三层之间，并且经由所述贯通导电区域，分别与所述第二端子的所述第一导电区域和所述第二导电区域相连接，
所述第一旋涡状导电区域和所述第二旋涡状导电区域在俯视下相交叉。
4.根据权利要求1所述的光耦合装置，所述第一旋涡状导电区域和所述第二旋涡状导电区域相对高频噪声具有电感。
5.根据权利要求1所述的光耦合装置，
所述发光元件发出740～850nm波长的光，
所述受光元件从所述上表面接收所述光。
6.根据权利要求1所述的光耦合装置，进一步具备MOSFET，所述MOSFET具有与所述输出端子的所述第二导电区域相连接的漏极以及与所述受光元件相连接的栅极和源极。
7.根据权利要求6所述的光耦合装置，所述MOSFET包含共源极连接的2个元件。
8.一种光耦合装置，具有：
绝缘衬底，具有第一面和第二面；
输入端子，是具有第一端子和第二端子的输入端子，所述第一端子具有设置在所述第一面上的第一导电区域和设置在所述第二面上的第二导电区域，所述第二端子具有设置在所述第一面上的第一导电区域和设置在所述第二面上的第二导电区域；
输出端子，具有设置在所述第一面上的第一导电区域和设置在所述第二面上的第二导电区域；
第一下垫板部，夹在所述输入端子与所述输出端子之间，并且设置在所述第二面上；
第二下垫板部，夹在所述第一下垫板部与所述输出端子之间，并且设置在所述第二面上；
受光元件，粘接在所述第一下垫板部上，与所述输出端子相连接；
发光元件，粘接在所述受光元件的上表面上，具有第一电极和第二电极；
电阻，设置在所述输入端子的所述第二面一侧，与所述输入端子和所述发光元件相连接；以及
MOSFET，具有与所述输出端子的所述第二导电区域相连接的漏极以及与所述受光元件相连接的栅极和源极。
9.根据权利要求8所述的光耦合装置，进一步具备密封树脂层，所述密封树脂层以密封所述受光元件、所述发光元件以及所述MOSFET的方式，设置在所述绝缘衬底的所述第二面上。
10.根据权利要求8所述的光耦合装置，所述电阻粘接在所述第一端子的所述第二导电区域或者所述第二端子的所述第二导电区域上。
11.根据权利要求8所述的光耦合装置，
所述输出端子进一步具有导电贯通区域，所述导电贯通区域设置在所述绝缘衬底上，将所述第一导电区域和所述第二导电区域连接，
所述第一端子或者所述第二端子进一步具有：导电贯通区域，设置在所述绝缘衬底上，并且将所述第一导电区域和所述第二导电区域连接；以及第三导电区域，与所述第二导电区域相分离，设置在所述第二面上，
所述电阻粘接在所述第三导电区域上，与所述输入端子和所述发光元件相连接。
12.根据权利要求11所述的光耦合装置，进一步具备密封树脂层，所述密封树脂层以密封所述受光元件、所述发光元件、所述MOSFET和所述电阻的方式，设置在所述绝缘衬底的所述第二面上。
13.根据权利要求8所述的光耦合装置，所述第一旋涡状导电区域和所述第二旋涡状导电区域相对高频噪声具有电感。
14.根据权利要求8所述的光耦合装置，
所述发光元件发出740～850nm波长的光，
所述受光元件从所述上表面接收所述光。
15.根据权利要求8所述的光耦合装置，所述MOSFET包含共源极连接的2个元件。
CN201410421681.9A 2014-03-14 2014-08-25 光耦合装置 Pending CN104916729A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-052666 2014-03-14
JP2014052666 2014-03-14

Publications (1)

Publication Number Publication Date
CN104916729A true CN104916729A (zh) 2015-09-16

Family

ID=54085616

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410421681.9A Pending CN104916729A (zh) 2014-03-14 2014-08-25 光耦合装置

Country Status (1)

Country Link
CN (1) CN104916729A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111403542A (zh) * 2018-12-13 2020-07-10 株式会社东芝 光耦合装置及其安装部件
CN113257946A (zh) * 2020-02-10 2021-08-13 株式会社东芝 光耦合装置
CN113257947A (zh) * 2020-02-07 2021-08-13 株式会社东芝 光耦合装置以及高频装置
CN113675182A (zh) * 2021-07-09 2021-11-19 福建天电光电有限公司 平面式光耦合装置及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030222340A1 (en) * 2002-05-30 2003-12-04 Koji Kondo Enhancement of current-carrying capacity of a multilayer circuit board
US20050035356A1 (en) * 2003-08-14 2005-02-17 Kek Theng Hui Opto-coupler
JP2010034103A (ja) * 2008-07-25 2010-02-12 Panasonic Electric Works Co Ltd 光結合型半導体リレー

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030222340A1 (en) * 2002-05-30 2003-12-04 Koji Kondo Enhancement of current-carrying capacity of a multilayer circuit board
US20050035356A1 (en) * 2003-08-14 2005-02-17 Kek Theng Hui Opto-coupler
JP2010034103A (ja) * 2008-07-25 2010-02-12 Panasonic Electric Works Co Ltd 光結合型半導体リレー

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111403542A (zh) * 2018-12-13 2020-07-10 株式会社东芝 光耦合装置及其安装部件
CN111403542B (zh) * 2018-12-13 2024-04-19 株式会社东芝 光耦合装置及其安装部件
CN113257947A (zh) * 2020-02-07 2021-08-13 株式会社东芝 光耦合装置以及高频装置
CN113257947B (zh) * 2020-02-07 2024-04-16 株式会社东芝 光耦合装置以及高频装置
CN113257946A (zh) * 2020-02-10 2021-08-13 株式会社东芝 光耦合装置
CN113257946B (zh) * 2020-02-10 2024-04-12 株式会社东芝 光耦合装置
CN113675182A (zh) * 2021-07-09 2021-11-19 福建天电光电有限公司 平面式光耦合装置及其制造方法
CN113675182B (zh) * 2021-07-09 2023-06-27 福建天电光电有限公司 平面式光耦合装置及其制造方法

Similar Documents

Publication Publication Date Title
CN101325197B (zh) 具有共同封装的肖特基二极管的高压高功率升压变换器
US9000601B2 (en) Power semiconductor module
JP2015188051A (ja) 光結合装置
US8487407B2 (en) Low impedance gate control method and apparatus
US8884719B2 (en) Noise filter device
CN104241263B (zh) 高低压隔离内埋功率模块
CN104916729A (zh) 光耦合装置
JP2015177056A (ja) フォトリレー
US11367715B2 (en) Photorelay
JP2014187210A (ja) 光結合装置
US11503715B2 (en) Optical module
US9985626B2 (en) Bidirectional GaN switch with built-in bias supply and integrated gate drivers
US20190043799A1 (en) Package structure and fabricating method thereof
JP2021174877A (ja) 光モジュール
CN113970749A (zh) 光源系统
EP4187585A2 (en) Power module with integrated gate driver and functional components within a single power module housing
US10312904B2 (en) Power converter
CN102956593A (zh) 带有开关装置和触发装置的电力电子系统
US9553212B2 (en) Optical coupler
US20100295602A1 (en) Semiconductor relay
CN105811943A (zh) 一种应用于串联压接型igbt的集成驱动装置
CN104052244B (zh) 功率模块
CN103762214A (zh) 应用于开关型调节器的集成电路组件
CN106158734B (zh) 半导体封装装置
CN202906868U (zh) 无引线大功率光mos固体继电器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150916