[go: up one dir, main page]

JP6904094B2 - 絶縁回路基板の製造方法 - Google Patents

絶縁回路基板の製造方法 Download PDF

Info

Publication number
JP6904094B2
JP6904094B2 JP2017121741A JP2017121741A JP6904094B2 JP 6904094 B2 JP6904094 B2 JP 6904094B2 JP 2017121741 A JP2017121741 A JP 2017121741A JP 2017121741 A JP2017121741 A JP 2017121741A JP 6904094 B2 JP6904094 B2 JP 6904094B2
Authority
JP
Japan
Prior art keywords
layer
aluminum
titanium
circuit board
ceramic substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2017121741A
Other languages
English (en)
Other versions
JP2018006743A (ja
Inventor
伸幸 寺▲崎▼
伸幸 寺▲崎▼
東洋 大橋
東洋 大橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to EP17815526.3A priority Critical patent/EP3477695B1/en
Priority to CN201780034318.3A priority patent/CN109219878B/zh
Priority to PCT/JP2017/023272 priority patent/WO2017222061A1/ja
Priority to TW106121338A priority patent/TWI725205B/zh
Priority to EP20180726.0A priority patent/EP3734654B1/en
Priority to US16/306,708 priority patent/US10798824B2/en
Publication of JP2018006743A publication Critical patent/JP2018006743A/ja
Application granted granted Critical
Publication of JP6904094B2 publication Critical patent/JP6904094B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0055—After-treatment, e.g. cleaning or desmearing of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80—Constructional details
    • H10N10/81—Structural details of the junction
    • H10N10/817—Structural details of the junction the junction being non-separable, e.g. being cemented, sintered or soldered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0341—Intermediate metal, e.g. before reinforcing of conductors by plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10219—Thermoelectric component

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Metallurgy (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

この発明は、セラミックス基板と、このセラミックス基板の一方の面に配設された回路パターンを有する回路層と、を備えた絶縁回路基板の製造方法に関するものである。
ＬＥＤ、パワーモジュール等の半導体装置や、熱電変換モジュールにおいては、導電材料からなる回路層の上に半導体素子又は熱電素子が接合された構造とされている。
風力発電、電気自動車、ハイブリッド自動車等を制御するために用いられる大電力制御用のパワー半導体素子においては、発熱量が多いことから、これを搭載する基板としては、例えばＡｌＮ（窒化アルミ）、Ａｌ２Ｏ３（アルミナ）などからなるセラミックス基板と、このセラミックス基板の一方の面に導電性の優れた金属板を接合して形成した回路層と、を備えた絶縁回路基板が、従来から広く用いられている。なお、絶縁回路基板としては、セラミックス基板の他方の面に金属層を形成したものも提供されている。
例えば、特許文献１に示すパワーモジュールにおいては、セラミックス基板の一方の面及び他方の面にＡｌからなる回路層及び金属層が形成された絶縁回路基板と、この回路層上にはんだ材を介して接合された半導体素子と、を備えた構造とされている。
そして、絶縁回路基板の他方の面側には、ヒートシンクが接合されており、半導体素子から絶縁回路基板側に伝達された熱を、ヒートシンクを介して外部へ放散する構成とされている。
ところで、特許文献１に記載されたパワーモジュールのように、回路層及び金属層をＡｌで構成した場合には、表面にＡｌの酸化皮膜が形成されるため、はんだ材によって半導体素子やヒートシンクを直接接合することができない。
そこで、従来、例えば特許文献２に開示されているように、回路層及び金属層の表面に無電解めっき等によってＮｉめっき膜を形成した上で、半導体素子やヒートシンクをはんだ接合している。
また、特許文献３には、はんだ材の代替として、酸化銀粒子と有機物からなる還元剤とを含む酸化銀ペーストを用いて、回路層と半導体素子、及び、金属層とヒートシンクとを接合する技術が提案されている。
しかしながら、特許文献２に記載されたように、回路層表面及び金属層表面にＮｉめっき膜を形成した絶縁回路基板においては、半導体素子及びヒートシンクを接合するまでの過程においてＮｉめっき膜の表面が酸化等によって劣化し、はんだ材を介して接合した半導体素子及びヒートシンクとの接合信頼性が低下するおそれがあった。また、Ｎｉめっき工程では、不要な領域にＮｉめっきが形成されて電食等のトラブルが発生しないように、マスキング処理を行うことがある。このように、マスキング処理をした上でめっき処理をする場合、回路層表面及び金属層表面にＮｉめっき膜を形成する工程に多大な労力が必要となり、パワーモジュールの製造コストが大幅に増加してしまうといった問題があった。
また、特許文献３に記載されたように、酸化銀ペーストを用いて回路層と半導体素子及び金属層とヒートシンクを接合する場合には、Ａｌと酸化銀ペーストの焼成体との接合性が悪いために、予め回路層表面及び金属層表面にＡｇ下地層を形成する必要があった。
そこで、特許文献４には、回路層を、アルミニウム層と、銅、ニッケル又は銀からなる金属部材層の積層構造とした絶縁回路基板が提案されている。この絶縁回路基板においては、アルミニウム層と金属部材層とがチタン層を介して接合された構造とされている。
また、熱電変換モジュールにおいては、回路層がアルミニウム等で構成されていた場合には、アルミニウムが熱電素子に拡散してしまい、熱電素子の特性が劣化してしまうおそれがあった。このため、アルミニウムが熱電素子に拡散することを防止するために、回路層の表面に、拡散防止層としてチタン層を形成することが考えられる。
特許第３１７１２３４号公報 特開２００４−１７２３７８号公報 特開２００８−２０８４４２号公報 特許第５７２５０６０号公報
ところで、特許文献４に記載された絶縁回路基板や、回路層の表面にチタン層を形成した絶縁回路基板においては、回路層に回路パターンを形成するためにエッチング処理を行うことがある。
ここで、銅やアルミニウムをエッチング処理する際に用いられるエッチング剤としては、例えば塩化第二鉄が用いられる。しかしながら、上述のエッチング剤においてはチタン層をエッチングすることができないため、チタン層を有する回路層をエッチング処理して回路パターンを形成することができないといった問題があった。
この発明は、前述した事情に鑑みてなされたものであって、セラミックス基板の一方の面に配設されたアルミニウム層と、このアルミニウム層の前記セラミックス基板とは反対側の面に形成されたチタン層とを有する回路層に対して、回路パターンを精度良く、かつ、効率良く形成することができる絶縁回路基板の製造方法を提供することを目的とする。
前述の課題を解決するために、本発明の絶縁回路基板の製造方法は、セラミックス基板と、このセラミックス基板の一方の面に配設された回路パターンを有する回路層と、を備えた絶縁回路基板の製造方法であって、前記回路層は、前記セラミックス基板の一方の面に配設されたアルミニウム層と、このアルミニウム層の前記セラミックス基板とは反対側の面に形成されたチタン層と、を有しており、アルミニウム材を前記セラミックス基板に接合してアルミニウム層を形成するセラミックス／アルミニウム接合工程と、前記アルミニウム層又は前記アルミニウム材の表面に、チタン層となるチタン材を、前記回路パターン状に配設するチタン材配設工程と、前記アルミニウム層又は前記アルミニウム材の表面に前記チタン材を積層した状態で熱処理を行い、前記チタン層を形成するチタン層形成工程と、前記チタン層が形成された前記アルミニウム層を前記回路パターン状にエッチングするエッチング処理工程と、を備えていることを特徴としている。
この構成の絶縁回路基板の製造方法によれば、チタン材配設工程及びチタン層形成工程と、を備えているので、アルミニウム層の表面にチタン層を回路パターン状に形成することができる。
また、前記チタン層が回路パターン状に形成された前記アルミニウム層に対してエッチング処理を行うエッチング処理工程を備えているので、チタン層がレジスト材として作用し、アルミニウム層を回路パターン状にエッチングすることができる。
このように、チタン層をレジスト材として使用することにより、レジスト材の塗布工程、硬化工程や剥離工程を省略することができ、エッチング処理工程を効率良く行うことができる。
以上により、セラミックス基板の一方の面に配設されたアルミニウム層と、このアルミニウム層の前記セラミックス基板とは反対側の面に形成されたチタン層を有する回路層に対して、回路パターンを精度良く、かつ、効率良く形成することができる。
ここで、本発明の絶縁回路基板の製造方法においては、前記回路層は、前記チタン層の前記アルミニウム層とは反対側の面に積層された銅、ニッケルまたは銀からなる金属部材層を有しており、前記エッチング処理工程後に、回路パターン状に形成された前記チタン層の表面に前記金属部材層を形成する金属部材層形成工程を備えていてもよい。
なお、本発明において、金属部材層は、銅又は銅合金、ニッケル又はニッケル合金、もしくは銀又は銀合金で構成されたものとしている。
この場合、回路パターン状に形成された前記チタン層の上に前記金属部材層を形成する金属部材層形成工程を有しているので、チタン層の上に、銅、ニッケルまたは銀からなる金属部材層を形成することができる。
以上により、セラミックス基板の一方の面に配設されたアルミニウム層と、このアルミニウム層の前記セラミックス基板とは反対側の面にチタン層を介して積層された銅、ニッケルまたは銀からなる金属部材層を有する回路層に対して、回路パターンを精度良く、かつ、効率良く形成することができる。
また、本発明の絶縁回路基板の製造方法においては、前記金属部材層形成工程の前に、前記チタン層の表面を洗浄するチタン層洗浄工程を備えていることが好ましい。
この場合、前記チタン層の表面を洗浄することにより、前記チタン層の上に金属部材層を確実に形成することができる。
さらに、本発明の絶縁回路基板の製造方法においては、前記セラミックス／アルミニウム接合工程の後に、前記チタン材配設工程及び前記チタン層形成工程を実施する構成としてもよい。
この場合、セラミックス基板とアルミニウム板とを接合してアルミニウム層を形成した後に、このアルミニウム層の上にチタン層を回路パターン状に形成することができる。
また、本発明の絶縁回路基板の製造方法においては、前記チタン層形成工程の後に、前記セラミックス／アルミニウム接合工程を実施する構成としてもよい。
この場合、アルミニウム板の上にチタン層を回路パターン状に形成した上で、アルミニウム板とセラミックス基板とを接合することができる。
さらに、本発明の絶縁回路基板の製造方法においては、前記チタン層形成工程と、前記セラミックス／アルミニウム接合工程と、を同時に実施する構成としてもよい。
この場合、前記チタン層形成工程と、前記セラミックス／アルミニウム接合工程と、を同時に実施することで、回路パターンを有する絶縁回路基板を効率良く製造することができる。
また、本発明の絶縁回路基板の製造方法においては、前記チタン材配設工程の前に、前記アルミニウム層又は前記アルミニウム材の表面を洗浄するアルミニウム洗浄工程を備えていることが好ましい。
この場合、前記アルミニウム層又は前記アルミニウム材の表面を洗浄することにより、前記アルミニウム層又は前記アルミニウム材とチタン材とを確実に接合してチタン層を形成することができる。
また、本発明の絶縁回路基板の製造方法においては、前記チタン材配設工程の前に、前記アルミニウム層又は前記アルミニウム材のうち前記チタン層が形成される側の面に、Ｓｉを０．０３ｍａｓｓ％以上１．０ｍａｓｓ％以下の範囲内で含有するＳｉ濃化層を形成するＳｉ濃化層形成工程を備えていることが好ましい。
この場合、前記アルミニウム層又は前記アルミニウム材のうち前記チタン層が形成される側の面に上述のＳｉ濃化層を形成することにより、チタン層とアルミニウム層との界面においてＡｌ３ＴｉにＳｉを固溶させることができ、硬いＡｌ３Ｔｉが必要以上に形成されることを抑制でき、チタン層とアルミニウム層との接合界面における割れの発生を抑制することができる。
本発明によれば、セラミックス基板の一方の面に配設されたアルミニウム層と、このアルミニウム層の前記セラミックス基板とは反対側の面に形成されたチタン層とを有する回路層に対して、回路パターンを精度良く、かつ、効率良く形成することができる絶縁回路基板の製造方法を提供することが可能となる。
本発明の第一の実施形態に係る絶縁回路基板を備えたパワーモジュールの概略説明図である。 本発明の第一の実施形態に係る絶縁回路基板の説明図である。 本発明の第一の実施形態に係る絶縁回路基板におけるアルミニウム層とチタン層との接合界面の拡大説明図である。 本発明の第一の実施形態に係る絶縁回路基板の製造方法を説明するフロー図である。 本発明の第一の実施形態に係る絶縁回路基板の製造方法の概略説明図である。 本発明の第二の実施形態に係る絶縁回路基板を備えたパワーモジュールの概略説明図である。 本発明の第二の実施形態に係る絶縁回路基板の説明図である。 本発明の第二の実施形態に係る絶縁回路基板の製造方法を説明するフロー図である。 本発明の第二の実施形態に係る絶縁回路基板の製造方法の概略説明図である。 本発明の第三の実施形態に係る絶縁回路基板を備えた熱電変換モジュールの概略説明図である。 本発明の第三の実施形態に係る絶縁回路基板の説明図である。 本発明の第三の実施形態に係る絶縁回路基板の製造方法を説明するフロー図である。 本発明の第三の実施形態に係る絶縁回路基板の製造方法の概略説明図である。
以下に、本発明の実施形態について、添付した図面を参照して説明する。
（第一の実施形態）
図１に、本発明の第一の実施形態である絶縁回路基板１０を用いたパワーモジュール１を示す。
このパワーモジュール１は、絶縁回路基板１０と、この絶縁回路基板１０の一方の面（図１において上面）に第１はんだ層２を介して接合された半導体素子３と、絶縁回路基板１０の下側に第２はんだ層４２を介して接合されたヒートシンク４１と、を備えている。
半導体素子３は、Ｓｉ等の半導体材料で構成されている。絶縁回路基板１０と半導体素子３とを接合する第１はんだ層２は、例えばＳｎ−Ａｇ系、Ｓｎ−Ｃｕ系、Ｓｎ−Ｉｎ系、若しくはＳｎ−Ａｇ−Ｃｕ系のはんだ材（いわゆる鉛フリーはんだ材）とされている。
ヒートシンク４１は、絶縁回路基板１０側の熱を放散するためのものである。ヒートシンク４１は、銅又は銅合金で構成されており、本実施形態では無酸素銅で構成されている。絶縁回路基板１０とヒートシンク４１とを接合する第２はんだ層４２は、例えばＳｎ−Ａｇ系、Ｓｎ−Ｃｕ系、Ｓｎ−Ｉｎ系、若しくはＳｎ−Ａｇ−Ｃｕ系のはんだ材（いわゆる鉛フリーはんだ材）とされている。
そして、本実施形態に係る絶縁回路基板１０は、図１及び図２に示すように、セラミックス基板１１と、このセラミックス基板１１の一方の面（図１及び図２において上面）に配設された回路層２０と、セラミックス基板１１の他方の面（図１及び図２において下面）に配設された金属層３０と、を備えている。
セラミックス基板１１は、絶縁性の高いＡｌＮ（窒化アルミニウム）、Ｓｉ３Ｎ４（窒化ケイ素）、Ａｌ２Ｏ３（アルミナ）等で構成されている。本実施形態では、強度に優れたＳｉ３Ｎ４（窒化ケイ素）で構成されている。また、セラミックス基板１１の厚さは、０．２〜１．５ｍｍの範囲内に設定されており、本実施形態では、０．３２ｍｍに設定されている。
回路層２０は、図１及び図２に示すように、セラミックス基板１１の一方の面に配設されたアルミニウム層２１と、このアルミニウム層２１の一方の面にチタン層２５を介して積層された銅層２２（金属部材層）と、を有している。
ここで、回路層２０におけるアルミニウム層２１の厚さは、０．１ｍｍ以上１．０ｍｍ以下の範囲内に設定されており、本実施形態では０．４ｍｍに設定されている。
また、回路層２０における銅層２２の厚さは、０．１ｍｍ以上６．０ｍｍ以下の範囲内に設定されており、本実施形態では、１．０ｍｍに設定されている。
そして、この回路層２０には、図２に示すように、回路パターンが形成されている。
金属層３０は、図１及び図２に示すように、セラミックス基板１１の他方の面に配設されたアルミニウム層３１と、このアルミニウム層３１の他方の面にチタン層３５を介して積層された銅層３２（金属部材層）と、を有している。
ここで、金属層３０におけるアルミニウム層３１の厚さは、０．１ｍｍ以上３．０ｍｍ以下の範囲内に設定されており、本実施形態では０．４ｍｍに設定されている。
また、金属層３０における銅層３２の厚さは、０．１ｍｍ以上６．０ｍｍ以下の範囲内に設定されており、本実施形態では、１．０ｍｍに設定されている。
ここで、アルミニウム層２１、３１は、図５に示すように、セラミックス基板１１の一方の面及び他方の面に、アルミニウム板５１、６１が接合されることにより形成されている。
また、アルミニウム層２１，３１となるアルミニウム板５１、６１は、純度が９９ｍａｓｓ％以上のアルミニウム（２Ｎアルミニウム）で構成されている。なお、Ｓｉの含有量は０．０３ｍａｓｓ％以上１．０ｍａｓｓ％以下の範囲内とされている。
銅層２２、３２は、アルミニウム層２１、３１の一方の面及び他方の面に、チタン層２５、３５を介して銅又は銅合金からなる銅板（金属部材）が接合されることにより形成されている。本実施形態においては、銅層２２、３２を構成する銅板（金属部材）は、無酸素銅の圧延板とされている。
そして、アルミニウム層２１、３１とチタン層２５、３５との接合界面には、図３に示すように、Ａｌ−Ｔｉ−Ｓｉ層２６、３６が形成されている。
このＡｌ−Ｔｉ−Ｓｉ層２６、３６は、アルミニウム層２１、３１のＡｌ原子と、チタン層２５、３５のＴｉ原子とが相互拡散することによって形成されたＡｌ３Ｔｉに、アルミニウム層２１、３１のＳｉが固溶することにより形成されたものである。
Ａｌ−Ｔｉ−Ｓｉ層２６、３６の厚さは、０．５μｍ以上１０μｍ以下に設定されており、本実施形態においては３μｍとされている。
このＡｌ−Ｔｉ−Ｓｉ層２６、３６は、図３に示すように、チタン層２５、３５側に形成された第１Ａｌ−Ｔｉ−Ｓｉ層２６Ａ、３６Ａと、アルミニウム層２１，３１側に形成された第２Ａｌ−Ｔｉ−Ｓｉ層２６Ｂ、３６Ｂと、を備えている。すなわち、アルミニウム層２１、３１と銅層２２、３２との接合部には、チタン層２５、３５と、第１Ａｌ−Ｔｉ−Ｓｉ層２６Ａ、３６Ａと、第２Ａｌ−Ｔｉ−Ｓｉ層２６Ｂ、３６Ｂとが形成されているのである。
これら、第１Ａｌ−Ｔｉ−Ｓｉ層２６Ａ、３６Ａと第２Ａｌ−Ｔｉ−Ｓｉ層２６Ｂ、３６Ｂは、上述のようにＡｌ３ＴｉにＳｉが固溶したＡｌ−Ｔｉ−Ｓｉ相からなり、第２Ａｌ−Ｔｉ−Ｓｉ層２６Ｂ、３６ＢのＳｉ濃度が、第１Ａｌ−Ｔｉ−Ｓｉ層２６Ａ、３６ＡのＳｉ濃度よりも低くなっている。なお、本実施形態において、第１Ａｌ−Ｔｉ−Ｓｉ層２６Ａ、３６Ａ及び第２Ａｌ−Ｔｉ−Ｓｉ層２６Ｂ、３６Ｂに含まれるＳｉは、後述するようにアルミニウム層２１、３１に拡散されたＳｉがＡｌ−Ｔｉ−Ｓｉ層２６、３６中に拡散し、濃化したものである。
第１Ａｌ−Ｔｉ−Ｓｉ層２６Ａ、３６ＡのＳｉ濃度は、１０ａｔ％以上３０ａｔ％以下とされており、本実施形態では２０ａｔ％とされている。第２Ａｌ−Ｔｉ−Ｓｉ層２６Ｂ、３６ＢのＳｉ濃度は、１ａｔ％以上１０ａｔ％以下とされており、本実施形態では３ａｔ％とされている。
次に、本実施形態である絶縁回路基板１０の製造方法について、図４及び図５を参照して説明する。
（チタン材配設工程Ｓ０１）
図４及び図５に示すように、アルミニウム板５１、６１の表面にチタン材５５、６５を配設する。このとき、回路層２０となるアルミニウム板５１の表面には、チタン材５５を回路パターン状に配設する。ここで、チタン材５５を回路パターン状に配設する際には、蒸着やイオンプレーティング等の成膜法を適用してもよい。この場合、メタルマスクを用いてチタン膜を成膜することで、チタン材５５を回路パターン状に配設することができる。また、チタン箔を回路パターン状に配設してもよい。
なお、金属層３０となるアルミニウム板６１の表面にチタン材６５を配設する場合には、チタン箔を配設することが好ましい。
ここで、チタン材５５、６５の厚さは７μｍ以上２０μｍ以下の範囲内とすることが好ましい。
（チタン層形成工程及びセラミックス／アルミニウム接合工程Ｓ０２）
次いで、図４及び図５に示すように、セラミックス基板１１の一方の面にアルミニウム板５１及びチタン材５５を配設し、セラミックス基板１１の他方の面にアルミニウム板６１とチタン材６５を配設する。このとき、アルミニウム板５１とセラミックス基板１１、アルミニウム板６１とセラミックス基板１１の間には、Ａｌ−Ｓｉろう材を介在させる。
そして、積層方向に加圧（荷重３〜２０ｋｇｆ／ｃｍ２）した状態で真空加熱炉内に配置し加熱する。ここで、真空加熱炉内の圧力は１０−６Ｐａ以上１０−３Ｐａ以下の範囲内に、加熱温度は６００℃以上６４０℃以下、保持時間は３０分以上１８０分以下の範囲内に設定されることが好ましい。
これにより、アルミニウム板５１とセラミックス基板１１及びセラミックス基板１１とアルミニウム板６１を接合する（セラミックス／アルミニウム接合工程）。
そして、アルミニウム板５１とチタン材５５、アルミニウム板６１とチタン材６５を接合し、チタン層２５、３５を形成する（チタン層形成工程）。このとき、アルミニウム板５１とチタン材５５、アルミニウム板６１とチタン材６５との接合界面にはＡｌ３Ｔｉが形成される。なお、アルミニウム板５１、６１がＳｉを０．０３ｍａｓｓ％以上１．０ｍａｓｓ％以下の範囲で含有しているので、Ａｌ３ＴｉにＳｉが固溶し、上述のＡｌ−Ｔｉ−Ｓｉ層２６、３６が形成される。
なお、回路層２０となるアルミニウム板５１にはチタン層２５が回路パターン状に形成されることになる。
（エッチング処理工程Ｓ０３）
次に、図４及び図５に示すように、チタン層２５が回路パターン状に形成されたアルミニウム層２１に対してエッチング処理を行う。このとき、エッチング剤としては、塩化第二鉄を使用する。例えば、エッチング剤（エッチング液）の塩化第二鉄の濃度は３５ｗｔ％〜６０ｗｔ％とし、エッチング温度４０℃〜６０℃で２分〜２０分の条件でエッチングを行うことができる。
ここで、チタン層２５は、塩化第二鉄によってほとんどエッチングされないことから、チタン層２５がレジスト材として作用することになる。すなわち、チタン層２５が形成された部分はエッチングされず、チタン層２５が形成されていない部分のみがエッチングされることになる。これにより、アルミニウム層２１についても回路パターン状に形成される。
（チタン層洗浄工程Ｓ０４）
次に、図４に示すように、チタン層２５、３５のうち銅層２２、３２が配設される面を洗浄する。ここで、チタン層２５、３５の洗浄には、アンモニアと過酸化水素の混合液を用いる。例えば、アンモニア１０ｗｔ％、過酸化水素３ｗｔ％、ＥＤＴＡ（エチレンジアミン四酢酸）１２ｗｔ％の水溶液を用いることができる。洗浄の条件として、温度４０℃〜５０℃、１０分〜３０分で行うとよい。
（銅層形成工程Ｓ０５）
次に、チタン層２５、３５の表面に銅板（金属部材）を接合し、銅層２２、３２を形成する。このとき、チタン層２５、３５と銅板（金属部材）を接合する際には、固相拡散接合法を適用してもよいし、ろう材を用いて接合してもよい。
例えば、固相拡散接合を適用する場合、チタン層２５、３５と銅板（金属部材）を積層し、積層方向に加圧（荷重３〜２０ｋｇｆ／ｃｍ２）した状態で、真空加熱炉内の圧力は１０−６Ｐａ以上１０−３Ｐａ以下の範囲内に、加熱温度は６００℃以上６５０℃以下、より好ましくは６２０℃以上６４３℃以下、保持時間は３０分以上１８０分以下、より好ましくは６０分以上１２０分以下の範囲内で接合するとよい。
ろう材を用いて接合する場合、Ｃｕ−Ｐ−Ｓｎろう材、Ｃｕ−Ｐ−Ｓｎ−Ｎｉ系ろう材、Ｃｕ−Ｐ−Ｓｎ−Ｆｅ系ろう材、Ｃｕ−Ｐ−Ｓｎ−Ｍｎ系ろう材、Ｃｕ−Ｐ−Ｓｎ−Ｃｒ系ろう材などのろう材箔を、チタン層２５、３５と銅板（金属部材）との間に配置し、積層方向に加圧（荷重３〜２０ｋｇｆ／ｃｍ２）した状態で、真空加熱炉内の圧力は１０−６Ｐａ以上１０−３Ｐａ以下の範囲内に、加熱温度は６００℃以上６５０℃以下、より好ましくは６２０℃以上６４３℃以下、保持時間は１５分以上１２０分以下、より好ましくは３０分以上９０分以下の範囲内で接合するとよい。
このとき、回路層２０側においては、回路パターン状に形成されたチタン層２５の上に、銅板（金属部材）を配設して接合する。
上述の工程により、アルミニウム層２１とチタン層２５と銅層２２とが積層されてなる回路層２０に回路パターンを形成し、本実施形態である絶縁回路基板１０が製造される。
以上のような構成とされた本実施形態に係る絶縁回路基板１０の製造方法によれば、アルミニウム板５１の表面にチタン層２５となるチタン材５５を回路パターン状に配設するチタン材配設工程Ｓ０１を備えているので、その後のチタン層形成工程及びセラミックス／アルミニウム接合工程Ｓ０２により、アルミニウム層２１の表面にチタン層２５を回路パターン状に形成することができる。
次に、チタン層２５が形成されたアルミニウム層２１に対してエッチング処理を行うエッチング処理工程Ｓ０３を備えているので、チタン層２５がレジスト材として作用し、アルミニウム層２１を回路パターン状にエッチングすることができる。すなわち、チタン層２５をレジスト材として使用することにより、レジスト材の塗布工程、硬化工程及び剥離工程を省略することができ、エッチング処理工程Ｓ０３を効率良く行うことができる。
そして、回路パターン状に形成されたチタン層２５の上に銅板（金属部材）を接合して銅層２２を形成する銅層形成工程Ｓ０５を有しているので、チタン層２５の上に銅層２２を回路パターン状に形成することができる。
以上により、アルミニウム層２１とチタン層２５と銅層２２が積層されてなる回路層２０に対して、回路パターンを精度良く、かつ、効率良く形成することができる。
また、本実施形態においては、チタン層形成工程と、セラミックス／アルミニウム接合工程と、を同時に実施するチタン層形成工程及びセラミックス／アルミニウム接合工程Ｓ０２を有しているので、回路パターンを有する絶縁回路基板１０を効率良く製造することができる。
また、本実施形態である絶縁回路基板１０の製造方法においては、銅層形成工程Ｓ０５の前に、チタン層２５の表面を洗浄するチタン層洗浄工程Ｓ０４を備えているので、チタン層２５と銅板（金属部材）とを確実に接合でき、銅層２２を確実に形成することができる。
さらに、本実施形態である絶縁回路基板１０の製造方法においては、アルミニウム板５１、６１がＳｉを０．０３ｍａｓｓ％以上１．０ｍａｓｓ％以下の範囲内で含有しているので、チタン層２５、３５とアルミニウム層２１、３１との接合界面において、Ａｌ３ＴｉにＳｉが固溶し、上述のＡｌ−Ｔｉ−Ｓｉ層２６、３６が形成される。このＡｌ−Ｔｉ−Ｓｉ層２６、３６は、比較的硬さが低いため、ヒートサイクルが負荷された際に、回路層２０及び金属層３０にクラックが発生することを抑制することができる。
さらに、チタン層２５、３５側に形成された第１Ａｌ−Ｔｉ−Ｓｉ層２６Ａ，３６ＡのＳｉ濃度が、アルミニウム層２１、３１側に形成された第２Ａｌ−Ｔｉ−Ｓｉ層２６Ｂ、３６ＢのＳｉ濃度よりも高いので、Ｓｉ濃度が高い第１Ａｌ−Ｔｉ−Ｓｉ層２６Ａ，３６ＡによってＴｉ原子がアルミニウム層２１、３１側に拡散することが抑制され、Ａｌ−Ｔｉ−Ｓｉ層２６、３６の厚さを薄くすることができる。そして、このようにＡｌ−Ｔｉ−Ｓｉ層２６、３６の厚さを薄くすることで、ヒートサイクルが負荷された際にアルミニウム層２１、３１と銅層２２，３２との接合部に割れが発生することを抑制可能となる。
また、アルミニウム層２１、３１側に形成された第２Ａｌ−Ｔｉ−Ｓｉ層２６Ｂ、３６Ｂに含まれるＳｉ濃度が１ａｔ％以上１０ａｔ％以下とされているので、Ａｌ原子がチタン層２５，３５側に過剰に拡散することが抑制され、第２Ａｌ−Ｔｉ−Ｓｉ層２６Ｂ、３６Ｂの厚さを薄くすることができる。
さらには、チタン層２５、３５側に形成された第１Ａｌ−Ｔｉ−Ｓｉ層２６Ａ，３６Ａに含まれるＳｉ濃度が１０ａｔ％以上３０ａｔ％以下とされているので、Ｔｉ原子がアルミニウム層２１、３１側に過剰に拡散することが抑制され、第１Ａｌ−Ｔｉ−Ｓｉ層２６Ａ，３６Ａの厚さを薄くすることができる。
さらに、本実施形態では、回路層２０及び金属層３０の表面に、比較的変形抵抗の大きい銅層２２，３２が形成されているので、ヒートサイクルが負荷された際に回路層２０及び金属層３０の表面の変形が抑制され、半導体素子３と回路層２０を接合する第１はんだ層２及びヒートシンク４１と金属層３０を接合する第２はんだ層４２にクラック等が生じることを抑制でき、接合信頼性を向上できる。
また、熱伝導率の良好な銅層２２，３２が回路層２０及び金属層３０の表面に形成されているので、半導体素子３からの熱を面方向に拡げて効率的にヒートシンク４１側に伝達することができる。
（第二の実施形態）
次に、本発明の第二の実施形態について説明する。なお、第一の実施形態と同一の構成のものについては、同一の符号を付して記載し、詳細な説明を省略する。
図６に、本発明の第二の実施形態に係る絶縁回路基板１１０を備えたパワーモジュール１０１を示す。
このパワーモジュール１０１は、絶縁回路基板１１０と、この絶縁回路基板１１０の一方の面（図６において上面）にはんだ層２を介して接合された半導体素子３と、絶縁回路基板１１０の下側に接合されたヒートシンク１４１と、を備えている。
ヒートシンク１４１は、絶縁回路基板１１０側の熱を放散するためのものである。ヒートシンク１４１は、アルミニウム又はアルミニウム合金で構成されており、本実施形態ではＡ６０６３合金で構成されている。絶縁回路基板１１０とヒートシンク１４１は、ろう材を用いて接合されている。
絶縁回路基板１１０は、図６及び図７に示すように、セラミックス基板１１と、このセラミックス基板１１の一方の面に配設された回路層１２０と、セラミックス基板１１の他方の面に配設された金属層１３０と、を備えている。
回路層１２０は、図６及び図７に示すように、セラミックス基板１１の一方の面に配設されたアルミニウム層１２１と、このアルミニウム層１２１の一方の面にチタン層１２５を介して積層された銅層１２２（金属部材層）と、を有している。
ここで、回路層１２０におけるアルミニウム層１２１の厚さは、０．１ｍｍ以上１．０ｍｍ以下の範囲内に設定されており、本実施形態では０．６ｍｍに設定されている。
また、回路層１２０における銅層１２２の厚さは、０．１ｍｍ以上６．０ｍｍ以下の範囲内に設定されており、本実施形態では、１．５ｍｍに設定されている。
そして、この回路層１２０には、図７に示すように、回路パターンが形成されている。
ここで、アルミニウム層１２１は、図９に示すように、セラミックス基板１１の一方の面にアルミニウム板１５１が接合されることにより形成されている。
ここで、アルミニウム層１２１となるアルミニウム板１５１は、純度が９９ｍａｓｓ％以上のアルミニウム（２Ｎアルミニウム）で構成されている。なお、Ｓｉの含有量は０．０３ｍａｓｓ％以上１．０ｍａｓｓ％以下の範囲内とされている。
銅層１２２は、図９に示すように、アルミニウム層１２１の一方の面に、チタン層１２５を介して銅又は銅合金からなる銅板（金属部材）が接合されることにより形成されている。本実施形態においては、銅層１２２を構成する銅板（金属部材）は、無酸素銅の圧延板とされている。
そして、アルミニウム層１２１とチタン層１２５との接合界面には、第一の実施形態と同様に、Ａｌ３ＴｉにＳｉが固溶したＡｌ−Ｔｉ−Ｓｉ層が形成されている。このＡｌ−Ｔｉ−Ｓｉ層は、アルミニウム層１２１のＡｌ原子と、チタン層１２５のＴｉ原子とが相互拡散することによってＡｌ３Ｔｉが形成されるとともに、アルミニウム層１２１のＳｉが、このＡｌ３Ｔｉに固溶することで形成されている。
金属層１３０は、図９に示すように、セラミックス基板１１の一方の面にアルミニウム板１６１が接合されることにより形成されている。本実施形態において、金属層１３０は、純度９９．９９ｍａｓｓ％以上のアルミニウム（４Ｎアルミニウム）の圧延板を接合することで形成されている。なお、接合されるアルミニウム板１６１の厚さは０．１ｍｍ以上１．０ｍｍ以下の範囲内に設定されており、本実施形態では、０．６ｍｍに設定されている。
次に、本実施形態である絶縁回路基板１１０の製造方法について、図８、図９を参照して説明する。
（セラミックス／アルミニウム接合工程Ｓ１０１）
まず、図８及び図９に示すように、セラミックス基板１１の一方の面に、Ａｌ−Ｓｉ系のろう材箔（図示なし）を介してアルミニウム板１５１を積層する。また、セラミックス基板１１の他方の面にろう材箔（図示なし）を介してアルミニウム板１６１を積層する。
次いで、積層したアルミニウム板１５１、セラミックス基板１１及びアルミニウム板１６１を、積層方向に加圧（荷重３〜２０ｋｇｆ／ｃｍ２）した状態で真空加熱炉内に配置し加熱する。
これにより、アルミニウム板１５１とセラミックス基板１１及びセラミックス基板１１とアルミニウム板１６１を接合し、アルミニウム層１２１及び金属層１３０を形成する。
（アルミニウム洗浄工程Ｓ１０２）
次に、図８に示すように、アルミニウム層１２１のうちチタン材１５５が配設される側の面を洗浄する。なお、アルミニウム層１２１の洗浄は、例えば、硫酸５ｗｔ％〜１０ｗｔ％水溶液又は硝酸５ｗｔ％〜１０ｗｔ％水溶液を用い、温度２０℃〜３０℃、時間３０秒〜６０秒で行うことができる。
（チタン材配設工程Ｓ１０３）
次に、図８及び図９に示すように、アルミニウム層１２１の表面にチタン材１５５を回路パターン状に配設する。ここで、チタン材１５５を回路パターン状に配設する際には、蒸着やイオンプレーティング等の成膜法を適用してもよい。この場合、メタルマスクを用いてチタン膜を成膜することで、チタン材１５５を回路パターン状に配設することができる。また、チタン箔を回路パターン状に配設してもよい。
ここで、チタン材１５５の厚さは７μｍ以上２０μｍ以下の範囲内とすることが好ましい。
（チタン層形成工程Ｓ１０４）
次に、図８及び図９に示すように、アルミニウム層１２１の表面にチタン材１５５を配設した状態で、積層方向に加圧（荷重３〜２０ｋｇｆ／ｃｍ２）した状態で真空加熱炉内に配置し加熱する。ここで、真空加熱炉内の圧力は１０−６Ｐａ以上１０−３Ｐａ以下の範囲内に、加熱温度は６００℃以上６４０℃以下、保持時間は３０分以上１８０分以下の範囲内に設定されることが好ましい。
これにより、アルミニウム層１２１とチタン材１５５が接合され、チタン層１２５が回路パターン状に形成される。このとき、アルミニウム層１２１とチタン層１２５との接合界面には上述のＡｌ−Ｔｉ−Ｓｉ層が形成される。
（エッチング処理工程Ｓ１０５）
次に、図８及び図９に示すように、チタン層１２５が回路パターン状に形成されたアルミニウム層１２１に対してエッチング処理を行う。エッチング剤としては、塩化第二鉄を使用する。このとき、チタン層１２５をレジスト膜として作用させることにより、アルミニウム層１２１を回路パターン状にエッチングする。
（チタン層洗浄工程Ｓ１０６）
次に、図８に示すように、チタン層１２５のうち銅層１２２が配設される面を洗浄する。ここで、チタン層１２５の洗浄は、第一実施形態と同様に行うことができる。
（銅層形成工程Ｓ１０７）
次に、回路パターン状に形成されたチタン層１２５の表面に銅板（金属部材）を接合し、銅層１２２を形成する。このとき、チタン層１２５と銅板（金属部材）を接合する際には、第一実施形態と同様に、固相拡散接合法を適用してもよいし、ろう材を用いて接合してもよい。
上述の工程により、アルミニウム層１２１とチタン層１２５と銅層１２２とが積層されてなる回路層１２０に回路パターンを形成し、本実施形態である絶縁回路基板１１０が製造される。
以上のような構成とされた本実施形態に係る絶縁回路基板１１０の製造方法によれば、第一の実施形態と同様に、チタン材配設工程Ｓ１０３とチタン層形成工程Ｓ１０４とエッチング処理工程Ｓ１０５と銅層形成工程Ｓ１０７とを備えているので、アルミニウム層１２１とチタン層１２５と銅層１２２が積層されてなる回路層１２０に対して、回路パターンを精度良く、かつ、効率良く形成することができる。また、エッチング処理工程Ｓ１０５においてチタン層１２５をレジスト材として使用しているので、レジスト材の塗布工程や剥離工程を省略することができ、エッチング処理工程Ｓ１０５を効率良く行うことができる。
（第三の実施形態）
次に、本発明の第三の実施形態について説明する。なお、第一の実施形態及び第二の実施形態と同一の構成のものについては、同一の符号を付して記載し、詳細な説明を省略する。
図１０に、本発明の第三の実施形態に係る絶縁回路基板２１０を備えた熱電変換モジュール２０１を示す。
この熱電変換モジュール２０１は、熱電素子２０３と、この熱電素子２０３の一端側及び他端側にそれぞれ配設された絶縁回路基板２１０と、を備えている。
熱電素子２０３は、絶縁回路基板２１０の回路層２２０に対して接合層２０２を介して接合されている。ここで、接合層２０２は、銀粒子を含有する銀ペーストの焼成体とされている。
絶縁回路基板２１０は、図１０及び図１１に示すように、セラミックス基板１１と、このセラミックス基板１１の一方の面に配設された回路層２２０と、を備えている。
回路層２２０は、図１０及び図１１に示すように、セラミックス基板１１の一方の面に配設されたアルミニウム層２２１と、このアルミニウム層２２１の一方の面に形成されたチタン層２２５と、を有している。
ここで、回路層２２０におけるアルミニウム層２２１の厚さは、０．１ｍｍ以上１．０ｍｍ以下の範囲内に設定されており、本実施形態では０．６ｍｍに設定されている。
そして、この回路層２２０には、図１１に示すように、回路パターンが形成されている。
ここで、アルミニウム層２２１は、図１３に示すように、セラミックス基板１１の一方の面にアルミニウム板２５１が接合されることにより形成されている。
アルミニウム層２２１となるアルミニウム板２５１は、純度が９９．９９ｍａｓｓ％以上のアルミニウム（４Ｎアルミニウム）で構成されている。なお、アルミニウム層２２１のチタン層２２５側の界面には、Ｓｉの含有量が０．０３ｍａｓｓ％以上１．０ｍａｓｓ％以下の範囲内とされたＳｉ濃化層が形成されている。
そして、アルミニウム層２２１とチタン層２２５との接合界面には、第一の実施形態及び第二の実施形態と同様に、Ａｌ３ＴｉにＳｉが固溶したＡｌ−Ｔｉ−Ｓｉ層が形成されている。このＡｌ−Ｔｉ−Ｓｉ層は、アルミニウム層２２１のＡｌ原子と、チタン層２２５のＴｉ原子とが相互拡散することによってＡｌ３Ｔｉが形成されるとともに、Ｓｉ濃化層のＳｉが、このＡｌ３Ｔｉに固溶することで形成されている。
次に、本実施形態である絶縁回路基板２１０の製造方法について、図１２、図１３を参照して説明する。
（Ｓｉ濃化層形成工程Ｓ２０１）
まず、純度が９９．９９ｍａｓｓ％以上のアルミニウム（４Ｎアルミニウム）で構成されたアルミニウム板２５１の一方の面に、Ｓｉを０．０３ｍａｓｓ％以上１．０ｍａｓｓ％以下の範囲内で含有するＳｉ濃化層を形成する。
具体的には、アルミニウム板２５１の一方の面にＳｉを含有するＳｉ材２５２（例えばＡｌ−Ｓｉろう材等）を配設して加熱処理することにより、Ｓｉ材のＳｉをアルミニウム板２５１側へと拡散させることで、上述のＳｉ濃化層を形成する。
ここで、Ｓｉ濃度は、チタン層が形成される表面をＥＰＭＡの定量分析で５点測定し、その平均値とした。なお、Ｓｉ濃度はＡｌとＳｉの合計量を１００とした時の濃度とした。
（チタン材配設工程Ｓ２０２）
次に、図１２及び図１３に示すように、アルミニウム板１５１の一方の面（Ｓｉ濃化層が形成された面）にチタン材２５５を回路パターン状に配設する。ここで、チタン材２５５を回路パターン状に配設する際には、蒸着やイオンプレーティング等の成膜法を適用してもよい。この場合、メタルマスクを用いてチタン膜を成膜することで、チタン材２５５を回路パターン状に配設することができる。また、チタン箔を回路パターン状に配設してもよい。
ここで、チタン材２５５の厚さは７μｍ以上２０μｍ以下の範囲内とすることが好ましい。
（チタン層形成工程Ｓ２０３）
次に、図１２及び図１３に示すように、アルミニウム板２５１の表面にチタン材２５５を配設し、積層方向に加圧（荷重３〜２０ｋｇｆ／ｃｍ２）した状態で真空加熱炉内に配置し加熱する。ここで、真空加熱炉内の圧力は１０−６Ｐａ以上１０−３Ｐａ以下の範囲内に、加熱温度は６００℃以上６４０℃以下、保持時間は３０分以上１８０分以下の範囲内に設定されることが好ましい。
これにより、アルミニウム板２５１とチタン材２５５が接合され、チタン層２２５が回路パターン状に形成される。このとき、アルミニウム板２５１とチタン層２２５との接合界面には上述のＡｌ−Ｔｉ−Ｓｉ層が形成される。
（セラミックス／アルミニウム接合工程Ｓ２０４）
次に、図１２及び図１３に示すように、セラミックス基板１１の一方の面に、Ａｌ−Ｓｉ系のろう材箔（図示なし）を介して、チタン層２２５が形成されたアルミニウム板２５１を積層する。
次いで、積層したアルミニウム板２５１、セラミックス基板１１を、積層方向に加圧（荷重３〜２０ｋｇｆ／ｃｍ２）した状態で真空加熱炉内に配置し加熱する。
これにより、アルミニウム板２５１とセラミックス基板１１を接合し、アルミニウム層２２１を形成する。
（エッチング処理工程Ｓ２０５）
次に、図１２及び図１３に示すように、チタン層２２５が回路パターン状に形成されたアルミニウム層２２１に対してエッチング処理を行う。エッチング剤としては、塩化第二鉄を使用する。このとき、チタン層２２５をレジスト膜として作用させることにより、アルミニウム層２２１を回路パターン状にエッチングする。
上述の工程により、アルミニウム層２２１とチタン層２２５とが積層されてなる回路層２２０に回路パターンを形成し、本実施形態である絶縁回路基板２１０が製造される。
そして、熱電素子２０３の一端側及び他端側に、銀ペーストを介して、それぞれ絶縁回路基板２１０を、回路層２２０が熱電素子２０３側を向くように積層し、加熱することにより、熱電素子２０３の一端側及び他端側にそれぞれ絶縁回路基板２１０を接合する。これにより、図１０に示す熱電変換モジュール２０１が製造される。
以上のような構成とされた本実施形態に係る絶縁回路基板２１０の製造方法によれば、チタン材配設工程Ｓ２０２とチタン層形成工程Ｓ２０３とエッチング処理工程Ｓ２０５とを備えているので、アルミニウム層２２１とチタン層２２５とが積層されてなる回路層２２０に対して、回路パターンを精度良く、かつ、効率良く形成することができる。また、エッチング処理工程Ｓ２０５においてチタン層２２５をレジスト材として使用しているので、レジスト材の塗布工程や剥離工程を省略することができ、エッチング処理工程Ｓ２０５を効率良く行うことができる。
また、本実施形態においては、純度９９．９９ｍａｓｓ％以上のアルミニウム（４Ｎアルミニウム）からなるアルミニウム板２５１のチタン層２２５が形成される側の面に、Ｓｉを０．０３ｍａｓｓ％以上１．０ｍａｓｓ％以下の範囲内で含有するＳｉ濃化層を形成するＳｉ濃化層形成工程Ｓ２０１を有しているので、回路層２２０のアルミニウム層２２１を純度９９．９９ｍａｓｓ％以上のアルミニウム（４Ｎアルミニウム）で構成しても、アルミニウム層２２１とチタン層２２５との間に、第一の実施形態及び第二の実施形態と同様にＡｌ−Ｔｉ−Ｓｉ層を形成させることが可能となる。
また、本実施形態に係る絶縁回路基板２１０及び熱電変換モジュール２０１によれば、アルミニウム層２２１のセラミックス基板１１とは反対側の面にチタン層２２５が形成されているので、このチタン層２２５を拡散防止層として機能させることができる。よって、回路層２１１に搭載された熱電素子２０３に、アルミニウム層２２１のアルミニウムが拡散することを抑制することが可能となる。これにより、熱電素子２０３の特性の劣化を抑制することができる。
以上、本発明の実施形態について説明したが、本発明はこれに限定されることはなく、その発明の技術的思想を逸脱しない範囲で適宜変更可能である。
例えば、上記実施の形態では、アルミニウム層と、金属部材層として銅からなる銅層とが接合される場合について説明したが、銅層に代えて、ニッケル又はニッケル合金からなるニッケル層、もしくは銀又は銀合金からなる銀層が接合されても良い。
銅層に代えてニッケル層を形成した場合には、はんだ付け性が良好となり、半導体素子やヒートシンクとの接合信頼性を向上できる。さらに、固相拡散接合によってニッケル層を形成する場合には、無電解めっき等でＮｉめっき膜を形成する際に行われるマスキング処理が不要なので、製造コストを低減できる。この場合、ニッケル層の厚さは１μｍ以上３０μｍ以下とすることが望ましい。ニッケル層の厚さが１μｍ未満の場合には半導体素子やヒートシンクとの接合信頼性の向上の効果が無くなるおそれがあり、３０μｍを超える場合にはニッケル層が熱抵抗体となり効率的に熱を伝達できなくなるおそれがある。また、固相拡散接合によってニッケル層を形成する場合、固相拡散接合は、銅層を形成する場合と同様の条件で形成することができる。
銅層に代えて銀層を形成した場合には、例えば酸化銀粒子と有機物からなる還元剤とを含む酸化銀ペーストを用いて半導体素子やヒートシンクを接合する際に、酸化銀が還元された銀と銀層とが同種の金属同士の接合となるため、接合信頼性を向上させることができる。さらには、熱伝導率の良好な銀層が形成されるので、熱を面方向に拡げて効率的に伝達することができる。この場合、銀層の厚さは１μｍ以上２０μｍ以下とすることが望ましい。銀層の厚さが１μｍ未満の場合には半導体素子やヒートシンクとの接合信頼性を向上の効果が無くなるおそれがあり、２０μｍを超える場合には接合信頼性向上の効果が観られなくなり、コストの増加を招く。また、固相拡散接合によって銀層を形成する場合、固相拡散接合は、銅層を形成する場合と同様の条件で形成することができる。
また、第一の実施形態及び第二の実施形態では、アルミニウム層となるアルミニウム板として、純度が９９ｍａｓｓ％以上の２ＮアルミニウムであってＳｉ含有量が０．０３ｍａｓｓ％以上１．０ｍａｓｓ％以下の範囲内のものを例に挙げて説明したが、これに限定されることはなく、他のアルミニウム材を用いてもよい。
ここで、純度９９．９９ｍａｓｓ％以上の４Ｎアルミニウム等のようにＳｉを含有しないアルミニウム材を用いる場合には、第三の実施形態で示したように、事前にアルミニウム材のうちチタン層が形成される表面のＳｉ濃度を０．０３ｍａｓｓ％〜１．０ｍａｓｓ％に調整してもよい。ここで、Ｓｉ濃度は、チタン層が形成される表面をＥＰＭＡの定量分析で５点測定し、その平均値とした。なお、Ｓｉ濃度はＡｌとＳｉの合計量を１００とした時の濃度とした。
１０、１１０、２１０ 絶縁回路基板
１１ セラミックス基板
２０、１２０、２２０ 回路層
３０，１３０ 金属層
２１、１２１、２２１ アルミニウム層
２２、１２２ 銅層（金属部材）
５１、１５１、２５１ アルミニウム板（アルミニウム材）
２５、１２５、２２５ チタン層
５５、１５５、２５５ チタン材

Claims (8)

  1. セラミックス基板と、このセラミックス基板の一方の面に配設された回路パターンを有する回路層と、を備えた絶縁回路基板の製造方法であって、
    前記回路層は、前記セラミックス基板の一方の面に配設されたアルミニウム層と、このアルミニウム層の前記セラミックス基板とは反対側の面に形成されたチタン層と、を有しており、
    アルミニウム材を前記セラミックス基板に接合してアルミニウム層を形成するセラミックス／アルミニウム接合工程と、
    前記アルミニウム層又は前記アルミニウム材の表面に、チタン層となるチタン材を、前記回路パターン状に配設するチタン材配設工程と、
    前記アルミニウム層又は前記アルミニウム材の表面に前記チタン材を積層した状態で熱処理を行い、前記チタン層を形成するチタン層形成工程と、
    前記チタン層が形成された前記アルミニウム層を前記回路パターン状にエッチングするエッチング処理工程と、
    を備えていることを特徴とする絶縁回路基板の製造方法。
  2. 前記回路層は、前記チタン層の前記アルミニウム層とは反対側の面に積層された銅、ニッケルまたは銀からなる金属部材層を有しており、
    前記エッチング処理工程後に、回路パターン状に形成された前記チタン層の表面に前記金属部材層を形成する金属部材層形成工程を備えていることを特徴とする請求項１に記載の絶縁回路基板の製造方法。
  3. 前記金属部材層形成工程の前に、前記チタン層の表面を洗浄するチタン層洗浄工程を備えていることを特徴とする請求項２に記載の絶縁回路基板の製造方法。
  4. 前記セラミックス／アルミニウム接合工程の後に、前記チタン材配設工程及び前記チタン層形成工程を実施することを特徴とする請求項１から請求項３のいずれか一項に記載の絶縁回路基板の製造方法。
  5. 前記チタン層形成工程の後に、前記セラミックス／アルミニウム接合工程を実施することを特徴とする請求項１から請求項３のいずれか一項に記載の絶縁回路基板の製造方法。
  6. 前記チタン層形成工程と、前記セラミックス／アルミニウム接合工程と、を同時に実施することを特徴とする請求項１から請求項３のいずれか一項に記載の絶縁回路基板の製造方法。
  7. 前記チタン材配設工程の前に、前記アルミニウム層又は前記アルミニウム材の表面を洗浄するアルミニウム洗浄工程を備えていることを特徴とする請求項１から請求項６のいずれか一項に記載の絶縁回路基板の製造方法。
  8. 前記チタン材配設工程の前に、前記アルミニウム層又は前記アルミニウム材のうち前記チタン層が形成される側の面に、Ｓｉを０．０３ｍａｓｓ％以上１．０ｍａｓｓ％以下の範囲内で含有するＳｉ濃化層を形成するＳｉ濃化層形成工程を備えていることを特徴とする請求項１から請求項７のいずれか一項に記載の絶縁回路基板の製造方法。
JP2017121741A 2016-06-23 2017-06-21 絶縁回路基板の製造方法 Expired - Fee Related JP6904094B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
EP17815526.3A EP3477695B1 (en) 2016-06-23 2017-06-23 Method for manufacturing insulated circuit board
CN201780034318.3A CN109219878B (zh) 2016-06-23 2017-06-23 绝缘电路基板的制造方法、绝缘电路基板及热电转换模块
PCT/JP2017/023272 WO2017222061A1 (ja) 2016-06-23 2017-06-23 絶縁回路基板の製造方法、絶縁回路基板、熱電変換モジュール
TW106121338A TWI725205B (zh) 2016-06-23 2017-06-23 絕緣電路基板之製造方法、絕緣電路基板、熱電變換模組
EP20180726.0A EP3734654B1 (en) 2016-06-23 2017-06-23 Method for manufacturing insulated circuit board, insulated circuit board, and thermoelectric conversion module
US16/306,708 US10798824B2 (en) 2016-06-23 2017-06-23 Method for manufacturing insulated circuit board, insulated circuit board, and thermoelectric conversion module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016124667 2016-06-23
JP2016124667 2016-06-23

Publications (2)

Publication Number Publication Date
JP2018006743A JP2018006743A (ja) 2018-01-11
JP6904094B2 true JP6904094B2 (ja) 2021-07-14

Family

ID=60948112

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017121741A Expired - Fee Related JP6904094B2 (ja) 2016-06-23 2017-06-21 絶縁回路基板の製造方法

Country Status (4)

Country Link
US (1) US10798824B2 (ja)
EP (2) EP3477695B1 (ja)
JP (1) JP6904094B2 (ja)
TW (1) TWI725205B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017203650A1 (ja) * 2016-05-26 2017-11-30 三菱電機株式会社 電力用半導体装置
JP7162960B2 (ja) 2018-08-06 2022-10-31 東洋鋼鈑株式会社 圧延接合体及びその製造方法、並びに電子機器用の放熱補強部材
CN112811922B (zh) * 2021-01-20 2021-11-02 中国科学院上海硅酸盐研究所 一种覆铜板的氮化硅陶瓷基片及其制备方法
JP7248091B2 (ja) * 2021-02-03 2023-03-29 三菱マテリアル株式会社 熱電変換モジュール、および、熱電変換モジュールの製造方法

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5272265A (en) 1975-12-12 1977-06-16 Komatsu Mfg Co Ltd Method of detecting close contact of bolt
US4296309A (en) * 1977-05-19 1981-10-20 Canon Kabushiki Kaisha Thermal head
FR2476913B1 (fr) * 1980-02-25 1985-09-13 Nippon Electric Co Circuit a plusieurs couches pour integration a grande echelle et procede de fabrication de ce circuit
JPS59144162A (ja) * 1983-02-08 1984-08-18 Nec Corp 薄膜回路の製造方法
EP0480038B1 (en) * 1990-04-16 1997-07-09 Denki Kagaku Kogyo Kabushiki Kaisha Ceramic circuit board
US5116463A (en) * 1991-06-19 1992-05-26 Microelectroncs And Computer Technology Corporation Detecting completion of electroless via fill
JPH07142858A (ja) 1993-11-15 1995-06-02 Toshiba Corp セラミックス配線基板の製造方法
JP3171234B2 (ja) 1997-03-26 2001-05-28 三菱マテリアル株式会社 ヒートシンク付セラミック回路基板
TW369672B (en) * 1997-07-28 1999-09-11 Hitachi Ltd Wiring board and its manufacturing process, and electrolysis-free electroplating method
US6369410B1 (en) * 1997-12-15 2002-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
JP3445511B2 (ja) * 1998-12-10 2003-09-08 株式会社東芝 絶縁基板、その製造方法およびそれを用いた半導体装置
US6757971B2 (en) * 2001-08-30 2004-07-06 Micron Technology, Inc. Filling plugs through chemical mechanical polish
JP2003078086A (ja) 2001-09-04 2003-03-14 Kubota Corp 半導体素子モジュール基板の積層構造
JP4030285B2 (ja) * 2001-10-10 2008-01-09 株式会社トクヤマ 基板及びその製造方法
JP2003309294A (ja) * 2002-02-12 2003-10-31 Komatsu Ltd 熱電モジュール
US7299528B2 (en) * 2002-11-05 2007-11-27 Lee David M Method for forming a multi-frequency surface acoustic wave device
JP3922166B2 (ja) 2002-11-20 2007-05-30 三菱マテリアル株式会社 パワーモジュール用基板の製造方法並びにパワーモジュール用基板及びパワーモジュール
JP4394477B2 (ja) * 2003-03-27 2010-01-06 Ｄｏｗａホールディングス株式会社 金属−セラミックス接合基板の製造方法
JP2005347424A (ja) * 2004-06-01 2005-12-15 Fuji Photo Film Co Ltd 多層配線板及びその製造方法
US7977253B2 (en) * 2004-08-31 2011-07-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5122762B2 (ja) * 2006-03-07 2013-01-16 株式会社東芝 電力用半導体素子、その製造方法及びその駆動方法
US8592977B2 (en) * 2006-06-28 2013-11-26 Megit Acquisition Corp. Integrated circuit (IC) chip and method for fabricating the same
JP4737116B2 (ja) 2007-02-28 2011-07-27 株式会社日立製作所 接合方法
US9666719B2 (en) * 2008-07-31 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5449786B2 (ja) * 2009-01-15 2014-03-19 昭和電工株式会社 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法
TW201034129A (en) 2009-03-11 2010-09-16 High Conduction Scient Co Ltd Frame-type copper- clad ceramic substrate and the manufacturing method thereof
JP5564331B2 (ja) * 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2011036999A1 (en) * 2009-09-24 2011-03-31 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
KR101975741B1 (ko) * 2009-11-13 2019-05-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 타깃 재료의 포장 방법 및 타깃의 장착 방법
WO2012090647A1 (ja) * 2010-12-28 2012-07-05 株式会社トクヤマ メタライズド基板、金属ペースト組成物、および、メタライズド基板の製造方法
JP5869781B2 (ja) 2011-05-27 2016-02-24 昭和電工株式会社 絶縁基板用積層材の製造方法
US9082776B2 (en) * 2012-08-24 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package having protective layer with curved surface and method of manufacturing same
EP2974859B1 (en) * 2013-03-14 2020-10-14 Mitsubishi Materials Corporation Bonded body, substrate for power modules, and substrate with heat sink for power modules
JP5725060B2 (ja) * 2013-03-14 2015-05-27 三菱マテリアル株式会社 接合体、パワーモジュール用基板、及びヒートシンク付パワーモジュール用基板
JP6100605B2 (ja) * 2013-05-17 2017-03-22 昭和電工株式会社 多層クラッド材の製造方法
HUE044481T2 (hu) * 2013-08-29 2019-10-28 Hitachi Metals Ltd Eljárás kerámia áramkör-lap elõállítására
JP6146242B2 (ja) * 2013-09-27 2017-06-14 三菱マテリアル株式会社 パワーモジュール用基板の製造方法
JP6201903B2 (ja) * 2014-06-09 2017-09-27 トヨタ自動車株式会社 熱電変換システム
KR102300972B1 (ko) * 2014-07-04 2021-09-09 미쓰비시 마테리알 가부시키가이샤 파워 모듈용 기판 유닛 및 파워 모듈
JP6867102B2 (ja) * 2014-10-22 2021-04-28 Ｊｘ金属株式会社 銅放熱材、キャリア付銅箔、コネクタ、端子、積層体、シールド材、プリント配線板、金属加工部材、電子機器、及び、プリント配線板の製造方法
JP2016124667A (ja) 2014-12-29 2016-07-11 ニスカ株式会社 給紙装置
US10096715B2 (en) * 2015-03-26 2018-10-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, and electronic device
JP2017121741A (ja) 2016-01-07 2017-07-13 キヤノンファインテック株式会社 記録装置および記録方法
US9793409B2 (en) * 2016-01-14 2017-10-17 Hon Hai Precision Industry Co., Ltd. Thin film transistor array panel
US10589983B2 (en) * 2016-09-07 2020-03-17 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Silicon carbide microelectromechanical structure, device, and method

Also Published As

Publication number Publication date
JP2018006743A (ja) 2018-01-11
US10798824B2 (en) 2020-10-06
EP3734654B1 (en) 2022-12-28
TWI725205B (zh) 2021-04-21
EP3734654A1 (en) 2020-11-04
EP3477695B1 (en) 2023-05-03
EP3477695A1 (en) 2019-05-01
US20190132956A1 (en) 2019-05-02
TW201813027A (zh) 2018-04-01
EP3477695A4 (en) 2020-03-04

Similar Documents

Publication Publication Date Title
KR102097177B1 (ko) 파워 모듈용 기판, 히트싱크가 부착된 파워 모듈용 기판 및 파워 모듈
CN107534033B (zh) 接合体、自带散热器的功率模块用基板、散热器及接合体的制造方法、自带散热器的功率模块用基板的制造方法、散热器的制造方法
KR102154889B1 (ko) 접합체의 제조 방법 및 파워 모듈용 기판의 제조 방법
TWI575680B (zh) 功率模組用基板、附有散熱片功率模組用基板、功率模組及功率模組用基板之製造方法
JP6904094B2 (ja) 絶縁回路基板の製造方法
KR20170044105A (ko) 접합체, 히트 싱크가 부착된 파워 모듈용 기판, 히트 싱크, 접합체의 제조 방법, 히트 싱크가 부착된 파워 모듈용 기판의 제조 방법, 및 히트 싱크의 제조 방법
KR102154369B1 (ko) 파워 모듈
JP2008235852A (ja) セラミックス基板及びこれを用いた半導体モジュール
JP6256176B2 (ja) 接合体の製造方法、パワーモジュール用基板の製造方法
KR20170046649A (ko) 접합체, 히트 싱크가 부착된 파워 모듈용 기판, 히트 싱크, 접합체의 제조 방법, 히트 싱크가 부착된 파워 모듈용 기판의 제조 방법, 및 히트 싱크의 제조 방법
JP5825380B2 (ja) 銅／セラミックス接合体、及び、パワーモジュール用基板
JP4104429B2 (ja) モジュール構造体とそれを用いたモジュール
JP6750422B2 (ja) 絶縁回路基板の製造方法、及び、絶縁回路基板、パワーモジュール、ｌｅｄモジュール、熱電モジュール
JP2012191004A (ja) パワーモジュール用基板の製造方法及びパワーモジュール用基板
WO2016167217A1 (ja) 接合体、ヒートシンク付パワーモジュール用基板、ヒートシンク、及び、接合体の製造方法、ヒートシンク付パワーモジュール用基板の製造方法、ヒートシンクの製造方法
JP2015149349A (ja) 下地層付き金属部材、絶縁回路基板、半導体装置、ヒートシンク付き絶縁回路基板、及び、下地層付き金属部材の製造方法
JP2017168635A (ja) パワーモジュール用基板及びパワーモジュールの製造方法
JP5359953B2 (ja) パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板の製造方法
CN109219878B (zh) 绝缘电路基板的制造方法、绝缘电路基板及热电转换模块
JP6819385B2 (ja) 半導体装置の製造方法
JP5303936B2 (ja) パワーモジュール用基板及びパワーモジュール並びにパワーモジュール用基板の製造方法
JP5865921B2 (ja) 回路基板およびそれを用いた電子装置
JP2023066874A (ja) 銅／セラミックス接合体、および、絶縁回路基板
JP5640571B2 (ja) パワーモジュール用基板の製造方法
JP2015070098A (ja) 銅板付きパワーモジュール用基板、及び銅板付きパワーモジュール用基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210401

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210525

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210607

R150 Certificate of patent or registration of utility model

Ref document number: 6904094

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees