[go: up one dir, main page]

JP5449786B2 - 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置及び炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP5449786B2
JP5449786B2 JP2009006627A JP2009006627A JP5449786B2 JP 5449786 B2 JP5449786 B2 JP 5449786B2 JP 2009006627 A JP2009006627 A JP 2009006627A JP 2009006627 A JP2009006627 A JP 2009006627A JP 5449786 B2 JP5449786 B2 JP 5449786B2
Authority
JP
Japan
Prior art keywords
electrode
silicon carbide
alloy layer
mass
titanium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009006627A
Other languages
English (en)
Other versions
JP2010165838A (ja
Inventor
幸太郎 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2009006627A priority Critical patent/JP5449786B2/ja
Priority to PCT/JP2009/006469 priority patent/WO2010082264A1/ja
Priority to US13/143,218 priority patent/US8466474B2/en
Priority to EP09838234.4A priority patent/EP2388803B1/en
Publication of JP2010165838A publication Critical patent/JP2010165838A/ja
Application granted granted Critical
Publication of JP5449786B2 publication Critical patent/JP5449786B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/051—Manufacture or treatment of Schottky diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、炭化珪素半導体装置及び炭化珪素半導体装置の製造方法に関するものである。
炭化珪素半導体は、シリコン半導体よりも絶縁破壊電圧が大きく、エネルギーバンドギャップが広く、また、熱伝導度が高いなど優れた特徴を有するので、発光素子、大電力パワーデバイス、耐高温素子、耐放射線素子、高周波素子等への応用が期待されている。
また、炭化珪素半導体は、ショットキーバリアダイオードに適用されている。この炭化珪素（ＳｉＣ）ショットキーバリアダイオードは、従来から、順方向にサージ電流が流れた際に、比較的低いサージ電流でも素子破壊が引き起こされることが知られている。
そこで、この問題を解決するために、ＳｉＣ半導体素子の一方の表面にｎ型領域とｐ型領域とを並列に配置し、大電流導通時にｐ型領域から少数キャリアである正孔の注入が起こるようにした素子構造が提案されている（例えば、非特許文献１参照）。このような素子構造とした場合、サージ耐量を向上させることができる。そして、このような素子構造は、ＭＰＳ（Merged p-i-n Schottky）構造と呼ばれている。
ＭＰＳ構造では、半導体素子の一方の表面にショットキーダイオードとｐｎ型ダイオードとを交互に配置している。したがって、半導体素子の一方の表面上には、ｎ型半導体領域に良好なショットキー接合し、かつｐ型半導体領域に良好なオーミック接合をする接合材料からなる接合層を設ける必要がある。
ところで、ｐ型炭化珪素に対してオーミック性電極を形成する金属の一つとして、アルミニウム−チタン（Ａｌ−Ｔｉ）合金が知られている。そして、低抵抗のオーミック性電極を形成する為には、通常は１０００℃以上の高温でのアニールが必要とされている。しかしながら、チタンとアルミニウムとを用いて高温でアニールした場合、表面電極が平滑でなくなるという問題があった。
そこで、チタンとアルミニウムとを用いて、高温でアニールすることなくｐ型オーミック電極を形成する方法が開示されている（例えば、特許文献１又は２）。具体的には、特許文献１には、熱処理を施さなくとも下地のＳｉＣ単結晶と強固な密着性を示すことを特徴とするチタン−アルミニウム合金が記載されている（珪素（Ｓｉ）は含有されていない）。また、特許文献２には、チタンカーバイドの薄層を介したチタン−アルミニウム合金（実施例中ではｎ型ＳｉＣ）が記載されている。いずれも低温でオーミック接合の形成が可能であり、高温での熱処理が不要とされている。
特許第２５０９７１３号公報 特開２００２−１６０１７号公報
ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ Ｖｏｌ．ＥＤＬ８ Ｎｏ．９ １９８７，Ｐ４０７〜４０９
しかしながら、特許文献１及び特許文献２に記載の炭化珪素半導体装置では、オーミック性電極の形成時にアニールを行わない場合に、接触抵抗が低いオーミック性電極が得られにくいという問題があった。したがって、チタンとアルミニウムとを用いた場合に低い接触抵抗を有するオーミック性電極を形成するためには、一定以上の高温でアニールすることが必要となるが、その場合にチタンとアルミニウムとが炭化珪素と反応することにより、付着させた金属の組成とは異なる合金が生成してしまうため、低い接触抵抗と良好な表面状態とを併せ持つオーミック性電極を安定的に形成する条件が確立されていないという問題があった。
本発明は、上記事情を鑑みてなされたものであり、低い接触抵抗と良好な表面状態とを併せ持つオーミック性電極を備えた炭化珪素半導体装置を提供することを目的とする。
また、本発明は、低い接触抵抗と良好な表面状態とを併せ持つオーミック性電極を安定して形成可能な炭化珪素半導体装置の製造方法を提供することを目的とする。
本願発明者は、低い接触抵抗と良好な表面状態とを併せ持つオーミック性電極を形成する条件について検討し、電極の構造、特に合金の組成を指標として蒸着条件及びアニール条件を制御することにより、良好なｐ型オーミック電極が得られることを解明した。すなわち、本願発明者は、オーミック性電極の合金組成をチタン−アルミニウム−珪素からなる３元系合金とし、チタン、アルミニウムの順に積層すると共に熱処理温度を通常の１０００℃よりも低い８８０〜９３０℃とすることで、最適な組成の膜が得られることを見出して本願発明を完成させた。
すなわち、本発明は以下に関する。
（１） ｐ型炭化珪素単結晶と、前記ｐ型炭化珪素単結晶に対するオーミック性電極とを備え、前記オーミック性電極は、少なくともチタンとアルミニウムと珪素とを含む合金層を有し、前記合金層のチタンとアルミニウムと珪素との割合が、Ａｌ：４０〜７０質量％、Ｔｉ：２０〜５０質量％、Ｓｉ：１〜１５質量％であることを特徴とする炭化珪素半導体装置。
（２） 前記合金層が、前記ｐ型炭化珪素単結晶側に設けられた第１合金層と、前記第１合金層を挟んで前記ｐ型炭化珪素結晶と反対側に設けられた第２合金層との二層構造を有し、前記第２合金層のチタンとアルミニウムと珪素との割合が、Ａｌ：４０〜７０質量％、Ｔｉ：２０〜５０質量％、Ｓｉ：１〜１５質量％であることを特徴とする前項（１）に記載の炭化珪素半導体装置。
（３） 前記第１合金層の珪素濃度が、前記第２合金層の珪素濃度よりも高いことを特徴とする前項（２）に記載の炭化珪素半導体装置。
（４） 前記合金層は、前記炭化珪素単結晶上にチタンが層状に積層され、その上方にアルミニウムが層状に積層された後に、熱処理によって合金化されて形成されることを特徴とする前項（１）乃至（３）のいずれか一項に記載の炭化珪素半導体装置。
（５） 前記熱処理は、温度が８８０〜９３０℃、時間が５分以内であることを特徴とする前項（４）に記載の炭化珪素半導体装置。
（６） 炭化珪素単結晶上にチタンを層状に積層する工程と、層状に積層された前記チタンの上方にアルミニウムを層状に積層する工程と、熱処理により合金化する工程とを備え、前記熱処理は、温度が８８０〜９３０℃、時間が５分以内であることを特徴とする炭化珪素半導体装置の製造方法。
本発明の炭化珪素半導体装置によれば、オーミック性電極が少なくともチタンとアルミニウムと珪素とを含む合金層からなる構成を有している。そして、この合金層がＡｌ：４０〜７０質量％、Ｔｉ：２０〜５０質量％、Ｓｉ：１〜１５質量％という最適な組成を有している。このため、接触抵抗が小さく、電極表面が平滑なオーミック性電極を提供することができる。したがって、オーミック性電極を形成した後にフッ酸処理を行った場合であっても、電極内に空隙が発生しない緻密な電極が形成された炭化珪素半導体装置を提供することができる。
本発明の炭化珪素半導体装置の製造方法によれば、チタンを層状に積層した後にアルミニウムを層状に積層する構成を有している。また、通常のオーミック性電極を形成するための熱処理温度である１０００℃よりも低い８８０〜９３０℃の温度で５分間処理する構成を有している。このように、積層する順番と熱処理条件とを上記のように規定することにより、望ましい組成を有するオーミック性電極を形成することができる。したがって、接触抵抗が小さく電極表面が平滑なオーミック性電極を備えた炭化珪素半導体装置を安定的に生産することができる。
図１は、本発明を適用した一実施形態であるショットキーバリアダイオードの断面模式図である。 図２は、本実施形態のショットキーバリアダイオードにおける表面オーミックコンタクト電極の周辺の拡大断面図である。 図３は、本実施形態のショットキーバリアダイオードの製造方法を説明する工程断面図である。 図４は、本実施形態のショットキーバリアダイオードの製造方法を説明する工程断面図である。 図５は、本実施形態のショットキーバリアダイオードの製造方法を説明する工程断面図である。 図６は、本実施形態のショットキーバリアダイオードの製造方法を説明する工程断面図である。 図７は、本実施形態のショットキーバリアダイオードの製造方法を説明する工程断面図である。 図８は、本実施形態のショットキーバリアダイオードの製造方法を説明する工程断面図である。 図９は、本実施形態のショットキーバリアダイオードの製造方法を説明する工程断面図である。 図１０は、本実施形態のショットキーバリアダイオードの製造方法を説明する工程断面図である。 図１１は、本実施形態のショットキーバリアダイオードの製造方法を説明する工程断面図である。 図１２は、実施例１の電極近傍のＴＥＭ断面写真を示している。 図１３は、実施例１の電極のＥＤＸによる組成分析の結果を示している。 図１４は、実施例１の電極の表面写真である。
以下、本発明を適用した一実施形態である炭化珪素半導体装置及びその製造方法について、図面を用いて詳細に説明する。ここでは、炭化珪素半導体装置の一例として、ＰＮ接合領域とショットキー接合領域とが複合化したショットキーバリアダイオードを用いて説明する。なお、以下の説明で用いる図面は、特徴をわかりやすくするために、便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。
図１は、本発明を適用した一実施形態であるショットキーバリアダイオードの断面模式図である。図１に示すように、本実施形態のショットキーバリアダイオード１０１は、ＳｉＣ単結晶基板１と、ＳｉＣ単結晶基板１の表面１ａに形成されたＮ型エピタキシャル層２と、Ｎ型エピタキシャル層２の表面２ａに形成された微細パターンからなるＰ型不純物領域３，４と、Ｐ型不純物領域４（ｐ型炭化珪素単結晶）上に形成された表面オーミックコンタクト電極（オーミック性電極）５と、Ｐ型不純物領域３，４及び表面オーミックコンタクト電極５と接続されたショットキー金属部８と、ショットキー金属部８を覆うように形成された表面パッド電極９と、ＳｉＣ単結晶基板１の裏面１ｂに形成された裏面オーミックコンタクト電極７と、裏面オーミックコンタクト電極７を覆うように形成された裏面パッド電極１１と、を備えて概略構成されている。
ＳｉＣ単結晶基板１は、４Ｈ−ＳｉＣ基板である。また、面方位はｃ面であり、オフ角が設けられていてもよい。さらに、Ｓｉ面を用いても、Ｃ面を用いてもよい。このＳｉＣ単結晶基板１は、高濃度にＮ型不純物がドープされたＮ型半導体基板とされている。
ＳｉＣ単結晶基板１上にはＮ型エピタキシャル層２が形成されており、Ｎ型エピタキシャル層２には複数のＰ型不純物領域３，４が形成されている。これにより、Ｐ型不純物領域３，４とＮ型エピタキシャル層２との界面にはＰＮ接合領域が形成され、ショットキーバリアダイオード１０１の整流性が向上される。なお、Ｐ型不純物領域３，４は、Ｎ型エピタキシャル層２に設けてもよく、ＳｉＣ単結晶基板１に設けてもよい。また、前記ＰＮ接合領域の間隔を狭くすることにより、リーク電流を小さくすることができる。
なお、後述するショットキーバリアダイオードの製造方法において説明するように、Ｐ型不純物領域３，４は、Ｐ型不純物濃度の違いにより、低濃度Ｐ型不純物領域３と、高濃度Ｐ型不純物領域４とされている。また、Ｐ型不純物領域３，４は、エピタキシャル成長で形成されたものであっても良い。
図２は、表面オーミックコンタクト電極５の周辺の拡大図である。図２に示すように、表面オーミックコンタクト電極５は、Ｐ型不純物領域４側に設けられた第１合金層５ａと、第１合金層５ａを挟んでＰ型不純物領域４と反対側に設けられた第２合金層５ｂとの二層構造を有している。なお、電極の断面観察において二層構造が観察される表面オーミックコンタクト電極５は、オーミック特性が良好で且つ表面状態が良好な電極となっている。これは、後述するショットキーバリアダイオードの製造方法において説明するように、表面オーミックコンタクト電極５の形成において、チタンを蒸着した後にアルミニウムを積層するという順序になっていることと関連している。したがって、上記積層順序と異なる場合には、明確な層として観察されない。
なお、第１合金層５ａと第２合金層との境界は、電子顕微鏡を用いて断面を観察した際にコントラストが異なる境界から定めることができる。
表面オーミックコンタクト電極５は、少なくともチタン、アルミニウム、珪素を含む三元系の合金層である。そして、この合金層のチタンとアルミニウムと珪素との割合は、アルミニウム（Ａｌ）が４０〜７０質量％、チタン（Ｔｉ）が２０〜５０質量％、珪素（Ｓｉ）が１〜１５質量％であることが好ましい。アルミニウムが４０質量％未満であると、オーミック性を示さないために好ましくなく、アルミニウムが７０質量％を越えると、余剰のアルミニウムが液相を形成して周囲に飛散し、ＳｉＯ２等の保護膜と反応してしまうために好ましくない。また、Ｔｉが２０％未満であると、余剰のアルミが周囲に飛散し、ＳｉＯ２保護膜と反応してしまうために好ましくなく、５０質量％を超えるとオーミック性を示さないために好ましくない。さらに、珪素が１質量％未満であると接触抵抗が大きくなるために好ましくなく、１５質量％を越えるとオーミック性を示さないために好ましくない。
なお、第１合金層５ａと第２合金層５ｂとは、珪素の濃度が明確に異なっている。すなわち、第１合金層５ａと第２合金層５ｂとの境界において、珪素の濃度分布は急激に変化することが確認されている。また、第１合金層５ａ及び第２合金層５ｂの各層の組成中には急激な濃度勾配は見られず、各層内において比較的均一な濃度分布を有している。
第１合金層５ａは、層厚が薄い為、例えばＥＤＸ等による正確な定量的組成分析は困難であるが、第２号金層５ｂと比較して珪素が多い組成になっている。また、後述するショットキーバリアダイオードの製造方法において説明するように、最初にＴｉを積層し、その後にＡｌを積層するため、ＴｉがＡｌに比して多い組成を有することは推定される。さらに、第１合金層５ａは、第２合金層５ｂに比べてＳｉが多いという特徴がある。なお、第１合金層５ａが存在する場合（断面観察で確認される場合）、表面オーミックコンタクト電極５は、平坦で良好な表面が得られる。一方、第１号金層５ａ存在しない場合（断面観察で確認されない場合）には、表面オーミックコンタクト電極５は、荒れた表面になる傾向がある。
第２合金層５ｂは、表面オーミックコンタクト電極５の特性と密接な関係がある。すなわち、第２合金層５ｂの組成が、上述したチタンとアルミニウムと珪素との割合となることが好ましい。また、第２合金層５ｂの層厚は、１０〜５００ｎｍであることが好ましく、１００〜３００ｎｍであることがより好ましく、１００〜２００ｎｍであることが特に好ましい。第２合金層５ｂの層厚が１０ｎｍ未満であると膜を連続にすることが困難であるために好ましくなく、５００ｎｍを超えると剥離することがあるために好ましくない。一方、上記範囲であると、連続な膜が剥離無く形成できるために好ましい。
図１に示すように、Ｐ型不純物領域４及びＮ型エピタキシャル層２とショットキー金属部８との界面には、金属と半導体との接合によって生じるショットキー障壁が形成され、ショットキー接合領域が形成される。これにより、ショットキーバリアダイオード１０１の順方向の電圧降下を低くするとともに、スイッチング速度を速くすることができる。
なお、電極全体で前記ショットキー接合領域が占める面積の割合を大きくすることにより、順方向に電流を流したときの電圧降下を小さくして、電力損失を小さくすることができる。
パッシベーション膜１０は、表面パッド電極９の端部９ｃを覆うとともに、Ｎ型エピタキシャル層２の表面２ａ全面を覆って形成されている。表面パッド電極９の露出された部分は端子接合部とされる。
たとえば、ショットキーバリアダイオード１０１を、配線基板（図示略）に実装する際に、前記配線基板の一の端子部と前記端子接合部とを結ぶように、アルミワイヤーボンディングするとともに、前記配線基板の他の端子部に、裏面パッド電極１１を接合して配置する。これにより、ショットキーバリアダイオード１０１の裏面パッド電極１１と表面パッド電極９に電圧を印加することができる。
次に、本発明の実施形態であるショットキーバリアダイオード１０１の製造方法について説明する。図３〜図１１は、本実施形態のショットキーバリアダイオード１０１の製造方法の一例を説明する工程断面図である。なお、図１及び図２で示した部材と同一の部材については同一の符号を付している。
本実施形態のショットキーバリアダイオード１０１の製造方法は、ＳｉＣ単結晶基板１の表面１ａにＰ型不純物領域３，４及び表面オーミックコンタクト電極５を形成する工程（表面オーミックコンタクト電極形成工程）と、Ｐ型不純物領域３，４及び表面オーミックコンタクト電極５を覆うように保護膜６を形成した後、保護膜６の平坦化を行う工程（保護膜平坦化工程）と、ＳｉＣ単結晶基板１の裏面１ｂに裏面オーミックコンタクト電極７を形成する工程（裏面オーミックコンタクト電極形成工程）と、Ｐ型不純物領域３、４及び表面オーミックコンタクト電極５と接続されたショットキー金属部８を形成した後、ショットキー金属部８を覆うように表面パッド電極９を形成する工程（表面パッド電極形成工程）と、を備える。
＜表面オーミックコンタクト電極形成工程＞
まず、図３に示すように、ＳｉＣ単結晶基板（Ｎ型半導体基板）１上にＮ型エピタキシャル層２を形成する。
次に、ＣＶＤ法により、Ｎ型エピタキシャル層２上に酸化膜を形成する。
次に、前記酸化膜上にレジストを塗布した後、ステッパーによるフォトレジストパターンを形成する。ステッパーを用いることにより微細パターンからなるフォトレジストパターンを形成することができる。その後、前記酸化膜をドライエッチングして窓部を形成する。
次に、窓部が形成された前記酸化膜をマスクとして用いて、Ｐ型不純物となるアルミニウムまたはボロンをＮ型エピタキシャル層２にイオン注入する。その後、再び前記酸化膜上にレジストを塗布した後、ステッパーによるフォトレジストパターンを形成、その後、前記酸化膜をドライエッチングして窓部を形成する。次に、窓部が形成された前記酸化膜をマスクとして用いて、Ｐ型不純物となるアルミニウムまたはボロンをＮ型エピタキシャル層２にイオン注入する。前記酸化膜を除去する。
次に、Ｎ型エピタキシャル層２上に、スパッタ法により炭化膜（例えば、カーボン膜）を形成した後、イオン注入を行ったＰ型不純物の活性化を行うため、高温の熱処理（例えば、１７００℃の熱処理）を不活性ガス雰囲気または真空中で行う。その後、前記炭化膜を除去する。これにより、低濃度Ｐ型不純物領域３と高濃度Ｐ型不純物領域４を形成する。
なお、前記炭化膜は、スパッタ法の代わりに、有機物を塗布した後、熱処理をして形成しても良い。
図４は、低濃度Ｐ型不純物領域３と高濃度Ｐ型不純物領域４形成後の時点の状態を示す断面工程図である。
次に、Ｐ型不純物領域４上に表面オーミックコンタクト電極５を形成する。表面オーミックコンタクト電極５の形成は、Ｐ型不純物領域３，４を形成したＮ型エピタキシャル層２上にチタンを層状に積層する工程（チタン積層工程）と、層状に積層された前記チタンの上方にアルミニウムを層状に積層する工程（アルミニウム積層工程）と、熱処理により合金化する工程（熱処理工程）とから概略構成されている。
（チタン積層工程）
まず、前処理として例えば硫酸＋過酸化水素、アンモニア＋過酸化水素、フッ酸水溶液、塩酸＋過酸化水素、フッ酸水溶液等を用いて基板をＲＣＡ洗浄する。
次に、図５に示すように、スパッタ法または蒸着法を用いて、Ｐ型不純物領域３，４を形成したＮ型エピタキシャル層２上にチタンを層状に積層する。これにより、チタン層１５ａが形成される。
（アルミニウム積層工程）
次に、図５に示すように、スパッタ法または蒸着法を用いて、チタン層１５ａ上にアルミニウムを層状に積層する。これにより、アルミニウム層１５ｂが形成される。
ここで、チタン層１５ａ及びアルミニウム層１５ｂの膜厚は、それぞれ１０〜１００００Åであることが好ましく、１００〜１０００Åがより好ましく、５００〜１０００Åが特に好ましい。チタン層１５ａ及びアルミニウム層１５ｂの膜厚が１０Å未満であるとオーミック接合に充分な電極層が形成できないために好ましくなく、１００００Åを超えると周囲の絶縁膜等に影響が出るおそれがあるために好ましくない。
また、本実施形態では、表面オーミックコンタクト電極５を形成する際のチタンとアルミニウムとの積層順序を上記のように規定することを特徴とするものである。ここで、珪素（Ｓｉ）は通常ＳｉＣ基板から拡散してくることにより表面オーミックコンタクト電極５の合金の要素となる。なお、珪素をＴｉ積層の前にスパッタ法または蒸着法を用いて積層しても良い。
（熱処理工程）
次に、積層されたチタン層１５ａとアルミニウム層１５ｂとを熱処理により合金化する。熱処理には、赤外線ランプ加熱装置（ＲＴＡ装置）等を用いることができる。装置の真空度は、低い方が好ましく、３×１０−４Ｐａ以下とすることがより好ましい。先ず、表面の水分を除去して膜の密着性を向上させるため室温から１００℃に加熱し、その後熱処理温度まで昇温する。熱処理温度は、８８０〜９３０℃が好ましく、８９０〜９１０℃がより好ましい。熱処理温度が８８０℃未満であると合金化反応が充分に促進しないため好ましくなく、９３０℃を超えると拡散の制御が困難となって所望の合金組成を得られないために好ましくない。また、熱処理時間は、１〜５分が好ましく、１〜３分がより好ましい。熱処理時間が１分未満であると合金化反応が充分に促進しないため好ましくなく、５分を超えると基板との反応が進行しすぎてしまい電極の表面が荒れてしまうために好ましくない。なお、熱処理は、不活性ガス雰囲気で行うことが好ましく、アルゴン雰囲気で行うことがより好ましい。このようにして、チタン−アルミニウム−珪素からなる三元系の合金膜を形成する。
次に、前記合金膜上にレジストを塗布した後、ステッパーによるフォトレジストパターンを形成する。ステッパーを用いることにより微細パターンからなるフォトレジストパターンを形成することができる。その後、前記金属膜をドライエッチングして表面オーミックコンタクト電極５を形成する。表面オーミックコンタクト電極５は、複数の高濃度Ｐ型不純物領域４に接続され、オーミックコンタクトを形成する。
＜保護膜平坦化工程＞
ＣＶＤ法により、オーミックコンタクト電極５を形成したＮ型エピタキシャル層２上に、たとえば、シリコン酸化膜（ＳｉＯ２）からなる保護膜６を形成する。
次に、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法により、保護膜６の平坦化を行う。図６は、この時点の状態を示す断面工程図である。なお、当該保護膜平坦化工程は行わなくても良い。
＜裏面オーミックコンタクト電極形成工程＞
スパッタ法または蒸着法で、Ｐ型不純物領域３，４を形成したＳｉＣ単結晶基板１の裏面に、例えば、Ｎｉからなる金属膜を形成する。
次に、熱処理（例えば、９５０℃の熱処理）を不活性ガス雰囲気または真空中で行って、裏面オーミックコンタクト電極７とする。これにより、裏面オーミックコンタクト電極７は、ＳｉＣ単結晶基板１の裏面と良好なオーミックコンタクトを形成する。図７は、この時点の状態を示す断面工程図である。
次に、図８に示すように、保護膜６を除去する。
＜表面ショットキーコンタクト電極形成工程＞
次に、オーミックコンタクト電極５を形成したＮ型エピタキシャル層２上にレジストを塗布した後、フォトレジストパターンを形成する。
次に、スパッタ法または蒸着法で、窓部を形成したレジスト上に、例えば、チタンまたはモリブデンなどからなる金属膜を形成する。
次に、前記レジストを除去（リフトオフ）することにより、窓部に形成された金属膜のみをオーミックコンタクト電極５を覆うように残すことができる。
次に、ショットキー障壁制御のための熱処理（例えば、６００℃での熱処理）を不活性ガス雰囲気で行い、ショットキー金属部８を形成する。ショットキー金属部８は、ＳｉＣ単結晶基板１に接続され、ショットキーコンタクトを形成している。図９は、この時点の状態を示す断面工程図である。
＜表面パッド電極形成工程＞
次に、ショットキー金属部８を形成したＮ型エピタキシャル層２上にレジストを塗布した後、露光・現像により、フォトレジストパターンを形成する。
次に、スパッタ法で、窓部を形成したレジスト上に、例えば、アルミニウムからなる金属膜を形成する。
次に、前記レジストを除去（リフトオフ）することにより、窓部に形成された金属膜のみをショットキー金属部８を覆うように残すことができる。
これにより、ショットキー金属部８に接続された表面パッド電極９を形成する。図１０は、この時点の状態を示す断面工程図である。
次に、表面パッド電極９を形成したＮ型エピタキシャル層２上に、パッシベーション膜を塗布する。パッシベーション膜としては、たとえば、感光性ポリイミド膜を用いる。
次に、露光・現像により、パターン化されたパッシベーション膜１０を形成する。図１１は、この時点の状態を示す断面工程図であって、表面パッド電極９の表面の一部が露出され、表面パッド電極９の端部９ｃのみを覆うようにパッシベーション膜１０が形成されている。
最後に、スパッタ法で、裏面オーミックコンタクト電極７上に、裏面パッド電極１１として、例えば、Ｎｉ／Ａｇなどからなる２層の金属膜を形成する。
以上の工程により、図１に示すショットキーバリアダイオード１０１を作製する。
以上説明したように、本実施形態のショットキーバリアダイオード１０１によれば、表面オーミック電極５が少なくともチタンとアルミニウムと珪素とを含む合金層からなる構成を有している。そして、この合金層がＡｌ：４０〜７０質量％、Ｔｉ：２０〜５０質量％、Ｓｉ：１〜１５質量％という最適な組成を有している。このため、接触抵抗が小さく、電極表面が平滑なオーミック性電極を提供することができる。したがって、表面オーミック電極５を形成した後に、例えばフッ酸処理を行った場合であっても、電極内に空隙が発生しない緻密な電極が形成されたショットキーバリアダイオード１０１を提供することができる。
また、表面オーミック電極５は、Ｐ型不純物領域４側に設けられた第１合金層５ａと、第１合金層５ａを挟んでＰ型不純物領域４と反対側に設けられた第２合金層５ｂとの二層構造を有している。このように電極の断面観察において二層構造が観察される表面オーミックコンタクト電極５は、オーミック特性が良好で且つ表面状態が良好な電極である。
本実施形態のショットキーバリアダイオード１０１の製造方法によれば、表面オーミック電極５の形成において、チタンを層状に積層してチタン層１５ａを形成後にアルミニウムを層状に積層してアルミニウム層１５ｂを形成している。そして、通常のオーミック性電極を形成するための熱処理温度１０００℃よりも低い８８０〜９３０℃の温度で５分間処理している。このように、積層する順番と熱処理条件とを規定することにより、望ましい組成を有する表面オーミック電極５を形成することができる。したがって、接触抵抗が小さく電極表面が平滑なオーミック性電極を備えたショットキーバリアダイオード１０１を安定的に生産することができる。
なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。例えば、本実施形態においては、ショットキーバリアダイオード単体に限らず、構成要素にショットキーバリアを含むＦＥＴや集積素子なども同様に適用できる。
以下、本発明の効果を、実施例を用いて具体的に説明する。なお、本発明はこれらの実施例に限定されるものではない。
（実施例１）
まず、ＳｉＣ単結晶基板上にＮ型エピタキシャル層を形成した。次に、ＣＶＤ法により、Ｎ型エピタキシャル層上に酸化膜を形成した。次に、前記酸化膜上にレジストを塗布した後、フォトレジストパターンを形成した。その後、前記酸化膜をドライエッチングして窓部を形成した。次に、窓部が形成された前記酸化膜をマスクとして用いて、Ｐ型不純物となるアルミニウムをイオン注入した。その後、再び前記酸化膜上にレジストを塗布した後、フォトレジストパターンを形成、その後、前記酸化膜をドライエッチングして追加の窓部を形成する。次に、窓部が形成された前記酸化膜をマスクとして用いて、Ｐ型不純物となるアルミニウムまたはボロンをＮ型エピタキシャル層に再度イオン注入した。次に、１７００℃の熱処理を不活性ガス雰囲気で行った。これにより、低濃度Ｐ型不純物領域および高濃度Ｐ型不純物領域を形成した。
次に、スパッタ法で、Ｐ型不純物領域を形成したＮ型エピタキシャル層上に、Ｔｉを６０ｎｍの膜厚で成膜した。続いて、Ｔｉ膜上にＡｌを１００ｎｍ（４９質量％）の膜厚で成膜した。その後、９００℃で５分間熱処理を行って電極を形成した。
図１２は、実施例１の電極近傍のＴＥＭ断面写真を示している。図１２に示すように、実施例１の電極は、断面観察において第１合金層及び第２合金層の二層構造を有していることが確認された。なお、図１２において、電極の上には、電子顕微鏡観察をするためにカーボン保護膜が積層されている。
図１３は、実施例１の電極のＥＤＸによる組成分析の結果を示している。図１３に示すように、実施例１の電極の組成は、チタン−アルミニウム−珪素の三元系であることが確認された。また、第１合金層の組成は、Ａｌ：５質量％、Ｔｉ：４９質量％、Ｓｉ：４６質量％であった。一方、第２合金層の組成は、Ａｌ：５２質量％、Ｔｉ：４１質量％、Ｓｉ：７質量％であった。
図１４は、実施例１の電極の表面写真である。ここで、実施例１の電極の表面状態を表面写真及びＡＦＭを用いて評価したところ、電極表面は平滑であることが確認された。
なお、実施例１の電極に対してフッ酸処理を行ったところ、電極内に空隙は見られなかった。
また、実施例１の電極のコンタクト抵抗を測定した結果、４×１０−４Ω／ｃｍ２であった。したがって、実施例１では、良好なオーミック電極が形成されたことが確認された。
（実施例２）
実施例２の電極は、スパッタ法で、Ｔｉを４０ｎｍの膜厚で成膜した。続いて、Ｔｉ膜上にＡｌを１００ｎｍ（５９質量％）の膜厚で成膜した。その後、９００℃で５分間熱処理を行って電極を形成した。
その結果、第１合金層の組成は、Ａｌ：２１質量％、Ｔｉ：６４質量％、Ｓｉ：１４質量％であった。一方、第２合金層の組成は、Ａｌ：６５質量％、Ｔｉ：２７質量％、Ｓｉ：８質量％であった。また、実施例２の電極は、良好なオーミック電極であり、表面も平滑であった。
（実施例３）
Ｐ型電極部に、本発明のＰ型電極を応用して、ＭＰＳ−ＳＢＤを作製した。
先ず、通常のＳＢＤ作製方法に準じ、Ｎ型エピタキシャル層を形成したＳｉＣ基板を用意した。次に、Ｎ型エピタキシャル層側に、Ｐ型オーミック層及びＪＴＥとなるＰ型不純物領域をＡｌイオン注入・活性化アニールにより形成した。さらに裏面にオーミック電極を形成した炭化珪素ウエハを作製した。
さらに、実施例２の組成でＭＰＳ構造のＰ型オーミック電極となる部分に、Ｔｉ膜を蒸着し、続いてＡｌ膜を蒸着した後、リフトオフによりＰ型オーミック電極パターンを形成した。そして、アルゴン雰囲気下、９００℃で５分の処理条件でアニールした。その後、作成したＰ型オーミック電極上にＭｏ電極（１．３ｍｍ角）を形成し、アルゴン雰囲気下６５０℃で５分間アニールすることにより、ＭＰＳ構造のショットキーダイオードを作成した。
実施例３のショットキーダイオードにおいて、Ｐ型オーミック電極の表面は平坦で良好であった。また、得られたショットキーダイオードの順サージ耐量を測定すると、７２Ａと良好なであり、作製したＰ型電極をもつＰ型部分が良好なオーミック電極として機能していることが確認された。
（実施例４）
実施例４の電極は、上記実施例２の電極の熱処理条件を変更して形成した。
具体的に、実施例４の電極は、スパッタ法で、Ｔｉを４０ｎｍの膜厚で成膜した。続いて、Ｔｉ膜上にＡｌを１００ｎｍ（５９質量％）の膜厚で成膜した。その後、８８０℃で５分間熱処理を行って電極を形成した。
その結果、実施例４の電極の組成は、第１合金層が、Ａｌ：２３質量％、Ｔｉ：７４質量％、Ｓｉ：３質量％であった。一方、第２合金層が、Ａｌ：６８質量％、Ｔｉ：３０質量％、Ｓｉ：２質量％であった。また、実施例４の電極は、良好なオーミック電極であり、表面も平滑であった。
（実施例５）
実施例５の電極は、上記実施例２の電極の熱処理条件を変更して形成した。
具体的に、実施例５の電極は、スパッタ法で、Ｔｉを４０ｎｍの膜厚で成膜した。続いて、Ｔｉ膜上にＡｌを１００ｎｍ（５９質量％）の膜厚で成膜した。その後、９３０℃で５分間熱処理を行って電極を形成した。
その結果、実施例５の電極の組成は、第１合金層が、Ａｌ：１９質量％、Ｔｉ：７１質量％、Ｓｉ：１５質量％であった。一方、第２合金層が、Ａｌ：６９質量％、Ｔｉ：２０質量％、Ｓｉ：１１質量％であった。また、実施例５の電極は、良好なオーミック電極であり、表面も平滑であった。
（比較例１）
ＳｉＣ単結晶基板上に、Ｔｉ：４０ｎｍ、Ａｌ：５０ｎｍ、Ｓｉ：２０ｎｍを積層した後に、９００℃で５分間熱処理を行って電極を作成した。この電極の組成を確認したところ、第１合金層の組成は、Ａｌ：３質量％、Ｔｉ：４５質量％、Ｓｉ：５２質量％であった。一方、第２合金層の組成は、Ａｌ：３０質量％、Ｔｉ：３３質量％、Ｓｉ：３７質量％であった。また、比較例１の電極は、オーミック性の電極ではなかった。
（比較例２）
ＳｉＣ単結晶基板上に、Ｔｉ：４０ｎｍ、Ａｌ：１００ｎｍ（５９質量％）を積層した後に、９５０℃で５分間熱処理を行って電極を作成した。この電極の組成を確認したところ、第１合金層の組成は、Ａｌ：１質量％、Ｔｉ：８１質量％、Ｓｉ：１８質量％であった。一方、第２合金層の組成は、Ａｌ：９３質量％、Ｔｉ：１質量％、Ｓｉ：６質量％であった。また、比較例２の電極の表面は、荒れていた。
（比較例３）
ＳｉＣ単結晶基板上に、Ｔｉ：４０ｎｍ、Ａｌ：１００ｎｍ（５９質量％）を積層した後に、８００℃で５分間熱処理を行って電極を作成した。この電極の組成を確認したところ、第１合金層の組成は、Ａｌ：３２質量％、Ｔｉ：６７質量％、Ｓｉ：１質量％であった。一方、第２合金層の組成は、Ａｌ：３５質量％、Ｔｉ：６５質量％、Ｓｉ：０質量％であった。また、比較例３の電極は、オーミック性の電極ではなかった。
（比較例４）
ＳｉＣ単結晶基板上に、Ｔｉ：４０ｎｍ、Ａｌ：１００ｎｍ（５９質量％）を積層した後に、９００℃で１０分間熱処理を行って電極を作成した。この電極の組成を確認したところ、第１合金層の組成は、Ａｌ：２０質量％、Ｔｉ：６５質量％、Ｓｉ：１５質量％であった。一方、第２合金層の組成は、Ａｌ：６２質量％、Ｔｉ：２９質量％、Ｓｉ：９質量％であった。また、比較例４の電極の表面は、荒れていた。
１…ＳｉＣ単結晶基板
２…Ｎ型エピタキシャル層
３，４…Ｐ型不純物領域（ｐ型炭化珪素単結晶）
５…表面オーミックコンタクト電極（オーミック性電極）
５ａ…第１合金層
５ｂ…第２合金層
６…保護膜
７…裏面オーミックコンタクト電極
８…ショットキー金属部
９…表面パッド電極
１０…パッシベーション膜
１１…裏面パッド電極
１５ａ…チタン層
１５ｂ…アルミニウム層
１０１…ショットキーバリアダイオード（炭化珪素半導体装置）

Claims (4)

  1. ｐ型炭化珪素単結晶と、前記ｐ型炭化珪素単結晶に対するオーミック性電極とを備え、
    前記オーミック性電極は、チタンとアルミニウムと珪素とを含む合金層からなり、
    前記合金層が、前記ｐ型炭化珪素単結晶側に設けられた第１合金層と、前記第１合金層を挟んで前記ｐ型炭化珪素結晶と反対側に設けられた第２合金層との二層構造を有し、
    前記第１合金層の珪素濃度が、前記第２合金層の珪素濃度よりも高く、
    前記第２合金層のチタンとアルミニウムと珪素との割合が、Ａｌ：５２〜６９質量％、Ｔｉ：２０〜４１質量％、Ｓｉ：２〜１１質量％であり、
    前記第２合金層の厚さは１００〜２００ｎｍであり、
    前記合金層は、前記炭化珪素単結晶上にチタンが層状に積層され、その上方にアルミニウムが層状に積層された後に、温度が８８０〜９３０℃、時間が５分以内の熱処理によって合金化されて形成されたものであることを特徴とする炭化珪素半導体装置。
  2. 前記炭化珪素単結晶上に層状に積層されるチタンの厚さが１０〜１００ｎｍであり、アルミニウムの厚さが１０〜１００ｎｍであることを特徴とする、請求項１に記載の炭化珪素半導体装置。
  3. 炭化珪素単結晶上にチタンを層状に積層する工程と、層状に積層された前記チタンの上方にアルミニウムを層状に積層する工程と、熱処理により合金化する工程とを備え、前記熱処理は、温度が８８０〜９３０℃、時間が５分以内であることを特徴とする請求項１の炭化珪素半導体装置の製造方法。
  4. 前記炭化珪素単結晶上にチタンを層状に積層する工程のチタンの厚さが１０〜１００ｎｍであり、層状に積層された前記チタンの上方にアルミニウムを層状に積層する工程のアルミニウムの厚さが１０〜１００ｎｍであることを特徴とする、請求項３の炭化珪素半導体装置の製造方法。
JP2009006627A 2009-01-15 2009-01-15 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法 Expired - Fee Related JP5449786B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009006627A JP5449786B2 (ja) 2009-01-15 2009-01-15 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法
PCT/JP2009/006469 WO2010082264A1 (ja) 2009-01-15 2009-11-30 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法
US13/143,218 US8466474B2 (en) 2009-01-15 2009-11-30 Silicon carbide semiconductor device and method of producing silicon carbide semiconductor device
EP09838234.4A EP2388803B1 (en) 2009-01-15 2009-11-30 Silicon carbide semiconductor device and method for producing silicon carbide semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009006627A JP5449786B2 (ja) 2009-01-15 2009-01-15 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010165838A JP2010165838A (ja) 2010-07-29
JP5449786B2 true JP5449786B2 (ja) 2014-03-19

Family

ID=42339534

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009006627A Expired - Fee Related JP5449786B2 (ja) 2009-01-15 2009-01-15 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法

Country Status (4)

Country Link
US (1) US8466474B2 (ja)
EP (1) EP2388803B1 (ja)
JP (1) JP5449786B2 (ja)
WO (1) WO2010082264A1 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5728954B2 (ja) * 2011-01-13 2015-06-03 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP5343984B2 (ja) * 2011-01-17 2013-11-13 株式会社デンソー 化合物半導体基板およびその製造方法
JP2013038319A (ja) * 2011-08-10 2013-02-21 Showa Denko Kk 炭化珪素半導体装置及びその製造方法
JP2013084844A (ja) * 2011-10-12 2013-05-09 Showa Denko Kk 炭化珪素半導体装置及びその製造方法
JP5982109B2 (ja) * 2011-10-21 2016-08-31 昭和電工株式会社 炭化珪素半導体装置
WO2013080584A1 (ja) * 2011-12-02 2013-06-06 住友電気工業株式会社 半導体装置の製造方法
JP6014322B2 (ja) * 2011-12-06 2016-10-25 昭和電工株式会社 炭化珪素半導体装置の製造方法
JP5928101B2 (ja) 2012-03-30 2016-06-01 富士電機株式会社 ＳｉＣ半導体デバイスの製造方法
US9406762B2 (en) * 2012-05-17 2016-08-02 General Electric Company Semiconductor device with junction termination extension
US9419181B2 (en) * 2013-05-13 2016-08-16 Infineon Technologies Dresden Gmbh Electrode, an electronic device, and a method for manufacturing an optoelectronic device
JP6178181B2 (ja) * 2013-09-12 2017-08-09 株式会社東芝 半導体装置及びその製造方法
JP2015216200A (ja) * 2014-05-09 2015-12-03 株式会社豊田中央研究所 半導体装置
KR102434778B1 (ko) * 2015-03-26 2022-08-23 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자 패키지
JP6904094B2 (ja) * 2016-06-23 2021-07-14 三菱マテリアル株式会社 絶縁回路基板の製造方法
US9704949B1 (en) * 2016-06-30 2017-07-11 General Electric Company Active area designs for charge-balanced diodes
JP6786956B2 (ja) * 2016-08-25 2020-11-18 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
DE102017100109A1 (de) 2017-01-04 2018-07-05 Infineon Technologies Ag Halbleitervorrichtung und verfahren zum herstellen derselben
CN110176501A (zh) * 2019-05-30 2019-08-27 深圳市美浦森半导体有限公司 一种mps结构工艺碳化硅二极管的制备方法
IT202000008179A1 (it) 2020-04-17 2021-10-17 St Microelectronics Srl Formazione di contatti ohmici in un dispositivo elettronico basato su sic, e dispositivo elettronico
IT202000015100A1 (it) 2020-06-23 2021-12-23 St Microelectronics Srl Metodo di fabbricazione di un dispositivo rivelatore di una radiazione uv basato su sic e dispositivo rivelatore di una radiazione uv basato su sic
CN115799344A (zh) * 2023-02-03 2023-03-14 深圳平创半导体有限公司 一种碳化硅jfet元胞结构及其制作方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6271271A (ja) 1985-09-24 1987-04-01 Sharp Corp 炭化珪素半導体の電極構造
JP2911122B2 (ja) * 1988-04-20 1999-06-23 三洋電機株式会社 炭化ケイ素半導体素子のオーミック電極形成方法
JPH02196421A (ja) * 1989-01-25 1990-08-03 Sanyo Electric Co Ltd 炭化ケイ素半導体素子の電極形成方法
JP2509713B2 (ja) 1989-10-18 1996-06-26 シャープ株式会社 炭化珪素半導体装置およびその製造方法
US5323022A (en) * 1992-09-10 1994-06-21 North Carolina State University Platinum ohmic contact to p-type silicon carbide
SE504916C2 (sv) * 1995-01-18 1997-05-26 Ericsson Telefon Ab L M Förfarande för att åstadkomma en ohmsk kontakt jämte halvledarkomponent försedd med dylik ohmsk kontakt
JP2002016017A (ja) 2000-06-27 2002-01-18 Nissan Motor Co Ltd 炭化珪素半導体装置およびその製造方法
JP4179492B2 (ja) * 2000-09-01 2008-11-12 日産自動車株式会社 オーミック電極構造体、その製造方法、及びオーミック電極を用いた半導体装置
EP2064731B1 (en) * 2006-09-22 2010-04-07 Toyota Jidosha Kabushiki Kaisha Method of manufacturing semiconductor devices
JP5286677B2 (ja) * 2007-03-13 2013-09-11 トヨタ自動車株式会社 Ｐ型４Ｈ−ＳｉＣ基板上のオーミック電極の形成方法
JP2009006627A (ja) 2007-06-29 2009-01-15 Seiko Epson Corp 液量検出装置および液量検出方法
KR101442886B1 (ko) * 2008-04-15 2014-09-19 스미토모덴키고교가부시키가이샤 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
US8466474B2 (en) 2013-06-18
WO2010082264A1 (ja) 2010-07-22
EP2388803A4 (en) 2013-01-09
EP2388803A1 (en) 2011-11-23
JP2010165838A (ja) 2010-07-29
EP2388803B1 (en) 2015-07-15
US20110266558A1 (en) 2011-11-03

Similar Documents

Publication Publication Date Title
JP5449786B2 (ja) 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法
JP5525940B2 (ja) 半導体装置および半導体装置の製造方法
KR101216786B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP4690485B2 (ja) 半導体素子の製造方法
JP6099298B2 (ja) ＳｉＣ半導体デバイス及びその製造方法
JP5928101B2 (ja) ＳｉＣ半導体デバイスの製造方法
CN104272442B (zh) 半导体器件的制造方法
US9129804B2 (en) Silicon carbide semiconductor device and method for manufacturing same
JP5427980B2 (ja) 炭化珪素半導体装置の製造方法
JP2006324585A (ja) 炭化珪素半導体装置及びその製造方法
WO2013084620A1 (ja) 半導体装置の製造方法
JP5369581B2 (ja) 半導体デバイス用裏面電極、半導体デバイスおよび半導体デバイス用裏面電極の製造方法
JP2010135392A (ja) 半導体デバイス及び半導体デバイスの製造方法
JP2013084844A (ja) 炭化珪素半導体装置及びその製造方法
JP4594113B2 (ja) 半導体装置の製造方法
JP4501488B2 (ja) 炭化珪素半導体のオーミック電極及びその製造方法
JP4091931B2 (ja) ＳｉＣ半導体装置およびＳｉＣ半導体装置の製造方法
JP5982109B2 (ja) 炭化珪素半導体装置
JP6014322B2 (ja) 炭化珪素半導体装置の製造方法
JP4038498B2 (ja) 半導体素子および半導体素子の製造方法
JP4038499B2 (ja) 半導体装置および半導体装置の製造方法
US20060267128A1 (en) Schottky barrier diode and method of producing the same
JP5775711B2 (ja) 炭化珪素半導体装置及びその製造方法
JP3823826B2 (ja) 半導体素子の製造方法
JP2018049927A (ja) 炭化珪素半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130618

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130910

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131225

R150 Certificate of patent or registration of utility model

Ref document number: 5449786

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees