JP6887999B2 - 有機発光ダイオードディスプレイのための電力及びデータ経路指定構造物 - Google Patents

Description

本出願は、概して、電子デバイスに関し、より具体的には、有機発光ダイオードディスプレイを有する電子デバイスに関する。

電子デバイスは、多くの場合、ディスプレイを含む。例えば、電子デバイスは、有機発光ダイオード画素に基づく有機発光ダイオードディスプレイを有し得る。各画素は、それぞれの発光ダイオードを含む画素回路を有し得る。画素回路内の薄膜トランジスタ回路は、その画素内の発光ダイオードへの電流の印加を制御するために使用され得る。薄膜トランジスタ回路は、ドライブトランジスタを含み得る。画素回路内のドライブトランジスタ及び発光ダイオードは、正の電源と接地電源との間で直列に結合され得る。

電源信号などの有機発光ダイオードディスプレイ内の信号は、これらの信号を分配するために使用される導電性パスにおける抵抗損失による望まれない電圧降下にさらされることがある。注意をしないと、これらの電圧降下は、有機発光ダイオードディスプレイの満足のいく動作を妨げることがある。信号経路指定空間が制限されたレイアウトを有するディスプレイにおける電力及びデータ信号の分配においてもまた課題が生じ得る。

したがって、有機発光ダイオードディスプレイなどのディスプレイで電源及びデータ信号などの信号を分配する方法の改善を実現することができることは望ましいことになろう。

有機発光ダイオードディスプレイは、基板上に形成された薄膜トランジスタ回路を有し得る。ディスプレイ及び基板は、丸みを帯びた角を有し得る。画素定義層が、薄膜トランジスタ回路上に形成され得る。画素定義層内の開口部は、有機発光ダイオードのそれぞれの陽極に重なる放出物質を備え得る。

カソード層は、画素の配列を覆い得る。接地電源パスは、接地電圧をカソード層に分配するために使用され得る。接地電源パスは、ダイオードの陽極を形成する金属層の部分を使用するカソード層まで短絡させられた金属層から形成され得、メッシュ形の金属パターンから形成され得、Ｌ字型のパスセグメントを有し得、カソード層上のレーザ堆積された金属を含み得、接地電源の分配を円滑にする他の構造物を有し得る。メッシュ形の金属パターン（例えば、金属電源メッシュパス）、Ｌ字型のパスセグメントを有する金属パターン、及び他の構造物はまた、正の電源電圧の分配を円滑にするために使用され得る。これらの電源パス構造物は、丸みを帯びた角を有するディスプレイ及び基板に適合し得る。

一実施形態による、ディスプレイを有する例示的な電子デバイスの図である。

一実施形態による、例示的な有機発光ダイオード画素回路の図である。

一実施形態による、例示的な有機発光ダイオードディスプレイの図である。

一実施形態による例示的有機発光ダイオードディスプレイのアクティブエリアの一部の側断面図である。

一実施形態による例示的有機発光ダイオードディスプレイの非アクティブ境界エリアの一部の側断面図である。

一実施形態によるディスプレイ内の接地電源パスのために使用され得る例示的メッシュパターンを示す図である。

図６の接地電源パスが一実施形態による丸みを帯びた角を有するディスプレイにおいてどのように使用され得るかを示す図である。

一実施形態によるしなやかなテール部分を有するディスプレイの例示的電源パスレイアウトを示す図である。 一実施形態によるしなやかなテール部分を有するディスプレイの例示的電源パスレイアウトを示す図である。 一実施形態によるしなやかなテール部分を有するディスプレイの例示的電源パスレイアウトを示す図である。

一実施形態による正及び接地電源パス構造物を有するディスプレイの角部分の平面図である。

一実施形態による図１１のディスプレイの部分の側断面図である。 一実施形態による図１１のディスプレイの部分の側断面図である。

もう１つの実施形態による正及び接地信号経路指定構造物を有するディスプレイの角部分の平面図である。

一実施形態による図１４のディスプレイの部分の側断面図である。 一実施形態による図１４のディスプレイの部分の側断面図である。 一実施形態による図１４のディスプレイの部分の側断面図である。

一実施形態による金属線から形成された電源パス、メッシュ形の構造物（例えば、金属電源メッシュパス）、及び帯状のパスを有する例示的ディスプレイの図である。

一実施形態による丸みを帯びたディスプレイ角に合わせた階段状の部分を有するデータ線をディスプレイがどのように有し得るかを示す図である。

一実施形態による、例示的な有機発光ディスプレイ内の層の側断面図である。

一実施形態による電源電圧降下を減らすためのレーザ堆積された信号線のメッシュを有する例示的ディスプレイの平面図である。

一実施形態による、図２１のディスプレイの一部の側断面図である。

一実施形態による製造中の図２１のディスプレイの一部の側断面図である。 一実施形態による製造中の図２１のディスプレイの一部の側断面図である。

一実施形態による図２１のディスプレイなどのディスプレイ内のレーザ堆積された信号線などのパスのために使用され得る例示的パターンの平面図である。 一実施形態による図２１のディスプレイなどのディスプレイ内のレーザ堆積された信号線などのパスのために使用され得る例示的パターンの平面図である。 一実施形態による図２１のディスプレイなどのディスプレイ内のレーザ堆積された信号線などのパスのために使用され得る例示的パターンの平面図である。 一実施形態による図２１のディスプレイなどのディスプレイ内のレーザ堆積された信号線などのパスのために使用され得る例示的パターンの平面図である。

一実施形態によるディスプレイ基板上の薄膜トランジスタ回路から形成された例示的ゲートドライバ回路の図である。

一実施形態による、ゲートドライバ行ブロックが、曲線状の縁部を有するディスプレイ基板に適合するために、どのように横方向にオフセット及び回転され得るかを示す例示的ディスプレイの図である。

一実施形態による、ディスプレイのアクティブエリアと重なるデータ線拡張部分が斜めのデータ線セグメントからデータ線の垂直部分に信号を経路指定するためにどのように使用され得るかを示す例示的ディスプレイの図である。

一実施形態による、ゲートドライバ行ブロックなどのディスプレイドライバ回路が、曲線状のディスプレイ基板縁部に適合するために、どのように異なる行に異なる形を有し得るかを示す図である。

一実施形態による、ディスプレイ基板上の薄膜トランジスタ回路の一部から形成され得るタイプのマルチプレクサ回路をテストする例示的ディスプレイの図である。

一実施形態による、ディスプレイの下縁部にあるテストパッドからディスプレイの上縁部に沿ったテストマルチプレクサ回路の間でテスト信号がどのように経路指定され得るかを示す例示的ディスプレイの図である。

一実施形態による、テストマルチプレクサ回路及びテストパッドが、ディスプレイの下縁部のディスプレイ基板テールの一部に沿ってどのように置かれ得るかを示す例示的ディスプレイの図である。

一実施形態による、テスト回路が曲線状のディスプレイ基板縁部に適合するように配列された例示的ディスプレイの図である。 一実施形態による、テスト回路が曲線状のディスプレイ基板縁部に適合するように配列された例示的ディスプレイの図である。

有機発光ダイオードディスプレイを備え得るタイプの例示的な電子デバイスが、図１に示されている。電子デバイス１０は、ラップトップコンピュータ、組み込み型コンピュータを含むコンピュータ用モニタ、タブレットコンピュータ、セルラー電話、メディアプレーヤ、又はその他のハンドヘルド若しくはポータブル電子デバイスなどのコンピューティングデバイス、腕時計型デバイス、ペンダント型デバイス、ヘッドホン型若しくはイヤホン型デバイス、眼鏡に埋め込まれたデバイス若しくはユーザの頭部に装着する他の機器、又はその他の着用可能な若しくはミニチュアデバイスなどの小さめのデバイス、ディスプレイ、組み込み型コンピュータを含むコンピュータ用ディスプレイ、組み込み型コンピュータを含まないコンピュータ用ディスプレイ、ゲーミングデバイス、ナビゲーションデバイス、ディスプレイを有する電子装置をキオスク若しくは自動車にマウントするシステムなどの組み込み型システム、又は他の電子装置でもよい。

図１に示すように、電子デバイス１０は制御回路１６を有することができる。制御回路１６は、デバイス１０の動作をサポートする記憶及び処理回路を含むことができる。記憶及び処理回路としては、ハードディスクドライブ記憶装置、非揮発性メモリ（例えば、フラッシュメモリ、又はソリッドステートドライブを形成するように構成された他の電気的にプログラム可能な読み出し専用メモリ）、揮発性メモリ（例えば、静的又は動的なランダムアクセスメモリ）などの記憶装置を含むことができる。制御回路１６内の処理回路を使用して、デバイス１０の動作を制御することができる。処理回路は、１つ以上のマイクロプロセッサ、マイクロコントローラ、デジタル信号プロセッサ、ベースバンドプロセッサ、電力管理ユニット、オーディオチップ、特定用途向け集積回路などに基づき得る。

入出力デバイス１２などの、デバイス１０内の入出力回路を使用して、デバイス１０にデータを供給し、かつ、デバイス１０から外部デバイスにデータを提供できるようにすることができる。入出力デバイス１２としては、ボタン、ジョイスティック、スクロールホイール、タッチパッド、キーパッド、キーボード、マイクロフォン、スピーカ、トーンジェネレータ、振動器、カメラ、センサ、発光ダイオード及び他の状態標識、データポートなどが挙げられ得る。ユーザは、入出力デバイス１２を通じてコマンドを供給することによってデバイス１０の動作を制御することができ、入出力デバイス１２の出力リソースを使用してデバイス１０から状態情報及び他の出力を受信することができる。

入出力デバイス１２は、ディスプレイ１４など１つ以上のディスプレイを含み得る。ディスプレイ１４は、ユーザからのタッチ入力を収集するためのタッチセンサを含むタッチスクリーンディスプレイであってもよく、又はディスプレイ１４は、タッチに反応しなくてもよい。ディスプレイ１４のタッチセンサは、容量性タッチセンサ電極のアレイ、音響タッチセンサ構造物、抵抗性タッチ構成要素、力覚タッチセンサ構造物、光学式タッチセンサ、又は他の好適なタッチセンサ構成に基づき得る。ディスプレイ１４のタッチセンサは、ディスプレイ１４の画素を有する共通ディスプレイ基板上に形成された電極から形成されてもよく、又は、ディスプレイ１４の画素と重なる別個のタッチセンサパネルから形成されてもよい。所望であれば、ディスプレイ１４は、タッチに反応しなくてもよい（すなわち、タッチセンサは省略され得る）。

制御回路１６を用いて、オペレーティングシステムコード及びアプリケーションなどのソフトウェアを、デバイス１０で実行することができる。デバイス１０の動作中、制御回路１６上で実行しているソフトウェアは、ディスプレイ１４上に画像を表示し得る。

ディスプレイ１４は、有機発光ダイオードディスプレイでもよい。有機発光ダイオードディスプレイでは、各画素は、対応する有機発光ダイオードを含む。例示的な有機発光ダイオード画素の模式図を図２に示す。図２に示すように、表示画素２２は、発光ダイオード３８を含み得る。正の電源端子３４に正の電源電圧ＥＬＶＤＤを供給し、接地電源端子３６に接地電源電圧ＥＬＶＳＳを供給してもよい。ダイオード３８は、陽極（端子ＡＮ）及びカソード（端子ＣＤ）を有する。ドライバトランジスタ３２の状態は、ダイオード３８を流れる電流の量、したがって表示画素２２から発光される光４０の量を制御する。ダイオード３８のカソードＣＤは接地端子３６に結合されているため、ダイオード３８のカソード端子ＣＤは、ダイオード３８用の接地端子と呼ばれることがある。

連続するフレームのデータ間でトランジスタ３２が所望の状態に確実に保持されるように、表示画素２２は、蓄積コンデンサＣｓｔなどの蓄積コンデンサを含んでもよい。蓄積コンデンサＣｓｔの第１の端子は、ノードＡのトランジスタ３２のゲートに結合されてもよく、蓄積コンデンサＣｓｔの第２の端子は、ノードＢのダイオード３８の陽極ＡＮに結合されてもよい。蓄積コンデンサＣｓｔの電圧は、トランジスタ３２を制御するために、ノードＡのトランジスタ３２のゲートに印加される。データは、スイッチングトランジスタ３０などの１つ以上のスイッチングトランジスタを使用して、蓄積コンデンサＣｓｔにロードすることができる。スイッチングトランジスタ３０がオフのとき、データ線Ｄは、蓄積コンデンサＣｓｔから分離され、ノードＡのゲート電圧は、蓄積コンデンサＣｓｔに記憶されたデータ値に等しい（すなわち、表示データの前のフレームからのデータ値がディスプレイ１４に表示されている）。表示画素２２に関連する行のゲート線Ｇ（走査線と呼ばれることがある）がアサートされると、スイッチングトランジスタ３０がオンになり、データ線Ｄ上の新しいデータ信号が蓄積コンデンサＣｓｔにロードされる。コンデンサＣｓｔ上の新しい信号は、ノードＡでトランジスタ３２のゲートに印加され、それによってトランジスタ３２の状態を調整し、発光ダイオード３８によって放射される対応する光４０の量を調整する。

所望であれば、ディスプレイ１４内の画素２２の発光ダイオードの動作を制御するための回路（例えば、図２の表示画素回路などの表示画素回路内のトランジスタ、コンデンサなど）は、図２の構成以外の構成を使用して形成することができる（例えば、ドライブトランジスタ３２における閾値電圧変動を補償するための回路を含む構成、発光がトランジスタがドライブトランジスタ３２と直列で結合されることを可能にする構成、複数のそれぞれの走査線によって制御された複数のスイッチングトランジスタを有する構成、複数のコンデンサを有する構成など）。図２の画素２２の回路は、単なる例示に過ぎない。

図３に示すように、ディスプレイ１４は、基板層２４などの層を含むことができる。基板２４、及び、所望であれば、ディスプレイ１４内の他の層、は、ガラス層、ポリマ層（例えば、ポリイミド又は他の屈曲性ポリマの軟質シート）などの材料の層から形成され得る。基板２４は、平面でもよく、及び／又は、１つ以上の曲線状の部分を有してもよい。基板２４は、左右の垂直の縁部及び上下の水平の縁部を有する長方形を有してもよく、又は非長方形を有してもよい。基板２４が４つの角を有する長方形を有する構成において、角は、所望であれば、曲線的でもよい。ディスプレイ基板２４は、所望であれば、テール２４Ｔなどのテール部分を有し得る。

ディスプレイ１４は、画素の配列２２を有し得る。画素２２は、ユーザのために画像を表示するディスプレイ１４のアクティブエリアＡＡを形成する。基板２４の縁部のうちの１つ以上の縁部に沿った非アクティブエリアＩＡなどのディスプレイ１４の非アクティブ境界部分は、画素２２を含まず、ユーザのための画像を表示しない（すなわち、非アクティブエリアＩＡには、画素２２がない）。

各画素２２は、図２の有機発光ダイオード３８などの発光ダイオード及び関連する薄膜トランジスタ回路（例えば、図２の画素回路又は他の好適な画素回路）を有し得る。画素の配列２２は、画素構造物の行及び列から形成され得る（例えば、基板２４などのディスプレイ層上の構造物から形成された画素）。画素の配列２２には、任意の好適な数の行及び列（例えば、１０以上、１００以上、又は１０００以上）が存在し得る。ディスプレイ１４は、異なる色の画素２２を含み得る。一例として、ディスプレイ１４は、赤色光を放射する赤色画素、緑色光を放射する緑色画素、及び、青色光を放射する青色画素を含み得る。所望であれば、他の色の画素を含むディスプレイ１４の構成を使用することができる。赤、緑、及び青の画素を有する画素配置の使用は、単に例示である。

図３の例において示されるように、ディスプレイ基板２４は、アクティブエリアＡＡを含む基板２４の部分より狭い幅を有するテール２４Ｔなどのテール部分を有し得る。この配置は、デバイス１０の筐体内にテール２４Ｔを収容するのに役立つ。テール２４Ｔは、所望であれば、ディスプレイ１４が電子デバイス筐体内にマウントされるときに、ディスプレイ１４の残りの部分の下で湾曲し得る。

ディスプレイ１４のディスプレイドライバ回路２０は、テール部分２４Ｔに結合されたプリント配線基板上にマウントされてもよく、又はテール部分２４Ｔにマウントされてもよい。信号パス２６などの信号パスは、回路１６を制御するために、ディスプレイドライバ回路２０に結合され得る。回路２０は、１つ以上のディスプレイドライバ集積回路及び／又は薄膜トランジスタ回路を含み得る。動作中、デバイス１０の制御回路（例えば、図１の制御回路１６）は、ディスプレイ１４に表示される画像に関する情報をディスプレイドライバ回路２０などの回路に提供し得る。表示画素２２上に画像を表示するために、ディスプレイドライバ回路２０は、クロック信号及び他の制御信号をゲートドライバ回路１８などの補助ディスプレイドライバ回路に発行しながら、対応する画像データをデータ線Ｄに供給し得る。ゲートドライバ回路１８は、ゲート線信号（走査信号、発光有効化信号などと呼ばれることがある）又は画素２２の他の制御信号を生み出すことができる。ゲート線信号は、ゲート線Ｇなどの線を使用し、画素２２に伝達され得る。行ｏ画素２２ごとに１つ以上のゲート線が存在し得る。ゲートドライバ回路１８は、集積回路及び／又は薄膜トランジスタ回路を含んでもよく、ディスプレイ１４の縁部に沿って（例えば、図３に示すディスプレイ１４の左及び／又は右縁部に沿って）、あるいは、ディスプレイ１４上の他のどこかに（例えば、テール２４Ｔ上の回路２０の一部として、ディスプレイ１４の下縁部に沿ってなど）置かれてもよい。図３の構成は、単なる例示に過ぎない。

ディスプレイドライバ回路２０は、複数の対応するデータ線Ｄにデータ信号を供給することができる。図３の例示的配置で、データ線Ｄは、ディスプレイ１４を垂直に通り抜ける。データ線Ｄは、画素２２の対応する列に関連付けられている。

図３の例示的構成で、ゲート線Ｇ（走査線、発光線などと呼ばれることがある）は、ディスプレイ１４を水平に通り抜ける。各ゲート線Ｇは、表示画素２２の対応する行に関連付けられている。所望であれば、画素２２の各行に関連するゲート線Ｇなどの複数の水平制御線が存在してもよい。ゲートドライバ回路１８は、ディスプレイ１４のゲート線Ｇ上のゲート線信号をアサートすることができる。例えば、ゲートドライバ回路１８は、ディスプレイドライバ回路２０からクロック信号及び他の制御信号を受信することができ、受信信号に応じて、表示画素２２の第１行のゲート線信号Ｇから開始して、ゲート線Ｇ上にゲート信号を順番にアサートすることができる。各ゲート線が、アサートされるとき、データ線Ｄからのデータは、表示画素の対応する行にロードされる。この方法で、ディスプレイドライバ回路２０などのデバイス１０内の制御回路は、ディスプレイ１４に所望の画像を表示するための光を生成するように画素２２に指示する信号を画素２２に提供することができる。

画素２２の回路及び、所望であれば、回路１８及び／又は２０などのディスプレイドライバ回路は、薄膜トランジスタ回路を使用し、形成され得る。ディスプレイ１４内の薄膜トランジスタは、一般に、ポリシリコン薄膜トランジスタなどの任意の好適なタイプの薄膜トランジスタ技術（例えば、ポリシリコン薄膜トランジスタなどのシリコントランジスタ、インジウムガリウム酸化亜鉛トランジスタなどの半導体酸化物トランジスタなど）を使用し、形成され得る。

導電性パス（例えば、１つ以上の信号線、ブランケット導電性フィルム、及び他のパターン化導電性構造物）が、画素２２にデータ信号Ｄと正の電源信号ＥＬＶＤＤ及び接地電源信号ＥＬＶＳＳなどの電力信号とを経路指定するために、ディスプレイ１４内に用意され得る。図３に示すように、これらの信号は、ディスプレイ１４のテール部分２４Ｔから信号Ｄ、ＥＬＶＤＤ、及びＥＬＶＳＳを受信する信号経路指定パスを使用し、アクティブエリアＡＡ内の画素２２に提供され得る。

画素２２を形成するために使用することができる例示的構成を示すディスプレイ１４のアクティブエリアＡＡの一部の側断面図が、図４に示される。図４に示すように、ディスプレイ１４は、基板２４などの基板を有し得る。薄膜トランジスタ、コンデンサ、及び他の薄膜トランジスタ回路５０（例えば、図２の例示的画素回路などの画素回路）は、基板２４上に形成され得る。画素２２は、有機発光ダイオード３８を含み得る。ダイオード３８の陽極ＡＮは、金属層５８（陽極金属層と呼ばれることがある）から形成され得る。各ダイオード３８は、カソード層６０などの導電性カソード構造物からのカソードＣＤを有し得る。層６０は、例えば、１０〜１８ｎｍ、８ｎｍ超、２５ｎｍ未満などの厚さを有するマグネシウム銀の層などの金属の薄い層でもよい。層６０は、ディスプレイ１４のアクティブエリアＡＡ内のすべての画素２２を覆ってもよく、非アクティブエリアＩＡディスプレイ１４へと延びる部分を有し得る（例えば、層６０が、接地電源電圧ＥＬＶＳＳを層６０に供給する接地電源パスに結合されるように）。

各ダイオード３８は、放出層５６などの有機発光放出層（放出物質又は放出層構造と呼ばれることがある）を有する。放出層５６は、ダイオード３８を介して、流された電流に応答して、光４０を発するエレクトロルミネセント有機層である。カラーディスプレイでは、ディスプレイ内の画素の配列内の放出層５６は、赤色画素において赤色光を発するための赤色放出層、緑色画素において緑色光を発するための緑色放出層、及び青色画素において青色光を発するための青色放出層を含む。各ダイオード３８内の放出有機層に加えて、各ダイオード３８は、電子注入層、電子トランスポート層、正孔トランスポート層、及び正孔注入層などのダイオード特性を高めるための追加の層を含み得る。これらのような層は、有機材料（例えば、層５６内のエレクトロルミネセント材料の上面及び下面上の材料）から形成され得る。

層５２（画素定義層と呼ばれることがある）は、層５６の放出物質の対応する部分を含む開口部の配列を有する。陽極ＡＮは、これらの開口部の各々の底に形成され、放出層５６がこれに重なる。したがって、画素定義層５２内のダイオード開口部の形は、ダイオード３８の発光エリアの形を定義する。

画素定義層５２は、フォトリソグラフィでパターン化した写真品質画像材料（例えば、写真品質画像ポリイミド、写真品質画像ポリアクリル酸塩などのフォトリソグラフィで定義された開口部を形成するように処理され得る誘電材料）から形成することができ、シャドーマスクを介して堆積した材料から形成することができ、又は基板２４上に他の方法でパターン化した材料から形成することができる。画素定義層内のダイオード開口部の壁は、所望であれば、図４の傾斜側壁６４によって示されるように、傾斜させられてもよい。

薄膜回路５０は、例示的トランジスタ３２などのトランジスタを含み得る。図４の例示的薄膜トランジスタ３２などの薄膜トランジスタ回路は、層７０などの半導体のパターン化した層から形成されたアクティブエリア（チャンネル領域）を有し得る。層７０は、ポリシリコンの層又は半導体酸化物材料（例えば、インジウムガリウム酸化亜鉛）の層などの半導体層から形成され得る。ソース−ドレイン端子７２は、半導体層７０の対向する端に接し得る。ゲート７６は、ゲート金属のパターン化した層又は他の導電性層から形成され得、半導体７０に重なり得る。ゲート絶縁体７８は、ゲート７６と半導体層７０との間に置かれてもよい。誘電層８４などのバッファ層は、シールド７４の下の基板２４上に形成され得る。誘電層８２などの誘電層は、シールド７４を覆い得る。誘電層８０は、ゲート７６とソース−ドレイン端子７２との間に形成され得る。層８４、８２、７８、及び８０などの層は、シリコン酸化物、窒化ケイ素、他の無機誘電材料、又は他の誘電体などの誘電体から形成され得る。有機平坦化層ＰＬＮ１及びＰＬＮ２などの誘電体の付加的層は、トランジスタ３２の構造物などの薄膜トランジスタ構造物に含まれ得、ディスプレイ１４の平坦化を助け得る。

ディスプレイ１４は、画素２２を介して信号を経路指定するための金属層などのディスプレイ１４の誘電層に埋め込まれた導電性材料の複数の層を有し得る。シールド層７４は、第１の金属層から形成され得る（一例として）。ゲート層７６は、第２の金属層から形成され得る。端子７２などのソース−ドレイン端子及び信号線８６などの他の構造物は、金属層８９などの第３の金属層の部分から形成され得る。金属層８９は、誘電層８０上に形成され得、平坦化誘電層ＰＬＮ１で覆われ得る。金属層９１などの金属の第４の層は、部分８８及び信号線９０を介するダイオードの形成において使用され得る。アクティブエリアＡＡでは、陽極金属層５８などの金属の第５の層が、ダイオード３８の陽極ＡＮを形成し得る。各画素内の第５の金属層は、ビア部分８８に結合されたビア部分５８Ｐなどの部分を有し得、それによって、ダイオード３８の陽極ＡＮにトランジスタ３２のソース−ドレイン端子のうちの１つを結合させる。カソード金属層６０などの金属の第６の層（例えば、ブランケットフィルム）は、発光ダイオード３８のためのカソードＣＤの形成において使用され得る。陽極層５８は、金属層９１とカソード層６０との間に介在し得る。層５８、９１、８９、７６、及び７４などの層は、基板２４上に支えられたディスプレイ１４の誘電層内に埋め込まれ得る。所望であれば、より少ない金属層がディスプレイ１４において用意されてもよく、又は、ディスプレイ１４は、より多くの金属層を有し得る。図４の構成は、単なる例示に過ぎない。

ディスプレイ１４が効率的に動作し、ディスプレイ１４にわたる輝度も有する画像を生み出すことを確保するために、電力信号を画素２２に分配するとき、抵抗損（ＩＲ損と呼ばれることがある）を最小限に抑えることが望ましい。抵抗損は、低抵抗信号経路をディスプレイ１４を通して組み込むことによって、最小化することができる。

カソード層６０などのディスプレイ１４の層のうちのいくつかは、薄くてもよい。カソード層６０は、マグネシウム銀などの金属から形成され得る。カソードＣＤが透明になるのに十分に薄いことを確保するために、層６０の厚さは、約１０〜１８ｎｍ（又は他の好適な厚さ）でもよい。このタイプの構成では、層６０のシート抵抗は、比較的大きくなり得る（例えば、約１０オーム／スクエア）。カソードのシート抵抗を減らし、それによって、接地電源電圧ＥＬＶＳＳが最小限のＩＲ損で画素２２内のダイオード３８のカソード端子に分配されることを可能にするために、ディスプレイ１４は、補足導電性パスを与えられ得る。そのようなパスはまた、図４のディスプレイ１４（又は他のタイプの薄膜の積み重ねを有するディスプレイ）が、信号分配を制約する形状を有するディスプレイ形状（例えば、丸みを帯びた角を有するディスプレイなど）に適合するのを助けることができる。

１つの例示的構成で、金属層９１の部分は、補足ＥＬＶＳＳパス（すなわち、カソード層６０によって形成されたＥＬＶＳＳパスと並行して動作し得る信号パス）として機能し、それによって、ディスプレイ１４を動作させるときに電圧降下及びＩＲ損を最小限に抑えるのに役立つ、信号パス９０などの信号パスの形成において使用され得る。金属層９１は、ディスプレイ１４の縁部のうちの１つ以上の縁部に沿って（例えば、左、右、及び下縁部に沿って、２つ以上の縁部、３つ以上の縁部に沿ってなど）カソード層６０に短絡することができ、テール２４Ｔ上の信号ＥＬＶＳＳのソースとカソード層６０のそれぞれの縁部との間に低抵抗パスを提供し得る（すなわち、層６０自体の薄い金属を介して層６０のこの部分に信号を分配するときよりも層９１内の信号線を介して層６０の縁部に信号を分配するときに少ない抵抗が経験され得る）。電力が層６０に供給されるときのＩＲ損の低減は、アクティブエリアＡＡにおいてダイオード３８を駆動するときの電力損を減らすのに役立つ。ディスプレイ１４においてＥＬＶＳＳを分配するための接地電源パスの部分を形成するための層９１の一部の使用はまた、非アクティブエリアＩＡの幅を減らすことを可能にし得る。

図５は、補足ＥＬＶＳＳ電力分配パス（パス９０）が、アクティブエリアＡＡにおける陽極ＡＮの形成において使用される同じ金属層（金属層５８）の一部を介してカソード層６０にどのように短絡され得るかを示す、ディスプレイ１４の非アクティブエリアＩの一部の側断面図である。図５に示すように、カソード層６０は、画素定義層５２内の開口部を介して陽極金属層５８に結合され得る。陽極金属層５８は、次いで、平坦化層ＰＬＮ２内の開口部を介して補足パス９０を形成する金属層９１の一部に短絡され得る。信号線８６などの非アクティブエリアＩＡ内の周辺信号線（例えば、ゲート線信号、ゲートドライバ回路１８の信号、及び／又はディスプレイ１４の他の信号に関連する信号線）は、パス９０の下で金属層８９の部分から形成され得る。誘電層９２は、所望であれば、線８６の部分を覆い得る。線８６は、次いで薄膜回路及び基板構造物９４上に形成され得る、誘電層８０又は他の誘電体上に形成され得る（図４の基板２４及び回路５０の誘電及び金属層を参照）。図５の配置で、ＥＬＶＳＳパス９０は、線８６などの他の信号線の上に積み重ねられてもよく、非アクティブエリアＩＡの幅が最小限に抑えられることを可能にする。

図６は、ＥＬＶＳＳパス９０が、陽極ＡＮを収容するための開口部を有するメッシュ形状をどのように有し得るかを示す、ディスプレイ１４の平面図である。ＥＬＶＳＳパス９０は、図５に示されるタイプの短絡パスを使用して、ディスプレイ１４の縁部９６に沿ってカソード６０に短絡することができ、所望であれば、アクティブエリアＡＡ内のビアを使用し、カソード６０に短絡され得る。図６のメッシュ形のパス（金属電源メッシュパス）９０などの補足接地電源パスが、ディスプレイ１４に含まれるとき、接地電源信号ＥＬＶＳＳの接地パスのシート抵抗は、減らされ得る（例えば、０．１オーム／スクエア未満又は他の好適な値まで）。所望であれば、信号ＥＬＶＳＳの補足接地パス９０は、非メッシュ形状を有し得る（例えば、パス９０は、垂直の線、水平の線、Ｌ字型のセグメント、水平の線及び垂直の線の組合せ、疎らなメッシュ、密集したメッシュ、メッシュ構造物及び非メッシュ構造物の組合せ、又は、他の好適な形状を含み得る）。図６のパス９０のメッシュ形状は、単なる例示である。

図７に示すように、ディスプレイ１４は、信号パスのために使用可能な空間の量を制限する丸みを帯びた角などの特徴を有し得る。このタイプの状況では、パス９０の金属片は、縁部９６に沿って延びてもよく、カソード層６０に短絡され得る。角９８では、金属層の周辺の細長い片９１を形成するのに十分な余裕がないことがある。しかしながら、金属層９１のメッシュ形の部分（すなわち、パス９０のメッシュ形の部分）の存在により、ＥＬＶＳＳの低抵抗パスが存在することになる（例えば、ディスプレイ１４の左右の縁部のパス９０に関連する金属片にディスプレイ１４の下縁部９６のパス９０に関連する金属片を短絡するパスなど）。所望であれば、ディスプレイ１４内のＥＬＶＤＤパスは、メッシュ形の金属トレースを備え得る（例えば、ゲート金属層７６、ソース−ドレイン層８６、ソースドレイン層９０、陽極金属層５８、及び／又はカソード金属層６０の形成において使用される金属トレースの部分は、図６のＥＬＶＳＳトレースによって示されるタイプの形状を有するパスなどのＥＬＶＤＤの低抵抗メッシュ形の正の電源分配パスの形成において使用され得る）。例えば、パス９０のメッシュ形の部分（金属電源メッシュパス）などのメッシュは、ＥＬＶＤＤパスとして使用され得る。

図８、９、及び１０は、ディスプレイ１４の下縁部９６へのテール部分２４ＴからのＥＬＶＳＳ及びＥＬＶＤＤ分配線を形成するための例示的パターンを示す。電力線ＥＬＶＤＤ及びＥＬＶＳＳがテール２４Ｔの中央に沿って経路指定された配置などの配置で、電力経路指定は、角９８などのディスプレイ１４の寸法の制約された部分から離れて実行され得る。

図１１、１２、１３、１４、１５、１６、及び１７は、ディスプレイ１４の角９８での正の電源電圧ＥＬＶＤＤ及び接地電源電圧ＥＬＶＳＳを分配するための例示的配置を示す。図１１に示すように、ディスプレイ１４の下縁部９６は、水平のＥＬＶＳＳ分配パス１００Ｈ（例えば、ディスプレイ１４の下縁部に沿って走る金属片）を備えてもよく、ディスプレイ１４の垂直の縁部９６は、パス１００Ｖなどの垂直のＥＬＶＳＳ分配パス（例えば、ディスプレイ１４の左右の縁部に沿って走る金属片）を備えてもよい。

パス１００Ｈ及び１００Ｖは、金属層８９から形成され得る。ディスプレイ１４の角９８にパス１００Ｈとパス１００Ｖとの間の隙間が存在し得る（例えば、ディスプレイ１４及び基板２４は、角９８での電源分配のために使用可能な空間を制限する丸みを帯びた角を有し得る）。角９８にある金属層９１の部分から形成されたＬ字型のパス及び他の導電性パスを使用して、パス１００Ｈは、各パス１００Ｖに短絡され得る。例えば、金属層９１は、パス１００Ｈに短絡された部分９０−１、パス１００Ｖにおいて金属層８９に金属層９１を短絡する接続部９０−３、及び、それぞれの接続点９０−３に部分９０−１を短絡するＬ字型のセグメント９０−２などの部分を有し得る。正の電源（ＥＬＶＤＤ）パス１０２Ｈ（例えば、ディスプレイ１４の縁部に沿ったＥＬＶＳＳパスを形成する金属片のうちの１つと平行して走る金属片から形成された正の電源の帯状のパス）は、（層８９において形成された）垂直の線１０４−１などのいくつかの垂直のＥＬＶＤＤ分配パスに直接短絡され得る。垂直の線１０４−２などの他の垂直のＥＬＶＤＤ分配パスは、ディスプレイ１４の角９８の丸みを帯びた形状により角９８でパス１０２Ｈからの接続を断たれるが、パス１０２Ｈ上の接点（例えば、接点９０−４を参照）と垂直の線１０４の金属層８９にＬ字型のパス９０−５の金属層９１を短絡する接点９０−６との間で結合されたパス９０−５などのＬ字型のパス部分を使用して、パス１０２Ｈに再接続され得る。Ｌ字型のパスは、ＥＬＶＳＳの分配において使用することができ、Ｌ字型のパスは、ＥＬＶＤＤの分配において使用することができる（例えば、メッシュ形のＥＬＶＤＤパスがディスプレイ１４において使用される構成、パス１００Ｈ及び１００Ｖなどの金属片がＥＬＶＤＤパスの部分として使用される構成において、及び／又は他の構成において）。

図１２及び１３は、それぞれ、線Ａ'〜Ａ及びＢ'〜Ｂに沿って得られた図１１のディスプレイ１４の側断面図である。図１２及び１３に示すように、平坦化層材料（例えば、平坦化層ＰＬＮ１）は、層８９の金属線からセグメント９０−２及びセグメント９０−５の金属層９１を分離し得る。

図１４の例示的配置では、パス１００Ｈ及びパス１０２Ｈは、金属の２つの層（８９及び９１）から形成されてある。図１５、１６、及び１７の側断面図（それぞれ、図１４のＡ〜Ａ'、Ｂ〜Ｂ'、及びＣ〜Ｃ'に沿って得られた横断面に対応する）は、平坦化層ＰＬＮ１が、基礎をなす金属線からセグメント９０−２及び９０−５内の上部の金属層９１を分離するためにどのように使用され得るかを示す。所望であれば、セグメント９０−２及び／又はセグメント９０−５から形成されたパスは、図１８に示すように、メッシュ形のパスを使用し、実装され得る。

角９８の近くのデータ線分配パスは、角９８の形状により、空間を制約され得る。データ線Ｄは、図１９のデータ線Ｄの階段状のデータ線部分Ｄ'によって示されるように、角９８ではしご形（階段形）のデータ線Ｄを使用することによって、角９８で収容され得る。基板２４の主要部分と基板２４のテール部分２４Ｔとの間の遷移で、データ線部分Ｄ''は、斜めに延び得る。

図２０は、複数の色の画素２２（例えば、赤い画素２２Ｒ、緑の画素２２Ｇ、及び青い画素２２Ｂを参照）を有するディスプレイ１４の一部の側断面図である。ディスプレイ１４のこの例示的構成では、各画素は、層５８から形成された陽極ＡＮ、ブランケットフィルムから形成された正孔注入層（hole injection layer、ＨＩＬ）、第１の正孔トランスポート層ＨＴＬ１（部分的に共通の層）、第２の正孔トランスポート層ＨＴＬ２（すべての画素に共通のブランケットフィルム）、放出物質ＥＭＬ、共通電子トランスポート層（electron transport layer、ＥＴＬ）、ブランケットカソード層６０を含むカソードＣＤ、及びキャッピング層ＣＰＬ（例えば、厚さ約７０ｎｍ又は他の好適な厚さのチューニング層）を有する。

図２１は、ディスプレイ１４が図２０の画素２２Ｒ、２２Ｇ、及び２２Ｂなどの画素を有する、例示的構成におけるディスプレイ１４のアクティブエリアの平面図である。図２１に示すように、ブランケットカソード金属層６０は、ディスプレイ１４のアクティブエリア内のすべての画素に重なり得る。層６０は、マグネシウム銀又は他の好適な金属などの金属から形成されてもよく、画素においてダイオード３８によって放出される光４０に対して透明になるように十分に薄くてもよい（例えば、１０〜１８ｎｍ、８ｎｍ超、２５ｎｍ未満など）。層６０は、ダイオード３８のカソードＣＤに接地電源電圧ＥＬＶＳＳを分配するために使用され得る。層６０の比較的小さい厚さにより、層６０は、比較的高いシート抵抗（例えば、約１０オーム／スクエア）を有し得る。図２１の配置におけるカソード層のシート抵抗を減らすために、金属線１２８などの補足カソードパス（例えば、垂直の及び／又は水平の線）が、カソードに組み込まれ得る。線１２８は、任意の好適な金属堆積技法を使用し、堆積され得る。例えば、線１２８は、線１２８の金属が目標からアブレーションされ、真空チャンバ内のカソード層６０の露出面上に再び堆積させられる、レーザ堆積システムを使用して、堆積させられ得る。

図２２は、方向１２２から見た、線１２０に沿って得られるディスプレイ１４の側断面図である。図２２に示すように、発光ダイオード３８は、陽極ＡＮ及びカソードＣＤを有し得る。カソードＣＤは、ブランケットカソード金属層６０の一部から形成され得る。補足線１２８（例えば、メッシュパターン又は他の好適なパターンを形成する水平の及び／又は垂直の補足線）は、層６０上に形成されてもよく、層６０に短絡されてもよく、したがって、発光ダイオード２８に接地電源電圧ＥＬＶＳＳを分配するために使用されるカソードパスのシート抵抗を減らすことができる。１つの例示的配置で、層６０の厚さＤ１は、約１０〜１８ｎｍ（例えば、８ｎｍ超、２５ｎｍ未満など）であり、線１２８の厚さＤ２は、Ｄ１よりも１０倍大きい（例えば、Ｄ２は、Ｄ１の５倍以上でもよい、Ｄ１の２０倍以下でもよいなど）。

図２３及び２４は、レーザ堆積システムが金属線１２８を金属層６０上に堆積させるためにどのように使用され得るかを示す。図２３に示すように、目標１３０などの目標は、カソード金属層６０がディスプレイ１４の表面に堆積した後に、ディスプレイ１４の表面に隣接して置かれ得る。目標１３０は、透明基板１３４などの透明基板（例えば、ガラス）、層１３６などの熱吸収材料の層、及び層１３８などの高導電性材料の層を含み得る。熱吸収層１３６は、低反射率金属（例えば、モリブデン、タングステンなど）、又は、レーザビーム１４０がレーザ１３２によって放出されるときにレーザビーム１４０を吸収する他の好適な材料から形成され得る。レーザビーム１４０は、紫外線光、可視光、及び／又は赤外線光を含んでもよく、１〜１．２マイクロメートル、１マイクロメートル超、５マイクロメートル未満、又は他の好適なサイズの直径を有し得る。ビーム１４０は、熱吸収層１３６の照らされた部分の加熱を促進するために、パルスレーザビーム（例えば、１ｆｓ〜１００ｐｓ又は１００ｐｓを超えるパルス幅を有するビーム）でもよい。層１３８は、アルミニウム、亜鉛、マグネシウム、銀などの高い導電性金属から形成され得る。金属の３つ以上の層又は金属の単一の層のみが基板１３４上に形成された構成もまた、使用され得る。

図２４に示すように、レーザ１３２が、目標１３０にレーザ光１４０を当てるとき、層１３８及び１３６の部分１３８'及び１３６'は、加熱され、部分１３８'及び１３６'は、アブレーションされる、又は他の方法で目標１３０から取り除かれ、ディスプレイ１４の層６０の隣接した部分に再び堆積させられる。部分１３８'及び１３６'の堆積した金属は、導電線１２８を形成して、接地電圧ＥＬＶＳＳのダイオード３８への分配において使用される導電性構造物（すなわち、カソード層）のシート抵抗の低減を助ける。

図２５、２６、２７、及び２８は、補足カソード線１２８（例えば、レーザ堆積された金属線）のために使用することができる例示的パターンを示すディスプレイ１４の平面図である。線１２８は、均一の垂直の又は水平のレイアウト（例えば、図２５の例示的垂直の線１２８を参照）を有し得、不均一の垂直の又は水平のレイアウト（例えば、図２５の例示的垂直の線１２８を参照）を有し得、あるいは、均一の（図２７）又は不均一の（図２８）メッシュ形状を有し得る。他のパターン又はこれらのパターンの組合せが、所望であれば線１２８の形成において使用され得、金属層９１（例えば、図６のパス９０）から形成されたカソード構造物の組合せにおいて使用され得る。図２５、２６、２７、及び２８の構成は単なる例示に過ぎない。

図２９は、ゲートドライバ回路１８がディスプレイ１４の水平のゲート線Ｇに水平の制御信号（ゲート信号）を駆動するための回路の領域をどのように有し得るかを示す図である。図２９に示すように、例えば、ゲートドライバ回路１８は、パス１５８を使用して相互接続されたゲートドライバ行ブロック１５０などのゲートドライバ回路のブロックを有し得る。各ゲートドライバ行ブロック１５０は、出力バッファ及び他の出力ドライバ回路１５２などの回路、レジスタ回路１５４（例えば、シフトレジスタを形成するためにパス１５８によってともに連鎖され得るレジスタ）、及び、パス１５６（例えば、信号線、電力線、及び他の相互接続）を含み得る。各ゲートドライバ行ブロック１５０は、ディスプレイ１４のアクティブエリア内の画素の配列の画素の対応する行内の１つ以上の対応するゲート線に１つ以上のゲート信号を供給し得る。

図３０は、ゲートドライバ行ブロック１５０がどのように、横方向にオフセットされ得る（例えば、ゲート線Ｇがそれに沿って走る水平の軸に平行した寸法に沿った変化する水平のオフセットＤＸをブロック１５０に与えることによって）、及び／又は、ディスプレイ基板２４の曲線状の縁部９８に適合するために、異なる角度方向に回転させられ得るか（例えば、変化する角度オフセットＤＡを有する角度方向をそれらが有するようにブロック１５０を回転させることによって）を示す。横方向に変化するゲートドライバ行ブロック位置及び／又は角度変化するゲートドライバ行ブロックの向きを有するゲートドライバ回路は、各ブロック１５０について固有の横方向位置及び／又は角度方向を含み得る、あるいは、曲線状のディスプレイ基板縁部に適合するためのゲートドライバ回路１８の能力を向上させるために、２つ以上の異なる横方向位置及び／又は角度方向のセットを使用し得る。制御信号（例えば、時計信号及び他のタイミング信号）は、基板２４のテール部分２４Ｔに沿って延びる線１８Ｌなどのゲートドライバ回路制御線を使用し、ゲートドライバ回路に供給され得る。

図３１に示すように、データ線Ｄは、過度の非アクティブ境界エリアを消費することなく、ディスプレイ基板２４の曲線状の角９８に置かれた垂直のデータ線Ｄへのデータ信号の分配を助ける拡張部分１７０などのＬ字型のデータ線拡張部分を有し得る。拡張部分１７０は、ディスプレイ１４のアクティブエリアにおいて形成され得る。図３１に示すように、例えば、テール２４Ｌのデータ線Ｄは、セグメント１６４及び１６６などの斜めのデータ線セグメントを含み得る。セグメント１６４及び１６６は、金属の同じ層から形成され得、又は２つ以上の異なる金属層からパターン化され得る。一例として、セグメント１６４及び１６６などの代替の斜めのセグメントは、記録密度を向上させるために、それぞれ第１のゲート金属層及び第２のゲート金属層から形成され得る。データ線部分１６４及び１６６は、ビア１６２を使用して、第２のソース−ドレイン金属層９１などの金属層において形成された線Ｄなどの垂直のデータ線部分に結合され得る。画素２２は、金属層９１（すなわち、図３１のＤ（金属層９１））から形成されたデータ線を金属層８９から形成された画素２２内の内部パス（すなわち、画素２２におけるトランジスタのソース及びドレイン）に接続するための例示的ビア１６０などのビアを含み得る。金属層８９から形成された電力線は、データ線Ｄ（金属層９１）を介挿し得る。Ｌ字型の拡張部分１７０は、金属層９１から形成され得、ディスプレイ１４の基板の縁部に沿った非アクティブエリアに侵入しないように、ディスプレイ１４のアクティブエリアの角に重なり得る。

図３２は、ゲートドライバ行ブロック１５０などのディスプレイドライバ回路が、角９８の基板２４の曲線状の部分などの曲線状のディスプレイ基板縁部に適合するために、異なる行に異なる形状をどのように有し得るかを示す図である。図３２に示すように、ブロック１５０は、例えば、変化するアスペクト比を有する多種多様な形状の長方形のブロックでもよい（すなわち、各ブロック１５０の縦寸法割る横寸法は、潜在的に異なり得る）。一例として、他のブロック１５０が、比較的大きいアスペクト比を有し得る（例えば、中くらいの高さＡ２及び中くらいの幅Ｂ２を有するブロックを参照）一方で、ブロック１５０のうちのいくつかは、比較的小さいアスペクト比を有し得る（例えば、小さい高さＡ１及び大きい幅Ｂ１を有するブロックを参照）。ブロック１５０内の回路１５２、１５４、及び１５８は、各ブロック１５０の又はブロック１５０の各セットのカスタムフットプリント（上から見たときのアウトライン）に適合するように配列され得る。一般に、ブロック１５０の任意の好適なタイプのカスタマイズが、角９８などの曲線状のディスプレイの縁部の周りに実装され得る（例えば、形状カスタマイズ、横方向オフセットカスタマイズ、角度方向カスタマイズ、サイズカスタマイズ、回路構成要素カスタマイズなど）。ブロック１５０が、各々カスタマイズされてもよく、又は、ブロックのセットが、曲線状のディスプレイ基板縁部に適合するようにカスタマイズされ得る。

テスト回路は、ディスプレイ１４に実装され得る。例えば、図３３のテストマルチプレクサ回路１７６などのテストマルチプレクサ回路は、ディスプレイ１４の上縁部又は下縁部に沿って用意され得る。回路１７６は、比較的多数のデータ線に比較的少数のテスト信号を経路指定して製造中の画素テストを円滑にするために、使用され得る。テスト中、スイッチＳＷは、ディスプレイ１４内のデータ線Ｄにテストデータを提供するように選択的に動作させることができる。例えば、回路１７６のスイッチＳＷは、赤いデータ線Ｄ（Ｒ）にＴＥＳＴＤＡＴＡＲＥＤなどの赤いデータ線Ｄ（Ｒ）のテストデータを経路指定する、緑のデータ線Ｄ（Ｇ）にＴＥＳＴＤＡＴＡＧＲＥＥＮなどの緑のデータ線Ｄ（Ｇ）のテストデータを経路指定する、及び青いデータ線Ｄ（Ｂ）にＴＥＳＴＤＡＴＡＢＬＵＥなどの青いデータ線Ｄ（Ｂ）のテストデータを経路指定するために、開く及び閉じることができる。線Ｄ（Ｒ）は赤い画素にデータを経路指定するために使用され得、線Ｄ（Ｇ）は緑の画素に関連し得、そして、線Ｄ（Ｂ）はディスプレイ１４の青い画素に結合され得る。

テストデータは、基板２４上のテストパッドに結合されたテスタから及び／又は基板２４に取り付けられた回路からディスプレイ１４に供給され得る。外部テスタスキームが、ディスプレイドライバ集積回路を基板２４に取り付ける前にテストを実行することが望ましいときに、使用され得る。テスト線は、テストパッドと回路１７６などのテスト回路との間で信号（例えば、ＴＥＳＴＤＡＴＡＲＥＤ、ＴＥＳＴＤＡＴＡＧＲＥＥＮ、ＴＥＳＴＤＡＴＡＢＬＵＥ、及び、スイッチＳＷ内の赤、緑、及び青のスイッチの３つの対応するマルチプレクサ制御信号）を経路指定することができる。回路１７６は、異なる色のデータ線が所望のパターンでテストデータを受信することができるように、外部テスト回路又は他のコントローラによって制御され得る。これは、ディスプレイ１４内の異なる色の画素２２が独立してテストされることを可能にする。テストが完了したとき、ディスプレイ１４内のデータ線Ｄがともに短絡されず、通常は画素２２にデータ信号を経路指定するために使用され得るように、スイッチＳＷは、恒久的に開いたままにされ得る。

図３４は、テスト回路を有する例示的なディスプレイの図である。図３４に示すように、テストマルチプレクサ回路１７６及びテストパッド１７４は、ディスプレイ１４の対向する縁部に置かれ得る。例えば、テストパッド１７４は、ディスプレイ１４の下縁部にある基板２４のテール部分２４Ｌに置かれ得、そして、テストマルチプレクサ回路１７６は、ディスプレイ１４の上縁部に沿って置かれ得る。テスト信号線１７２は、ディスプレイ１４の下縁部のテストパッド１７４とディスプレイ１４の上縁部に沿ったテストマルチプレクサ回路１７６との間でテスト信号を経路指定するために使用され得る。

図３５の例示的構成に示すように、テストマルチプレクサ回路１７６は、パッド１７４に隣接する基板２４のテール部分２４Ｔの下縁部に沿って置かれ得る。テストに続いて、テストマルチプレクサ回路１７６及びパッド１７４は、テール２４Ｔから取り除かれ得る（例えば、回路１７６を切り離すこと及び図３５の切断線１８０に沿ってテール２４Ｔ内に形成された切断部を使用するパッド１７４によって）。

図３６及び３７は、マルチプレクサテスト回路１７６がディスプレイ１４の曲線状の部分に沿ってどのように収容され得るかを示す。図３６の例示的配置では、回路１７６は、ゲートドライバ回路１８のブロック１５０とデータ線Ｄとの間のディスプレイ１４のアクティブエリアの曲線状の縁部に沿った曲線状のかつ先細の領域内に形成される。図３７は、テストマルチプレクサ回路ブロック１７６Ｂなどのテストマルチプレクサ回路１７６の領域に、ゲートドライバ行ブロック１５０などのゲートドライバ回路１８の領域が組み入れられた、例示的構成を示す。ブロック１５０のそれぞれのペアの間にブロック１７６Ｂを配置することによって、ゲートドライバ回路１８及びテストマルチプレクサ回路１７６は、アクティブエリアの縁部に沿って効率的に収容され得る。これは、ディスプレイドライバ回路１８及びテストマルチプレクサ回路１７６がその中に形成された基板２４の縁部に沿った非アクティブエリアの幅を最小限に留めるのに役立つ。テストマルチプレクサ回路ブロック１７６Ｂは、ディスプレイ１４の非アクティブエリア内の回路のレイアウトの強化を助けるために、図３０のゲートドライバ回路１８に関して説明されたように、変化する位置依存の形状（例えば、異なるサイズ、アスペクト比など）、角度方向、及び／又はゲート線Ｇに平行した寸法に沿った横方向位置を有し得る。テストマルチプレクサ回路１７６の領域がゲートドライバ回路１８の領域の間に置かれた、又は曲線状のディスプレイ基板縁部に適合するのを助けるように他の方法で配列された、他の配置が、所望であれば、使用され得る。図３７の構成は、例示である。

一実施形態によれば、基板と、誘電層を含む基板上の薄膜トランジスタ回路と、薄膜トランジスタ回路の画素定義層であり、開口部を有し、開口部の各々が有機発光ダイオードの有機放出層を含み、開口部の各々が画素のうちの対応する画素と関連する、画素定義層と、画素の配列を覆うカソード層と、アクティブエリア内の誘電層内に埋め込まれた金属接地電源パスであり、接地電源電圧をカソード層に運ぶ金属接地電源パスとを含む、画素の配列を有するアクティブエリアを有する有機発光ダイオードディスプレイが、用意される。

もう１つの実施形態によれば、金属接地電源パスが、金属層の第１の部分から形成され、金属層の第２の部分は、薄膜トランジスタ回路のトランジスタのソース−ドレイン端子に接触するビア構造物を形成する。

もう１つの実施形態によれば、金属接地電源パス又は正の電源パスは、メッシュ形状を有する。

もう１つの実施形態によれば、アクティブエリアは、丸みを帯びた角を有し、金属接地電源パス又は正の電源パスは、丸みを帯びた角を有するメッシュを形成する。

もう１つの実施形態によれば、金属接地電源パス又は正の電源パスは、Ｌ字型の部分を含む。

もう１つの実施形態によれば、有機発光ダイオードディスプレイは、誘電層に埋め込まれた第１の及び第２のパターン化した金属層を含み、金属接地電源パスは、第２のパターン化した金属層から形成された金属セグメントを含み、第１のパターン化した金属層は、接地電源電圧を運ぶ金属片を含む。

もう１つの実施形態によれば、ディスプレイは、縁部を有し、金属片は、それらの縁部のうちの少なくともいくつかに沿って走る。

もう１つの実施形態によれば、第１のパターン化した金属層は、接地電源電圧を運ぶ金属片のうちの１つに平行して走る正の電源の金属片を含む。

もう１つの実施形態によれば、金属セグメントは、Ｌ字型の部分を含み、Ｌ字型の部分のうちの少なくともいくつかは、正の電源の金属片を越えて渡る。

もう１つの実施形態によれば、有機発光ダイオードディスプレイは、正の電源の金属片からアクティブエリアを横切って画素まで延びる正の電源分配パスを含む。

もう１つの実施形態によれば、アクティブエリアは、丸みを帯びた角を有し、Ｌ字型の部分は、それらの丸みを帯びた角に置かれる。

もう１つの実施形態によれば、薄膜トランジスタ回路内のトランジスタのソース−ドレイン端子は、誘電層に埋め込まれた第１の金属層から形成され、金属接地電源パスは、誘電層に埋め込まれた第２の金属層から形成される。

もう１つの実施形態によれば、有機発光ダイオードの陽極は、第３の金属層から形成され、第３の金属層は、誘電層に埋め込まれ、第２の金属層とカソード層との間にはさまれる。

もう１つの実施形態によれば、第３の金属層の一部は、第２の金属層から形成された金属接地電源パスをカソード層に短絡する。

もう１つの実施形態によれば、金属接地電源パスは、レーザ堆積された金属線を含む。

もう１つの実施形態によれば、有機発光ダイオード層は、データを画素に供給するデータ線を含み、データ線は、階段状の部分を含む。

一実施形態によれば、基板と、基板上の薄膜トランジスタ回路の層と、薄膜トランジスタ回路の層上の画素定義層であり、開口部を有し、開口部の各々が有機発光ダイオードの有機放出層を含み、開口部の各々がそれらの画素のうちの対応する画素と関連する、画素定義層と、画素の配列を覆う及び各々の開口部において有機発光ダイオードに接地電源電圧を分配するカソード層と、カソード層に短絡される及び接地電源電圧の分配を助けるパターン化した金属メッシュとを含む、画素の配列を有する有機発光ダイオードディスプレイが、用意される。

もう１つの実施形態によれば、パターン化した金属メッシュは、カソード層上にレーザ堆積された金属線を含む。

もう１つの実施形態によれば、カソード層は、金属の第１の層から形成され、パターン化した金属メッシュは、金属の第２の層から形成され、有機発光ダイオードの陽極は、金属の第１の層と第２の層との間に置かれた金属の第３の層から形成される。

もう１つの実施形態によれば、有機発光ダイオードディスプレイは、カソード層上にレーザ堆積された金属線を含む。

もう１つの実施形態によれば、基板は、丸みを帯びた角を有する。

もう１つの実施形態によれば、有機発光ダイオードディスプレイは、画素にデータ信号を分配するデータ線を含み、データ線は、階段形状を有する部分を含む。

一実施形態によれば、基板と、基板上に誘電層を有する薄膜トランジスタ回路の層と、薄膜トランジスタ回路の層上の画素定義層であり、開口部を有し、開口部の各々が有機発光ダイオードの有機放出層を有し、開口部の各々がそれらの画素のうちの対応する画素と関連する、画素定義層と、画素の配列を覆うカソード層であり、接地電源電圧を受信し、接地電源電圧を開口部内の有機放出層に分配するカソード層と、薄膜トランジスタ回路の層内の薄膜トランジスタのソース−ドレイン端子を形成する誘電層に埋め込まれた第１の金属層と、カソード層に接地電源電圧を運ぶようにパターン化した誘電層に埋め込まれた第２の金属層と、有機発光ダイオードの陽極を形成するようにパターン化した第１の部分及び第２の金属層をカソード層に短絡する第２の部分を有する第３の金属層とを含む、画素の配列を有する有機発光ダイオードディスプレイが、用意される。

もう１つの実施形態によれば、基板は、曲線状の縁部を有する。

もう１つの実施形態によれば、有機発光ダイオードディスプレイは、データを画素の配列に伝達するデータ線、データ線に対して垂直に延びるゲート線、及び、薄膜トランジスタ回路から形成されたゲートドライバ回路を含み、ゲートドライバ回路は、ゲート線のうちの対応する線に少なくとも各々結合されたゲートドライバ行ブロックを有する。

もう１つの実施形態によれば、ゲートドライバ行ブロックは、異なるアスペクト比のゲートドライバ行ブロックを含む。

もう１つの実施形態によれば、有機発光ダイオードディスプレイは、ゲートドライバ行ブロックのそれぞれのペアの間のテストマルチプレクサ回路のブロックを含むテストマルチプレクサ回路を含む。

一実施形態によれば、薄膜トランジスタ回路と、薄膜トランジスタ回路の一部から形成された画素の配列を有するアクティブエリア、並びに画素のない及び基板の縁部に隣接したアクティブエリアの縁部に沿って走る非アクティブエリアを有する基板と、データを画素の配列に供給するデータ線と、データ線に対して垂直に走り制御信号を画素の配列に供給するゲート線と、薄膜トランジスタ回路の一部から形成された非アクティブエリア内のゲートドライバ回路であり、基板の縁部の曲線状の部分に沿って走るゲートドライバ回路とを含む、有機発光ダイオードディスプレイが用意される。

もう１つの実施形態によれば、ゲートドライバ回路は、その各々が画素の配列内の画素のそれぞれの行内のゲート線のうちの少なくとも１つに結合された複数のゲートドライバ行ブロックを有する。

もう１つの実施形態によれば、ゲートドライバ行ブロックは、画素のそれぞれの第１の行及び第２の行において異なる形状を有する第１の及び第２のゲートドライバ行ブロックを含む。

もう１つの実施形態によれば、ゲートドライバ行ブロックは、画素のそれぞれの第１の行及び第２の行において異なる角度方向を有する第１の及び第２のゲートドライバ行ブロックを含む。

もう１つの実施形態によれば、ゲートドライバ行ブロックは、ゲートドライバ行ブロックが基板の縁部の曲線状の部分に適合するように、ゲート線に平行して走る寸法に沿って異なる量によってオフセットされた画素の異なる行内のゲートドライバ行ブロックを含む。

もう１つの実施形態によれば、有機発光ダイオードディスプレイは、データ線に結合されたテストマルチプレクサ回路を含む。

もう１つの実施形態によれば、テストマルチプレクサ回路は、基板の縁部の曲線状の部分の少なくとも一部に沿って走る。

もう１つの実施形態によれば、テストマルチプレクサ回路は、ゲートドライバ行ブロックの間のテスト回路の領域を含む。

もう１つの実施形態によれば、データ線は、Ｌ字型のデータ線部分を含む。

もう１つの実施形態によれば、データ線は、ゲート線に対して垂直に延びるデータ線部分を有し、データ線のうちのいくつかは、斜めの部分と、斜めの部分をゲート線に対して垂直に延びるデータ線部分のうちの対応する１つに結合させるＬ字型の拡張部分とを各々有する。

一実施形態によれば、薄膜トランジスタ回路と、薄膜トランジスタ回路の一部から形成された画素の配列を有するアクティブエリア、並びに画素のない及び基板の縁部に隣接したアクティブエリアの縁部に沿って走る非アクティブエリアを有する基板と、非アクティブエリア内の薄膜トランジスタ回路の一部から形成されたゲートドライバ回路と、制御信号をゲートドライバ回路から画素の配列に供給するゲート線と、データを画素の配列に供給するデータ線とを含む、有機発光ダイオードディスプレイが用意され、データ線は、ゲート線に対して垂直に延びるデータ線部分を有し、データ線のうちのいくつかは、斜めの部分と、斜めの部分をゲート線に対して垂直に延びるデータ線部分のうちの対応する１つに結合させるＬ字型の拡張部分とを各々有する。

もう１つの実施形態によれば、基板の縁部は、曲線状の部分を有し、有機発光ダイオードディスプレイは、アクティブエリアと重なるＬ字型のセグメントを有する電源線を含む。

もう１つの実施形態によれば、ゲートドライバ回路は、それらの制御信号のうちの少なくとも１つをゲート線のうちの対応する１つの線に各々が供給する複数のゲートドライバ行ブロックを含み、ゲートドライバ行ブロックは、曲線状の部分に沿って異なる形状を有するゲートドライバ行ブロックを含む。

もう１つの実施形態によれば、ゲートドライバ回路は、制御信号のうちの少なくとも１つをゲート線のうちの対応する１つの線に各々が供給する複数のゲートドライバ行ブロックを含み、ゲートドライバ行ブロックは、曲線状の部分に沿って異なる角度方向を有するゲートドライバ行ブロックを含む。

上記は単なる例示に過ぎず、説明された実施形態に対して様々な修正を実施することができる。上記の実施形態は、個々に、又は任意の組合せで実装することができる。

Claims (8)

1. 画素の配列を有するアクティブエリアを有する有機発光ダイオードディスプレイであって、
   基板と、
   誘電層を含む、前記基板上の薄膜トランジスタ回路と、
   前記薄膜トランジスタ回路上の画素定義層であり、開口部を有し、前記開口部の各々が有機発光ダイオードの有機放出層を含み、前記開口部の各々が前記画素のうちの対応する１つの画素と関連する、画素定義層と、
   前記画素の配列を覆うカソード層と、
   前記アクティブエリア内の誘電層に埋め込まれた、接地電源電圧を運ぶ金属電源メッシュパスと、を備え、
   前記アクティブエリアが、丸みを帯びた角を有し、前記金属電源メッシュパスが、前記丸みを帯びた角に適合するように構成された電源パス構造物を有し、前記金属電源メッシュパスの格子が、前記丸みを帯びた角内の前記基板を埋めつくしている、有機発光ダイオードディスプレイ。
2. 前記金属電源メッシュパスが、前記接地電源電圧を前記カソード層に運ぶ金属接地電源パスであり、前記金属接地電源パスが、金属層の第１の部分から形成され、前記金属層の第２の部分が、前記薄膜トランジスタ回路内のトランジスタのソース−ドレイン端子を含むビア構造物を形成する、請求項１に記載の有機発光ダイオードディスプレイ。
3. 前記金属電源メッシュパスに結合されたＬ字型のパスセグメントを更に備える、請求項１または２に記載の有機発光ダイオードディスプレイ。
4. 前記薄膜トランジスタ回路内のトランジスタのソース−ドレイン端子が、前記誘電層に埋め込まれた第１の金属層から形成され、前記金属電源メッシュパスが、前記誘電層に埋め込まれた第２の金属層から形成された、請求項１から３のいずれか一項に記載の有機発光ダイオードディスプレイ。
5. 前記有機発光ダイオードの陽極が、第３の金属層から形成され、前記第３の金属層は、前記誘電層に埋め込まれ、前記第２の金属層と前記カソード層との間にはさまれた、請求項４に記載の有機発光ダイオードディスプレイ。
6. 前記第３の金属層の一部が、前記カソード層に前記第２の金属層から形成された前記金属電源メッシュパスを短絡する、請求項５に記載の有機発光ダイオードディスプレイ。
7. 前記金属電源メッシュパスは、前記有機発光ダイオードディスプレイの下縁部に沿って延びる第１金属片と、前記有機発光ダイオードディスプレイの左または右の縁部に沿って延びる第２金属片と、を含み、
   前記第２金属片は前記カソード層に短絡され、
   前記第１金属片は前記丸みを帯びた角において前記第２金属片と接続されていない、請求項１から６のいずれか一項に記載の有機発光ダイオードディスプレイ。
8. 前記画素にデータを供給するデータ線を更に備え、前記データ線が、階段状の部分を含む、請求項１から７のいずれか一項に記載の有機発光ダイオードディスプレイ。

Images