[go: up one dir, main page]

CN113871400B - 一种显示面板及电子显示设备 - Google Patents

一种显示面板及电子显示设备 Download PDF

Info

Publication number
CN113871400B
CN113871400B CN202111107179.7A CN202111107179A CN113871400B CN 113871400 B CN113871400 B CN 113871400B CN 202111107179 A CN202111107179 A CN 202111107179A CN 113871400 B CN113871400 B CN 113871400B
Authority
CN
China
Prior art keywords
layer
source
substrate
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111107179.7A
Other languages
English (en)
Other versions
CN113871400A (zh
Inventor
卢马才
刘念
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
TCL China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TCL China Star Optoelectronics Technology Co Ltd filed Critical TCL China Star Optoelectronics Technology Co Ltd
Priority to CN202111107179.7A priority Critical patent/CN113871400B/zh
Priority to PCT/CN2021/120760 priority patent/WO2023044867A1/zh
Priority to JP2021559744A priority patent/JP7610522B2/ja
Priority to US17/607,446 priority patent/US20240030223A1/en
Publication of CN113871400A publication Critical patent/CN113871400A/zh
Application granted granted Critical
Publication of CN113871400B publication Critical patent/CN113871400B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H10D86/443—Interconnections, e.g. scanning lines adapted for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00
    • H01L25/0753—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

本发明涉及一种显示面板及电子显示设备。本发明通过将驱动薄膜晶体管的第一源极延伸覆盖于第一栅极层上，利用第一源极阻挡水汽，防止水汽入侵降低驱动薄膜晶体管的耐候性，提升驱动薄膜晶体管的使用寿命，防止驱动薄膜晶体管使用过程中出现衰退导致显示质量下降或失效，提升显示面板的显示稳定性。利用第一源极作为顶部遮光层，防止光线进入第一有源层。将扫描走线单元设置于切换薄膜晶体管的第二栅极层上，增加了扫描走线单元与数据走线单元之间的间距，防止扫描走线单元与数据走线单元之间短路、降低扫描走线单元与数据走线单元之间耦合产生的电容。利用扫描走线单元覆盖第二栅极层，防止水汽入侵，提升切换薄膜晶体管的稳定性。

Description

一种显示面板及电子显示设备
技术领域
本申请涉及显示技术领域，具体涉及一种显示面板及电子显示设备。
背景技术
目前，OLED(英文全称：Organic Light-Emitting Diode，中文：有机发光显示装置)、Micro LED(中文：微米发光二极管)及mini LED(中文：次毫米发光二极管)作为电流驱动显示，其驱动薄膜晶体管(英文全称：Thin Film Transistor，简称TFT)需要较大的电流通过能力，较好的器件稳定性、面内Vth(阈值电压)均匀性、较低的漏电流。
顶栅自对准氧化物半导体薄膜晶体管具有较高的迁移率，较小的寄生电容和较低的漏电流等特性，比较适合作为电流驱动显示电路。为防止使用过程中TFT出现衰退导致显示质量下降或失效，AM micro LED及AM mini LED还需要高的耐候性驱动基板。由于顶栅型薄膜晶体管的沟道顶部有栅极绝缘层(GI)及栅极层作为保护层，其耐候性优于背通道刻蚀结构(英文全称：back channel etch，简称BCE)、刻蚀阻挡层结构(英文全称：etch stoplayer，简称ESL)。
目前的顶栅型薄膜晶体管中，栅极层顶面无金属膜层覆盖，导致其工作过程中，水气渗透进而影响TFT器件特性，导致其耐候性无法达到最佳。
发明内容
本发明的目的是提供一种显示面板及电子显示设备，其能够解决现有顶栅型薄膜晶体管中存在的水气渗透影响TFT耐候性等问题。
为了解决上述问题，本发明提供了一种显示面板，其包括基板及多个阵列排布的像素单元；每一所述像素单元均包括：缓冲层，设置于所述基板上；驱动薄膜晶体管，设置于所述缓冲层远离所述基板的一侧的表面上；以及切换薄膜晶体管，与所述驱动薄膜晶体管同层设置，且电连接至所述驱动薄膜晶体管；所述驱动薄膜晶体管包括：第一有源层，设置于所述缓冲层远离所述基板的一侧的表面上；第一栅极绝缘层，设置于所述第一有源层远离所述基板的一侧的表面上；第一栅极层，设置于所述第一栅极绝缘层远离所述基板的一侧的表面上；层间绝缘层，覆盖于所述第一栅极层远离所述基板的一侧的表面上，且延伸覆盖于所述缓冲层远离所述基板的一侧的表面上；以及第一源漏极层，设置于所述层间绝缘层远离所述基板的一侧的表面上；所述第一源漏极层包括相互间隔的第一源极和第一漏极，所述第一源极朝向所述第一漏极延伸并覆盖于所述第一栅极层上。
进一步的，所述第一源极在所述基板上的投影具有靠近所述第一漏极的第一侧边；所述第一栅极层在所述基板上的投影具有靠近所述第一漏极的第二侧边；所述第一漏极在所述基板上的投影具有靠近所述第一源极的第三侧边；所述第一侧边、所述第二侧边及所述第三侧边相互平行，且所述第一侧边位于所述第二侧边与所述第三侧边之间。
进一步的，所述第一侧边与所述第二侧边之间的间距的范围为0.5μm-10μm。
进一步的，所述切换薄膜晶体管包括：第二有源层，与所述第一有源层同层设置，且与所述第一有源层间隔设置；第二栅极绝缘层，与所述第一栅极绝缘层同层设置，且与所述第一栅极绝缘层间隔设置；第二栅极层，与所述第一栅极层同层设置，且与所述第一栅极层间隔设置；以及其中，所述层间绝缘层延伸覆盖于所述第二栅极层远离所述基板的一侧的表面上；第二源漏极层，与所述第一源漏极层同层设置，且与所述第一源漏极层间隔设置；所述第二源漏极层包括相互间隔的第二源极和第二漏极。
进一步的，每一所述像素单元均还包括：扫描走线单元，与所述第二源漏极层同层设置，且与所述第二源极和所述第二漏极相互间隔设置，且电连接至所述第二栅极层，且与所述第二栅极层对应设置。
进一步的，所述扫描走线单元在所述基板上的投影具有靠近所述第二漏极的第四侧边；所述第二栅极层在所述基板上的投影具有靠近所述第二漏极的第五侧边；所述第二漏极在所述基板上的投影具有靠近所述第二源极的第六侧边；所述第四侧边、所述第五侧边及所述第六侧边相互平行，且所述第四侧边位于所述第五侧边与所述第六侧边之间。
进一步的，所述第四侧边与所述第五侧边之间的间距的范围为0.5μm-10μm。
进一步的，每一所述像素单元均还包括：高压接入源，设置于所述基板与所述缓冲层之间，且电连接至所述驱动薄膜晶体管；低压接入源，与所述高压接入源同层设置，且与所述高压接入源间隔设置，且电连接至所述驱动薄膜晶体管；以及数据走线单元，与所述高压接入源同层设置，且与所述高压接入源间隔设置，且电连接至所述切换薄膜晶体管。
进一步的，每一所述像素单元均还包括第一电容及感应薄膜晶体管；其中，所述第一栅极层电连接至所述第二漏极，且电连接至所述第一电容，所述第一源极电连接至所述低压接入源，所述第一漏极电连接至所述高压接入源；其中，所述第二栅极层电连接至所述扫描走线单元，所述第二源极电连接至所述数据走线单元，所述第二漏极电连接至第一电容；所述感应薄膜晶体管包括第三源极，所述第三源极电连接至所述第一电容。
为了解决上述问题，本发明提供了一种电子显示设备，包括本发明所述的显示面板。
本发明的优点是：通过将驱动薄膜晶体管的第一源极延伸覆盖于第一栅极层上，利用第一源极阻挡水汽，防止水汽入侵降低驱动薄膜晶体管的耐候性，提升驱动薄膜晶体管的使用寿命，防止驱动薄膜晶体管使用过程中出现衰退导致显示质量下降或失效，提升显示面板的显示稳定性。利用第一源极作为顶部遮光层，防止光线进入第一有源层。将扫描走线单元设置于所述切换薄膜晶体管的第二栅极层上，增加了扫描走线单元与数据走线单元之间的间距，防止扫描走线单元与数据走线单元之间短路、降低扫描走线单元与数据走线单元之间耦合产生的电容。利用扫描走线单元覆盖第二栅极层，防止水汽入侵，提升切换薄膜晶体管的稳定性。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明的显示面板的平面示意图；
图2是本发明的显示面板的像素单元的结构示意图；
图3是本发明的显示面板的像素单元的局部平面示意图；
图4是本发明的显示面板的像素单元的电路示意图；
图5是在基板上形成第一遮光层、高压接入源、低压接入源、数据走线单元、缓冲层的结构示意图；
图6是在图5的基础上形成第一有源层和第二有源层的结构示意图；
图7是在图6的基础上形成第一栅极绝缘层、第二栅极绝缘层、第一栅极层和第二栅极层的结构示意图；
图8是在图7的基础上形成层间绝缘层的结构示意图；
图9是在图8的基础上形成第一源漏极层、第二源漏极层、扫描走线单元的结构示意图；
图10是在图9的基础上形成钝化层的结构示意图；
图11是在图10的基础上形成第一电极和第二电极的结构示意图；
图12是本发明的显示面板在高温高湿储存测试下的迁移率变化示意图；
图13是本发明的显示面板在高温高湿储存测试下的阈值电压变化示意图。
附图标记说明：
100、显示面板； 101、像素单元；
1011、驱动薄膜晶体管； 1012、切换薄膜晶体管；
1013、发光二极管；
1、基板； 2、第一遮光层；
3、高压接入源； 4、低压接入源；
5、缓冲层； 6、第一有源层；
7、第一栅极绝缘层； 8、第一栅极层；
9、第一源漏极层； 10、层间绝缘层；
11、钝化层； 12、数据走线单元；
13、第二有源层； 14、第二栅极绝缘层；
15、第二栅极层； 16、第二源漏极层；
17、扫描走线单元； 18、第一电极；
19、第二电极；
91、第一源极； 92、第一漏极；
161、第二源极； 162、第二漏极；
911、第一侧边； 81、第二侧边；
921、第三侧边。
具体实施方式
以下结合说明书附图详细说明本发明的优选实施例，以向本领域中的技术人员完整介绍本发明的技术内容，以举例证明本发明可以实施，使得本发明公开的技术内容更加清楚，使得本领域的技术人员更容易理解如何实施本发明。然而本发明可以通过许多不同形式的实施例来得以体现，本发明的保护范围并非仅限于文中提到的实施例，下文实施例的说明并非用来限制本发明的范围。
本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是附图中的方向，本文所使用的方向用语是用来解释和说明本发明，而不是用来限定本发明的保护范围。
在附图中，结构相同的部件以相同数字标号表示，各处结构或功能相似的组件以相似数字标号表示。此外，为了便于理解和描述，附图所示的每一组件的尺寸和厚度是任意示出的，本发明并没有限定每个组件的尺寸和厚度。
本发明提供了一种电子显示设备，其包括显示面板100。所述电子显示设备包括手机、电脑、MP3、MP4、平板电脑、电视或数码相机等。
如图1所示，所述显示面板100包括基板1及多个阵列排布于所述基板1上的像素单元101。
其中，基板1的材质包括聚酰亚胺、聚碳酸酯、聚对苯二甲酸乙二醇酯以及聚萘二甲酸乙二醇酯等。由此基板1具有较好的抗冲击能力，可以有效保护显示面板100。
如图2所示，每一所述像素单元101均包括：第一遮光层2、高压接入源3、低压接入源4、缓冲层5、驱动薄膜晶体管1011及切换薄膜晶体管1012。
其中，第一遮光层2设置于所述基板1的一侧的表面上，所述第一遮光层2主要用于防止光线进入所述驱动薄膜晶体管1011的第一有源层6。其中，第一遮光层2的材质可为Mo或Mo和Al的组合结构或Mo和Cu的组合结构或Mo、Cu及IZO的组合结构或IZO、Cu及IZO的组合结构或Mo、Cu及ITO的组合结构或Ni、Cu及Ni的组合结构或MoTiNi、Cu及MoTiNi的组合结构或NiCr、Cu及NiCr的组合结构或CuNb等。
其中，高压接入源3设置于所述第一基板1的一侧的表面上，且与所述第一遮光层2同层设置，且与所述第一遮光层2相互间隔设置，且电连接至所述驱动薄膜晶体管1011。高压接入源3的材质可为Mo或Mo和Al的组合结构或Mo和Cu的组合结构或Mo、Cu及IZO的组合结构或IZO、Cu及IZO的组合结构或Mo、Cu及ITO的组合结构或Ni、Cu及Ni的组合结构或MoTiNi、Cu及MoTiNi的组合结构或NiCr、Cu及NiCr的组合结构或CuNb等。
其中，低压接入源4设置于所述第一基板1的一侧的表面上，且与所述高压接入源3同层设置，且与所述第一遮光层2及所述高压接入源3相互间隔设置，且电连接至所述驱动薄膜晶体管1011。即，所述第一遮光层2、高压接入源3及低压接入源4三者同层设置，且三者相互间隔设置。低压接入源4的材质可为Mo或Mo和Al的组合结构或Mo和Cu的组合结构或Mo、Cu及IZO的组合结构或IZO、Cu及IZO的组合结构或Mo、Cu及ITO的组合结构或Ni、Cu及Ni的组合结构或MoTiNi、Cu及MoTiNi的组合结构或NiCr、Cu及NiCr的组合结构或CuNb等。
其中，缓冲层5覆盖于所述第一遮光层2、高压接入源3及低压接入源4上，且延伸覆盖于所述第一遮光层2、高压接入源3及低压接入源4三者间的所述基板1上。缓冲层5主要是起缓冲作用，其材质可为SiOx或SiNx或SiNOx或SiNx与SiOx的组合结构等。
其中，所述驱动薄膜晶体管1011设置于所述缓冲层5远离所述基板1的一侧的表面上。所述驱动薄膜晶体管包括：第一有源层6、第一栅极绝缘层7、第一栅极层8、层间绝缘层10以及第一源漏极层9。
其中，第一有源层6设置于所述缓冲层5远离所述基板1的一侧的表面上。所述第一有源层6可以为氧化物半导体或其他类型半导体，如IGZO、IGTO、IGO、IZO及AIZO等。
其中，第一栅极绝缘层7设置于所述第一有源层6远离所述基板1的一侧的表面上。所述第一栅极绝缘层7主要用于防止所述第一有源层6与所述第一栅极层8之间接触发生短路现象。第一栅极绝缘层7的材质可为SiOx或SiNx或Al2O3或SiNx及SiOx的组合结构或SiOx、SiNx及SiOx的组合结构等。
其中，第一栅极层8设置于所述第一栅极绝缘层7远离所述基板1的一侧的表面上。第一栅极层8的材质可为Mo或Mo和Al的组合结构或Mo和Cu的组合结构或Mo、Cu及IZO的组合结构或IZO、Cu及IZO的组合结构或Mo、Cu及ITO的组合结构或Ni、Cu及Ni的组合结构或MoTiNi、Cu及MoTiNi的组合结构或NiCr、Cu及NiCr的组合结构或CuNb等。
其中，层间绝缘层10覆盖于所述第一栅极层8远离所述基板1的一侧的表面上，且延伸覆盖至所述缓冲层5远离所述基板1的一侧的表面上。其中，层间绝缘层10的材质可为SiOx或SiNx或SiNOx等。
其中，第一源漏极层9设置于所述层间绝缘层10远离所述基板1的一侧的表面上。所述第一源漏极层9的材质可为Mo或Mo和Al的组合结构或Mo和Cu的组合结构或Mo、Cu及IZO的组合结构或IZO、Cu及IZO的组合结构或Mo、Cu及ITO的组合结构或Ni、Cu及Ni的组合结构或MoTiNi、Cu及MoTiNi的组合结构或NiCr、Cu及NiCr的组合结构或CuNb等。
如图2所示，所述第一源漏极层9包括相互间隔的第一源极91和第一漏极92。
如图2、图3所示，所述第一源极91朝向所述第一漏极延伸并覆盖于所述第一栅极层8上。
如图2、图3所示，所述第一源极91在所述基板1上的投影具有靠近所述第一漏极92的第一侧边911；所述第一栅极层8在所述基板1上的投影具有靠近所述第一漏极92的第二侧边81；所述第一漏极92在所述基板1上的投影具有靠近所述第一源极91的第三侧边921；所述第一侧边911、所述第二侧边81及所述第三侧边921相互平行，且所述第一侧边911位于所述第二侧边81与所述第三侧边921之间。其中，所述第一侧边911与所述第二侧边81之间的间距L1的范围为0.5μm-10μm。
如图12、图13所示，当L1＝2μm时，迁移率与阈值电压的变化曲线图趋于平稳，所以本实施例中，所述L1优选为2μm。
利用第一源极91阻挡水汽，防止水汽入侵降低驱动薄膜晶体管1011的耐候性，提升驱动薄膜晶体管1011的使用寿命，防止驱动薄膜晶体管1011使用过程中出现衰退导致显示质量下降或失效，提升显示面板100的显示稳定性。利用第一源极91作为顶部遮光层，防止光线进入第一有源层6。
如图2所示，所述切换薄膜晶体管1012与所述驱动薄膜晶体管1011同层设置，且电连接至所述驱动薄膜晶体管1011。所述切换薄膜晶体管1012包括：第二有源层13、第二栅极绝缘层14、第二栅极层15、及第二源漏极层16。其中，第二有源层13设置于所述缓冲层5远离所述基板1的一侧的表面上，且与所述第一有源层6同层设置，且与所述第一有源层6间隔设置。所述第二有源层13可以为氧化物半导体或其他类型半导体，如IGZO、IGTO、IGO、IZO及AIZO等。
其中，第二栅极绝缘层14设置于所述第二有源层13远离所述基板1的一侧的表面上，且与所述第一栅极绝缘层7同层设置，且与所述第一栅极绝缘层7间隔设置。所述第二栅极绝缘层14主要用于防止所述第二有源层13与所述第二栅极层15之间接触发生短路现象。第二栅极绝缘层14的材质可为SiOx或SiNx或Al2O3或SiNx及SiOx的组合结构或SiOx、SiNx及SiOx的组合结构等。
其中，第二栅极层15设置于所述第二栅极绝缘层14远离所述基板1的一侧的表面上，且与所述第一栅极层8同层设置，且与所述第一栅极层8相互间隔设置。第二栅极层15的材质可为Mo或Mo和Al的组合结构或Mo和Cu的组合结构或Mo、Cu及IZO的组合结构或IZO、Cu及IZO的组合结构或Mo、Cu及ITO的组合结构或Ni、Cu及Ni的组合结构或MoTiNi、Cu及MoTiNi的组合结构或NiCr、Cu及NiCr的组合结构或CuNb等。
其中，所述层间绝缘层10延伸覆盖于所述第二栅极层15远离所述基板1的一侧的表面上。
其中，第二源漏极层16设置于所述层间绝缘层10远离所述基板1的一侧的表面上，且与所述第一源漏极层9同层设置，且与所述第一源漏极层9相互间隔设置。所述第二源漏极层16的材质可为Mo或Mo和Al的组合结构或Mo和Cu的组合结构或Mo、Cu及IZO的组合结构或IZO、Cu及IZO的组合结构或Mo、Cu及ITO的组合结构或Ni、Cu及Ni的组合结构或MoTiNi、Cu及MoTiNi的组合结构或NiCr、Cu及NiCr的组合结构或CuNb等。
如图2所示，所述第二源漏极层16包括相互间隔的第二源极161和第二漏极162。
如图2所示，每一所述像素单元均还包括：钝化层11、数据走线单元12及扫描走线单元17。
其中，钝化层11覆盖于所述第一源漏极层9上，且延伸覆盖于所述层间绝缘层10上。所述钝化层11的材质可为SiOx或SiNx或SiNOx或SiNx与SiOx的组合结构等。
其中，数据走线单元12与高压接入源3同层设置，且与高压接入源3相互间隔设置，且电连接至所述切换薄膜晶体管1012。所述数据走线单元12的材质可为Mo或Mo和Al的组合结构或Mo和Cu的组合结构或Mo、Cu及IZO的组合结构或IZO、Cu及IZO的组合结构或Mo、Cu及ITO的组合结构或Ni、Cu及Ni的组合结构或MoTiNi、Cu及MoTiNi的组合结构或NiCr、Cu及NiCr的组合结构或CuNb等。
其中，扫描走线单元17与所述第二源漏极层16同层设置，且与所述第二源极161和所述第二漏极162相互间隔设置，且电连接至所述第二栅极层15，且与所述第二栅极层15对应设置。
其中，所述扫描走线单元17在所述基板1上的投影具有靠近所述第二漏极162的第四侧边；所述第二栅极层15在所述基板1上的投影具有靠近所述第二漏极162的第五侧边；所述第二漏极162在所述基板1上的投影具有靠近所述第二源极161的第六侧边；所述第四侧边、所述第五侧边及所述第六侧边相互平行，所述第四侧边位于所述第五侧边与所述第六侧边之间。其中，所述第四侧边与所述第五侧边之间的间距L2的范围为0.5μm-10μm。本实施例中，所述L2为2μm。将扫描走线单元17设置于所述切换薄膜晶体管1012的第二栅极层15上，增加了扫描走线单元17与数据走线单元12之间的间距，防止扫描走线单元17与数据走线单元12之间短路、降低扫描走线单元17与数据走线单元12之间耦合产生的电容。利用扫描走线单元17覆盖第二栅极层15，防止水汽入侵，提升切换薄膜晶体管1012的稳定性。
如图2所示，每一所述像素单元101均还包括：第一电极18、第二电极19以及发光二极管1013。
其中，第一电极18电连接至所述低压接入源4；第二电极19电连接至所述第一源极91；发光二极管1013的一端电连接至所述第一电极18，发光二极管1013的另一端电连接至所述第二电极19。
如图2、图4所示，所述每一所述像素单元101均还包括第一电容C1。所述第一电容C1由所述第一源极91与所述第一栅极层8耦合形成。如图2、图4所示，驱动薄膜晶体管1011(即图4中的T1)的所述第一栅极层8电连接至所述第二漏极162，且电连接至所述第一电容C1的左端；驱动薄膜晶体管1011(即图4中的T1)的所述第一源极91电连接至所述低压接入源4(即图4中的Vss)，驱动薄膜晶体管1011(即图4中的T1)的所述第一漏极92电连接至所述高压接入源3(即图4中的Vdd)。
如图2、图4所示，切换薄膜晶体管1012(即图4中的T2)的第二栅极层15电连接至所述扫描走线单元17(即图4中的Vgate)，切换薄膜晶体管(即图4中的T2)的所述第二源极161电连接所述数据走线单元(即图4中的Vdata)，切换薄膜晶体管(即图4中的T2)的所述第二漏极162电连接第一电容C1的左端。
如图4所示，每一所述像素单元101均还包括感应薄膜晶体管T3。所述感应薄膜晶体管T3包括第三源极。所述感应薄膜晶体管T3的所述第三源极电连接至所述第一电容C1的右端。
如图5-图11所示，本实施例还提供了本实施例所述的显示面板的制备方法，具体包括以下步骤。
如图5所示，在所述基板1上制备第一遮光层2、高压接入源3、低压接入源4以及数据走线单元12。其中第一遮光层2、高压接入源3、低压接入源4以及数据走线单元12可以同步形成，由此可以提升生产效率，节约生产成本。然后在所述第一遮光层2、高压接入源3、低压接入源4以及数据走线单元12制备缓冲层5。
如图6所示，在所述缓冲层5远离所述基板1的一侧的表面上形成第一有源层6和第二有源层13。其中，第一有源层6和第二有源层13可以同步形成，由此可以提升生产效率，节约生产成本。
如图7所示，在所述第一有源层6远离所述基板1的一侧的表面上形成第一栅极绝缘层7，在所述第二有源层13远离所述基板1的一侧的表面上形成第二栅极绝缘层14。其中，第一栅极绝缘层7和第二栅极绝缘层14可以同步形成，由此可以提升生产效率，节约生产成本。然后在所述第一栅极绝缘层7远离基板1的一侧的表面上形成第一栅极层8，在所述第二栅极绝缘层14远离所述基板1的一侧的表面上形成第二栅极层15。其中，第一栅极层8和第二栅极层15可以同步形成，由此可以提升生产效率，节约生产成本。
如图8所示，在所述第一栅极层8、第二栅极层15及缓冲层5远离所述基板1的一侧的表面上形成层间绝缘层10。
如图9所示，在所述层间绝缘层10远离所述基板1的一侧的表面上形成第一源漏极层9、第二源漏极层16、扫描走线单元17。其中，第一源漏极层9、第二源漏极层16、扫描走线单元17可以同步形成，由此可以提升生产效率，节约生产成本。
如图10所示，在所述第一源漏极层9、第二源漏极层16、扫描走线单元17远离所述基板的一侧的表面上形成钝化层11。
如图11所示，在所述钝化层11远离所述基板1的一侧的表面上形成第一电极18和第二电极19。
如图2所示，将所述发光二极管1013的一端电连接至所述第一电极18，发光二极管1013的另一端电连接至所述第二电极19。
以上对本申请所提供的一种显示面板及电子显示设备进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (8)

1.一种显示面板，其特征在于，包括基板及多个阵列排布的像素单元；每一所述像素单元均包括：
缓冲层，设置于所述基板上；
驱动薄膜晶体管，设置于所述缓冲层远离所述基板的一侧的表面上；以及
切换薄膜晶体管，与所述驱动薄膜晶体管同层设置，且电连接至所述驱动薄膜晶体管；
所述驱动薄膜晶体管包括：
第一有源层，设置于所述缓冲层远离所述基板的一侧的表面上；
第一栅极绝缘层，设置于所述第一有源层远离所述基板的一侧的表面上；
第一栅极层，设置于所述第一栅极绝缘层远离所述基板的一侧的表面上；
层间绝缘层，覆盖于所述第一栅极层远离所述基板的一侧的表面上，且延伸覆盖于所述缓冲层远离所述基板的一侧的表面上；以及
第一源漏极层，设置于所述层间绝缘层远离所述基板的一侧的表面上；
所述第一源漏极层包括相互间隔的第一源极和第一漏极，所述第一源极朝向所述第一漏极延伸并覆盖于所述第一栅极层上；
所述第一源极在所述基板上的投影具有靠近所述第一漏极的第一侧边；
所述第一栅极层在所述基板上的投影具有靠近所述第一漏极的第二侧边；
所述第一漏极在所述基板上的投影具有靠近所述第一源极的第三侧边；
所述第一侧边、所述第二侧边及所述第三侧边相互平行，且所述第一侧边位于所述第二侧边与所述第三侧边之间；
所述第一侧边与所述第二侧边之间的间距为2μm或3μm。
2.根据权利要求1所述的显示面板，其特征在于，所述切换薄膜晶体管包括：
第二有源层，与所述第一有源层同层设置，且与所述第一有源层间隔设置；
第二栅极绝缘层，与所述第一栅极绝缘层同层设置，且与所述第一栅极绝缘层间隔设置；
第二栅极层，与所述第一栅极层同层设置，且与所述第一栅极层间隔设置；以及
其中，所述层间绝缘层延伸覆盖于所述第二栅极层远离所述基板的一侧的表面上；
第二源漏极层，与所述第一源漏极层同层设置，且与所述第一源漏极层间隔设置；所述第二源漏极层包括相互间隔的第二源极和第二漏极。
3.根据权利要求2所述的显示面板，其特征在于，每一所述像素单元均还包括：
扫描走线单元，与所述第二源漏极层同层设置，且与所述第二源极和所述第二漏极相互间隔设置，且电连接至所述第二栅极层，且与所述第二栅极层对应设置。
4.根据权利要求3所述的显示面板，其特征在于，
所述扫描走线单元在所述基板上的投影具有靠近所述第二漏极的第四侧边；
所述第二栅极层在所述基板上的投影具有靠近所述第二漏极的第五侧边；
所述第二漏极在所述基板上的投影具有靠近所述第二源极的第六侧边；
所述第四侧边、所述第五侧边及所述第六侧边相互平行，且所述第四侧边位于所述第五侧边与所述第六侧边之间。
5.根据权利要求4所述的显示面板，其特征在于，
所述第四侧边与所述第五侧边之间的间距的范围为0.5μm-10μm。
6.根据权利要求3所述的显示面板，其特征在于，每一所述像素单元均还包括：
高压接入源，设置于所述基板与所述缓冲层之间，且电连接至所述驱动薄膜晶体管；
低压接入源，与所述高压接入源同层设置，且与所述高压接入源间隔设置，且电连接至所述驱动薄膜晶体管；以及
数据走线单元，与所述高压接入源同层设置，且与所述高压接入源间隔设置，且电连接至所述切换薄膜晶体管。
7.根据权利要求6所述的显示面板，其特征在于，每一所述像素单元均还包括第一电容及感应薄膜晶体管；
其中，所述第一栅极层电连接至所述第二漏极，且电连接至所述第一电容，所述第一源极电连接至所述低压接入源，所述第一漏极电连接至所述高压接入源；
其中，所述第二栅极层电连接至所述扫描走线单元，所述第二源极电连接至所述数据走线单元，所述第二漏极电连接至第一电容；
所述感应薄膜晶体管包括第三源极，所述第三源极电连接至所述第一电容。
8.一种电子显示设备，包括权利要求1-7中任一项所述的显示面板。
CN202111107179.7A 2021-09-22 2021-09-22 一种显示面板及电子显示设备 Active CN113871400B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202111107179.7A CN113871400B (zh) 2021-09-22 2021-09-22 一种显示面板及电子显示设备
PCT/CN2021/120760 WO2023044867A1 (zh) 2021-09-22 2021-09-26 一种显示面板及电子显示设备
JP2021559744A JP7610522B2 (ja) 2021-09-22 2021-09-26 表示パネル及び電子表示装置
US17/607,446 US20240030223A1 (en) 2021-09-22 2021-09-26 Display panel and electronic display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111107179.7A CN113871400B (zh) 2021-09-22 2021-09-22 一种显示面板及电子显示设备

Publications (2)

Publication Number Publication Date
CN113871400A CN113871400A (zh) 2021-12-31
CN113871400B true CN113871400B (zh) 2024-07-23

Family

ID=78992987

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111107179.7A Active CN113871400B (zh) 2021-09-22 2021-09-22 一种显示面板及电子显示设备

Country Status (4)

Country Link
US (1) US20240030223A1 (zh)
JP (1) JP7610522B2 (zh)
CN (1) CN113871400B (zh)
WO (1) WO2023044867A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12250853B2 (en) * 2021-10-25 2025-03-11 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display device with connected shielding layer and gate electrode layer and manufacturing method thereof
CN114551542A (zh) * 2022-02-10 2022-05-27 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法
CN115394796A (zh) * 2022-08-19 2022-11-25 深圳市华星光电半导体显示技术有限公司 显示面板和电子终端
CN115377203A (zh) * 2022-10-25 2022-11-22 Tcl华星光电技术有限公司 显示面板及其制作方法
CN115377202A (zh) * 2022-10-25 2022-11-22 Tcl华星光电技术有限公司 显示面板及其制作方法、显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101577285A (zh) * 2008-05-08 2009-11-11 统宝光电股份有限公司 影像显示系统及其制造方法
CN111771283A (zh) * 2018-01-11 2020-10-13 应用材料公司 具有金属氧化物开关的小型存储电容器的薄膜晶体管

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6608449B2 (en) * 2000-05-08 2003-08-19 Semiconductor Energy Laboratory Co., Ltd. Luminescent apparatus and method of manufacturing the same
JP2004071538A (ja) 2002-05-17 2004-03-04 Semiconductor Energy Lab Co Ltd 表示装置
JP4342191B2 (ja) 2003-02-14 2009-10-14 シャープ株式会社 薄膜トランジスタを備えた装置及びその製造方法
JP2006113376A (ja) 2004-10-15 2006-04-27 Toshiba Matsushita Display Technology Co Ltd 有機ｅｌ表示装置及びアレイ基板
KR20140014693A (ko) * 2012-07-25 2014-02-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
EP3345179A1 (en) 2016-01-21 2018-07-11 Apple Inc. Power and data routing structures for organic light-emitting diode displays
KR102753555B1 (ko) * 2016-12-30 2025-01-10 엘지디스플레이 주식회사 유기 발광 표시 장치
CN206819717U (zh) * 2017-11-07 2017-12-29 深圳市华星光电半导体显示技术有限公司 Oled显示装置
CN110289270B (zh) 2019-06-28 2021-10-26 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
WO2021101242A1 (ko) * 2019-11-18 2021-05-27 고려대학교 산학협력단 다층 채널 박막 트랜지스터 및 이의 제조방법
CN110931514B (zh) * 2019-11-29 2022-04-08 云谷（固安）科技有限公司 阵列基板和显示面板
CN112420745A (zh) 2020-11-10 2021-02-26 深圳市华星光电半导体显示技术有限公司 显示基板及制备方法
CN213845281U (zh) * 2020-12-24 2021-07-30 福建华佳彩有限公司 一种薄膜晶体管结构
CN113097230B (zh) 2021-03-29 2023-01-10 深圳市华星光电半导体显示技术有限公司 阵列基板及其制作方法
CN113193010A (zh) * 2021-04-07 2021-07-30 武汉华星光电技术有限公司 一种阵列基板及其制备方法、oled显示面板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101577285A (zh) * 2008-05-08 2009-11-11 统宝光电股份有限公司 影像显示系统及其制造方法
CN111771283A (zh) * 2018-01-11 2020-10-13 应用材料公司 具有金属氧化物开关的小型存储电容器的薄膜晶体管

Also Published As

Publication number Publication date
WO2023044867A1 (zh) 2023-03-30
CN113871400A (zh) 2021-12-31
JP7610522B2 (ja) 2025-01-08
US20240030223A1 (en) 2024-01-25
JP2023547741A (ja) 2023-11-14

Similar Documents

Publication Publication Date Title
CN113871400B (zh) 一种显示面板及电子显示设备
US11437411B2 (en) Thin film transistor drive backplane and micro-light emitting diode display
KR102141557B1 (ko) 어레이 기판
KR20180047540A (ko) 유기 발광 표시 장치
TW201930983A (zh) 顯示背板及其製作方法、顯示面板和顯示裝置
CN113490942B (zh) 显示基板及其制作方法、显示面板和显示装置
US9583551B2 (en) OLED array substrate, method for fabricating the same, and display device
US11158628B2 (en) Electro-static discharge circuit, array substrate, display panel and display apparatus
US12148841B2 (en) Thin film transistor array substrate and display device
US11844253B2 (en) Display panel, display device
WO2022179142A1 (zh) 显示面板及其制作方法和显示装置
KR102656092B1 (ko) 표시 장치 및 이의 제조 방법
WO2024011951A1 (zh) 一种显示面板及显示装置
US20220231170A1 (en) Active element and manufacturing method thereof
CN112289812B (zh) 阵列基板、显示面板及显示装置
US20170040351A1 (en) Array substrate and manufacturing method thereof, display device
WO2024011947A1 (zh) 一种显示面板及显示装置
CN113097232B (zh) 一种显示面板、显示面板的制作方法及显示装置
US10825882B2 (en) Semiconductor device and display unit
TWI703735B (zh) 半導體基板、陣列基板、逆變器電路及開關電路
US20240138185A1 (en) Display panel and manufacturing method thereof
CN110649003A (zh) 半导体基板、阵列基板、逆变器电路及开关电路
US20240021622A1 (en) Display panel and display device
US20240237401A9 (en) Display panel, method of fabricating same and display device
CN221080022U (zh) 一种阵列基板和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant