[go: up one dir, main page]

KR102326386B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR102326386B1
KR102326386B1 KR1020170058475A KR20170058475A KR102326386B1 KR 102326386 B1 KR102326386 B1 KR 102326386B1 KR 1020170058475 A KR1020170058475 A KR 1020170058475A KR 20170058475 A KR20170058475 A KR 20170058475A KR 102326386 B1 KR102326386 B1 KR 102326386B1
Authority
KR
South Korea
Prior art keywords
line
driving voltage
data
transmission line
voltage transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020170058475A
Other languages
English (en)
Other versions
KR20180125061A (ko
Inventor
조승환
최종현
김경훈
심동환
최선영
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020170058475A priority Critical patent/KR102326386B1/ko
Priority to US15/949,938 priority patent/US10431604B2/en
Priority to EP18171450.2A priority patent/EP3401896A1/en
Priority to CN201810448200.1A priority patent/CN108873510B/zh
Publication of KR20180125061A publication Critical patent/KR20180125061A/ko
Priority to US16/588,423 priority patent/US11271017B2/en
Priority to KR1020210152992A priority patent/KR102432935B1/ko
Application granted granted Critical
Publication of KR102326386B1 publication Critical patent/KR102326386B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H01L27/3276—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • H01L27/1218—
    • H01L27/124—
    • H01L27/3272—
    • H01L51/0096—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/411—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by materials, geometry or structure of the substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H10D86/443—Interconnections, e.g. scanning lines adapted for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
    • H10H29/142—Two-dimensional arrangements, e.g. asymmetric LED layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)

Abstract

본 개시는 표시 장치에 관한 것으로, 일 실시예에 의한 표시 장치는 주 표시부, 상기 주 표시부의 가장자리에 위치하고 라운드형 코너부를 포함하는 가장자리부, 상기 가장자리부로부터 절곡되어 있는 제1 측면부, 및 상기 주 표시부로부터 절곡되어 있는 제2 측면부를 포함하는 기판, 상기 기판 위에 위치하는 스캔선 및 데이터선, 상기 스캔선 및 상기 데이터선에 연결되어 있는 트랜지스터, 및 상기 제1 측면부 및 상기 가장자리부에 위치하는 데이터선과 연결되어 있는 데이터 전압 전달선을 포함한다.

Description

표시 장치{DISPLAY DEVICE}
본 개시는 표시 장치에 관한 것이다.
휴대 전화, 네비게이션, 디지털 사진기, 전자 북, 휴대용 게임기, 또는 각종 단말기 등과 같이, 액정 표시 장치(Liquid Crystal Display, LCD)나 유기 발광 표시 장치(Organic Light Emitting Diode, OLED)가 표시 장치로서 적용된 다양한 전자 기기들이 사용되고 있다.
종래에는 이러한 표시 장치가 직사각형으로 이루어지는 것이 일반적이었으나, 최근에는 라운드형 코너부를 가지는 표시 장치, 측면부에서도 영상이 표시되는 표시 장치 등에 대한 개발이 이루어지고 있다.
이때, 라운드형 코너부, 측면부 등에 영상 신호를 전달하기 위한 신호선을 배치함에 따라 비표시 영역이 증가하고, 발광 영역이 줄어들게 되는 문제점이 있다.
실시예들은 발광 영역의 감소를 방지할 수 있는 표시 장치를 제공하기 위한 것이다.
일 실시예에 의한 표시 장치는 주 표시부, 상기 주 표시부의 가장자리에 위치하고 라운드형 코너부를 포함하는 가장자리부, 상기 가장자리부로부터 절곡되어 있는 제1 측면부, 및 상기 주 표시부로부터 절곡되어 있는 제2 측면부를 포함하는 기판, 상기 기판 위에 위치하는 스캔선 및 데이터선, 상기 스캔선 및 상기 데이터선에 연결되어 있는 트랜지스터, 및 상기 제1 측면부 및 상기 가장자리부에 위치하는 데이터선과 연결되어 있는 데이터 전압 전달선을 포함한다.
일 실시예에 의한 표시 장치는 상기 제2 측면부에 연결되어 있는 구동 회로부를 더 포함하고, 상기 데이터 전압 전달선은 상기 구동 회로부와 상기 데이터선 사이를 연결할 수 있다.
상기 데이터선과 상기 데이터 전압 전달선은 서로 다른 층에 위치할 수 있다.
일 실시예에 의한 표시 장치는 상기 데이터선과 상기 데이터 전압 전달선 사이에 위치하는 절연층, 및 상기 절연층에 형성되어 있는 접촉 구멍을 더 포함하고, 상기 데이터 전압 전달선은 상기 접촉 구멍을 통해 상기 데이터선과 연결될 수 있다.
상기 제1 측면부는 제1 방향을 따라 길게 연장되어 있고, 상기 제2 측면부는 제2 방향을 따라 길게 연장될 수 있다.
상기 데이터선은 상기 제1 방향을 따라 길게 연장되어 있고, 상기 데이터 전압 전달선은 상기 제1 측면부에서 상기 제2 방향을 따라 길게 연장되어 있고, 상기 데이터 전압 전달선은 상기 가장자리부에서 상기 라운드형 코너부의 형상을 따라 연장될 수 있다.
일 실시예에 의한 표시 장치는 상기 기판 위에 위치하는 구동 전압선, 및 상기 구동 전압선과 연결되어 있는 구동 전압 전달선을 더 포함할 수 있다.
상기 구동 전압 전달선은 상기 구동 전압선과 나란한 방향으로 연장될 수 있다.
상기 구동 전압 전달선은 상기 구동 전압선과 중첩할 수 있다.
일 실시예에 의한 표시 장치는 상기 구동 전압 전달선과 상기 구동 전압선 사이에 위치하는 절연층, 및 상기 절연층에 형성되어 있는 접촉 구멍을 더 포함하고, 상기 구동 전압 전달선은 상기 접촉 구멍을 통해 상기 구동 전압선과 연결될 수 있다.
상기 데이터선 전압 전달선과 상기 구동 전압 전달선은 동일한 층에 위치할 수 있다.
상기 트랜지스터와 상기 데이터 전압 전달선 사이에 위치하는 차폐층을 더 포함할 수 있다.
상기 기판과 상기 차폐층 사이에 위치하는 구동 전압선을 포함하고, 상기 차폐층은 상기 구동 전압선과 연결될 수 있다.
일 실시예에 의한 표시 장치는 상기 구동 전압선과 상기 차폐층 사이에 위치하는 제1 절연막, 및 상기 제1 절연막에 형성되어 있는 제1 접촉 구멍을 더 포함하고, 상기 차폐층은 상기 제1 접촉 구멍을 통해 상기 구동 전압선과 연결될 수 있다.
일 실시예에 의한 표시 장치는 상기 차폐층과 상기 데이터 전압 전달선 사이에 위치하는 제2 절연막, 및 상기 제1 절연막 및 상기 제2 절연막에 형성되어 있는 제2 접촉 구멍을 더 포함하고, 상기 데이터 전압 전달선은 상기 제2 접촉 구멍을 통해 상기 데이터선과 연결될 수 있다.
일 실시예에 의한 표시 장치는 상기 차폐층에 형성되어 있는 개구부를 더 포함하고, 상기 개구부는 상기 제2 접촉 구멍을 둘러쌀 수 있다.
일 실시예에 의한 표시 장치는 상기 기판 위에 위치하는 복수의 구동 전압선, 및 상기 복수의 구동 전압선을 연결하는 구동 전압 전달선을 더 포함할 수 있다.
상기 구동 전압 전달선은 상기 복수의 구동 전압선과 교차하고, 상기 데이터 전압 전달선과 나란하게 연장될 수 있다.
일 실시예에 의한 표시 장치는 상기 데이터 전압 전달선과 인접하고, 상기 복수의 구동 전압선 중 적어도 하나에 연결되어 있는 차폐 패턴을 더 포함할 수 있다.
상기 데이터선과 중첩하고, 상기 데이터선에 연결되어 있는 더미 패턴을 더 포함할 수 있다.
실시예들에 따르면, 데이터선과 연결되어 있는 데이터 전압 전달선을 형성하여 신호를 전달함으로써, 발광 영역의 감소를 방지할 수 있다.
도 1은 일 실시예에 의한 표시 장치의 사시도이다.
도 2는 도 1에 도시된 표시 장치를 펼쳐서 나타낸 전개도이다.
도 3은 도 2의 일부 영역을 확대하여 나타낸 도면이다.
도 4는 일 실시예에 의한 표시 장치의 한 화소에 대한 등가 회로도이다.
도 5는 일 실시예에 의한 표시 장치의 구동 신호들의 타이밍도이다.
도 6은 일 실시예에 의한 표시 장치의 서로 인접한 복수의 화소를 나타낸 평면도이다.
도 7은 도 6의 여러 화소 중 어느 한 화소를 나타낸 평면도이다.
도 8은 도 7의 VIII-VIII선을 따라 자른 단면도이다.
도 9는 일 실시예에 의한 표시 장치의 어느 한 화소를 나타낸 평면도이다.
도 10은 도 9의 X-X선을 따라 자른 단면도이다.
도 11은 일 실시예에 의한 표시 장치의 어느 한 화소를 나타낸 평면도이다.
도 12는 도 11의 XII-XII선을 따라 자른 단면도이다.
도 13은 일 실시예에 의한 표시 장치의 서로 인접한 복수의 화소를 나타낸 평면도이다.
도 14는 도 13의 여러 화소 중 어느 한 화소를 나타낸 평면도이다.
도 15는 도 14의 XV-XV선을 따라 자른 단면도이다.
도 16은 도 14의 XVI-XVI선을 따라 자른 단면도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
먼저, 도 1 내지 도 3을 참조하여 일 실시예에 의한 표시 장치에 대해 설명하면 다음과 같다.
도 1은 일 실시예에 의한 표시 장치의 사시도이고, 도 2는 도 1에 도시된 표시 장치를 펼쳐서 나타낸 전개도이며, 도 3은 도 2의 일부 영역을 확대하여 나타낸 도면이다.
도 1 및 도 2에 도시된 바와 같이, 일 실시예에 의한 표시 장치는 주 표시부(111), 주 표시부(111)의 가장자리에 위치하는 가장자리부(112), 가장자리부(112)로부터 절곡되어 있는 제1 측면부(115), 주 표시부(111)로부터 절곡되어 있는 제2 측면부(116)를 포함하는 기판(110)을 포함한다.
주 표시부(111)는 기판(110)의 중심부에 위치하고, 다각형으로 이루어질 수 있다. 예를 들면, 도시된 바와 같이 주 표시부(111)는 사각형으로 이루어질 수 있다. 주 표시부(111)는 제1 방향(W1)으로 연장된 두 개의 변과 제2 방향(W2)으로 연장된 두 개의 변을 포함하는 직사각형으로 이루어질 수 있다. 이때, 제1 방향(W1)으로 연장된 두 개의 변의 길이가 제2 방향(W2)으로 연장된 두 개의 변의 길이보다 길 수 있다.
가장자리부(112)는 주 표시부(111)의 양측 가장자리에 위치한다. 예를 들면, 도시된 바와 같이 가장자리부(112)는 주 표시부(111)의 좌측 가장자리 및 우측 가장자리에 위치할 수 있다. 가장자리부(112)는 제1 방향(W1)을 따라 길게 연장되어 있다. 가장자리부(112)는 라운드형 코너부(113)를 포함한다.
제1 측면부(115)는 가장자리부(112)로부터 절곡되어 있다. 이때, 제1 측면부(115)는 가장자리부(112)의 라운드형 코너부(113)를 제외한 부분으로부터 연장되어 있다. 따라서, 라운드형 코너부(113)가 위치하는 부분에는 측면이 형성되어 있지 않다. 제1 측면부(115)는 제1 방향(W1)을 따라 길게 연장되어 있다.
제2 측면부(116)는 주 표시부(111)로부터 절곡되어 있다. 예를 들면, 도시된 바와 같이 제2 측면부(116)는 주 표시부(111)의 상측 가장자리 및 하측 가장자리로부터 절곡되어 있다. 다만, 본 발명은 이에 한정되지 않으며, 가장자리부(112)가 주 표시부(111)의 상측 가장자리 및 하측 가장자리에 위치할 수 있다. 이때 제2 측면부(116)는 주 표시부(111)의 좌측 가장자리 및 우측 가장자리로부터 절곡될 수 있다. 제2 측면부(116)는 제2 방향(W2)을 따라 길게 연장되어 있다.
기판(110) 위에는 도 3에 도시된 바와 같이, 복수의 신호선(171, 172, 510, 520)이 형성되어 있다. 이러한 신호선(171, 172, 510, 520)에는 표시 장치를 구동하기 위한 신호가 인가된다. 기판(110) 위에는 데이터 신호를 전달하는 데이터선(171), 구동 전압을 전달하는 구동 전압선(172)이 위치한다. 데이터선(171) 및 구동 전압선(172)은 제1 방향(W1)을 따라 길게 연장되어 있다.
기판(110) 위에는 데이터 신호를 전달하는 데이터 전압 전달선(510)이 더 위치한다. 데이터 전압 전달선(510)은 데이터선(171)과 구동 회로부(400)를 연결한다. 데이터 전압 전달선(510)은 특히 기판(110)의 제1 측면부(115) 및 가장자리부(112)에 위치하는 데이터선(171)과 연결되어 있다. 데이터 전압 전달선(510)은 제1 측면부(115)에서는 제2 방향(W2)을 따라 길게 연장되어 있고, 가장자리부(112)에서는 라운드형 코너부(113)의 형상을 따라 연장되어 있다. 즉, 가장자리부(112)에서 데이터 전압 전달선(510)은 라운드형으로 이루어져 있다. 데이터 전압 전달선(510)은 주 표시부(111)에서는 제1 방향(W1)을 따라 길게 연장되어 있다.
기판(110) 위에는 구동 전압을 전달하는 구동 전압 전달선(520)이 더 위치한다. 구동 전압 전달선(520)은 구동 전압선(172)과 나란하게 연장될 수 있으며, 구동 전압선(172)과 중첩할 수 있다. 구동 전압 전달선(520)은 구동 전압선(172)과 연결되어 구동 전압선(172)의 저항을 낮출 수 있다.
일 실시예에 의한 표시 장치는 신호선(171, 172, 510, 520)에 인가되는 신호를 생성하는 구동 회로부(400)를 포함한다. 구동 회로부(400)는 데이터 신호를 생성하여 데이터선(171) 및 데이터 전압 전달선(510)에 전달하는 데이터 구동부 등을 포함할 수 있다. 구동 회로부(400)는 기판(110)의 제2 측면부(116)에 연결되어 있다. 다만, 본 발명은 이에 한정되지 않으며, 구동 회로부(400)가 기판(110)의 제2 측면부(116) 위에 위치할 수도 있다. 구동 회로부(400)가 집적 회로 칩의 형태로 이루어져 제2 측면부(116) 위에 부착될 수 있다.
본 실시예에 의한 표시 장치의 기판(110)의 라운드형 코너부(113)로부터 연장 절곡되어 있는 측면부가 형성되어 있는 경우를 가정하면, 측면부에 데이터선(171)이 형성될 수 있다. 이때, 측면부에 형성되어 있는 데이터선(171)은 구동 회로부(400)와 연결될 수 있다. 라운드형 코너부(113)로부터 측면부를 절곡시키는 과정에서 주름이 발생할 수 있으며, 본 실시예에서는 라운드형 코너부(113)와 인접하는 측면부를 제거함으로써, 이러한 주름의 발생을 방지할 수 있다. 이때, 라운드형 코너부(113)와 인접하는 측면부에 형성될 수 있는 데이터선(171)을 라운드형 코너부(113)로 이동시킬 경우, 라운드형 코너부(113)의 발광 영역이 줄어들 수 있다. 본 실시예에서는 데이터선(171)과 상이한 층에 구동 회로부(400)와 연결되는 데이터 전압 전달선(510)을 형성하고, 데이터 전압 전달선(510)을 제1 측면부(115) 및 가장자리부(112)에 위치하는 데이터선(171)과 연결함으로써, 라운드형 코너부(113)의 발광 영역의 감소를 방지할 수 있다.
일 실시예에 의한 표시 장치의 기판(110) 위에는 복수의 화소가 형성되어 있으며, 이하에서는 도 4를 참조하여 일 실시예에 의한 표시 장치의 한 화소에 대해 설명한다.
도 4는 일 실시예에 의한 표시 장치의 한 화소에 대한 등가 회로도이다.
도 4에 도시된 바와 같이, 일 실시예에 의한 표시 장치는 영상 신호에 따른 영상을 표시할 수 있는 복수의 화소(PX) 및 복수의 신호선(151, 152, 153, 154, 171, 172)을 포함한다. 한 화소(PX)는 복수의 신호선(151, 152, 153, 154, 171, 172)에 연결되어 있는 복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7), 커패시터(Cst), 그리고 적어도 하나의 발광 다이오드(light emitting diode)(ED)를 포함할 수 있다. 본 실시예에서는 하나의 화소(PX)가 하나의 발광 다이오드(ED)를 포함하는 예를 주로 설명한다.
신호선(151, 152, 153, 154, 171, 172)은 복수의 스캔선(151, 152, 154), 복수의 제어선(153), 복수의 데이터선(171), 그리고 복수의 구동 전압선(172)을 포함할 수 있다.
복수의 스캔선(151, 152, 154)은 각각 스캔 신호(GWn, GIn, GI(n+1)))를 전달할 수 있다. 스캔 신호(GWn, GIn, GI(n+1)))는 화소(PX)가 포함하는 트랜지스터(T2, T3, T4, T7)를 턴온/턴오프할 수 있는 게이트 온 전압 및 게이트 오프 전압을 전달할 수 있다.
한 화소(PX)에 연결되어 있는 스캔선(151, 152, 154)은 스캔 신호(GWn)를 전달할 수 있는 제1 스캔선(first scan line)(151), 제1 스캔선(151)과 다른 타이밍에 게이트 온 전압을 가지는 스캔 신호(GIn)를 전달할 수 있는 제2 스캔선(second scan line)(152), 그리고 스캔 신호(GI(n+1))를 전달할 수 있는 제3 스캔선(third scan line)(154)을 포함할 수 있다. 본 실시예에서는 제2 스캔선(152)이 제1 스캔선(151)보다 이전 타이밍에 게이트 온 전압을 전달하는 예에 대해 주로 설명한다. 예를 들어, 스캔 신호(GWn)가 한 프레임 동안 인가되는 스캔 신호들 중 n번째 스캔 신호(Sn)(n은 1 이상의 자연수)인 경우, 스캔 신호(GIn)는 (n-1)번째 스캔 신호(S(n-1))등과 같은 전단 스캔 신호일 수 있고, 스캔 신호(GI(n+1))는 n번째 스캔 신호(Sn)일 수 있다. 그러나 본 실시예는 이에 한정되는 것은 아니고, 스캔 신호(GI(n+1))는 n번째 스캔 신호(Sn) 외의 스캔 신호일 수도 있다.
제어선(153)은 제어 신호를 전달할 수 있으며, 특히 화소(PX)가 포함하는 발광 다이오드(ED)의 발광을 제어할 수 있는 발광 제어 신호를 전달할 수 있다. 제어선(153)이 전달하는 제어 신호는 게이트 온 전압 및 게이트 오프 전압을 전달할 수 있으며, 스캔선(151, 152, 154)이 전달하는 스캔 신호와 다른 파형을 가질 수 있다.
데이터선(171)은 데이터 신호(Dm)를 전달하고, 구동 전압선(172)은 구동 전압(ELVDD)을 전달할 수 있다. 데이터 신호(Dm)는 표시 장치에 입력되는 영상 신호에 따라 다른 전압 레벨을 가질 수 있고, 구동 전압(ELVDD)은 실질적으로 일정한 레벨을 가질 수 있다.
트랜지스터(T1, T2, T3, T4, T5, T6, T7)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)를 포함할 수 있다.
제1 스캔선(151)은 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)에 스캔 신호(GWn)를 전달할 수 있고, 제2 스캔선(152)은 제4 트랜지스터(T4)에 스캔 신호(GIn)를 전달할 수 있고, 제3 스캔선(154)은 제7 트랜지스터(T7)에 스캔 신호(GI(n+1))를 전달할 수 있으며, 제어선(153)은 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)에 발광 제어 신호(EM)를 전달할 수 있다.
제1 트랜지스터(T1)의 게이트 전극(G1)은 구동 게이트 노드(GN)를 통해 커패시터(Cst)의 일단(Cst1)과 연결되어 있고, 제1 트랜지스터(T1)의 소스 전극(S1)은 제5 트랜지스터(T5)를 경유하여 구동 전압선(172)과 연결되어 있고, 제1 트랜지스터(T1)의 드레인 전극(D1)은 제6 트랜지스터(T6)를 경유하여 발광 다이오드(ED)의 애노드(anode)와 전기적으로 연결되어 있다. 제1 트랜지스터(T1)는 제2 트랜지스터(T2)의 스위칭 동작에 따라 데이터선(171)이 전달하는 데이터 신호(Dm)를 전달받아 발광 다이오드(ED)에 구동 전류(Id)를 공급할 수 있다.
제2 트랜지스터(T2)의 게이트 전극(G2)은 제1 스캔선(151)과 연결되어 있고, 제2 트랜지스터(T2)의 소스 전극(S2)은 데이터선(171)과 연결되어 있으며, 제2 트랜지스터(T2)의 드레인 전극(D2)은 제1 트랜지스터(T1)의 소스 전극(S1)과 연결되어 있으면서 제5 트랜지스터(T5)을 경유하여 구동 전압선(172)과 연결되어 있다. 제2 트랜지스터(T2)는 제1 스캔선(151)을 통해 전달받은 스캔 신호(GWn)에 따라 턴온되어 데이터선(171)으로부터 전달된 데이터 신호(Dm)를 제1 트랜지스터(T1)의 소스 전극(S1)으로 전달할 수 있다.
제3 트랜지스터(T3)의 게이트 전극(G3)은 제1 스캔선(151)에 연결되어 있고, 제3 트랜지스터(T3)의 소스 전극(S3)은 제1 트랜지스터(T1)의 드레인 전극(D1)과 연결되어 있으면서 제6 트랜지스터(T6)를 경유하여 발광 다이오드(ED)의 애노드와 연결되어 있다. 제3 트랜지스터(T3)의 드레인 전극(D3)은 제4 트랜지스터(T4)의 드레인 전극(D4), 커패시터(Cst)의 일단(Cst1) 및 제1 트랜지스터(T1)의 게이트 전극(G1)에 연결되어 있다. 제3 트랜지스터(T3)는 제1 스캔선(151)을 통해 전달받은 스캔 신호(GWn)에 따라 턴온되어 제1 트랜지스터(T1)의 게이트 전극(G1)과 드레인 전극(D1)을 서로 연결하여 제1 트랜지스터(T1)를 다이오드 연결시킬 수 있다.
제4 트랜지스터(T4)의 게이트 전극(G4)은 제2 스캔선(152)과 연결되어 있고, 제4 트랜지스터(T4)의 소스 전극(S4)은 초기화 전압(Vint) 단자와 연결되어 있으며, 제4 트랜지스터(T4)의 드레인 전극(D4)은 제3 트랜지스터(T3)의 드레인 전극(D3)을 거쳐 커패시터(Cst)의 일단(Cst1) 및 제1 트랜지스터(T1)의 게이트 전극(G1)에 연결되어 있다. 제4 트랜지스터(T4)는 제2 스캔선(152)을 통해 전달받은 스캔 신호(GIn)에 따라 턴온되어 초기화 전압(Vint)을 제1 트랜지스터(T1)의 게이트 전극(G1)에 전달하여 제1 트랜지스터(T1)의 게이트 전극(G1)의 전압을 초기화시키는 초기화 동작을 수행할 수 있다.
제5 트랜지스터(T5)의 게이트 전극(G5)은 제어선(153)과 연결되어 있으며, 제5 트랜지스터(T5)의 소스 전극(S5)은 구동 전압선(172)과 연결되어 있고, 제5 트랜지스터(T5)의 드레인 전극(D5)은 제1 트랜지스터(T1)의 소스 전극(S1) 및 제2 트랜지스터(T2)의 드레인 전극(D2)에 연결되어 있다.
제6 트랜지스터(T6)의 게이트 전극(G6)은 제어선(153)과 연결되어 있으며, 제6 트랜지스터(T6)의 소스 전극(S6)은 제1 트랜지스터(T1)의 드레인 전극(D1) 및 제3 트랜지스터(T3)의 소스 전극(S3)과 연결되어 있고, 제6 트랜지스터(T6)의 드레인 전극(D6)은 발광 다이오드(ED)의 애노드와 전기적으로 연결되어 있다. 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)는 제어선(153)을 통해 전달받은 발광 제어 신호(EM)에 따라 동시에 턴온되고 이를 통해 구동 전압(ELVDD)이 다이오드 연결된 제1 트랜지스터(T1)를 통해 보상되어 발광 다이오드(ED)에 전달될 수 있다.
제7 트랜지스터(T7)의 게이트 전극(G7)은 제3 스캔선(154)과 연결되어 있고, 제7 트랜지스터(T7)의 소스 전극(S7)은 제6 트랜지스터(T6)의 드레인 전극(D6) 및 발광 다이오드(ED)의 애노드에 연결되어 있고, 제7 트랜지스터(T7)의 드레인 전극(D7)은 초기화 전압(Vint) 단자 및 제4 트랜지스터(T4)의 소스 전극(S4)에 연결되어 있다. 이와 달리 제7 트랜지스터(T7)의 게이트 전극(G7)은 별도의 제어선(도시하지 않음)에 연결되어 있을 수도 있다.
트랜지스터(T1, T2, T3, T4, T5, T6, T7)는 PMOS 등의 P형 채널 트랜지스터일 수 있으나, 이에 한정되는 것은 아니고, 트랜지스터(T1, T2, T3, T4, T5, T6, T7) 중 적어도 하나가 N형 채널 트랜지스터일 수도 있다.
커패시터(Cst)의 일단(Cst1)은 앞에서 설명한 바와 같이 제1 트랜지스터(T1)의 게이트 전극(G1)과 연결되어 있고, 타단(Cst2)은 구동 전압선(172)과 연결되어 있다. 발광 다이오드(ED)의 캐소드(cathode)는 공통 전압(ELVSS)을 전달하는 공통 전압(ELVSS) 단자와 연결되어 공통 전압(ELVSS)을 인가받을 수 있다.
일 실시예에 의한 화소(PX)의 구조는 도 4에 도시한 구조에 한정되는 것은 아니고 한 화소(PX)가 포함하는 트랜지스터의 수와 커패시터의 수 및 연결 관계는 다양하게 변형 가능하다.
앞에서 설명한 도 4와 함께 도 5를 참조하여 일 실시예에 의한 표시 장치의 동작에 대하여 설명한다. 본 기재에서는 트랜지스터(T1, T2, T3, T4, T5, T6, T7)가 P형 채널 트랜지스터인 예에 대해 설명하며, 한 프레임의 동작에 대해 설명한다.
도 5는 일 실시예에 의한 표시 장치의 구동 신호들의 타이밍도이다.
도 5에 도시된 바와 같이, 한 프레임 내에서 복수의 화소(PX)와 연결된 복수의 제1 스캔선(151)에는 순차적으로 로우 레벨(low level)의 스캔 신호(…, S(n-2), S(n-1), Sn, …)가 인가될 수 있다.
초기화 기간 동안 제2 스캔선(152)을 통해 로우 레벨의 스캔 신호(GIn)가 공급된다. 스캔 신호(GIn)는 예를 들어 (n-1)번째 스캔 신호(S(n-1))일 수 있다. 그러면, 로우 레벨의 스캔 신호(GIn)에 대응하여 제4 트랜지스터(T4)가 턴온되며, 제4 트랜지스터(T4)를 통해 초기화 전압(Vint)이 제1 트랜지스터(T1)의 게이트 전극(G1)에 연결되고, 초기화 전압(Vint)에 의해 제1 트랜지스터(T1)가 초기화된다.
다음, 데이터 프로그래밍 및 보상 기간 동안 제1 스캔선(151)을 통해 로우 레벨의 스캔 신호(GWn)가 공급되면 로우 레벨의 스캔 신호(GWn)에 대응하여 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)가 턴온된다. 스캔 신호(GWn)는 예를 들어 n번째 스캔 신호(Sn)일 수 있다. 이때, 제1 트랜지스터(T1)는 턴온된 제3 트랜지스터(T3)에 의해 다이오드 연결되고, 순방향으로 바이어스된다. 그러면, 데이터선(171)으로부터 공급된 데이터 신호(Dm)에서 제1 트랜지스터(T1)의 문턱 전압(Vth)만큼 감소한 보상 전압(Dm+Vth, Vth는 (-)의 값)이 제1 트랜지스터(T1)의 게이트 전극(G1)에 인가된다. 즉, 제1 트랜지스터(T1)의 게이트 전극(G1)에 인가된 게이트 전압은 보상 전압(Dm+Vth)이 될 수 있다.
커패시터(Cst)의 양단에는 구동 전압(ELVDD)과 보상 전압(Dm+Vth)이 인가되고, 커패시터(Cst)에는 양단 전압 차에 대응하는 전하가 저장될 수 있다.
다음, 발광 기간 동안 제어선(153)으로부터 공급되는 발광 제어 신호(EM)가 하이 레벨에서 로우 레벨로 변경된다. 발광 제어 신호(EM)가 하이 레벨에서 로우 레벨로 변경되는 시점은 한 프레임에서 모든 제1 스캔선(151)에 스캔 신호(GWn)가 인가된 후일 수 있다. 그러면, 발광 기간 동안 로우 레벨의 발광 제어 신호(EM)에 의해 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 턴온된다. 그러면, 제1 트랜지스터(T1)의 게이트 전극(G1)의 게이트 전압과 구동 전압(ELVDD) 간의 전압차에 따르는 구동 전류(Id)가 발생하고, 제6 트랜지스터(T6)를 통해 구동 전류(Id)가 발광 다이오드(ED)에 공급되어 발광 다이오드(ED)에 전류(Ied)가 흐른다. 발광 기간 동안 커패시터(Cst)에 의해 제1 트랜지스터(T1)의 게이트-소스 전압(Vgs)은 '(Dm+Vth)-ELVDD'으로 유지되고, 제1 트랜지스터(T1)의 전류-전압 관계에 따르면, 구동 전류(Id)는 구동 게이트-소스 전압에서 문턱 전압을 차감한 값의 제곱 '(Dm-ELVDD)2'에 비례할 수 있다. 이에 따라, 구동 전류(Id)는 제1 트랜지스터(T1)의 문턱 전압(Vth)에 관계 없이 결정될 수 있다.
한편, 초기화 기간 동안 제7 트랜지스터(T7)는 제3 스캔선(154)을 통해 로우 레벨의 스캔 신호(GI(n+1))를 공급받아 턴온된다. 스캔 신호(GI(n+1))는 n번째 스캔 신호(Sn)일 수 있다. 이 경우, 제7 트랜지스터(T7)는 제2 및 제3 트랜지스터(T2, T3)와 동시에 턴온될 수 있다. 턴온된 제7 트랜지스터(T7)에 의해 구동 전류(Id)의 일부는 바이패스 전류(Ibp)로서 제7 트랜지스터(T7)를 통해 빠져나갈 수 있다.
앞에서 설명한 도 4 및 도 5와 함께 도 6 내지 도 8을 참조하여 일 실시예에 의한 표시 장치의 일부 영역의 구조에 대해 더욱 설명한다.
이해의 편의를 위해, 먼저 일 실시예에 의한 표시 장치의 평면상 구조에 대해 주로 설명한 후 단면상 구조에 대해 구체적으로 설명하도록 한다.
도 6은 일 실시예에 의한 표시 장치의 서로 인접한 복수의 화소를 나타낸 평면도이고, 도 7은 도 6의 여러 화소 중 어느 한 화소를 나타낸 평면도이며, 도 8은 도 7의 VIII-VIII선을 따라 자른 단면도이다. 도 6 내지 도 8은 기판(110)의 제1 측면부(도 3의 115) 및 가장자리부(도 3의 112)에 위치하는 화소를 도시하고 있다.
일 실시예에 의한 표시 장치가 포함하는 복수의 화소(PX)는 각각 특정 색을 표시할 수 있다. 복수의 화소는 예를 들어 적색을 나타낼 수 있는 적색 화소(R), 녹색을 나타낼 수 있는 녹색 화소(G), 그리고 청색을 나타낼 수 있는 청색 화소(B)를 포함할 수 있다. 도 6은 인접한 적색 화소(R), 녹색 화소(G) 및 청색 화소(B)를 도시한다. 이와 달리, 적색 화소(R), 녹색 화소(G) 및 청색 화소(B) 중 적어도 하나는 다른 색을 나타낼 수도 있다. 또한, 적색, 녹색, 청색 이외의 다른 색을 나타낼 수 있는 화소를 더 포함할 수도 있다.
일 실시예에 의한 표시 장치는 스캔 신호(GWn)을 전달하는 제1 스캔선(151), 스캔 신호(GIn)를 전달하는 제2 스캔선(152), 스캔 신호(GI(n+1))를 전달하는 제3 스캔선(154), 그리고 발광 제어 신호(EM)를 전달하는 제어선(153) 등을 포함하는 제1 도전층을 포함할 수 있다. 제1 도전층은 단면상 기판(110)의 일면 위에 위치하고, 동일한 재료를 포함하며 동일한 층에 위치할 수 있다.
기판(110)은 유리, 플라스틱 등의 무기 또는 유기 절연 물질을 포함할 수 있으며, 다양한 정도의 유연성(flexibility)을 가질 수 있다.
복수의 스캔선(151, 152, 154) 및 제어선(153)은 평면상에서 주로 제2 방향(W2)을 따라 길게 연장될 수 있다. 제1 스캔선(151)은 평면상 제2 스캔선(152)과 제어선(153) 사이에 위치할 수 있다. 표시 장치 전체적으로 볼 때 제3 스캔선(154)은 실질적으로 제2 스캔선(152)과 같은 스캔선으로서 제2 스캔선(152)이 전달하는 스캔 신호(GIn) 다음의 스캔 신호(GI(n+1))를 전달할 수 있다. 앞에서 설명한 바와 같이 제1 스캔선(151)이 n번째 스캔 신호(Sn)를 전달하는 경우 제3 스캔선(154)도 n번째 스캔 신호(Sn)를 전달할 수 있다.
일 실시예에 의한 표시 장치는 스토리지선(156) 및 초기화 전압선(159) 등을 포함하는 제2 도전층을 더 포함할 수 있다. 제2 도전층은 단면상 제1 도전층과 다른 층에 위치한다. 예를 들어, 제2 도전층은 단면상 제1 도전층 위에 위치할 수 있고, 동일한 재료를 포함하며 동일한 층에 위치할 수 있다.
스토리지선(156) 및 초기화 전압선(159)은 평면상에서 주로 제2 방향(W2)을 따라 길게 연장될 수 있다. 스토리지선(156)은 평면상 제1 스캔선(151)과 제어선(153) 사이에 위치할 수 있고 각 화소(R, G, B)에 위치하는 확장부(157)를 포함할 수 있다. 확장부(157)는 접촉 구멍(68)을 통해 구동 전압선(172)과 연결되어 구동 전압(ELVDD)을 인가 받을 수 있다. 확장부(157)에는 스토리지 개구부(51)가 형성되어 있다.
초기화 전압선(159)은 초기화 전압(Vint)을 전달하고, 평면상 제3 스캔선(154)과 제어선(153) 사이에 위치할 수 있으나 위치가 이에 한정되는 것은 아니다.
일 실시예에 의한 표시 장치는 데이터 신호(Dm)를 전달하는 데이터선(171) 및 구동 전압(ELVDD)을 전달하는 구동 전압선(172) 등을 포함하는 제3 도전층을 더 포함할 수 있다. 제3 도전층은 단면상 제1 도전층 및 제2 도전층과 다른 층에 위치한다. 예를 들어, 제3 도전층은 단면상 제2 도전층 위에 위치할 수 있고, 동일한 재료를 포함하며 동일한 층에 위치할 수 있다.
데이터선(171) 및 구동 전압선(172)은 평면상에서 주로 제1 방향(W1)을 따라 길게 연장될 수 있으며, 복수의 스캔선(151, 152, 154), 제어선(153), 초기화 전압선(159) 및 스토리지선(156)과 교차할 수 있다.
각 화소(R, G, B)는 스캔선(151, 152, 154), 제어선(153), 데이터선(171) 및 구동 전압선(172)과 연결되어 있는 복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7) 및 커패시터(Cst), 그리고 발광 다이오드(ED)를 포함할 수 있다.
한 화소(R, G, B)에 대한 복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7) 각각의 채널(channel)은 하나의 액티브 패턴(130)의 내부에 형성될 수 있으며, 액티브 패턴(130)은 다양한 형상으로 굴곡되어 있을 수 있다. 액티브 패턴(130)은 다결정 규소, 산화물 반도체 등의 반도체 물질을 포함할 수 있다.
액티브 패턴(130)은 단면상에서 기판(110)과 제1 도전층 사이에 위치할 수 있다.
액티브 패턴(130)은 트랜지스터(T1, T2, T3, T4, T5, T6, T7) 각각의 채널을 형성하는 채널 영역(channel region)(131a, 131b, 131c_1, 131c_2, 131d_1, 131d_2, 131e, 131f, 131g) 및 도전 영역(conductive region)을 포함한다. 특히, 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)는 듀얼 게이트 구조를 가질 수 있다. 이 경우, 제3 트랜지스터(T3)는 두 개의 채널 영역(131c_1, 131c_2)을 포함하고, 제4 트랜지스터(T4)도 두 개의 채널 영역(131d_1, 131d_2)을 포함할 수 있다.
액티브 패턴(130)의 도전 영역은 각 채널 영역(131a, 131b, 131c_1, 131c_2, 131d_1, 131d_2, 131e, 131f, 131g)의 양쪽에 위치하며 채널 영역(131a, 131b, 131c_1, 131c_2, 131d_1, 131d_2, 131e, 131f, 131g)의 캐리어 농도보다 높은 캐리어 농도를 가진다. 액티브 패턴(130)에서 채널 영역(131a, 131b, 131c_1, 131c_2, 131d_1, 131d_2, 131e, 131f, 131g)을 제외한 나머지 부분은 대부분 도전 영역일 수 있다. 각 트랜지스터(T1, T2, T3, T4, T5, T6, T7)의 채널 영역(131a, 131b, 131c_1, 131c_2, 131d_1, 131d_2, 131e, 131f, 131g)의 양쪽에 위치하는 한 쌍의 도전 영역은 해당 트랜지스터(T1, T2, T3, T4, T5, T6, T7)의 소스 영역 및 드레인 영역으로서 각각 소스 전극 및 드레인 전극으로 기능할 수 있다.
제1 트랜지스터(T1)는 채널 영역(131a), 채널 영역(131a)의 양쪽에 위치하는 액티브 패턴(130)의 도전 영역인 소스 영역(136a) 및 드레인 영역(137a), 그리고 채널 영역(131a)과 평면상 중첩하는 구동 게이트 전극(155a)을 포함한다.
제1 트랜지스터(T1)의 채널 영역(131a)은 적어도 한 번 굴곡되어 있을 수 있다. 예를 들어 채널 영역(131a)은 사행 형상(meandering shape) 또는 지그재그 형상(zigzag shape)을 가질 수 있다.
소스 영역(136a) 및 드레인 영역(137a)은 평면상 채널 영역(131a)의 양 옆에 연결되어 있다.
구동 게이트 전극(155a)은 제1 도전층에 포함될 수 있고, 접촉 구멍(61) 및 스토리지 개구부(51)를 통해 연결 부재(174)와 연결될 수 있다. 스토리지 개구부(51)는 접촉 구멍(61)을 둘러싸고 있다. 연결 부재(174)는 단면상 제3 도전층에 포함될 수 있다. 연결 부재(174)는 대체로 데이터선(171)이 뻗는 방향에 나란한 방향으로 길게 연장되어 있을 수 있다. 연결 부재(174)는 구동 게이트 전극(155a)과 함께 도 1에 도시한 회로도에 도시한 구동 게이트 노드(GN)에 해당한다.
제2 트랜지스터(T2)는 채널 영역(131b), 채널 영역(131b)의 양쪽에 위치하는 액티브 패턴(130)의 도전 영역인 소스 영역(136b) 및 드레인 영역(137b), 그리고 채널 영역(131b)과 평면상 중첩하는 게이트 전극(155b)을 포함한다. 게이트 전극(155b)은 제1 스캔선(151)의 일부이다. 소스 영역(136b)은 제1 스캔선(151)을 기준으로 평면상 위쪽에 위치하며 채널 영역(131b)에 연결되어 있고, 접촉 구멍(62)을 통해 데이터선(171)과 연결되어 있다. 드레인 영역(137b)은 제1 스캔선(151)을 기준으로 평면상 아래쪽에 위치하며 채널 영역(131b)에 연결되어 있고, 제1 트랜지스터(T1)의 소스 영역(136a)과 연결되어 있다.
제3 트랜지스터(T3)는 누설 전류 방지를 위해 두 부분으로 형성될 수 있다. 즉, 제3 트랜지스터(T3)는 서로 인접하며 서로 연결되어 있는 상부 제3 트랜지스터(T3_1) 및 하부 제3 트랜지스터(T3_2)를 포함할 수 있다.
상부 제3 트랜지스터(T3_1)는 제1 스캔선(151)과 평면상 중첩하는 채널 영역(131c_1), 채널 영역(131c_1)의 양쪽에 위치하는 액티브 패턴(130)의 도전 영역인 소스 영역(136c_1) 및 드레인 영역(137c_1), 그리고 채널 영역(131c_1)과 중첩하는 게이트 전극(155c_1)을 포함한다. 게이트 전극(155c_1)은 제1 스캔선(151)의 돌출부의 일부일 수 있다. 드레인 영역(137c_1)은 제1 스캔선(151)을 기준으로 평면상 위쪽에 위치하고, 접촉 구멍(63)을 통해 연결 부재(174)와 연결되어 있다.
하부 제3 트랜지스터(T3_2)는 제1 스캔선(151)과 평면상 중첩하는 채널 영역(131c_2), 채널 영역(131c_2)의 양쪽에 위치하는 액티브 패턴(130)의 도전 영역인 소스 영역(136c_2) 및 드레인 영역(137c_2), 그리고 채널 영역(131c_2)과 중첩하는 게이트 전극(155c_2)을 포함한다. 게이트 전극(155c_2)은 제1 스캔선(151)의 일부이다. 하부 제3 트랜지스터(T3_2)의 소스 영역(136c_2)은 제1 트랜지스터(T1)의 드레인 영역(137a)과 연결되어 있고, 드레인 영역(137c_2)은 상부 제3 트랜지스터(T3_1)의 소스 영역(136c_1)과 연결되어 있다.
제4 트랜지스터(T4)도 누설 전류 방지를 위해 두 부분으로 형성될 수 있다. 즉, 제4 트랜지스터(T4)는 서로 인접하며 서로 연결되어 있는 좌측 제4 트랜지스터(T4_1) 및 우측 제4 트랜지스터(T4_2)를 포함할 수 있다.
좌측 제4 트랜지스터(T4_1)는 제2 스캔선(152)과 평면상 중첩하는 채널 영역(131d_1), 채널 영역(131d_1)의 양쪽에 위치하는 액티브 패턴(130)의 도전 영역인 소스 영역(136d_1) 및 드레인 영역(137d_1), 그리고 채널 영역(131d_1)과 중첩하는 게이트 전극(155d_1)을 포함한다. 게이트 전극(155d_1)은 제2 스캔선(152)의 일부이다. 드레인 영역(137d_1)은 제2 스캔선(152)을 기준으로 평면상 아래쪽에 위치하고, 상부 제3 트랜지스터(T3_1)의 드레인 영역(137c_1)과 연결되어 있으며 접촉 구멍(63)을 통해 연결 부재(174)와 연결되어 있다.
우측 제4 트랜지스터(T4_2)는 제2 스캔선(152)과 평면상 중첩하는 채널 영역(131d_2), 채널 영역(131d_2)의 양쪽에 위치하는 액티브 패턴(130)의 도전 영역인 소스 영역(136d_2) 및 드레인 영역(137d_2), 그리고 채널 영역(131d_2)과 중첩하는 게이트 전극(155d_2)을 포함한다. 게이트 전극(155d_2)은 제2 스캔선(152)의 일부이다. 드레인 영역(137d_2)은 좌측 제4 트랜지스터(T4_1)의 소스 영역(136d_1)과 연결되어 있고, 소스 영역(136d_2)은 접촉 구멍(65)을 통해 연결 부재(175)와 연결되어 있다.
연결 부재(175)는 단면상 제3 도전층에 포함될 수 있다. 연결 부재(175)는 접촉 구멍(64)을 통해 초기화 전압선(159)과 전기적으로 연결될 수 있다.
제5 트랜지스터(T5)는 채널 영역(131e), 채널 영역(131e)의 양쪽에 위치하는 액티브 패턴(130)의 도전 영역인 소스 영역(136e) 및 드레인 영역(137e), 그리고 채널 영역(131e)과 중첩하는 게이트 전극(155e)을 포함한다. 게이트 전극(155e)은 제어선(153)의 일부이다. 소스 영역(136e)은 제어선(153)을 기준으로 평면상 아래쪽에 위치하며 채널 영역(131e)에 연결되어 있고, 접촉 구멍(67)을 통해 구동 전압선(172)과 연결되어 있다. 드레인 영역(137e)은 제어선(153)을 기준으로 평면상 위쪽에 위치하며 채널 영역(131e)에 연결되어 있고, 제1 트랜지스터(T1)의 소스 영역(136a)과 연결되어 있다.
제6 트랜지스터(T6)는 채널 영역(131f), 채널 영역(131f)의 양쪽에 위치하는 액티브 패턴(130)의 도전 영역인 소스 영역(136f) 및 드레인 영역(137f), 그리고 채널 영역(131f)과 중첩하는 게이트 전극(155f)을 포함한다. 게이트 전극(155f)은 제어선(153)의 일부이다. 소스 영역(136f)은 제어선(153)을 기준으로 평면상 위쪽에 위치하며 채널 영역(131f)에 연결되어 있고, 제1 트랜지스터(T1)의 드레인 영역(137a)과 연결되어 있다. 드레인 영역(137f)은 제어선(153)을 기준으로 평면상 아래쪽에 위치하며 채널 영역(131f)에 연결되어 있고, 접촉 구멍(69)을 통해 연결 부재(179)와 연결되어 있다. 연결 부재(179)는 단면상 제3 도전층에 포함될 수 있다.
제7 트랜지스터(T7)는 채널 영역(131g), 채널 영역(131g)의 양쪽에 위치하는 액티브 패턴(130)의 도전 영역인 소스 영역(136g) 및 드레인 영역(137g), 그리고 채널 영역(131g)과 중첩하는 게이트 전극(155g)을 포함한다. 게이트 전극(155g)은 제3 스캔선(154)의 일부이다. 소스 영역(136g)은 제3 스캔선(154)을 기준으로 평면상 위쪽에 위치하며 채널 영역(131g)에 연결되어 있고, 제6 트랜지스터(T6)의 드레인 영역(137f)과 연결되어 있다. 드레인 영역(137g)은 제3 스캔선(154)을 기준으로 평면상 아래쪽에 위치하며 접촉 구멍(65)을 통해 연결 부재(175)와 연결되어 초기화 전압(Vint)을 인가받을 수 있다.
커패시터(Cst)는 평면상 서로 중첩하는 구동 게이트 전극(155a)과 스토리지선(156)의 확장부(157)를 두 단자로 포함할 수 있다. 커패시터(Cst)는 구동 전압(ELVDD)을 인가받는 스토리지선(156)의 확장부(157)와 구동 게이트 전극(155a)의 전압 간의 차에 대응하는 전압차를 유지할 수 있다. 스토리지선(156)의 확장부(157)는 구동 게이트 전극(155a)보다 평면상 넓은 면적을 가질 수 있고, 해당 구동 게이트 전극(155a)의 전체 면적을 전부 덮을 수 있다.
제2 도전층은 데이터선(171)과 중첩하는 차폐 패턴(158)을 더 포함할 수 있다. 차폐 패턴(158)은 접촉 구멍(66)을 통해 구동 전압선(172)과 연결되어 구동 전압(ELVDD)을 인가받을 수 있다. 차폐 패턴(158)은 구동 게이트 노드(GN)와 데이터선(171) 사이를 차폐하여 데이터 신호(Dm)의 변화에 의한 구동 게이트 노드(GN)의 전압 변화를 막을 수 있다. 차폐 패턴(158)은 생략될 수도 있다.
일 실시예에 의한 표시 장치는 데이터 신호(Dm)를 전달하는 데이터 전압 전달선(510)을 포함하는 제4 도전층을 더 포함할 수 있다. 제4 도전층은 단면상 제1 도전층, 제2 도전층 및 제3 도전층과 다른 층에 위치한다. 예를 들어, 제4 도전층은 단면상 제3 도전층 위에 위치할 수 있고, 동일한 재료를 포함하며 동일한 층에 위치할 수 있다.
기판(110)의 제1 측면부(도 3의 115) 및 가장자리부(도 3의 112)에 위치하는 데이터 전압 전달선(510)의 적어도 일부는 평면상에서 주로 제2 방향(W2)을 따라 길게 연장될 수 있다.
데이터 전압 전달선(510)의 단부는 데이터선(171)과 중첩할 수 있다. 데이터 전압 전달선(510)은 접촉 구멍(610)을 통해 데이터선(171)과 연결되어 데이터 신호(Dm)를 전달할 수 있다. 데이터 전압 전달선(510)은 데이터선(171)과 다른 층에 위치한다.
기판(110)의 제1 측면부(도 3의 115) 및 가장자리부(도 3의 112)에 위치하는 데이터선(171)은 구동 회로부(도 3의 400)와 직접적으로 연결되어 있지 않다. 데이터 전압 전달선(510)이 기판(110)의 제1 측면부(도 3의 115) 및 가장자리부(도 3의 112)에 위치하는 데이터선(171)과 구동 회로부(도 3의 400)를 연결함으로써, 데이터 신호(Dm)를 전달할 수 있다.
일 실시예에 의한 표시 장치는 복수의 화소 전극(191a, 191b, 191c)과 화소 도전 패턴(192) 등을 포함하는 제5 도전층을 더 포함할 수 있다. 제5 도전층은 단면상 제1 도전층, 제2 도전층, 제3 도전층 및 제4 도전층과 다른 층에 위치한다. 예를 들어, 제5 도전층은 단면상 제4 도전층 위에 위치할 수 있고, 동일한 재료를 포함하며 동일한 층에 위치할 수 있다.
복수의 화소 전극(191a, 191b, 191c)은 펜타일 매트릭스(pentile matrix) 구조로 배열되어 있을 수 있다. 예를 들어, 적색 화소(R)의 화소 전극(191a)과 청색 화소(B)의 화소 전극(191c)은 가로 방향으로 교대로 배열되어 있을 수 있고, 적색 화소(R)의 화소 전극(191a)과 녹색 화소(G)의 화소 전극(191b)은 한 대각선 방향으로 교대로 배열되어 있을 수 있고, 청색 화소(B)의 화소 전극(191c)과 녹색 화소(G)의 화소 전극(191b)은 다른 한 대각선 방향으로 교대로 배열되어 있을 수 있다. 그러나 화소 전극(191a, 191b, 191c)의 배치 구조는 이에 한정되는 것은 아니며, 다양하게 변경될 수 있다.
각 화소 전극(191a, 191b, 191c)은 접촉 구멍(89)을 통해 연결 부재(179)와 연결되어 전압을 인가받을 수 있다.
화소 도전 패턴(192)은 인접한 화소 전극(191a, 191b, 191c)의 가장자리를 따라 굴곡되어 있을 수 있고, 교대로 배열된 직선부(192a, 192b, 192c) 및 사선부(193)를 포함할 수 있다. 직선부(192a, 192b, 192c)는 대체로 스캔선(151, 152, 154)에 평행하게 연장되어 있을 수 있고, 사선부(193)는 직선부(192a, 192b, 192c)의 연장 방향에 비스듬하게 뻗을 수 있다. 직선부(192a)는 적색 화소(R)의 화소 전극(191a)의 위쪽에서 인접하고, 직선부(192b)는 녹색 화소(G)의 화소 전극(191b)의 위쪽에서 인접하고, 직선부(192c)는 청색 화소(B)의 화소 전극(191c)의 위쪽에서 인접할 수 있다.
화소 도전 패턴(192)은 초기화 전압(Vint)을 전달할 수 있다.
이하에서는 일 실시예에 의한 표시 장치의 단면 구조에 대해 더욱 설명한다.
기판(110) 위에 버퍼층(120)이 위치할 수 있다. 버퍼층(120)은 기판(110)으로부터 버퍼층(120)의 상부층, 특히 액티브 패턴(130)으로 불순물이 전달되는 것을 차단하여 액티브 패턴(130)의 특성을 향상시키고 스트레스를 완화시킬 수 있다. 버퍼층(120)은 질화 규소(SiNx) 또는 산화 규소(SiOx) 등의 무기 절연 물질 및/또는 유기 절연 물질을 포함할 수 있다. 버퍼층(120)의 적어도 일부는 생략될 수도 있다.
버퍼층(120) 위에는 앞에서 설명한 바와 같은 액티브 패턴(130)이 위치하고, 액티브 패턴(130) 위에 제1 절연층(141)이 위치한다.
제1 절연층(141) 위에는 앞에서 설명한 제1 도전층이 위치할 수 있다. 제1 도전층은 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 이들의 합금 등 금속을 포함할 수 있다.
제1 도전층 및 제1 절연층(141) 위에는 제2 절연층(142)이 위치할 수 있다.
제2 절연층(142) 위에는 앞에서 설명한 제2 도전층이 위치할 수 있다. 제2 도전층은 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 이들의 합금 등 금속을 포함할 수 있다.
제2 도전층 및 제2 절연층(142) 위에는 제3 절연층(160)이 위치할 수 있다.
제1 절연층(141), 제2 절연층(142), 그리고 제3 절연층(160) 중 적어도 하나는 질화 규소(SiNx), 산화 규소(SiOx) 등의 무기 절연 물질 및/또는 유기 절연 물질을 포함할 수 있다.
제1 절연층(141), 제2 절연층(142) 및 제3 절연층(160)에는 구동 게이트 전극(155a) 위에 위치하는 접촉 구멍(61), 제2 트랜지스터(T2)의 소스 영역(136b) 위에 위치하는 접촉 구멍(62), 상부 제3 트랜지스터(T3_1)의 드레인 영역(137c_1) 또는 좌측 제4 트랜지스터(T4_1)의 드레인 영역(137d_1) 위에 위치하는 접촉 구멍(63), 초기화 전압선(159) 위에 위치하는 접촉 구멍(64), 우측 제4 트랜지스터(T4_2)의 소스 영역(136d_2) 또는 제7 트랜지스터(T7)의 드레인 영역(137g) 위에 위치하는 접촉 구멍(65), 차폐 패턴(158) 위에 위치하는 접촉 구멍(66), 제5 트랜지스터(T5)의 소스 영역(136e) 위에 위치하는 접촉 구멍(67), 스토리지선(156)의 확장부(157) 위에 위치하는 접촉 구멍(68), 그리고 제6 트랜지스터(T6)의 드레인 영역(137f) 위에 위치하는 접촉 구멍(69)이 형성될 수 있다.
제3 절연층(160) 위에는 앞에서 설명한 제3 도전층이 위치할 수 있다. 제3 도전층은 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 이들의 합금 등 금속을 포함할 수 있다.
스토리지선(156)의 확장부(157)는 제2 절연층(142)을 사이에 두고 구동 게이트 전극(155a)과 중첩하여 커패시터(Cst)를 형성할 수 있다.
제3 도전층과 제3 절연층(160) 위에는 제4 절연층(162)이 위치할 수 있다.
제4 절연층(162)은 질화 규소(SiNx), 산화 규소(SiOx) 등의 무기 절연 물질 및/또는 유기 절연 물질을 포함할 수 있다.
제4 절연층(162)에는 데이터선(171) 위에 위치하는 접촉 구멍(610)이 형성될 수 있다.
제4 절연층(162) 위에는 앞에서 설명한 제4 도전층이 위치할 수 있다. 제4 도전층은 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 이들의 합금 등 금속을 포함할 수 있다.
제4 도전층과 제4 절연층(162) 위에는 보호막(180)이 위치한다. 보호막(180)은 폴리아크릴계 수지(polyacrylics resin), 폴리이미드계 수지(polyimides resin) 등의 유기 절연 물질을 포함할 수 있으며, 보호막(180)의 윗면은 실질적으로 평탄할 수 있다. 보호막(180)은 연결 부재(179) 위에 위치하는 접촉 구멍(89)을 포함할 수 있다.
보호막(180) 위에는 앞에서 설명한 제5 도전층이 위치할 수 있다.
보호막(180)과 제5 도전층 위에는 화소 정의막(pixel defining layer, PDL)(350)이 위치할 수 있다. 화소 정의막(350)은 화소 전극(191a, 191b, 191c) 위에 위치하는 개구부(351)를 가진다.
화소 전극(191a, 191b, 191c) 위에는 발광층(370)이 위치한다. 발광층(370)은 개구부(351) 안에 위치할 수 있다. 발광층(370)은 유기 발광 물질 또는 무기 발광 물질을 포함할 수 있다.
발광층(370) 위에는 공통 전극(270)이 위치한다. 공통 전극(270)은 화소 정의막(350) 위에도 형성되어 복수의 화소에 걸쳐 연장되어 있을 수 있다.
화소 전극(191a, 191b, 191c), 발광층(370) 및 공통 전극(270)은 함께 발광 다이오드(ED)를 이룬다.
공통 전극(270) 위에는 발광 다이오드(ED)를 보호하는 밀봉층(도시하지 않음)이 더 위치할 수 있다. 밀봉층은 교대로 적층된 무기막과 유기막을 포함할 수 있다.
이하에서는 도 4 및 도 5와 함께 도 9 및 도 10을 참조하여 일 실시예에 의한 표시 장치의 다른 일부 영역의 구조에 대해 더욱 설명한다.
도 9는 일 실시예에 의한 표시 장치의 어느 한 화소를 나타낸 평면도이고, 도 10은 도 9의 X-X선을 따라 자른 단면도이다. 도 9 및 도 10은 기판(110)의 주 표시부(도 3의 111)에 위치하는 화소를 도시하고 있다.
일 실시예에 의한 표시 장치는 기판(110) 위에 위치하는 복수의 신호선(151, 152, 153, 154, 171, 172) 및 트랜지스터(T1, T2, T3, T4, T5, T6, T7)를 포함한다.
일 실시예에 의한 표시 장치는 구동 전압(ELVDD)을 전달하는 구동 전압 전달선(520)을 더 포함할 수 있다. 구동 전압 전달선(520)은 기판(110)의 주 표시부(도 3의 111) 위에 위치할 수 있다. 구동 전압 전달선(520)은 제4 도전층에 위치할 수 있다. 구동 전압 전달선(520)은 데이터 전압 전달선(510)과 동일한 층에 위치할 수 있다.
구동 전압 전달선(520)은 평면상에서 주로 제1 방향(W1)을 따라 길게 연장될 수 있다. 구동 전압 전달선(520)은 구동 전압선(172)과 나란한 방향으로 연장될 수 있다.
구동 전압 전달선(520)은 구동 전압선(172)과 중첩할 수 있다. 구동 전압 전달선(520)은 구동 전압선(172)과 다른 층에 위치한다. 구동 전압 전달선(520)은 제4 절연층(162) 위에 위치할 수 있다. 제4 절연층(162)에는 구동 전압선(172) 위에 위치하는 접촉 구멍(620)이 형성될 수 있다. 구동 전압 전달선(520)은 접촉 구멍(620)을 통해 구동 전압선(172)과 연결되어 구동 전압(ELVDD)을 전달할 수 있다. 구동 전압 전달선(520)은 구동 전압선(172)과 연결되어 구동 전압선(172)의 저항을 낮출 수 있다.
다음으로, 도 11 및 도 12를 참조하여 일 실시예에 의한 표시 장치에 대해 설명하면 다음과 같다.
도 11 및 도 12에 도시된 일 실시예에 의한 표시 장치는 도 1 내지 도 10에 도시된 일 실시예에 의한 표시 장치와 동일한 부분이 상당하므로 이에 대한 설명은 생략한다. 본 실시예는 차폐층을 더 포함한다는 점에서 앞선 실시예와 상이하며, 이하에서 더욱 설명한다.
도 11은 일 실시예에 의한 표시 장치의 어느 한 화소를 나타낸 평면도이고, 도 12는 도 11의 XII-XII선을 따라 자른 단면도이다.
앞선 실시예와 마찬가지로, 일 실시예에 의한 표시 장치는 기판(110) 위에 위치하는 복수의 신호선(151, 152, 153, 154, 171, 172) 및 트랜지스터(T1, T2, T3, T4, T5, T6, T7)를 포함한다. 또한, 일 실시예에 의한 표시 장치는 기판(110)의 제1 측면부(115) 및 가장자리부(112)에 위치하는 데이터선(171)과 연결되어 있는 데이터 전압 전달선(510)을 더 포함한다.
일 실시예에 의한 표시 장치는 기판(110) 위에 위치하는 차폐층(530)을 더 포함한다. 차폐층(530)은 기판(110)의 상부면의 대부분을 덮도록 형성될 수 있다.
차폐층(530)은 데이터선(171)과 데이터 전압 전달선(510) 사이에 위치하고, 제1 트랜지스터(T1)와 데이터 전압 전달선(510) 사이에 위치할 수 있다. 기판(110)과 차폐층(530) 사이에는 구동 전압선(172)이 위치한다. 차폐층(530)은 구동 전압선(172)과 연결되어 있다.
구동 전압선(172)과 차폐층(530) 사이에는 제5 절연층(161)이 형성되어 있다. 제5 절연층(161)은 질화 규소(SiNx), 산화 규소(SiOx) 등의 무기 절연 물질 및/또는 유기 절연 물질을 포함할 수 있다.
차폐층(530)은 구동 전압선(172)과 중첩할 수 있다. 차폐층(530)은 구동 전압선(172)과 다른 층에 위치한다. 차폐층(530)은 제5 절연층(161) 위에 위치할 수 있고, 구동 전압선(172)은 제5 절연층(161) 아래에 위치할 수 있다. 제5 절연층(161)에는 구동 전압선(172) 위에 위치하는 접촉 구멍(630)이 형성될 수 있다. 차폐층(530)은 접촉 구멍(630)을 통해 구동 전압선(172)과 연결될 수 있다. 차폐층(530)에는 구동 전압(ELVDD)이 인가된다. 차폐층(530)은 구동 게이트 노드(GN)와 데이터 전압 전달선(510) 사이의 커플링을 차단함으로써, 데이터 신호(Dm)의 변화에 의한 구동 게이트 노드(GN)의 전압이 영향을 받는 것을 방지할 수 있다. 또한, 차폐층(530)은 데이터선(171)과 데이터 전압 전달선(510) 사이의 커플링을 차단하여 서로 다른 데이터 신호(Dm)가 인가되는 데이터선(171)과 데이터 전압 전달선(510)이 서로 영향을 받는 것을 방지할 수 있다.
차폐층(530)에는 개구부(635)가 형성되어 있다. 개구부(635)는 제4 절연층(162)에 형성되어 있는 접촉 구멍(610)을 둘러싸고 있다. 접촉 구멍(610) 내에는 데이터 전압 전달선(510)이 형성되어 있다. 차폐층(530)에 형성되어 있는 개구부(635)에 의해 차폐층(530)과 데이터 전압 전달선(510)이 단락되는 것을 방지할 수 있다. 개구부(635)의 크기는 접촉 구멍(610)의 크기보다 더 큰 것이 바람직하다.
다음으로, 도 13 내지 도 16을 참조하여 일 실시예에 의한 표시 장치에 대해 설명하면 다음과 같다.
도 13 내지 도 16에 도시된 일 실시예에 의한 표시 장치는 도 1 내지 도 10에 도시된 일 실시예에 의한 표시 장치와 동일한 부분이 상당하므로 이에 대한 설명은 생략한다. 본 실시예는 차폐 패턴, 더미 패턴 등을 더 포함한다는 점에서 앞선 실시예와 상이하며, 이하에서 더욱 설명한다.
도 13은 일 실시예에 의한 표시 장치의 서로 인접한 복수의 화소를 나타낸 평면도이고, 도 14는 도 13의 여러 화소 중 어느 한 화소를 나타낸 평면도이다. 도 15는 도 14의 XV-XV선을 따라 자른 단면도이고, 도 16은 도 14의 XVI-XVI선을 따라 자른 단면도이다.
앞선 실시예와 마찬가지로, 일 실시예에 의한 표시 장치는 기판(110) 위에 위치하는 복수의 신호선(151, 152, 153, 154, 171, 172) 및 트랜지스터(T1, T2, T3, T4, T5, T6, T7)를 포함한다. 또한, 일 실시예에 의한 표시 장치는 기판(110)의 제1 측면부(115) 및 가장자리부(112)에 위치하는 데이터선(171)과 연결되어 있는 데이터 전압 전달선(510)을 더 포함한다.
일 실시예에 의한 표시 장치는 기판(110) 위에 위치하는 구동 전압 전달선(540), 차폐 패턴(550) 및 더미 패턴(560)을 더 포함한다. 구동 전압 전달선(540), 차폐 패턴(550) 및 더미 패턴(560)은 제4 도전층에 위치할 수 있다. 구동 전압 전달선(540), 차폐 패턴(550) 및 더미 패턴(560)은 데이터 전압 전달선(510)과 동일한 층에 위치할 수 있다.
구동 전압 전달선(540)은 평면상에서 주로 제2 방향(W2)을 따라 길게 연장될 수 있다. 구동 전압 전달선(540)은 데이터 전압 전달선(510)과 나란한 방향으로 연장될 수 있다. 구동 전압 전달선(540)은 구동 전압선(172)과 교차할 수 있다.
구동 전압 전달선(540)은 구동 전압선(172)과 중첩할 수 있다. 구동 전압 전달선(540)은 구동 전압선(172)과 다른 층에 위치한다. 구동 전압 전달선(540)은 제4 절연층(162) 위에 위치할 수 있다. 제4 절연층(162)에는 구동 전압선(172) 위에 위치하는 접촉 구멍(640)이 형성될 수 있다. 구동 전압 전달선(540)은 접촉 구멍(640)을 통해 구동 전압선(172)과 연결되어 구동 전압(ELVDD)을 전달할 수 있다. 구동 전압 전달선(540)은 복수의 구동 전압선(172)과 교차하며, 복수의 구동 전압선(172)을 연결한다. 구동 전압 전달선(540)은 구동 전압선(172)의 저항을 낮출 수 있고, 복수의 구동 전압선(172)에 인가되는 구동 전압(ELVDD)이 실질적으로 동일하도록 한다.
차폐 패턴(550)은 데이터 전압 전달선(510)과 인접하도록 위치한다. 차폐 패턴(550)은 데이터 전압 전달선(510)과 제1 트랜지스터(T1) 사이에 위치할 수 있다.
차폐 패턴(550)은 구동 전압선(172)과 중첩할 수 있다. 차폐 패턴(550)은 구동 전압선(172)과 다른 층에 위치한다. 차폐 패턴(550)은 제4 절연층(162) 위에 위치할 수 있다. 제4 절연층(162)에는 구동 전압선(172) 위에 위치하는 접촉 구멍(650)이 형성될 수 있다. 차폐 패턴(550)은 접촉 구멍(650)을 통해 구동 전압선(172)과 연결될 수 있다. 차폐 패턴(550)에는 구동 전압(ELVDD)이 인가된다. 차폐 패턴(550)은 구동 게이트 노드(GN)와 데이터 전압 전달선(510) 사이의 커플링을 차단함으로써, 데이터 신호(Dm)의 변화에 의한 구동 게이트 노드(GN)의 전압이 영향을 받는 것을 방지할 수 있다.
더미 패턴(560)은 데이터선(171)과 중첩할 수 있다. 더미 패턴(560)은 데이터선(171)과 다른 층에 위치한다. 더미 패턴(560)은 제4 절연층(162) 위에 위치할 수 있다. 제4 절연층(162)에는 데이터선(171) 위에 위치하는 접촉 구멍(660)이 형성될 수 있다. 더미 패턴(560)은 접촉 구멍(660)을 통해 데이터선(171)과 연결될 수 있다.
앞선 실시예에서 일부 화소에는 데이터 전압 전달선(510)이 형성되어 있고, 다른 일부 화소에는 데이터 전압 전달선(510)이 형성되어 있지 않으므로 화소들 간의 기생 커패시턴스의 차이가 발생할 수 있다. 본 실시예에서는 데이터 전압 전달선(510)이 형성되어 있지 않은 화소에도 더미 패턴(560)이 형성되므로, 화소들 간의 기생 커패시턴스가 실질적으로 동일하게 된다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
110: 기판
111: 주 표시부
112: 가장자리부
113: 라운드형 코너부
115: 제1 측면부
116: 제2 측면부
171: 데이터선
172: 구동 전압선
400: 구동 회로부
510: 데이터 전압 전달선
520, 540: 구동 전압 전달선
530: 차폐층
540: 구동 전압 전달선
550: 차폐 패턴
560: 더미 패턴

Claims (20)

  1. 주 표시부, 상기 주 표시부의 가장자리에 위치하고 라운드형 코너부를 포함하는 가장자리부, 상기 가장자리부로부터 절곡되어 있는 제1 측면부, 및 상기 주 표시부로부터 절곡되어 있는 제2 측면부를 포함하는 기판,
    상기 기판 위에 위치하는 스캔선 및 데이터선,
    상기 스캔선 및 상기 데이터선에 연결되어 있는 트랜지스터, 및
    상기 제1 측면부 및 상기 가장자리부에 위치하는 데이터선과 연결되어 있는 데이터 전압 전달선을 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 제2 측면부에 연결되어 있는 구동 회로부를 더 포함하고,
    상기 데이터 전압 전달선은 상기 구동 회로부와 상기 데이터선 사이를 연결하는 표시 장치.
  3. 제1 항에 있어서,
    상기 데이터선과 상기 데이터 전압 전달선은 서로 다른 층에 위치하는 표시 장치.
  4. 제3 항에 있어서,
    상기 데이터선과 상기 데이터 전압 전달선 사이에 위치하는 절연층, 및
    상기 절연층에 형성되어 있는 접촉 구멍을 더 포함하고,
    상기 데이터 전압 전달선은 상기 접촉 구멍을 통해 상기 데이터선과 연결되어 있는 표시 장치.
  5. 제1 항에 있어서,
    상기 제1 측면부는 제1 방향을 따라 길게 연장되어 있고,
    상기 제2 측면부는 제2 방향을 따라 길게 연장되어 있는 표시 장치.
  6. 제5 항에 있어서,
    상기 데이터선은 상기 제1 방향을 따라 길게 연장되어 있고,
    상기 데이터 전압 전달선은 상기 제1 측면부에서 상기 제2 방향을 따라 길게 연장되어 있고,
    상기 데이터 전압 전달선은 상기 가장자리부에서 상기 라운드형 코너부의 형상을 따라 연장되어 있는 표시 장치.
  7. 제1 항에 있어서,
    상기 기판 위에 위치하는 구동 전압선, 및
    상기 구동 전압선과 연결되어 있는 구동 전압 전달선을 더 포함하는 표시 장치.
  8. 제7 항에 있어서,
    상기 구동 전압 전달선은 상기 구동 전압선과 나란한 방향으로 연장되어 있는 표시 장치.
  9. 제8 항에 있어서,
    상기 구동 전압 전달선은 상기 구동 전압선과 중첩하는 표시 장치.
  10. 제9 항에 있어서,
    상기 구동 전압 전달선과 상기 구동 전압선 사이에 위치하는 절연층, 및
    상기 절연층에 형성되어 있는 접촉 구멍을 더 포함하고,
    상기 구동 전압 전달선은 상기 접촉 구멍을 통해 상기 구동 전압선과 연결되어 있는 표시 장치.
  11. 제10 항에 있어서,
    상기 데이터 전압 전달선과 상기 구동 전압 전달선은 동일한 층에 위치하는 표시 장치.
  12. 제1 항에 있어서,
    상기 트랜지스터와 상기 데이터 전압 전달선 사이에 위치하는 차폐층을 더 포함하는 표시 장치.
  13. 제12 항에 있어서,
    상기 기판과 상기 차폐층 사이에 위치하는 구동 전압선을 포함하고,
    상기 차폐층은 상기 구동 전압선과 연결되어 있는 표시 장치.
  14. 제13 항에 있어서,
    상기 구동 전압선과 상기 차폐층 사이에 위치하는 제1 절연막, 및
    상기 제1 절연막에 형성되어 있는 제1 접촉 구멍을 더 포함하고,
    상기 차폐층은 상기 제1 접촉 구멍을 통해 상기 구동 전압선과 연결되어 있는 표시 장치.
  15. 제14 항에 있어서,
    상기 차폐층과 상기 데이터 전압 전달선 사이에 위치하는 제2 절연막, 및
    상기 제1 절연막 및 상기 제2 절연막에 형성되어 있는 제2 접촉 구멍을 더 포함하고,
    상기 데이터 전압 전달선은 상기 제2 접촉 구멍을 통해 상기 데이터선과 연결되어 있는 표시 장치.
  16. 제15 항에 있어서,
    상기 차폐층에 형성되어 있는 개구부를 더 포함하고,
    상기 개구부는 상기 제2 접촉 구멍을 둘러싸는 표시 장치.
  17. 제1 항에 있어서,
    상기 기판 위에 위치하는 복수의 구동 전압선, 및
    상기 복수의 구동 전압선을 연결하는 구동 전압 전달선을 더 포함하는 표시 장치.
  18. 제17 항에 있어서,
    상기 구동 전압 전달선은 상기 복수의 구동 전압선과 교차하고, 상기 데이터 전압 전달선과 나란하게 연장되어 있는 표시 장치.
  19. 제17 항에 있어서,
    상기 데이터 전압 전달선과 인접하고, 상기 복수의 구동 전압선 중 적어도 하나에 연결되어 있는 차폐 패턴을 더 포함하는 표시 장치.
  20. 제17 항에 있어서,
    상기 데이터선과 중첩하고, 상기 데이터선에 연결되어 있는 더미 패턴을 더 포함하는 표시 장치.
KR1020170058475A 2017-05-11 2017-05-11 표시 장치 Active KR102326386B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020170058475A KR102326386B1 (ko) 2017-05-11 2017-05-11 표시 장치
US15/949,938 US10431604B2 (en) 2017-05-11 2018-04-10 Display device
EP18171450.2A EP3401896A1 (en) 2017-05-11 2018-05-09 Display device
CN201810448200.1A CN108873510B (zh) 2017-05-11 2018-05-11 显示设备
US16/588,423 US11271017B2 (en) 2017-05-11 2019-09-30 Display device
KR1020210152992A KR102432935B1 (ko) 2017-05-11 2021-11-09 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170058475A KR102326386B1 (ko) 2017-05-11 2017-05-11 표시 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020210152992A Division KR102432935B1 (ko) 2017-05-11 2021-11-09 표시 장치

Publications (2)

Publication Number Publication Date
KR20180125061A KR20180125061A (ko) 2018-11-22
KR102326386B1 true KR102326386B1 (ko) 2021-11-15

Family

ID=62148158

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020170058475A Active KR102326386B1 (ko) 2017-05-11 2017-05-11 표시 장치
KR1020210152992A Active KR102432935B1 (ko) 2017-05-11 2021-11-09 표시 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020210152992A Active KR102432935B1 (ko) 2017-05-11 2021-11-09 표시 장치

Country Status (4)

Country Link
US (2) US10431604B2 (ko)
EP (1) EP3401896A1 (ko)
KR (2) KR102326386B1 (ko)
CN (1) CN108873510B (ko)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102716398B1 (ko) * 2016-06-17 2024-10-11 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102388902B1 (ko) * 2017-05-26 2022-04-22 삼성디스플레이 주식회사 표시 장치 및 이를 포함하는 전자 기기
JP7029894B2 (ja) * 2017-07-11 2022-03-04 株式会社ジャパンディスプレイ 表示装置
US11195448B2 (en) * 2017-08-31 2021-12-07 Huawei Technologies Co., Ltd. Display and mobile terminal
KR102385727B1 (ko) * 2017-09-14 2022-04-13 삼성디스플레이 주식회사 표시 장치
CN107871776B (zh) * 2017-10-31 2020-10-16 昆山国显光电有限公司 有机电致发光器件、显示器及移动通信设备
KR102532307B1 (ko) 2017-11-02 2023-05-15 삼성디스플레이 주식회사 표시장치
KR102487500B1 (ko) * 2018-01-02 2023-01-12 삼성디스플레이 주식회사 표시 장치
KR102797644B1 (ko) * 2018-08-07 2025-04-18 삼성디스플레이 주식회사 표시 장치
KR102698949B1 (ko) 2018-11-28 2024-08-26 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102747549B1 (ko) * 2018-12-13 2025-01-02 삼성디스플레이 주식회사 디스플레이 장치
KR102734473B1 (ko) * 2018-12-20 2024-11-26 삼성디스플레이 주식회사 표시 패널, 그를 포함한 표시 장치, 및 표시 장치의 제조 방법
CN111385390A (zh) * 2018-12-29 2020-07-07 中兴通讯股份有限公司 曲面屏结构及其制造方法以及终端设备
KR102800154B1 (ko) 2019-03-29 2025-04-29 삼성디스플레이 주식회사 표시 장치
KR102628165B1 (ko) 2019-04-23 2024-01-23 삼성디스플레이 주식회사 표시 장치
CN111899640B (zh) 2019-05-06 2021-10-26 华为技术有限公司 具有曲面显示屏的电子设备
KR102632130B1 (ko) 2019-05-07 2024-02-01 삼성디스플레이 주식회사 표시 장치
KR20200136546A (ko) 2019-05-27 2020-12-08 삼성디스플레이 주식회사 표시장치
KR102765012B1 (ko) * 2019-05-27 2025-02-07 삼성디스플레이 주식회사 표시 장치
KR102792198B1 (ko) * 2019-05-30 2025-04-07 삼성디스플레이 주식회사 표시 패널, 및 그를 포함하는 표시 장치
KR102749502B1 (ko) 2019-06-03 2025-01-03 삼성디스플레이 주식회사 표시장치
US11069302B2 (en) 2019-06-05 2021-07-20 Samsung Display Co., Ltd. Display apparatus having extended connecting lines
KR102772543B1 (ko) * 2019-06-13 2025-02-26 삼성디스플레이 주식회사 표시 장치
KR20200144171A (ko) 2019-06-17 2020-12-29 삼성디스플레이 주식회사 표시 장치
KR20210005362A (ko) 2019-07-03 2021-01-14 삼성디스플레이 주식회사 표시장치
KR102832544B1 (ko) * 2019-07-17 2025-07-10 삼성디스플레이 주식회사 표시 장치
KR20210011545A (ko) 2019-07-22 2021-02-02 삼성디스플레이 주식회사 표시 장치
KR102832659B1 (ko) 2019-07-30 2025-07-10 삼성디스플레이 주식회사 표시 장치
KR20210018646A (ko) 2019-08-07 2021-02-18 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
KR20210033581A (ko) 2019-09-18 2021-03-29 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR20210041163A (ko) 2019-10-04 2021-04-15 삼성디스플레이 주식회사 표시장치
CN110534027A (zh) 2019-10-09 2019-12-03 昆山工研院新型平板显示技术中心有限公司 显示面板、显示装置和显示面板的制作方法
KR20210044335A (ko) * 2019-10-14 2021-04-23 삼성디스플레이 주식회사 표시 장치
KR20210044945A (ko) 2019-10-15 2021-04-26 삼성디스플레이 주식회사 디스플레이 장치
KR20210052724A (ko) 2019-10-30 2021-05-11 삼성디스플레이 주식회사 디스플레이 패널 및 이를 포함하는 디스플레이 장치
KR20210053381A (ko) 2019-11-01 2021-05-12 삼성디스플레이 주식회사 표시 장치
KR20210061505A (ko) * 2019-11-19 2021-05-28 삼성디스플레이 주식회사 표시 장치
CN110992831B (zh) * 2019-12-13 2021-06-29 华为技术有限公司 柔性显示面板及电子设备
KR20210078629A (ko) * 2019-12-18 2021-06-29 삼성디스플레이 주식회사 표시장치
KR20210081513A (ko) 2019-12-23 2021-07-02 삼성디스플레이 주식회사 표시 패널 및 이를 구비한 전자 기기
KR20210094189A (ko) 2020-01-20 2021-07-29 삼성디스플레이 주식회사 디스플레이 패널 및 이를 구비하는 디스플레이 장치
KR20210105462A (ko) 2020-02-18 2021-08-27 삼성디스플레이 주식회사 표시 장치
CN111834400B (zh) * 2020-02-26 2021-10-12 昆山国显光电有限公司 显示面板及其制造方法、显示装置
KR20210112429A (ko) 2020-03-04 2021-09-15 삼성디스플레이 주식회사 표시 장치
KR20210116832A (ko) * 2020-03-17 2021-09-28 삼성디스플레이 주식회사 표시 장치
CN111584595B (zh) * 2020-05-26 2023-04-18 京东方科技集团股份有限公司 显示面板、显示装置
KR20220007753A (ko) * 2020-07-09 2022-01-19 삼성디스플레이 주식회사 표시 장치
CN111785738B (zh) * 2020-07-15 2022-06-21 武汉天马微电子有限公司 显示面板及显示装置
KR20220020090A (ko) * 2020-08-11 2022-02-18 엘지디스플레이 주식회사 표시패널 및 이를 포함하는 표시장치
JP2022036709A (ja) * 2020-08-24 2022-03-08 株式会社ジャパンディスプレイ 表示装置
WO2022041238A1 (zh) 2020-08-31 2022-03-03 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
CN112053661B (zh) * 2020-09-28 2023-04-11 京东方科技集团股份有限公司 像素电路、像素驱动方法、显示面板和显示装置
GB2611227B (en) 2020-12-28 2025-01-22 Boe Technology Group Co Ltd Display panel and display device
CN120152556A (zh) * 2021-02-20 2025-06-13 京东方科技集团股份有限公司 显示面板和显示装置
US20220285427A1 (en) * 2021-03-08 2022-09-08 Samsung Display Co., Ltd. Display device
CN113555399B (zh) * 2021-07-19 2024-03-05 京东方科技集团股份有限公司 一种显示面板及显示装置
US12178092B2 (en) * 2021-12-08 2024-12-24 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel
US12193289B2 (en) * 2021-12-09 2025-01-07 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel
KR20230140623A (ko) * 2022-03-29 2023-10-10 삼성디스플레이 주식회사 표시 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130127373A1 (en) 2008-05-13 2013-05-23 Sony Corporation Display device
US20150302811A1 (en) 2014-04-17 2015-10-22 Samsung Display Co., Ltd. Display apparatus
WO2016033704A1 (zh) 2014-09-02 2016-03-10 深圳市柔宇科技有限公司 显示模组及具有该显示模组的电子装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100509656B1 (ko) * 2005-07-08 2005-08-23 양복동 유해성분이 제거된 무독황 및 그 제조방법
JP2007128049A (ja) * 2005-10-03 2007-05-24 Sanyo Electric Co Ltd 表示パネル
KR101490485B1 (ko) * 2008-10-30 2015-02-05 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR101604492B1 (ko) 2009-11-04 2016-03-28 엘지디스플레이 주식회사 액정표시장치
JP5741099B2 (ja) * 2010-03-25 2015-07-01 住友化学株式会社 含硫アミノ酸またはその塩の製造方法
US20120055074A1 (en) * 2010-09-08 2012-03-08 Batten Ii Raymond C Light-Based Fly Repellents and Methods of Making Same
US8716932B2 (en) * 2011-02-28 2014-05-06 Apple Inc. Displays with minimized borders
US8723824B2 (en) 2011-09-27 2014-05-13 Apple Inc. Electronic devices with sidewall displays
KR101971925B1 (ko) * 2012-09-19 2019-08-19 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 유기 발광 표시 장치
KR101452288B1 (ko) * 2012-11-19 2014-10-21 엘지디스플레이 주식회사 디스플레이 장치
KR102222680B1 (ko) 2013-02-01 2021-03-03 엘지디스플레이 주식회사 플렉서블 디스플레이 기판, 플렉서블 유기 발광 표시 장치 및 플렉서블 유기 발광 표시 장치 제조 방법
KR102076838B1 (ko) 2013-06-26 2020-02-12 엘지디스플레이 주식회사 플렉서블 유기 발광 다이오드 표시장치
US20150030281A1 (en) * 2013-07-25 2015-01-29 Avago Technologies General IP (Singapore) Pte, Ltd. Methods and apparatuses for preventing an optics system of an optical communications module from being damaged or moved out of alignment by external forces
US9430180B2 (en) * 2013-11-15 2016-08-30 Semiconductor Energy Laboratory Co., Ltd Display panel and electronic device
KR20150111005A (ko) * 2014-03-24 2015-10-05 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
US10074294B2 (en) 2014-09-29 2018-09-11 Lg Display Co., Ltd. Flexible display device with reduced bend stress wires
KR102354970B1 (ko) * 2015-06-22 2022-01-25 삼성디스플레이 주식회사 디스플레이 장치
EP3907729B1 (en) * 2016-01-21 2025-02-26 Apple Inc. Power and data routing structures for organic light-emitting diode displays

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130127373A1 (en) 2008-05-13 2013-05-23 Sony Corporation Display device
US20150302811A1 (en) 2014-04-17 2015-10-22 Samsung Display Co., Ltd. Display apparatus
WO2016033704A1 (zh) 2014-09-02 2016-03-10 深圳市柔宇科技有限公司 显示模组及具有该显示模组的电子装置

Also Published As

Publication number Publication date
CN108873510A (zh) 2018-11-23
US10431604B2 (en) 2019-10-01
US20180331124A1 (en) 2018-11-15
CN108873510B (zh) 2023-04-18
KR20180125061A (ko) 2018-11-22
US11271017B2 (en) 2022-03-08
US20200027901A1 (en) 2020-01-23
EP3401896A1 (en) 2018-11-14
KR102432935B1 (ko) 2022-08-16
KR20210135977A (ko) 2021-11-16

Similar Documents

Publication Publication Date Title
KR102432935B1 (ko) 표시 장치
CN110729324B (zh) 像素和包括该像素的有机发光显示装置
KR102833463B1 (ko) 표시 장치
KR102764007B1 (ko) 표시 장치
EP3355356B1 (en) Display device including an emission layer
US11568769B2 (en) Display device
KR102047513B1 (ko) 표시 장치
KR20200075972A (ko) 표시 장치
EP3826060A1 (en) Display device
CN114203761A (zh) 显示装置
KR20250109183A (ko) 표시 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20170511

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20200511

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20170511

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20210806

A107 Divisional application of patent
GRNT Written decision to grant
PA0107 Divisional application

Comment text: Divisional Application of Patent

Patent event date: 20211109

Patent event code: PA01071R01D

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20211109

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20211109

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20241022

Start annual number: 4

End annual number: 4