[go: up one dir, main page]

JP6773642B2 - 単一トランジスタを用いてloリーケージと画像排除を検出する方法及び装置 - Google Patents

単一トランジスタを用いてloリーケージと画像排除を検出する方法及び装置 Download PDF

Info

Publication number
JP6773642B2
JP6773642B2 JP2017506655A JP2017506655A JP6773642B2 JP 6773642 B2 JP6773642 B2 JP 6773642B2 JP 2017506655 A JP2017506655 A JP 2017506655A JP 2017506655 A JP2017506655 A JP 2017506655A JP 6773642 B2 JP6773642 B2 JP 6773642B2
Authority
JP
Japan
Prior art keywords
signal
port
node
spectrum
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017506655A
Other languages
English (en)
Other versions
JP2017531354A (ja
Inventor
サム,コンメン
マ,ファイナン
ソー,ゾー
ラプ ケイ チェン,リッキー
ラプ ケイ チェン,リッキー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tensorcom Inc
Original Assignee
Tensorcom Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tensorcom Inc filed Critical Tensorcom Inc
Publication of JP2017531354A publication Critical patent/JP2017531354A/ja
Application granted granted Critical
Publication of JP6773642B2 publication Critical patent/JP6773642B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02Transmitters
    • H04B1/04Circuits
    • H04B1/0475Circuits with means for limiting noise, interference or distortion
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/007Demodulation of angle-, frequency- or phase- modulated oscillations by converting the oscillations into two quadrature related signals
    • H03D3/008Compensating DC offsets
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/007Demodulation of angle-, frequency- or phase- modulated oscillations by converting the oscillations into two quadrature related signals
    • H03D3/009Compensating quadrature phase or amplitude imbalances
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/12Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes
    • H03D7/125Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes with field effect transistors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16Multiple-frequency-changing
    • H03D7/165Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02Transmitters
    • H04B1/04Circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02Transmitters
    • H04B1/04Circuits
    • H04B1/0458Arrangements for matching and coupling between power amplifier and antenna or between amplifying stages
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03CMODULATION
    • H03C2200/00Indexing scheme relating to details of modulators or modulation methods covered by H03C
    • H03C2200/0037Functional aspects of modulators
    • H03C2200/0058Quadrature arrangements
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02Transmitters
    • H04B1/04Circuits
    • H04B2001/0408Circuits with power amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)

Description

[クロスリファレンス]
本出願は、2014年8月25日に出願した米国特許出願第14/467,075号の継続出願である。この出願と、本出願に引用したその他のすべての引用文献は、引用により全体が組み込まれている。
連邦通信委員会(FCC)は、商用ワイヤレスアプリケーション用の60GHzに割り当てられたスペクトルを有する。Wireless Gigabit Alliance(WiGig)は、IEEE802.11adプロトコルを推進するべく開発された。このプロトコルは、この周波数帯域で動作し、最大7Gbpsのデータ転送速度を実現することが期待される。
半導体ダイに形成された集積回路は、ミリ波帯域での高周波動作を提供する。これらの集積回路は、相補型金属酸化膜半導体(CMOS:Complementary Metal Oxide Semiconductor)、シリコン−ゲルマニウム(SiGe)、あるいは、ガリウムひ素(GaAs)技術を用いて、このダイを形成する。
ミリ波システムでは、ワイヤレスチャネルで伝送された信号の伝送路は、アップコンバータに生じる様々なミスマッチ条件を補償する必要がある。これらの条件のいくつかは、伝送したRFスペクトル中の局所発振器(LO)リーケージと信号画像として現れる。
CMOSは、集積回路の構築に用いられる主要技術である。N−チャネルトランジスタとP−チャネルトランジスタ(MOSトランジスタ)は、細線技術を使用して、MOSトランジスタのチャネル長を絶えず短くするようにしている。現在のチャネル長は40nmであり、VDD電源は1.2V、金属レベル層の数は、8又はそれ以上にすることができる。
CMOSは、トランシーバの悪条件を克服するのに必要な多くの補てん技術を実行する計算能力を提供する。また、この計算能力は、電力効率の良い状態で使用して、消散エネルギィがモバイルアプリケーションに使用するCMOSにこれらの重要なトランシーバ構築ブロックを作りこむのに十分低くなるようにすべきである。これは、最適な性能を達成しつつ、トランシーバのバッテリィ電力の節約に役立つ。
本発明の様々な実施例と態様を以下の詳細と添付図面を参照して説明する。添付図面は、様々な態様と実施例を示している。以下の記載と図面は、開示の態様を示すものであり、制限であると解するべきではない。多くの特定の詳細は、様々な態様と実施例の全体的な理解を提供するためのものである。しかしながら、所定の場合、公知又は従来の詳細は、このような態様と実施例について簡潔に述べるために、省略されている。
一態様では、直列信号路の2つのRFスペクトルを混合して、信号をダウンコンバートして、所望のRF信号のスペクトル中のLOリーケージのレベルと画像排除を表す信号成分を抽出する単一トランジスタの使用に関する。同じ機能を実行する従来の技術では、歪を検出するには、混合器、フィードバックVCO、フィルタなどの複雑な回路部品を必要とする。これらの三大処理ブロックは、多数のトランジスタ、インダクタ、及びキャパシタが必要であり、集積回路基板(チップ)の面積の相当部分を占めている。VCOは単独でチャージポンプ、ループフィルタ、プリスケーラ、デバイダ、水晶振動子、及び/又は、シグマデルタ変調器を要する。さらに、これらの回路部品は、安定性の問題に合わせて設計する必要があり、フィードバックVCO内の、PLLの過渡的挙動、整定時間、VCOキャパシタバンクキャリブレーション、その他を、厳しい精度で作動するように設計してシミュレーションする必要がある。本発明の所定の態様によれば、単一トランジスタが、これらのすべての部品に取って代わり、設計を簡単にするとともに、面積及び電力の消費をほぼ二けた低減させる。
もう一つの態様では、直列信号路にある異なるポート対からのRFスペクトルのタッピングに関する。単一トランジスタが混合機能を実行し、直列信号路の二つのポートに接続され、ダウンコンバート信号成分を決定することができる。さらに、この二つのタップしたポートは、フリップされて単一トランジスタに適用され、このトランジスタがさらに、所望のRF信号のスペクトル内のLOリーケージと画像排除のレベルを検出できる。
もう一つの態様は、第1の信号を第2の信号と混合する装置に関するものであり、これは:直列に接続され、直列信号路を形成する複数の回路要素と;この複数の回路要素の一つであって、直列信号路内に接続された入力ノードと出力ノードを有する回路要素と;入力ノードに接続されたトランジスタのゲートと;出力ノードに接続されたトランジスタのソースと;合成ノードに接続されたトランジスタのドレインと;を具え、トランジスタが入力ノードにおける第1の信号と、出力ノードにおける第2の信号を混合して、第1の信号と第2の信号間の混合信号を合成ノードにおいて生成し;この装置は更に、入力ノードに印加される第1のホモダイン信号と、第1のLOリーケージ信号と、第1の画像排除信号を具える第1スペクトルと;出力ノードで、回路要素の一つによって変形された第2のホモダイン信号と、第2のLOリーケージ信号と、第2の画像排除信号を具える第1スペクトルのバージョンと、を具え、さらに、直列信号路の入力に接続した入力ポートと;直列信号路の出力に接続した出力ポートとを具え、アップコンバートRF信号が入力ポートに接続されており;さらに、合成ノードに接続されたローパスフィルタ(LPF)と;LPFに接続されたデジタル信号プロセッサ(DSP)であって、補正ファクタを計算して全スペクトル中のLOリーケージ信号と画像排除信号を低減するプロセッサと;を具える。この装置は、さらに、入力ポートにおいて上述の回路要素の一つに接続された先行回路要素と;出力ポートにおいて、上述の回路要素の一つに接続された後続回路要素とを具え、アップコンバートRF信号が先行回路要素に接続されており、前述の回路要素の一つが、第2の信号を第1の信号に対して非反転又は反転させる増幅器ステージであり、前述の回路要素の一つが、第2信号を第1信号に対して増幅し位相シフトさせる増幅器ステージである。
もう一つの態様は、自己混合信号を生成するように構成された装置に関する。この装置は:入力ノードと出力ノードを具える第1の回路と;入力ノードに接続されたトランジスタのゲートと;出力ノードに接続されたトランジスタのソースと;合成ノードに接続されたトランジスタのドレインと;入力ノードに印加される第1のホモダイン信号と、第1のLOリーケージ信号と、第1の画像排除信号を具える第1のスペクトルと; 回路要素によって変更、出力ノードで生成される第2のホモダイン信号と、第2のLOリーケージ信号と、第2の画像排除信号とを具える第1スぺクトルのバージョンとを具え、このトランジスタが第1のスペクトルを第1のスペクトルのバージョンと混合して、合成ノードにおいて自己混合信号を生成し;この装置がさらに、入力ノードにおいて第1の回路要素に接続された入力ポーとを有する先行回路要素と;出力ノードにおいて第1の回路要素に接続された出力ポートを有する後続回路要素と;を具え、アップコンバートRF信号が入力ポートに接続されており、さらに、出力ポートに接続されたアンテナを具える。この装置はさらに、合成ノードに接続されたローパスフィルタを具え、第1の回路要素は、出力ノードにおいて入力信号を非反転又は反転させる増幅器ステージであって、第1の回路要素は、出力ノードにおいて入力信号を増幅し位相シフトさせる増幅器ステージである。
もう一つの態様は、2つの選択されたポート間で混合信号を生成する方法に関するものであり、この方法は:複数の回路要素を直列に接続して直列信号路を形成するステップと;この直列信号路内の二つの隣接する回路要素間の別々のポートを割り当てるステップであって、入力ポートを直列信号路の最初の回路要素の入力に接続し、出力ポートを直列信号路の最後の回路要素の出力に接続するステップと;トランジスタのゲートを二つのポートのうちの第1の選択されたポートに接続するステップと;トランジスタのソースを二つのポートのうちの第2の選択されたポートに接続するステップと;トランジスタのドレインを合成ノードに接続するステップと;を具え、これによって、合成ノードで二つの選択されたポート間の混合信号を生成し、第1の選択されたポートが、入力ノードに印加されたホモダイン信号と、LOリーケージ信号と、画像排除信号の少なくとも一つを具える第1のスペクトルを有し;第2の選択されたポートにおけるこの信号が、複数の回路要素の少なくとも一つによって変形された、ホモダイン信号のバージョンと、LOリーケージ信号のバージョンと、画像排除信号のバージョンの少なくとも一つを具える第2のスペクトルを有し、第2のスペクトルのバージョン成分が、少なくとも、第1のスペクトルの非反転あるいは反転成分、増幅又は減衰成分、あるいは位相シフト成分を具え;この方法はさらに、デジタル信号プロセッサ(DSP)をローパスフィルタの出力に接続して補正ファクタを計算し、直列信号路のすべての信号のLOリーケージ信号と画像排除信号を低減するステップを具える。この方法は更に:アップコンバートRF信号を入力ポートに接続するステップを具え、ここで、第1の選択されたポートは、増幅器の入力ノード又は出力ノードに対応し、第2の選択されたポートは、増幅器の残りのノードに対応する。
本開示における図面は、必ずしも寸法通りではなく、図中の様々な要素の相対的寸法が記載されている。個々に開示された発明の態様は、様々なフォームを含んでおり、ここに開示されているものに限定されると解するべきではない。いくつかの場合、公知の構造及び機能は、簡潔にするために詳細は図に示されておらず、あるいは記載されていない。図中、特に説明がない限り、同じ番号が同じ要素に付されている。
図1Aは、ベースバンドプロセッサ/トランスミッタ/アンテナ路を示す。 図1Bは、I/Q信号で駆動するダイレクト変換トランスミッタを示す。 図2Aは、本発明の一態様による、I/Q信号で駆動するダイレクト変換アップコンバータを、位相/振幅/DCオフセット歪及び補正回路とともに示すブロック図である。 図2Bは、図2Aの回路によって生成した本発明の一態様による信号のスペクトルプロットである。 図2Cは、本発明の一態様による、トランスミッタデジタルアナログコンバータ(DAC)I/Q信号で駆動するダイレクト変換アップコンバータを、位相/振幅/DCオフセット歪及び補正回路とともに示すブロック図である。 図3Aは、本発明の一態様による、I/Q信号で駆動するダイレクト変換アップコンバータを、位相及び振幅歪の補償調整と共に示し、パワー増幅器(PA)に基づく検出回路を示すブロック図である。 図3Bは、本発明の一態様による図2Aの入力スペクトルを仮定した、図3Aに示す回路のダウンコンバート信号のスペクトルプロットである。 図4は、本発明の一態様による、パワー増幅器の回路図である。 図5は、本発明の一態様による、パワー増幅器に接続された歪を低減するための検出回路のブロック図である。 図6Aは、本発明の一態様による、検出器回路の検出要素として動作する単一のトランジスタを示す回路ブロック図である。 図6Bは、本発明の一態様による、検出器の検出要素として動作する単一のトランジスタを具えるシステムの代替の構成を示す図である。 図7は、本発明の一態様による、検出回路にトランスミッタ路を接続するタップポイントの代替セットを示す回路ブロック図である。 図8Aは、本発明の一態様による、二つの選択したポート間で混合信号を生成する方法を示すフローチャートである。 図8Bは、本発明の一態様による、信号処理方法を示すフローチャートである。
WiGig規格は、60GHz帯域内でほぼ10GHz信号帯域幅を提供する。通常、ダイレクト変換システムが用いられ、これは、伝送信号のスペクトルに形成されている画像となるI/Qミスマッチが生じることが知られている。これは、「I」(同相)と「Q」(直角位相)の信号路間の利得と位相歪に起因している。一つの解決策は、キャリブレーション処理を行って、利得と位相の歪によって生じる歪を取り除くことである。
もう一つの歪は、周波数変換の前に発振器信号が信号路に漏れた場合に生じる。発振器信号は、信号自体と混合されると、DCオフセットを起こし、信号路に生じる。更なるDCオフセットは、混合器自体の成分ミスマッチよって生じる。この更なるDCオフセットは、混合器がLO信号を混合すると、LOリーケージを起こす。このDCオフセットは、以下のステージで飽和して低減させる必要がある。解決策は、別のキャリブレーション処理を行って、DCオフセットによって生じた歪を取り除くことである。
ベースバンドトランスミッタのブロック図が図1に記載されている。信号は、ベースバンドプロセッサ1−1に入り、アンテナ1−4を介するフリースペースへの伝送用に処理される。この処理は、この業界で知られている所定の多くの基準の一つにしたがって行われる。処理を行った信号は、デジタル/アナログコンバータD/A1−2によってアナログに変換される。D/Aからのこのアナログ信号は、アナログトランスミッタに印加されて、ベースバンド信号をより高いキャリア周波数にアップコンバートする。一例は、ダイレクト変換トランスミッタであり、ここでは、ベースバンド信号のスペクトルが局所発振器によって直角コンバータを用いてRFキャリア周波数に変換される。変換されなかった信号は、アンテナ1−4に送信され、フリースペースに送られる。
アナログトランスミッタ1−3の更なる詳細が図1Bに記載されている。入力は、直角ベース帯域信号:QsigとIsigであり、各Isigは、Qsigからの位相差が90度である。これらの直交する信号は、合成されると、原情報を含む。これらの二つの信号は、また、同じスペクトルを具える。Qsigは、第1の混合器1−7に印加され、Isigは第2の混合器1−6に印加される。両混合器は、LO1−5の直角出力で切り替わる。Cosωosct波形を用いて、Qsigを混合し、sinωosct波長を用いてIsigを混合する。混合器1−6及び1−7の出力は、加算器1−8によって互いに加算される。合成信号は、プリアンプ1−9に印加され、これがパワーアンプ(PA)1−10を駆動する。PA1−10は更に信号を増幅する。マッチングネットワーク1−11によって、PA1−10からの最大電力がアンテナ1−4に確実に伝送される。アップコンバートした信号が、伝送に十分な電力をもってフリースペースに提供される。
図1Bの回路図を参照して伝送されるような理論上の理想回路においては、トランスミッタは理想I/Q信号(位相と振幅が帯域幅を超えて一定)と、LO1−5からベースバンド信号路へ漏れのない理想発振器を有する。
図2Aは、位相/振幅歪などのI/Q信号に導入された様々な形の歪と、LOキャリアリーケージと回路のミスマッチによって生じた有効DCオフセットを伴うトランスミッタを示す。例えば、混合器1−7の入力に印加されるQsig入力は、所望のQsig信号の他に所望しない位相/振幅歪とDCオフセットを含んでいる。同様に、混合器1−6の入力に印加されるIsig入力は、所望のIsig信号の他に、所望しない位相/振幅歪とDCオフセットを含んでいる。これらの所望しない歪は、図1Bに示す理想回路で求められる理想の送信信号特性を劣化させる。
I/Q信号の振幅と位相の歪は、部分的に、I/Q信号を生成するのに使用した伝送関数の周波数依存性と、寄生効果による信号のリーク、及びトランジスタと部品のミスマッチによって生じる。例えば、DCオフセットは、部分的に、混合器1−7と1−6が、信号路でLO信号をリークしたキャリアLO信号と混合するために生じる。これによって、トランスミッタ出力が変調していないLOキャリアの一部と画像信号を含むことになる。
加算器1−8の出力におけるアップコンバートスペクトル2−1が、図2Bに示されている。所望の単側波帯のスペクトルはωsig2−4である。望ましくないLOリーケージ信号2−3のスペクトルは、ωloに示されている。I/Q信号の位相と利得のミスマッチが、ωimgにおける信号の望ましくない画像トーンのスペクトルを引き起こす。望ましくない画像トーンは、LOリーケージ信号の下のオフセットであり、所望の単側波帯は、LOリーケージ信号の上である。このトーンは、(ωlo−ωimg)と(ωsig−ωlo)間の周波数デルタである、δFよって分離される。通常のトランスミッタでは、これらの3つのトーン(ωimg、ωlo、ωsig)は、プリアンプ1−9、PA1−10、マッチングネットワーク1−11、アンテナ1−4のチェーンを通って伝わり、RF出力の成分になる。このトランスミッタをキャリブレートして、トーンωimgとωloが最小限になる、あるいは可能であれば除去することが非常に望まれている。
キャリアリーケージ信号ωlo2−3は、通常、トランスミッタのアナログベース帯域セグメント中に生じる。直角信号は、トランスミッタの信号路内で合わさった信号路中の取得したDCオフセットによるキャリアリーケージが生じ、これによって信号が変調していないキャリアを含むことになる。キャリアリーケージは、所望の信号と共に送信されるので、非変調キャリアは、キャリアリーケージ信号の源である。所望の信号の電力は、システムの要求によって小さくなるので、キャリアリーケージ信号は、信号全体を支配することができる。したがって、所望の信号の品質を改善するためには、キャリアリーケージを低減する必要がある。
ダイレクト変換システムのI/Qミスマッチ信号は、所望の信号ωsig2−4の信号品質を劣化させる。I/Qミスマッチは、トランスミッタのベースバンドセグメントの直角路内で生じる。直角信号のI/Q成分は、各々、信号情報の所定の帯域を搬送する。理想的には、I/Q信号路のベースバンドセグメント中の回路の特性が、信号情報の全帯域幅にわたって互いに正確にマッチしていれば、望ましい。この理想的な状態では、I及びQ信号の対応する成分間に90°の位相シフトと同じ振幅があるため、I/Qミスマッチがほぼゼロの値にまで低減される。
しかしながら、ベースバンドセグメント内の回路の実際の特性は、通常、信号情報を搬送するスペクトルの全帯域幅にわたって互いにマッチングしない。通常、I/Q信号の位相と振幅は、信号情報の帯域の中心でマッチングしている。信号情報は、キャリア周波数の中心帯域を有しているため、信号情報成分のいくつかは、中心キャリア周波数から離れて位置している。I/Q信号路を形成しているこの成分は、キャリア周波数から離れたこれらの周波数ではマッチングしていないので、これらの周波数内で搬送されたI/Q信号は、通常異なる位相及び振幅特性で処理される。したがって、I信号がキャリア周波数からδωだけ周波数がオフセットされて回路によって処理される方法は、Q信号がキャリア周波数からδωだけ周波数オフセットされて回路で処理される方法と合致しない。これは、I/Qミスマッチとして知られており、信号情報の帯域内のI/Q路間で生じる。このI/Qミスマッチの結果、図2Bに示すような望ましくない側帯画像ωimg2−2が信号スペクトルを伴って生じる。このI/Qミスマッチは所望の信号のスペクトル中に歪を生じさせ、搬送されている様々な変調信号にひずみが生じる。したがって、このI/Qミスマッチを低減させて所望の信号の品質を改善することが望まれる。
キャリアリーケージの問題となるスペクトルの振幅とI/Qミスマッチ信号を低減する必要があるのであれば、最初のステップは、ミスマッチによるこれらの問題となるスペクトルを検出することである。問題となるスペクトルが検出されれば、様々な回路技術とアルゴリズムをともに用いて、この問題となるスペクトルを低減させることができ、これによって所望の信号の品質を改善することができる。
様々な回路構造に関連するアルゴリズムをコンピュータに実装することができる。このアルゴリズムは、実行するときに、上述した方法のような一またはそれ以上の方法を実行するインストラクションを含んでいてもよい。この情報キャリアは、メモリ、ストレージデバイス、あるいはプロセッサのメモリ等の、コンピュータであるいは機械で読み取り可能な媒体である。
これらのコンピュータプログラム(プログラム、ソフトウェア、ソフトウエアアプリケーション、あるいはコードとしても知られている)は、プログラム可能なプロセッサ用の機械インストラクションを含み、高レベル手続き型及び/又はオブジェクト指向プログラミング言語で、及び/又はアッセンブリ/機械言語で実装することができる。ここで使用しているように、用語「機械で読み取り可能な媒体」、「コンピュータで読み取り可能な媒体」とは、コンピュータプログラム製品、機械インストラクション及び/又はデータをプログラム可能なプロセッサに提供するのに使用される装置及び/又はデバイス(例えば、磁気ディスク、光ディスク、メモリ、プログラム可能な論理デバイス(PLDs))を意味し、機械インストラクション機械で読み取り可能な信号として受信する機械で読み取り可能な媒体を含む。用語「機械で読み取り可能な信号」は、機械インストラクション及び/又はデータをプログラム可能なプロセッサに提供するのに使用される信号を意味する。
検出回路2−12の一例が図2Aに示されており、これは問題となるスペクトルを検出するのに使用される。このバージョンの検出回路は、歪を検出するためには混合器2−5、フィードバックVCO2−6、及びフィルタ2−7の少なくとも3つの主要処理ブロックを必要とする。これらの3つの主要処理ブロックは、多数のトランジスタ、インダクタ、キャパシタを必要とし、集積回路基板(チップ)の面積の大部分を占めている。VCO単独では、チャージポンプ、ループフィルタ、プリスケーラ、デバイダ、水晶発振器、及び/又はシグマデルタモジュレータを必要とする。さらに、図2Aに示すように、検出回路2−12は、安定性の問題に対して設計する必要があり、ここではフィードバックVCO2−6内のPLLの過渡的挙動、整定時間、VCOキャパシタバンクキャリブレーション、その他が、厳しい精度で稼働するように設計されシミュレーションされる必要がある。
面積を占めることに加えて、これらの処理ブロックは、電力を消費する。持ち運び可能なシステムについては、再チャージを行う間、バッテリは所定量のエネルギィを提供できる。これらの処理ブロックは、バッテリからのエネルギィを失わせ、使用する間により短い時間インターバルでチャージする必要がある。
加算器1−8の出力は、検出回路2−12の混合器2−5に送られて、フィードバックVCO2−6からの信号と混合される。混合器2−5の出力は、フィルタ2−7によってフィルタにかけられ、ADC2−8の入力に送られる。検出信号がフィルタ2−7でフィルタにかけられると、フィルタにかけた信号がADCによってデジタルドメインに変換されて、デジタル信号プロセッサ(DSP)2−9でプログラムされたアルゴリズムによって処理される。これらの歪が検出されると、測定値を用いて、フィードバック回路による歪の量を減らして、各歪成分を最小限に抑える。
例えば、最小二乗平均(LMS)などの数々のキャリブレーション技術を、使用することができる。いくつかの測定試験は、通常、DSP2−9によって行われ、振幅、位相、及びDCオフセットを調整して、I/Qミスマッチによる歪とキャリアリーケージをそれぞれ最小限に抑える。DSPは、これらのキャリブレーション技術に基づいて様々なアルゴリズムを用い、これらのパラメータを測定して調整することができる。これらのアルゴリズムは、ソフトウエアプログラム、コンピュータコード、機械コード、その他を用いてプログラムすることができる。
これらの各キャリブレーションが実行されると、調整ブロック2−10はLO1−5信号路における調整可能な成分と、I/Q信号路における調整可能な成分(図示せず)とを調整することができる。これらの調整により、望ましくないLOリーケージと画像排除の歪が低減される。測定は、不活性期間に繰り返して行うことができ、結果はメモリに保存できる。次いで、フィードバックVCO2−6の周波数を変更して、異なる搬送周波数を擬して検出、測定、及び調整を再度行い、この異なる搬送周波数における歪を最小限に抑える。
測定のタップポイントは、加算器1−8の後部に生じる。したがって、このフィードバック補正は、図1Bに示すプリアンプ1−9とPA1−10を含む直列信号路に生じる更なる歪を補償するものではない。
図2Cは、補正技術を示す図であり、ここで、調整ブロック2−10からの補正信号は、加算器2−16及び2−17に印加される。この場合、補正信号は、デジタルドメインにおけるI信号2−19とQ信号2−18のデジタルストリームに加えられる。I/Q信号は、次いで、デジタル−アナログコンバータ2−15と2−14に、それぞれ印加される。アナログI/Qは、ここで、補償済の位相/振幅およびDCオフセットを含み、望ましくない位相/振幅およびDCオフセット信号をオフセットする。アップコンバータ、検出回路ADC、及びDSPを含むこのフィードバックループは、検出信号をモニタして、歪が最小になるかあるいは取り除かれるまで加算器2−16及び2−17に補正信号を繰り返し印加できる。
図3Aは、図2Aに示すフィードバックVCO2−6又は混合器2−5を使用することなく、有害なスペクトルを検出する革新的な実施例を示す。むしろ、検出回路3−1は、破線ブロック3−7内の直列ネットワークの直列信号路から2つのポートをタップしている。一つの例示的態様は、図3Aに示すような、ポート3−3及び3−4のタップである。直列信号路は、直列に接続された回路要素を含む信号路として定義されている。個別のポートがこの直列信号路内の二つの隣接する回路要素の間に割り当てられている。直列信号路への入力は、入力ポートとしてラベルがつけられており、直列信号路の出力は、出力ポートとしてラベルがつけられている。これらの回路要素は、プリアンプ、増幅器、低雑音増幅器、いくつかのフィルタ、マッチングネットワーク、その他を具えている。一例は、ノード3−2、3−3、3−4及び3−5を具える図に示す信号路であるが、通信システム回路は、集積回路内にこのような直列信号路を数多く含んでいる。例えば、低雑音増幅器、プリアンプ、及び増幅器を含むトランシーバ内の受信路は、直列信号路の別の例となるであろう。
特定の直列信号路は、図3Aの破線ブロック3−7内に示すように、直列に接続されたプリアンプ1−9、PA1−10、及びマッチングネットワーク1−11を具える。この直列信号路は、二つのポートでタップが切られており、検出回路3−1に印加されている。この場合、ポート3−3はRF信号RFinをPAとPAのポート3−4に印加しており、PA1−10の出力において、RF信号RFoutを生成している。代替の態様では、直列信号路からのその他のタップを切ったポートを使用してもよい。この直列信号路における各ポートでのRF信号のスペクトルは、図2Bに示すスペクトルと同様である。直列信号路からのRFスペクトルの少なくとも2つの異なるポートは、検出回路3−1に印加される。
PA1−10回路要素のこれら2つのポート3−3及び3−4は、検出回路3−1に接続され、この検出回路は、二乗機能を有する。ポート3−4における信号は、ポート3−3における信号の増幅したバージョンであり、したがって、ポート3−3におけるスペクトルもポート3−4で増幅される。ポート3−4におけるスペクトルは、ポート3−3におけるスペクトルのバージョンである。二乗回路は、RF信号のスペクトルの2つのバージョンをそれ自体と乗算する。これらのタップをきったポートは、互いに対して有効に混合され、これによって、フィードバックVCO2−6と混合器が不要になる。タップを切った各ポートにおけるスペクトルの成分は、EQU.1で与えられる(増幅に無関係に)。
ω=Acos(ωt);Lω=Acos(ωt);及びSω=Acos(ωt)
EQU.1
図3Aにおける検出回路3−1は、合成ノード3−6において、図3Bに示すスペクトルを生成する。二乗トランジスタの出力は、EQU.2で与えられて、EQU.3で拡張される。
(Iω+Lω+Sω(Iω+Lω+Sω)=[Acos(ωt)+Acos(ωt)+Acos(ωt)]
EQU.2
(A1)(A2)cos(ωt−ωt)+(A1)(A3)cos(ωt−ωt)+
(A2)(A3)cos(ωt−ωt)+...other terms
EQU.3
式3において、「other terms」には、DC項と、((ωt+(ωt))、((ωt+(ωt))、その他のより高次の周波数項とが含まれる。ローパスフィルタ2−11を用いて、これらの高次周波数項を除去する。除去したLPF2−11の出力における二乗関数出力スペクトル3−7が、図3Bに記載されている。ここで、T2−15は、[(A1)(A2)cos(ωt−ωt)+(A2)(A3)cos(ωt−ωt)]からなるトーンであり、T2−16は、(A1)(A3)cos(ωt−ωt)からなるトーンである。DC項は、DC2−14として示されている。
トーンT2−15は、DC2−14からδF2−17だけ離れた周波数に位置しており、トーンT2−16は、DC2−14から2*δF2−18だけ離れた周波数に位置している。これは、図2Bに示すスペクトルに、少なくとも一の回路要素によって変形したスペクトルの別のバージョンを乗算する、検出回路3−1内の二乗機能による。ついで、キャリブレーションアルゴリズムが、トランスミッタのDCオフセットと、トランスミッタI/Q路の利得/位相を調整して、これらの2つのトーンT及びTを小さくする。TとTが最小になると、LOリーケージと画像トーンの所望しないRF出力も最小になる。
図4は、トランスミッタ段用の直列信号路の回路図4−6の一態様を示す。図3Aの破線ボックスの3−7プリアンプ1−9とPA1−10は、トランジスタ、キャパシタ、及びインダクタとして示されている。トランジスタNとNは縮小された増幅器を提供するサイズである。N及びNトランジスタのトランジスタ名は、N−チャネルMOS(金属酸化膜半導体)トランジスタを意味する。プリアンプは、インダクタL4−3とトランジスタN4−1を具えており、一方PA1−10は、インダクタL4−4とトランジスタN4−5を具える。プリアンプは、キャパシタ4−2を介してPAに接続されている。加算器1−8からの信号はポート3−2においてトランジスタNのゲートに接続される。プリアンプはこの信号を増幅し、増幅した信号をポート3−3においてトランジスタNのゲートに接続する。ポート3−4におけるPA信号は、マッチングネットワーク1−11に接続される。マッチング回路は、ポート3−4とポート3−5の間の最大電力をアンテナ1−4に送信するように設計できる。図2Bに示すスペクトルは、ポート3−2、3−3、3−4及び3−5において、変化する増幅レベル(プリアンプ、PA、及びマッチングネットワークに依存して)にみることができる。
図5は、タップされており、検出回路ブロック3−1に接続されている直列信号路のポート3−3及び3−4を示す図であり、ポート3−3のスペクトルとポート3−4のスペクトルを乗算する。これらのスペクトルは、同様であるが、振幅が変化し、乗算器は二乗関数と呼ばれる。二乗関数の結果は、合成ノード3−6において検出回路の出力に接続される。合成ノード3−6で検出した信号のスペクトルは、LPF、ADC、DSP、その他によって位相、振幅及びDCオフセットを調整する前に、TとTが最小限になるように処理する。
図6Aは、二乗機能を実行するのに使用できる単一トランジスタ6−1を用いた一態様を示す。トランジスタNは、パワーアンプ(PA)トランジスタNの1/100単位の非常に小さいデバイスであってもよい。トランジスタNのソース(S)は、直列信号路のポート3−3に接続されており、Nのゲート(G)は、直列信号路のポート3−4に接続されている。トランジスタNの基板(SUB)は接地されているが、その他の電位レベルを用いてもよい。デバイスが小さくなっているため、トランジスタNのポート3−3及び3−4上のトランジスタNの負荷は最小であり、NはPA回路の通常動作にはわずかしか影響しない。さらに、トランジスタNは、二乗検波デバイスとして作動し、ポート3−3におけるスペクトルとポート3−4におけるスペクトルを乗算し、合成ノード3−6であるトランジスタNのドレイン(D)における出力を生成する。したがって、信号トランジスタNは、図2Aの検出回路2−12における混合器2−5とフィードバックVCO2−6による機能を実行する。トランジスタNのドレインノード(D)において検出した信号のスペクトルを、LPF、ADC、DSP、その他によって上述した通り処理を行い、位相、振幅、及びDCオフセットをT及びTが最小になるように調整する。
さらに、NのドレインはLPF2−11のトランジスタのゲートに接続されているので、Nデバイスを通る直流バイアス電流はない。Nは、能動混合器のように作動し、トランジスタのゲートとソースのノードは両方とも、RF信号;Iω=Acos(ωt)、Lω=Acos(ωt)、及びSω=Acos(ωt)のスペクトルを搬送する直列信号路のRF出力ポートに接続されている。能動混合器として、RFスペクトル回数にそのバージョンを乗算して、図3に示すとともに、上述の式EQU.3に記載したダウンコンバート信号を生成する。
この検出回路3−1は、図2Cに示す検出回路2−12に示す混合器2−5とフィードバックVOC2−6の複雑な回路成分と設計に比較すると、チップの面積と、ワット損で2桁を超える大きさを節約することができる。さらに、検出回路2−12内のVCOと関連する回路に関する安定性とその他の設計の問題がなくなり、単一トランジスタを使用する検出回路の設計全体を簡単にする。
図6Bは、二次機能を実行する単一トランジスタ6−2を用いた別の態様を示す。トランジスタNは、図6Aのトランジスタ6−1と同じサイズである。しかし、トランジスタNのソース(S)が、直列経路のポート3−4に接続されており、Nのゲート(G)は直列信号路のポート3−3に接続されている。同様に、トランジスタNの基板(SUB)は、設置されているが、その他の電位レベルを使用することができる。トランジスタNのポート3−3及び3−4上のトランジスタNの負荷は最小であり、NはPA回路の通常動作にはわずかしか影響しない。さらに、トランジスタNは、二乗検波デバイスとして作動し、ポート3−3におけるスペクトルをポート3−4におけるスペクトルと乗算し、合成ノード3−6でトランジスタNのドレイン(D)における出力を生成する。したがって、信号トランジスタNは、図2Aの検出回路2−12における混合器2−5とフィードバックVCO2−6による機能を実行する。トランジスタNのドレインノード(D)において検出した信号のスペクトルを、LPF、ADC、DSP、その他によって上述した通り処理を行い、位相、振幅、及びDCオフセットをT及びTが最小になるように調整する。
図7は、直列信号路がポート3−2及び3−3でタップされており、検出回路3−1に接続されていることを除いて、図5に示す回路と同じ回路を示す。直列信号路におけるその他のタップされる可能性のあるポート対には、3−2、3−4、3−3、3−5、その他がある。タップされたポートは、検出回路3−1におけるトランジスタのゲートとドレインに接続されるので、タップされた地点間の電位差で電圧(Vg−Vs)が生じ、これを用いてIds電流が生成される。検出回路は、図6A又は図6Bのいずれかに示すトランジスタ構造を用いることができる。検出回路3−1内のトランジスタのドレインノード(D)で検出した信号のスペクトルは、すでに述べたとおり、LPF、ADC、DSP、その他によって処理され、位相、振幅、及びDCオフセットを調整して、T及びTを最小にする。
したがって、検出回路3−1のトランジスタN又はNは、VOC、チャージポンプ、ループフィルタ、プリスケーラ、デバイダ、水晶発振器、及び/又はシグマデルタ変調器、これらの部品の設計あるいはスペックに関連する必要性をなくすことができる。また、PLL過渡的挙動、整定時間、VCOキャパシタバンクキャリブレーション、その他について述べる必要もない。
図8Aは、本発明の一態様による、二つの選択されたポート間での混合信号を生成する方法を示すフローチャートである。複数の回路要素が、直列801に連結されて、直列信号路を形成している。この直列信号路802内の隣接する二つの回路要素間に個別ポートが割り当てられており(802)、入力ポートは直列信号路の最初の回路要素の入力に、また、出力ポートは直列信号路の最後の回路要素の出力に接続されている。二つのポートのいずれかが選択され(803)、トランジスタのゲートは第1の選択されたポート804に、トランジスタのソースは第2の選択されたポート805に接続されている。トランジスタのドレインは、結合ノード806に接続されており、トランジスタが第1の選択されたポートにおける信号を、第2の選択されたポートにおける信号と混合し、これによって、結合ノードにおいて、二つの選択されたポート間の混合信号を生成する。
一の態様では、第1の選択されたポートにおける信号は、入力ノードに印加されたホモダイン信号、LOリーケージ信号、及び画像排除信号の少なくとも一つを含む第1スペクトルを有する。第2の選択されたポートにおける信号は、複数の回路要素の少なくとも一つによって変更された、ホモダイン信号のバージョン、LOリーケージ信号のバージョン、及び画像排除信号のバージョンの少なくとも一つを含む第2スペクトルを有する。第2スペクトルのバージョン成分は、第1スペクトルの非反転又は反転、第1スペクトルの増幅又は減衰バージョン、又は第1スペクトルの位相シフト成分の少なくとも一つを含む。
いくつかの態様では、図8Aに示す方法は、さらに、結合ノードにローパスフィルタを接続するステップを具える。一態様では、デジタル信号プロセッサがローパスフィルタの出力に接続されており、直列信号路内のLOリーケージ信号と画像排除信号を低減させる補正ファクタを計算するように構成されている。
図8Aに示す方法は、さらに、アップコンバートRF信号を入力ポートへ接続するステップを具える。別の態様では、第1の選択されたポートが増幅器の入力ノード又は出力ノードに対応し、第2の選択されたポートが増幅器のその他のノード(例えば、出力ノード又は入力ノード)に対応する。
図8Bは、本発明の態様による信号処理方法を示すフローチャートである。第1のステップ811は、直列信号路の二つのポートを、第1の選択されたポートにおける信号が、ホモダイン信号、LOリーケージ信号、画像排除信号の少なくとも一つを含む第1のスペクトルを有するように選択するステップを提供する。第2の選択されたポートにおける信号は、直列信号路の少なくとも一の回路要素によって変形されたホモダイン信号のバージョン、LOリーケージ信号のバージョン、画像排除信号のバージョン少なくとも一つを含む第2のスペクトルを有する。
いくつかの態様では、第1の選択されたポートが直列信号路の最初の回路要素の入力に接続された入力ポートを具え、第2の選択されたポートが、直列信号路の最後の回路要素の出力に接続された出力ポートを具える。
第2のスペクトルのバージョン成分(すなわち、直列信号路の少なくとも一の回路要素によって変形された、ホモダイン信号のバージョン、LOリーケージ信号のバージョン、及び/又は、画像排除信号のバージョン)は第1スペクトルの非反転又は反転成分、第1スペクトルの増幅又は減衰バージョン、又は第1スペクトルの位相シフト成分の少なくとも一つを含む。
この方法はさらに、信号を第1の選択されたポートからトランジスタ機能812のゲートへ接続するステップと、信号を第2の選択されたポートからトランジスタ機能813のソースへ接続するステップとを具える。いくつかの態様で、トランジスタ機能がトランジスタによって実行されることは自明である。トランジスタ機能は、第1の選択されたポートからの信号を第2の選択されたポートからの信号と混合して、トランジスタ機能のドレインにおいて混合信号814を生成するように動作する。
本発明の一の態様では、図8Bに記載した方法がさらに、アップコンバートRF信号を第1の選択されたポートへ接続するステップを具える。いくつかの態様では、第1の選択されたポートは、増幅器の入力ノードに接続されており、第2の選択されたポートが増幅器の出力ノードに接続されている。いくつかの態様では、この方法はさらに、ローパスフィルタ機能をドレインに提供するステップを具える。このローパスフィルタは、さらに、補正ファクタを計算して、直列信号路のLOリーケージ信号と画像排除信号を低減するように構成されたデジタル信号プロセッサ機能を具えていてもよい。
最後に、上述の記載は、本発明のいくつかの態様を説明するだけのものであると理解すべきである。様々な変更、改善、変形が生じ得、この開示に明らかである。しかしながら、様々な態様は、多くの異なる形で実施することができ、ここに開示したものに限定されると解釈すべきでない。例えば、ここに開示した様々な態様は、トランジスタ内の直列信号路を組み込んだ有線又は無線スタンダードに使用することができる。これらの技術は、直列信号路から情報を抽出する受信及び/又は送信路で使用することができる。
本発明の様々な態様は、異なってはいるが、相互に排他的ではないと解される。これらの原理によれば、当業者は本発明の精神と範囲から外れることなく、多くの変形を行うことができる。N−MOSトランジスタが回路図に記載されているが、P−MOSトランジスタは、同様の性能を実行するように容易に設計することができる。さらに、ネットワークとポータブルシステムは、Time Division Multiple Access(TDMA)、Frequency Division Multiple Access(FDMA)、Code Division Multiple Access(CDMA)、Orthogonal Frequency Division Multiplexing(OFDM)、Ultra Wide Band(UWB)、Wi−Fi、WiGig、Bluetooth、その他といった通信技術を用いて無線で情報を交換できる。ネットワークは、電話ネットワーク、IP(Internet Protocol)ネットワーク、Local Area Network(LAN)、ad−hoc ネットワーク、ローカルルータ、及びその他のポータブルシステムを具えていてもよい。

Claims (18)

  1. 第1信号と第2信号を混合するように構成された装置において:
    直列に接続されて、直列信号路を形成する複数の回路要素と;
    前記直列信号路に接続された入力ノードと出力ノードを有する前記複数の回路要素の一つと;
    前記入力ノードに接続された単一のトランジスタのソースと;
    前記出力ノードに接続された前記トランジスタのゲートと;
    合成ノードに接続された前記トランジスタのドレインと;を具え、
    前記トランジスタが前記入力ノードにおける前記第1信号を前記出力ノードにおける前記第2信号と混合して、前記合成ノードにおいて前記第1信号と前記第2信号間の混合信号を生成し、
    前記第1信号が、前記入力ノードに印加された第1のホモダイン信号、第1の局所発振器(LO)リーケージ信号、及び第1の画像排除信号を含む第1スペクトルを含み、
    前記第2信号が、前記出力ノードにおける前記回路要素の一つによって変形された、第2ホモダイン信号、第2のLOリーケージ信号、及び第2の画像排除信号を含む前記第1スペクトルのバージョンを含み、
    前記装置が、さらに:
    前記合成ノードに接続されたローパスフィルタ(LPF)と;
    前記LPFに接続されたデジタル信号プロセッサ(DSP)と;を具え、
    前記DSPが前記第1スペクトルおよび第1スペクトルのバージョンにおける前記第1および第2のLOリーケージ信号と前記第1および第2の画像排除信号を低減する補正ファクタを計算することを特徴とする装置。
  2. 請求項1に記載の装置がさらに:
    前記直列信号路の入力に接続された入力ポートと;
    前記直列信号路の出力に接続された出力ポートと;を具え、
    アップコンバートRF信号が前記入力ポートに接続されていることを特徴とする装置。
  3. 請求項2に記載の装置が更に:
    前記入力ポートにおける前記回路要素の一つに接続された先行回路要素と;
    前記出力ポートにおける前記回路要素の一つに接続された後続回路要素と;を具え、
    アップコンバートRF信号が前記先行回路要素に接続されていることを特徴とする装置。
  4. 請求項1に記載の装置において、前記回路要素の一つが、前記第2信号を非反転するあるいは反転する増幅器ステージであることを特徴とする装置。
  5. 請求項1に記載の装置において、前記回路要素の一つが、前記第2信号を増幅し、位相シフトする増幅器ステージであることを特徴とする装置。
  6. 自己混合信号を生成するように構成された装置において:
    入力ノードと、出力ノードを具える第1回路要素と;
    前記入力ノードに接続された単一のトランジスタのソースと;
    前記出力ノードに接続された前記トランジスタのゲートと;
    合成ノードに接続された前記トランジスタのドレインと;を具え、
    前記入力ノードにおける信号が、前記入力ノードに印加した第1ホモダイン信号と、第1の局所発振器(LO)リーケージ信号と、第1画像排除信号と、を具える第1スペクトルを有し
    前記出力ノードにおける信号が、前記第1回路要素によって変形され、前記出力ノードで発生した、第2ホモダイン信号と、第2の局所発振器(LO)リーケージ信号と、第2の画像排除信号と、を具える第1スペクトルのバージョンを有し;
    前記トランジスタが、前記第1スペクトルを前記第1スペクトルのバージョンと混合して、前記合成ノードにおいて自己混合信号を生成し、
    前記装置が、さらに:
    前記合成ノードに接続されたローパスフィルタ(LPF)と;
    前記LPFに接続されたデジタル信号プロセッサ(DSP)と;を具え、
    前記DSPが前記第1スペクトルおよび第1スペクトルのバージョンにおける前記第1および第2のLOリーケージ信号と前記第1および第2の画像排除信号を低減する補正ファクタを計算することを特徴とする装置。
  7. 請求項6に記載の装置が更に:
    前記入力ノードにおいて第1回路要素に接続された入力ポートを有する先行回路要素と;
    前記出力ノードにおいて前記第1回路要素に接続された出力ポートを有する後続回路要素と;を具え、
    アップコンバートRF信号が前記入力ポートに接続されていることを特徴とする装置。
  8. 請求項7に記載の装置が更に、前記出力ポートに接続したアンテナを具えることを特徴とする装置。
  9. 請求項6に記載の装置において、前記第1回路要素が、前記出力ノードにおいて前記入力ノードにおける信号を非反転する、あるいは反転する増幅器ステージであることを特徴とする装置。
  10. 請求項6に記載の装置において、前記第1回路要素が前記出力ノードにおいて前記入力ノードにおける信号を増幅し、位相シフトする増幅器ステージであることを特徴とする装置。
  11. 二つの選択されたポート間の混合信号を生成する方法において:
    複数の回路要素を直列に接続して、直列信号路を形成するステップであって、当該直列信号路が複数のポートを有し、当該複数のポートが少なくとも2つのセットを構成し、各セットが、
    前記直列信号路内の隣接する2つの回路要素の間のポートと、
    前記直列信号路における第1の回路要素の入力部に接続された入力ポートと、
    前記直接信号路における最後の回路要素の出力部に接続された出力ポートと、を具えるものであるステップと;
    前記複数のポートのうちの2つを選択するステップと;
    選択された2つのポートのうちの一方の第1のポートに単一のトランジスタのゲートを結合するステップと;
    選択された2つのポートのうちの他方の第2のポートに前記トランジスタのソースを連結するステップと;
    合成ノードに前記トランジスタのドレインを連結するステップであって、前記トランジスタが前記第1のポートにおける信号を、前記第2のポートにおける信号と混合し、これによって、前記合成ノードにおいて前記二つの選択されたポート間の混合信号を生成するステップと;
    を具え、
    前記第1のポートにおける信号が、前記入力ポートに印加したホモダイン信号と、局所発振器(LO)リーケージ信号と、画像排除信号とのうちの少なくとも1つを含む第1スペクトルを有し、;
    前記第2のポートにおける信号が、前記複数の回路要素の少なくとも1つによって変形された前記ホモダイン信号のバージョンと、前記LOリーケージ信号のバージョンと、前記画像排除信号のバージョンのうちの少なくとも1つを含む第2スペクトルを有し;
    前記方法が、さらに、
    前記合成ノードにローパスフィルタを接続するステップと;
    デジタル信号プロセッサ(DSP)を前記ローパスフィルタの出力部に接続するステップであって、前記直列信号路内のすべての信号における、前記LOリーケージ信号とそのバージョンと、前記画像排除信号とそのバージョンとを低減する補正ファクタを計算するステップと;
    を具えることを特徴とする方法。
  12. 請求項11に記載の方法において、前記第2スペクトルのバージョン成分が、前記第1スペクトルの非反転又は反転、増幅したあるいは減衰した、あるいは位相シフトした成分を少なくとも含むことを特徴とする方法。
  13. 請求項11に記載の方法がさらに、前記入力ポートにアップコンバートRF信号を接続するステップを具えることを特徴とする方法。
  14. 請求項11に記載の方法において、前記第1のポートが、増幅器の入力ノードおよび出力ノードのうちの一方に対応し、前記第2のポートが、前記入力ノードおよび出力ノードのうちの他方のノードに対応することを特徴とする方法。
  15. 直列信号路の二つのポートを選択するステップであって、第1の選択されたポートにおける信号が、ホモダイン信号と、局所発振器(LO)リーケージ信号と、画像排除信号の少なくとも一つを含む第1スペクトルを有し、第2の選択されたポートにおける信号が、前記直列信号路の少なくとも一の回路要素によって変形した、前記ホモダイン信号のバージョンと、前記LOリーケージ信号のバージョンと、前記画像排除信号のバージョンの少なくとも一つを含む第2スペクトルを有するように、直列信号路の二つのポートを選択するステップと;
    前記第1の選択されたポートからの信号を単一のトランジスタのゲートに接続するステップと;
    前記第2の選択されたポートからの信号を前記トランジスタのソースに接続するステップと;
    前記トランジスタを作動させて、前記第1の選択されたポートからの信号を前記第2の選択されたポートからの信号と混合して、前記トランジスタのドレインにおいて混合信号を生成するステップと;
    前記トランジスタのドレインを合成ノードに接続するステップと;
    前記合成ノードにローパスフィルタを接続するステップと;
    デジタル信号プロセッサ(DSP)を前記ローパスフィルタの出力部に接続するステップであって、前記直列信号路内のすべての信号における、前記LOリーケージ信号とそのバージョンと、前記画像排除信号とそのバージョンとを低減する補正ファクタを計算するステップと;
    を具えることを特徴とする方法。
  16. 請求項15に記載の方法がさらに、前記第1の選択されたポートにアップコンバートRF信号を接続するステップを具えることを特徴とする方法。
  17. 請求項15に記載の方法において、前記第1の選択されたポートが、増幅器の入力ノードに接続されており、前記第2の選択されたポートが、前記増幅器の出力ノードに接続されていることを特徴とする方法。
  18. 請求項15に記載の方法において、前記第1の選択されたポートが、増幅器の出力ノードに接続されており、前記第2の選択されたポートが、前記増幅器の入力ノードに接続されていることを特徴とする方法。
JP2017506655A 2014-08-25 2015-08-25 単一トランジスタを用いてloリーケージと画像排除を検出する方法及び装置 Active JP6773642B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/467,075 2014-08-25
US14/467,075 US9450537B2 (en) 2014-08-25 2014-08-25 Method and apparatus to detect LO leakage and image rejection using a single transistor
PCT/US2015/046740 WO2016033073A1 (en) 2014-08-25 2015-08-25 Method and apparatus to detect lo leakage and image rejection using a single transistor

Publications (2)

Publication Number Publication Date
JP2017531354A JP2017531354A (ja) 2017-10-19
JP6773642B2 true JP6773642B2 (ja) 2020-10-21

Family

ID=55349158

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017506655A Active JP6773642B2 (ja) 2014-08-25 2015-08-25 単一トランジスタを用いてloリーケージと画像排除を検出する方法及び装置

Country Status (5)

Country Link
US (3) US9450537B2 (ja)
JP (1) JP6773642B2 (ja)
KR (1) KR102492442B1 (ja)
CN (1) CN106575944B (ja)
WO (1) WO2016033073A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014195739A1 (en) * 2013-06-06 2014-12-11 Elektrotehnicki Fakultet Sveucilista U Energy-efficient system for distant measurement of analogue signals
US9450537B2 (en) * 2014-08-25 2016-09-20 Tensorcom, Inc. Method and apparatus to detect LO leakage and image rejection using a single transistor
EP3457563B1 (en) * 2016-06-06 2020-09-09 Huawei Technologies Co., Ltd. Method for suppressing local oscillator leakage in microwave chip and device thereof
KR101846954B1 (ko) * 2016-06-13 2018-04-10 주식회사 맵스 임피던스 변화에 자동 조정 가능한 무선 전력 송신기
JP6702816B2 (ja) * 2016-07-05 2020-06-03 デクセリアルズ株式会社 イオン液体、潤滑剤及び磁気記録媒体
JP2018164183A (ja) * 2017-03-24 2018-10-18 富士通株式会社 通信装置および歪補償方法
JP2019057878A (ja) 2017-09-22 2019-04-11 株式会社東芝 直交変調器におけるキャリアリーク補正方法
CN108490412B (zh) * 2018-03-29 2020-06-09 中国人民解放军海军航空大学 一种双基地雷达海杂波测量试验装置
TWI703813B (zh) * 2019-04-23 2020-09-01 瑞昱半導體股份有限公司 訊號補償裝置
CN110865235A (zh) * 2019-11-29 2020-03-06 山东浪潮人工智能研究院有限公司 一种混频器自动校准系统及方法
US10897228B1 (en) * 2019-12-06 2021-01-19 Samsung Electronics Co., Ltd. Systems and methods for detecting local oscillator leakage and image tone in I/Q mixer based transceivers
US10727887B1 (en) * 2019-12-23 2020-07-28 U-Blox Ag Super-heterodyne radio receiver with improved image rejection
CN112436857B (zh) * 2020-07-21 2022-03-29 珠海市杰理科技股份有限公司 检测电路及检测方法、无线射频收发器、电器设备
TWI768926B (zh) * 2021-05-25 2022-06-21 瑞昱半導體股份有限公司 訊號強度指標電路與傳輸電路
WO2022269886A1 (ja) * 2021-06-25 2022-12-29 三菱電機株式会社 出力信号生成装置、フェーズドアレーアンテナおよびフェーズドアレーアンテナの出力信号校正方法
CN113595583B (zh) * 2021-07-19 2023-05-05 杭州永谐科技有限公司 一种本振信号泄露抑制方法
US12061249B1 (en) 2021-11-09 2024-08-13 National Technology & Engineering Solutions Of Sandia, Llc Radar transmit bandwidth augmentation

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005229268A (ja) * 2004-02-12 2005-08-25 Renesas Technology Corp 高周波電力増幅回路および無線通信システム
US7356075B2 (en) * 2004-05-24 2008-04-08 General Dynamics C4 Systems, Inc. Method and apparatus for signal separation
US7280805B2 (en) * 2004-07-09 2007-10-09 Silicon Storage Technology, Inc. LO leakage and sideband image calibration system and method
US7254379B2 (en) 2004-07-09 2007-08-07 Silicon Storage Technology, Inc. RF receiver mismatch calibration system and method
US20060057980A1 (en) * 2004-08-04 2006-03-16 Interdigital Technology Corporation Transmitter circuit with modulated power amplifier bias control based on RF carrier envelope tracking
US20060128340A1 (en) 2004-12-11 2006-06-15 Yong-Hsiang Hsieh Radio frequency mixer with notch filter
WO2008076822A2 (en) * 2006-12-15 2008-06-26 Lehigh University Adaptive bias technique for field effect transistor
US7486144B2 (en) * 2007-03-07 2009-02-03 Motorola, Inc. RF power amplifier protection
US7787564B1 (en) * 2007-03-13 2010-08-31 Kiomars Anvari Combined peak reduction equalizer and phase/amplitude pre-distortion
US7941106B2 (en) 2007-05-10 2011-05-10 Skyworks Solutions, Inc. Systems and methods for controlling local oscillator feed-through
JP4685836B2 (ja) * 2007-05-28 2011-05-18 パナソニック株式会社 高周波電力増幅器
US8106712B2 (en) * 2008-12-24 2012-01-31 Georgia Tech Research Corporation Systems and methods for self-mixing adaptive bias circuit for power amplifier
EP2433359B1 (en) 2009-05-20 2014-03-12 Telefonaktiebolaget LM Ericsson (publ) An improved mixer circuit
JP5440022B2 (ja) * 2009-08-24 2014-03-12 ソニー株式会社 復調器
JP2011103541A (ja) 2009-11-10 2011-05-26 Mitsubishi Electric Corp 送信機
US8188788B2 (en) * 2010-04-23 2012-05-29 Samsung Electro-Mechanics Systems and methods for a discrete resizing of power devices with concurrent power combining structure for radio frequency power amplifier
US8183917B2 (en) * 2010-06-04 2012-05-22 Quantance, Inc. RF power amplifier circuit with mismatch tolerance
WO2013126898A1 (en) 2012-02-24 2013-08-29 Case Western Reserve University Molecular probes for detecting lipids
US9362869B2 (en) * 2011-07-13 2016-06-07 Nokia Solutions And Networks Oy Signal predistortion for non-linear amplifier
US8957728B2 (en) * 2011-10-06 2015-02-17 Rf Micro Devices, Inc. Combined filter and transconductance amplifier
EP2792064A1 (en) 2011-12-15 2014-10-22 Marvell World Trade Ltd. Rf power detection circuit with insensitivity to process, temperature and load impedance variation
US8724679B2 (en) 2012-04-09 2014-05-13 Tensorcom, Inc. Method and apparatus of transceiver calibration using substrate coupling
KR101389880B1 (ko) * 2012-10-31 2014-05-07 한국과학기술원 포락선 검출 궤환 방식의 저비용 디지털 전치왜곡 장치 및 그 방법
US8803720B2 (en) * 2012-12-12 2014-08-12 Intel Mobile Communications GmbH RF-DAC cell and method for providing an RF output signal
US8928411B2 (en) * 2012-12-31 2015-01-06 Silicon Image, Inc. Integration of signal sampling within transistor amplifier stage
US8744379B1 (en) * 2012-12-31 2014-06-03 Futurewei Technologies, Inc. Temperature independent CMOS radio frequency power detector
US9991751B2 (en) * 2014-05-09 2018-06-05 The Board Of Trustees Of The Leland Stanford Junior University Short range wireless communication
US9450537B2 (en) * 2014-08-25 2016-09-20 Tensorcom, Inc. Method and apparatus to detect LO leakage and image rejection using a single transistor
JP2016046782A (ja) * 2014-08-26 2016-04-04 株式会社東芝 振幅検出器

Also Published As

Publication number Publication date
CN106575944A (zh) 2017-04-19
US10103757B2 (en) 2018-10-16
US10637517B2 (en) 2020-04-28
US20160056764A1 (en) 2016-02-25
US9450537B2 (en) 2016-09-20
WO2016033073A1 (en) 2016-03-03
US20170272109A1 (en) 2017-09-21
JP2017531354A (ja) 2017-10-19
US20190007076A1 (en) 2019-01-03
KR102492442B1 (ko) 2023-01-26
CN106575944B (zh) 2020-04-07
KR20170046129A (ko) 2017-04-28

Similar Documents

Publication Publication Date Title
JP6773642B2 (ja) 単一トランジスタを用いてloリーケージと画像排除を検出する方法及び装置
US9673847B1 (en) Apparatus and methods for transceiver calibration
JP4616093B2 (ja) Rf受信器ミスマッチ校正システム及び方法
EP1521416A2 (en) Predistortion for translational loop RF transmitters
TWI811577B (zh) 偵測器電路及用於偵測本地振盪器洩漏及影像音調的方法
US8180313B2 (en) Mixer and transceiver having the mixer
US10014845B2 (en) Systems and methods providing an intermodulation distortion sink
US7440732B2 (en) Apparatus and method of local oscillator leakage cancellation
US7848453B2 (en) Independent LO IQ tuning for improved image rejection
JP5359810B2 (ja) 半導体装置及び無線通信機
US8441322B1 (en) Broadband linearization by elimination of harmonics and intermodulation in amplifiers
US7310508B2 (en) Inline filter resistors
JP2013123213A5 (ja)
Tired et al. System simulations of a 1.5 áV SiGe 81–86áGHz E-band transmitter
JP5553927B2 (ja) 半導体装置及び無線通信機
Lee et al. 28-GHz CMOS Direct-Conversion RF Transmitter with Precise and Wide-Range Mismatch Calibration Techniques. Electronics 2022, 11, 840
Gannedahl Frequency Generation and Baseband Filters for mm-Wave 5G and 6G Transceivers
JPWO2004001989A1 (ja) 送信装置
Heinen et al. Transmitter Concepts, Integration and design trade-offs

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180730

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190917

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200923

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201001

R150 Certificate of patent or registration of utility model

Ref document number: 6773642

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250