[go: up one dir, main page]

JP6515842B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6515842B2
JP6515842B2 JP2016046903A JP2016046903A JP6515842B2 JP 6515842 B2 JP6515842 B2 JP 6515842B2 JP 2016046903 A JP2016046903 A JP 2016046903A JP 2016046903 A JP2016046903 A JP 2016046903A JP 6515842 B2 JP6515842 B2 JP 6515842B2
Authority
JP
Japan
Prior art keywords
electrode
semiconductor region
type semiconductor
semiconductor device
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016046903A
Other languages
English (en)
Other versions
JP2017163021A (ja
Inventor
田中　成明
成明 田中
岡　徹
徹 岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=59787251&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP6515842(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2016046903A priority Critical patent/JP6515842B2/ja
Priority to US15/449,745 priority patent/US10153352B2/en
Priority to CN201710131034.8A priority patent/CN107180860B/zh
Publication of JP2017163021A publication Critical patent/JP2017163021A/ja
Application granted granted Critical
Publication of JP6515842B2 publication Critical patent/JP6515842B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/26546—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/477—Vertical HEMTs or vertical HHMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/26546—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species
    • H01L21/26553—Through-implantation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体装置に関する。
従来から、半導体材料として窒化ガリウム（ＧａＮ）を用い、ｐ型不純物を含むｐ型半導体領域とｎ型不純物を含むｎ型半導体領域とを備える半導体装置が知られている（例えば、特許文献１など）。
特許文献１において、ｎ型半導体領域と接するソース電極は、ｎ型半導体領域とオーミック特性を得るために、チタン（Ｔｉ）およびアルミニウム（Ａｌ）により形成されており、ｐ型半導体領域と接するボディ電極は、ｐ型半導体領域とオーミック特性を得るために、ニッケル（Ｎｉ）により形成されている。
特開２００９−１７７１１０号公報 特開平７−０４５８６７号公報 特開平９−０６４３３７号公報 特開２００６−３１３７７３号公報 特許第４１７５１５７号
特許文献１において、ｎ型半導体領域と接する電極と、ｐ型半導体領域と接する電極とは、異なる材料により形成されている。しかし、ｎ型半導体領域と接する電極と、ｐ型半導体領域と接する電極とを異なる材料により形成する場合、それぞれの電極を異なる工程において形成する必要があり、製造工程が煩雑になる。このため、ｎ型半導体領域と接する電極と、ｐ型半導体領域と接する電極とを同じ材料により形成する技術が望まれていた。
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態として実現することが可能である。
本発明の第１の形態は、半導体装置であって、
ガリウムを含む窒化物半導体から形成されたｎ型半導体領域と、
前記ｎ型半導体領域と接し、前記窒化物半導体から形成されたｐ型半導体領域と、
前記ｎ型半導体領域とオーミック接触する第１電極と、
前記ｐ型半導体領域とオーミック接触する第２電極と、を備え、
前記第１電極と、前記第２電極とは、同じ金属から主に形成されており、
前記同じ金属は、パラジウム、ニッケル、白金からなる群より選ばれる少なくとも一つの金属であり、
前記ｎ型半導体領域のｐ型不純物濃度と、前記ｐ型半導体領域のｐ型不純物濃度は、実質的に同じであり、
前記ｎ型半導体領域において、ｎ型不純物濃度とｐ型不純物濃度の差は、１．０×１０ ２０ ｃｍ −３ 以上である、半導体装置である。
また、本発明は以下の形態として実現することも可能である。
（１）本発明の一形態によれば、半導体装置が提供される。この半導体装置は、ガリウムを含む窒化物半導体から形成されたｎ型半導体領域と、前記ｎ型半導体領域と接し、前記窒化物半導体から形成されたｐ型半導体領域と、前記ｎ型半導体領域とオーミック接触する第１電極と、前記ｐ型半導体領域とオーミック接触する第２電極と、を備え、前記第１電極と、前記第２電極とは、同じ金属から主に形成されており、前記同じ金属は、パラジウム、ニッケル、白金からなる群より選ばれる少なくとも一つの金属であり、前記ｎ型半導体領域のｐ型不純物濃度と、前記ｐ型半導体領域のｐ型不純物濃度は、実質的に同じであり、前記ｎ型半導体領域において、ｎ型不純物濃度とｐ型不純物濃度の差は、１．０×１０１９ｃｍ−３以上である。この形態の半導体装置によれば、第１の電極と第２の電極とが同じ金属から主に形成されているため、製造時の煩雑さを軽減できる。
（２）上述の半導体装置において、前記第１電極と前記第２電極とは同一の電極であってもよい。この形態の半導体装置によれば、半導体装置の微細化が可能となる。
（３）上述の半導体装置において、前記ｎ型半導体領域において、ｎ型不純物濃度とｐ型不純物濃度の差は、１．０×１０２１ｃｍ−３以下であってもよい。この形態の半導体装置によれば、ｎ型半導体領域の表面の荒れを抑制できる。
（４）上述の半導体装置において、前記窒化物半導体は、アルミニウムとインジウムとの少なくとも一方を含んでもよい。この形態の半導体装置においても、第１の電極と第２の電極とを同じ金属から形成させることの妨げにならない。
（５）上述の半導体装置において、前記ｐ型半導体領域のｐ型不純物濃度は、１．０×１０１８ｃｍ−３以上であってもよい。この形態の半導体装置によれば、良好なオーミック接触を得ることができる。
（６）上述の半導体装置において、前記ｎ型半導体領域において、ｎ型不純物濃度とｐ型不純物濃度の差は、５．０×１０１９ｃｍ−３以上であってもよい。この形態の半導体装置によれば、より良好なオーミック接触を得ることができる。
（７）上述の半導体装置において、前記ｎ型半導体領域において、ｎ型不純物濃度とｐ型不純物濃度の差は、１．０×１０２０ｃｍ−３以上であってもよい。この形態の半導体装置によれば、さらに良好なオーミック接触を得ることができる。
（８）上述の半導体装置において、前記ｐ型半導体領域に含まれるｐ型不純物は、マグネシウムと亜鉛との少なくとも一方を含んでもよい。この形態の半導体装置においても、第１の電極と第２の電極とを同じ金属から形成させることの妨げにならない。
（９）上述の半導体装置において、前記ｎ型半導体領域に含まれるｎ型不純物は、ケイ素とゲルマニウムとの少なくとも一方を含んでもよい。この形態の半導体装置においても、第１の電極と第２の電極とを同じ金属から形成させることの妨げにならない。
（１０）上述の半導体装置において、前記ｐ型半導体領域のｐ型不純物濃度は、前記第２電極と接触する面から離れるほど低くなってもよい。この形態の半導体装置によれば、ｐ型半導体領域と第２電極との接触抵抗を軽減できる。
（１１）上述の半導体装置において、前記ｎ型半導体領域と前記第１電極とが接触する面と、前記ｐ型半導体領域と前記第２電極とが接する面とは、異なる平面上にあってもよい。この形態の半導体装置によれば、第１の電極と第２の電極とが同じ金属から主に形成されているため、製造時の煩雑さを軽減できる。
本発明は、半導体装置以外の種々の形態で実現することも可能である。例えば、半導体装置の製造方法や、上述の製造方法を用いて半導体装置を製造する装置などの形態で実現することができる。
本願発明の半導体装置によれば、第１の電極と第２の電極とが同じ金属から主に形成されているため、製造時の煩雑さを軽減できる。
第１実施形態における半導体装置の構成を模式的に示す断面図。 第１実施形態における半導体装置の製造方法を示す工程図。 結晶成長後の基板の状態を模式的に示す断面図。 膜が形成された状態を模式的に示す断面図。 マスクが形成された状態を模式的に示す断面図。 イオン注入がｐ型半導体領域に行われた状態を模式的に示す断面図。 キャップ膜が形成された状態を模式的に示す断面図。 第１評価試験に用いた半導体素子の構成を模式的に示す断面図。 上方（＋Ｚ軸方向側）から半導体素子の構成を模式的に示す図。 第１評価試験の結果を示す図。 第２評価試験の結果を示す図。 第３評価試験の結果を示す図。 第２実施形態における半導体装置の構成を模式的に示す断面図。 第３実施形態における半導体装置の構成を模式的に示す断面図。 変形例を示す模式図。 変形例を示す模式図。
Ａ．第１実施形態
Ａ−１．半導体装置の構成
図１は、第１実施形態における半導体装置１００の構成を模式的に示す断面図である。半導体装置１００は、窒化ガリウム（ＧａＮ）を用いて形成されたＧａＮ系の半導体装置である。本実施形態では、半導体装置１００は、縦型トレンチＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である。本実施形態では、半導体装置１００は、電力制御に用いられ、パワーデバイスとも呼ばれる。
図１には、相互に直交するＸＹＺ軸が図示されている。図１のＸＹＺ軸のうち、Ｘ軸は、図１の紙面左から紙面右に向かう軸である。＋Ｘ軸方向は、紙面右に向かう方向であり、−Ｘ軸方向は、紙面左に向かう方向である。図１のＸＹＺ軸のうち、Ｙ軸は、図１の紙面手前から紙面奥に向かう軸である。＋Ｙ軸方向は、紙面奥に向かう方向であり、−Ｙ軸方向は、紙面手前に向かう方向である。図１のＸＹＺ軸のうち、Ｚ軸は、図１の紙面下から紙面上に向かう軸である。＋Ｚ軸方向は、紙面上に向かう方向であり、−Ｚ軸方向は、紙面下に向かう方向である。
半導体装置１００は、基板１１０と、半導体層１１２と、ｐ型半導体領域１１４と、ｎ型半導体領域１１６と、を備える。ｐ型半導体領域１１４は、半導体層１１４とも呼び、ｎ型半導体領域１１６は、半導体層１１６とも呼ぶ。半導体装置１００は、さらに、絶縁膜１３０と、第１電極１４１と、第２電極１４４と、ゲート電極１４２と、ドレイン電極１４３とを備え、また、トレンチ１２２，１２８を有する。
半導体装置１００の基板１１０は、Ｘ軸およびＹ軸に沿って広がる板状を成す半導体である。本実施形態では、基板１１０は、ガリウム（Ｇａ）を含む窒化物半導体から主に形成されている。本実施形態では、基板１１０は、主に、窒化ガリウム（ＧａＮ）から形成されている。本明細書の説明において、「Ｘから主に形成されている」とは、モル分率においてＸを９０％以上含有することを意味する。本実施形態では、基板１１０は、ケイ素（Ｓｉ）をドナー元素として含有するｎ型半導体である。
半導体装置１００の半導体層１１２は、基板１１０の＋Ｚ軸方向側に位置し、Ｘ軸およびＹ軸に沿って広がる第１の半導体層である。本実施形態では、半導体層１１２は、窒化ガリウム（ＧａＮ）から主に形成されている。本実施形態では、半導体層１１２は、ケイ素（Ｓｉ）をドナー元素として含有するｎ型半導体である。本実施形態では、半導体層１１２に含まれるケイ素（Ｓｉ）濃度の平均値は、約１×１０１６ｃｍ−３である。本実施形態では、半導体層１１２は、有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）によって基板１１０の上に形成された層である。本実施形態では、半導体層１１２の厚さ（Ｚ軸方向の長さ）は、約１０μｍ（マイクロメートル）である。
半導体装置１００のｐ型半導体領域１１４は、半導体層１１２の＋Ｚ軸方向側に位置し、Ｘ軸およびＹ軸に沿って広がる第２の半導体層である。ｐ型半導体領域１１４は、ガリウム（Ｇａ）を含む窒化物半導体により形成されている。本実施形態において、ｐ型半導体領域１１４は、窒化ガリウム（ＧａＮ）から主に形成されている。
本実施形態では、ｐ型半導体領域１１４は、マグネシウム（Ｍｇ）をアクセプタ元素として含有するｐ型半導体の領域である。本実施形態では、ｐ型半導体領域１１４に含まれるマグネシウム（Ｍｇ）濃度の平均値は、１．０×１０１８ｃｍ−３である。本実施形態では、ｐ型半導体領域１１４は、ＭＯＣＶＤによって半導体層１１２の上に形成された層である。本実施形態では、ｐ型半導体領域１１４の厚さ（Ｚ軸方向の長さ）は、約１．２μｍである。
半導体装置１００のｎ型半導体領域１１６は、ｐ型半導体領域１１４の＋Ｚ軸方向側の一部に位置し、Ｘ軸およびＹ軸に沿って広がる第３の半導体層である。ｎ型半導体領域１１６は、ガリウム（Ｇａ）を含む窒化物半導体により形成されている。本実施形態において、ｐ型半導体領域１１４は、窒化ガリウム（ＧａＮ）から主に形成されている。本実施形態では、ｎ型半導体領域１１６は、ケイ素（Ｓｉ）をドナー元素として含有するｎ型半導体である。
本実施形態では、ｎ型半導体領域１１６は、ｐ型半導体領域１１４の＋Ｚ軸方向側の一部に対してケイ素（Ｓｉ）のイオン注入が行われたことにより形成された領域である。このため、ｐ型半導体領域１１４のｐ型不純物濃度と、ｎ型半導体領域１１６のｐ型不純物濃度は、実質的に同じである。また、ｐ型半導体領域１１４とｎ型半導体領域１１６とは接している。なお、「実質的に同じ濃度」とは、濃度の差が±１０倍以内であることを示す。本実施形態では、ｎ型半導体領域１１６に含まれるケイ素（Ｓｉ）濃度の平均値は、２．１×１０２０ｃｍ−３である。このため、本実施形態において、ｎ型半導体領域１１６のｐ型不純物濃度と実質的に同じ濃度とは、２．１×１０１９ｃｍ−３以上２．１×１０２１ｃｍ−３以下の濃度を指す。
ｎ型半導体領域１１６において、ｎ型不純物濃度とｐ型不純物濃度との差は、１．０×１０１９ｃｍ−３以上である。本実施形態では、ｎ型不純物濃度とｐ型不純物濃度との差は、２．１×１０２０ｃｍ−３である。
半導体装置１００のトレンチ１２２は、半導体層１１２，１１４，１１６に形成され、半導体層１１２，１１４，１１６の厚さ方向（−Ｚ軸方向）に落ち込んだ溝部である。トレンチ１２２は、ｎ型半導体領域１１６の＋Ｚ軸方向側からｐ型半導体領域１１４及びｎ型半導体領域１１６を貫通し、半導体層１１２に至る。本実施形態では、トレンチ１２２は、半導体層１１２，１１４，１１６に対するドライエッチングによって形成される。
半導体装置１００のトレンチ１２８は、ｐ型半導体領域１１２，１１４に形成され、半導体層１１２，１１４の厚さ方向（−Ｚ軸方向）に落ち込んだ溝部である。トレンチ１２８は、ｐ型半導体領域１１４の＋Ｚ軸方向側からｐ型半導体領域１１４を貫通し、半導体層１１２に至る。トレンチ１２８は、基板１１０上に形成された他の素子から半導体装置１００を分離するために用いる。本実施形態では、トレンチ１２８は、ｎ型半導体領域１１６より−Ｘ軸方向側に位置する。本実施形態では、トレンチ１２８は、ｐ型半導体領域１１２，１１４に対するドライエッチングによって形成される。
半導体装置１００の絶縁膜１３０は、電気絶縁性を有する膜である。絶縁膜１３０は、トレンチ１２２の内側から外側にわたって形成されている。本実施形態では、絶縁膜１３０は、トレンチ１２２の内側に加え、ｐ型半導体領域１１４およびｎ型半導体領域１１６における＋Ｚ軸方向側の面、並びに、トレンチ１２８の内側にわたって形成されている。本実施形態では、絶縁膜１３０は、二酸化ケイ素（ＳｉＯ２）から主に形成されている。本実施形態では、絶縁膜１３０は、原子層堆積法（ＡＬＤ：Atomic Layer Deposition）によって形成された膜である。
絶縁膜１３０は、コンタクトホール１２１と、コンタクトホール１２４とを有する。コンタクトホール１２１は、絶縁膜１３０を貫通してｎ型半導体領域１１６に至る貫通孔である。コンタクトホール１２４は、絶縁膜１３０を貫通してｐ型半導体領域１１４に至る貫通孔である。本実施形態では、コンタクトホール１２１，１２４は、絶縁膜１３０に対するウェットエッチングによって形成される。
半導体装置１００の第１電極１４１は、コンタクトホール１２１に形成された電極である。第１電極１４１は、ｎ型半導体領域１１６とオーミック接触する。ここで、オーミック接触とは、ショットキー接触ではなく、コンタクト抵抗が比較的低い接触を意味する。本実施形態では、第１電極１４１は、パラジウム（Ｐｄ）から主に形成されている。
半導体装置１００の第２電極１４４は、コンタクトホール１２４に形成された電極である。第２電極１４４は、ｐ型半導体領域１１４とオーミック接触する。本実施形態では、第２電極１４４は、第１電極１４１の材料と同じ金属であるパラジウム（Ｐｄ）から主に形成されている。
半導体装置１００のゲート電極１４２は、絶縁膜１３０を介してトレンチ１２２に形成された電極である。本実施形態では、ゲート電極１４２は、アルミニウム（Ａｌ）から主に形成されている。ゲート電極１４２に電圧が印加された場合、ｐ型半導体領域１１４に反転層が形成され、この反転層がチャネルとして機能することによって、第１電極１４１とドレイン電極１４３との間に導通経路が形成される。
半導体装置１００のドレイン電極１４３は、基板１１０の−Ｚ軸方向側の面に形成された電極である。ドレイン電極１４３は、基板１１０とオーミック接触する。本実施形態では、ドレイン電極１４３は、チタン（Ｔｉ）から形成されている層にアルミニウム（Ａｌ）から形成されている層を積層した後にアニール処理（熱処理）した電極である。
Ａ−２．半導体装置の製造方法
図２は、第１実施形態における半導体装置１００の製造方法を示す工程図である。まず、製造者は、基板１１０を用意する。本実施形態では、基板１１０は、窒化ガリウム（ＧａＮ）から主に形成されており、ケイ素（Ｓｉ）をドナー元素として含有するｎ型半導体である。
製造者は、基板１１０の上に半導体層１１２，１１４をこの順に、結晶成長によって形成する（工程Ｐ１１０）。本実施形態では、製造者は、ＭＯＣＶＤを用いて半導体層１１２，１１４を形成する。
図３は、結晶成長後の基板１１０の状態を模式的に示す断面図である。本実施形態では、半導体層１１２は、窒化ガリウム（ＧａＮ）から主に形成され、ケイ素（Ｓｉ）を第１のドナー元素として含有するｎ型半導体である。また、本実施形態では、ｐ型半導体領域１１４は、窒化ガリウム（ＧａＮ）から主に形成され、マグネシウム（Ｍｇ）をアクセプタ元素として含有するｐ型半導体である。図３に示すとおり、基板１１０の上に半導体層１１２が形成され、半導体層１１２の上にｐ型半導体領域１１４が形成されている。なお、ｐ型半導体領域１１４におけるｐ型不純物濃度は、結晶成長の条件を調整することにより、所望の濃度に調整することができる。
結晶成長（工程Ｐ１１０（図２参照））の後、製造者は、ｐ型半導体領域１１４中のマグネシウム（Ｍｇ）を活性化させるための熱処理を行う（工程Ｐ１１５）。
熱処理（工程Ｐ１１５）の後、製造者は、ｐ型半導体領域１１４の上からドナー元素をイオン注入する（工程Ｐ１２０）。本実施形態では、製造者は、第２のドナー元素としてケイ素（Ｓｉ）をｐ型半導体領域１１４の中にイオン注入する。具体的には、まず、製造者は、ｐ型半導体領域１１４の上に膜を形成する。
図４は、膜２１０が形成された状態を模式的に示す断面図である。膜２１０は、イオン注入にて注入される不純物のｐ型半導体領域１１４における分布を調整するために用いる。つまり、膜２１０は、ｐ型半導体領域１１４に注入されるドナー元素をｐ型半導体領域１１４の表面近傍に集めるために用いる。また、膜２１０は、イオン注入に伴うｐ型半導体領域１１４における表面の損傷を防止する機能も有する。本実施形態において、膜２１０として、膜厚が３０ｎｍである二酸化ケイ素（ＳｉＯ２）の膜を用いる。本実施形態では、製造者は、プラズマＣＶＤ（化学気相成長：Chemical Vapor Deposition)によって膜２１０を形成する。次に、製造者は、膜２１０上の一部にマスク２２０を形成する。
図５は、マスク２２０が形成された状態を模式的に示す断面図である。マスク２２０は、ｐ型半導体領域１１４のドナー元素を注入しない領域の上に形成される。本実施形態では、製造者は、フォトレジスト（Photoresist）によってマスク２２０を形成する。本実施形態では、マスク２２０の膜厚は、約２μｍである。
次に、製造者は、ｐ型半導体領域１１４の上からドナー元素をイオン注入する（工程Ｐ１２０）。本実施形態では、製造者は、ｐ型半導体領域１１４に対してドナー元素であるケイ素（Ｓｉ）をイオン注入する。本実施形態において、イオン注入の回数は、２回であり、イオン注入の態様を以下に示す。
＜イオン注入の態様＞
・１回目
加速電圧：５０ｋｅＶ
ドーズ量：１×１０１５ｃｍ−２
・２回目
加速電圧：１００ｋｅＶ
ドーズ量：１×１０１５ｃｍ−２
図６は、イオン注入がｐ型半導体領域１１４に行われた状態を模式的に示す断面図である。イオン注入により、膜２１０のうちマスク２２０に覆われていない部分の下において、ｐ型半導体領域１１４にドナー元素が注入された領域としてイオン注入領域１１６Ａが形成される。
イオン注入領域１１６Ａにおけるｎ型不純物濃度は、膜２１０の材質や膜厚、イオン注入の加速電圧やドーズ量を調整することにより所望の濃度に調整することができる。なお、イオン注入領域１１６Ａは、注入されたｎ型不純物がドナー元素として機能するように活性化されていないため、ｎ型の導電性を有していない。このため、イオン注入領域１１６Ａは、抵抗が高い領域である。
次に、製造者は、ｐ型半導体領域１１４にドナー元素を注入した後、ｐ型半導体領域１１４の表面から膜２１０及びマスク２２０を除去する。本実施形態では、製造者は、ウェットエッチングによってマスク２２０及び膜２１０を除去する。以上により、イオン注入（工程Ｐ１２０（図２参照））が完了する。
イオン注入（工程Ｐ１２０）を行った後、製造者は、ｎ型半導体領域１１６におけるドナー元素を活性化させるために活性化アニール（工程Ｐ１３０）を行う。活性化アニールにおいて、製造者は、ｐ型半導体領域１１４を加熱することによって、ｎ型の導電性を有するｎ型半導体領域１１６をｐ型半導体領域１１４の上に形成する。まず、製造者は、ｐ型半導体領域１１４及びイオン注入領域１１６Ａの上にキャップ膜２４０を形成する。
図７は、キャップ膜２４０が形成された状態を模式的に示す断面図である。キャップ膜２４０は、加熱に伴うｐ型半導体領域１１４及びイオン注入領域１１６Ａにおける表面の損傷を防止する機能を有する。本実施形態では、製造者は、プラズマＣＶＤによってキャップ膜２４０を形成する。また、本実施形態では、キャップ膜２４０は、窒化ケイ素（ＳｉＮ）から主に形成されており、膜厚は、約５０ｎｍである。
次に、製造者は、ｐ型半導体領域１１４及びイオン注入領域１１６Ａを加熱する。ｐ型半導体領域１１４及びイオン注入領域１１６Ａを加熱する温度は、８００℃以上１２５０℃以下であることが好ましい。本実施形態では、製造者は、次の条件で熱処理を行う。
＜熱処理の条件＞
雰囲気ガス：窒素
加熱温度：１１５０℃
加熱時間：４分
熱処理により、イオン注入領域１１６Ａがｎ型半導体領域１１６となる。熱処理の後、製造者は、ｐ型半導体領域１１４及びイオン注入領域１１６Ａ（ｎ型半導体領域１１６）の上からキャップ膜２４０を除去する。本実施形態では、製造者は、ウェットエッチングによってキャップ膜２４０を除去する。以上により、活性化アニール（工程Ｐ１３０（図２参照））が完了する。
活性化アニール（工程Ｐ１３０）を行った後、製造者は、ドライエッチングによってトレンチ１２２，１２８を形成する（工程Ｐ１４０）。本実施形態では、製造者は、塩素系ガスを用いたドライエッチングによってトレンチ１２２，１２８を形成する。
トレンチ１２２，１２８を形成した後（工程Ｐ１４０）、製造者は、絶縁膜１３０を形成する（工程Ｐ１５０）。本実施形態では、製造者は、ｐ型半導体領域１１４及びｎ型半導体領域１１６の＋Ｚ軸方向側に露出した表面に対して、ＡＬＤによって絶縁膜１３０を成膜する。
その後、製造者は、第１電極１４１と、第２電極１４４と、ゲート電極１４２と、ドレイン電極１４３とを形成する（工程Ｐ１６０）。具体的には、製造者は、絶縁膜１３０にコンタクトホール１２１，１２４（図１参照）をウェットエッチングによって形成する。その後、製造者は、同一の工程において、コンタクトホール１２１に第１電極１４１を形成し、コンタクトホール１２４に第２電極１４４を形成する。第１電極１４１および第２電極１４４を形成した後、製造者は、トレンチ１２２の上に絶縁膜１３０を介してゲート電極１４２を形成する。ゲート電極１４２を形成した後、製造者は、基板１１０の上にドレイン電極１４３を形成する。これらの工程を経て、半導体装置１００が完成する。
Ａ−３．効果
第１実施形態によれば、第１電極１４１と第２電極１４４とが同じ金属から主に形成されているため、第１電極１４１と第２電極１４４とを同じ工程により形成することができる。このため、製造時の煩雑さを軽減できる。
また、第１電極１４１と第２電極１４４とを異なる工程により形成する場合、フォトレジストによる複数回のマスク形成が必要となる。しかし、第１電極１４１と第２電極１４４とを同じ工程により形成することができるため、マスク形成を行う回数を軽減できる。この結果として、マスク形成の回数に起因する設計誤差についても少なくすることができ、半導体装置の微細化が可能となる。
なお、第１電極１４１と第２電極１４４とを同じ金属から主に形成させることを可能とするためには、ｎ型半導体領域１１６とオーミック接触が得られ、かつｐ型半導体領域１１４ともオーミック接触が得られる条件であることが必要となる。本実施形態の半導体装置１００がこの条件を満たすことを裏付ける評価試験を以下に示す。
Ａ−４．第１評価試験
図８は、第１評価試験に用いた半導体素子３００の構成を模式的に示す断面図である。図８には、図１と同様に、ＸＹＺ軸が図示されている。半導体素子３００は、基板３１０と、バッファ層３１１と、半導体層３１２と、ｐ型半導体領域３２０と、ｎ型半導体領域３３０と、電極３４１，３４４とを備える。半導体素子３００は、伝送線路モデル（Transfer Length Model:ＴＬＭ）に基づく方法により接触抵抗を測定するために用いる素子である。
半導体素子３００の基板３１０は、サファイアから主に形成されている。半導体素子３００のバッファ層３１１は、基板３１０の上にＭＯＣＶＤによって形成された層である。
半導体素子３００の半導体層３１２は、バッファ層３１１の上にＭＯＣＶＤによって形成された層である。半導体層３１２は、窒化ガリウム（ＧａＮ）から主に形成されている真性半導体（ｉ型半導体）である。
半導体素子３００のｐ型半導体領域３２０は、半導体層３１２の上にＭＯＣＶＤによって形成された領域である。ｐ型半導体領域３２０は、窒化ガリウム（ＧａＮ）から主に形成され、マグネシウム（Ｍｇ）をアクセプタ元素として含有するｐ型半導体である。半導体素子３００は、ｐ型半導体領域３２０中のマグネシウム（Ｍｇ）を活性化させるための熱処理が予め行われている。
半導体素子３００のｎ型半導体領域３３０は、ｐ型半導体領域３２０に対するイオン注入によって形成された領域である。このため、ｎ型半導体領域３３０におけるｐ型不純物濃度は、ｐ型半導体領域３２０におけるｐ型不純物濃度と同じである。ｎ型半導体領域３３０は、窒化ガリウム（ＧａＮ）から主に形成されている領域である。なお、ｐ型半導体領域３２０の構造は、半導体装置１００のｐ型半導体領域１１４と対応する、ｎ型半導体領域３３０の構造は、半導体装置１００のｎ型半導体領域１１６と対応する。
電極３４１は、ｎ型半導体領域３３０と接する電極であり、電極３４４は、ｐ型半導体領域３２０と接する電極である。なお、電極３４１は、半導体装置１００の第１電極１４１と対応する。電極３４４は、半導体装置１００の第２電極１４４と対応する。
図９は、上方（＋Ｚ軸方向側）から半導体素子３００の構成を模式的に示す図である。電極３４１のＸ軸方向の幅は、電極３４４のＸ軸方向の幅と同じであり、２００μｍである。また、電極３４１は、それぞれ４個ずつＹ軸方向に並んで配されており、Ｙ軸方向におけるそれぞれの電極３４４の間隔は、＋Ｙ軸方向側から順に、５μｍ、１０μｍ、１５μｍである。電極３４４の配置についても同様である。この評価試験では、互いに隣接する電極３４１同士に電流を流し、また、互いに隣接する電極３４４同士に電流を流すことにより、接触抵抗を測定する。
図１０は、第１評価試験の結果を示す図である。図１０において、各項目は以下の内容を意味する。「電極」の項目は、電極３４１および電極３４４の材料及び厚さを示す。「ｐ型不純物Ｍｇ濃度（Ｎａ）［ｃｍ−３］」は、ｎ型半導体領域３３０におけるｐ型不純物であるマグネシウム（Ｍｇ）の濃度［ｃｍ−３］を示す。「ｎ型不純物Ｓｉ濃度（Ｎｄ）［ｃｍ−３］」は、ｎ型半導体領域３３０におけるｎ型不純物であるケイ素（Ｓｉ）の濃度［ｃｍ−３］を示す。「Ｎｄ−Ｎａ［ｃｍ−３］」は、ｎ型不純物Ｓｉ濃度（Ｎｄ）［ｃｍ−３］からｐ型不純物Ｍｇ濃度（Ｎａ）［ｃｍ−３］を差し引いた濃度［ｃｍ−３］を示す。濃度は、いずれも二次イオン質量分析法（ＳＩＭＳ：Secondary Ion Mass Spectrometry）により測定した値を示す。なお、各濃度は、電極と接する面における濃度を測定することが好ましいが、二次イオン質量分析法により分析する際、最表面では正確な分析が困難であるため、最表面から深さが２５ｎｍの地点における濃度を示す。
「接触抵抗［Ω・ｃｍ２］」は、伝送線路モデル（Transfer Length Model:ＴＬＭ）に基づく方法により接触抵抗を測定した値［Ω・ｃｍ２］を示す。この項目における「‐」とは、抵抗が高すぎるために接触抵抗が評価できなかったことを示す。また、「評価結果」は、接触抵抗を以下のように評価した結果である。
・Ａ：接触抵抗が、２．０×１０−４Ω・ｃｍ２以下の場合
・Ｂ：接触抵抗が、２．０×１０−４Ω・ｃｍ２より大きく、２．０×１０−３Ω・ｃｍ２以下の場合
・Ｃ：接触抵抗が、２．０×１０−３Ω・ｃｍ２より大きく接触抵抗が評価できなかった場合
一般に、ｎ型ＧａＮに対してパラジウム（Ｐｄ）やニッケル（Ｎｉ）を用いた電極を形成する場合、オーミック特性が得られないことが知られている（例えば、「A. C. Schmits, et al. Journal of Electric Materials, Vol. 27, No.4, p.255-260 (1998)」参照）。しかし、図１０に示す実施例１から７の結果から、「Ｎｄ−Ｎａ［ｃｍ−３］」が１．０×１０１９ｃｍ−３以上である場合、接触抵抗が低く、ｎ型半導体領域３３０に対してパラジウム（Ｐｄ）やニッケル（Ｎｉ）を用いた電極を形成した場合においても、オーミック特性が得られることが分かる。なお、「Ｎｄ−Ｎａ［ｃｍ−３］」がより小さい６．０×１０１８ｃｍ−３である場合、比較例１及び２に示すように、ｎ型半導体領域３３０に対してパラジウム（Ｐｄ）やニッケル（Ｎｉ）を用いた電極を形成した場合においても、オーミック特性が得られないことが分かる。
より低い接触抵抗を得る観点から、「Ｎｄ−Ｎａ［ｃｍ−３］」は、１．７×１０１９ｃｍ−３以上であることが好ましく、３．０×１０１９ｃｍ−３以上であることがより好ましく、５．０×１０１９ｃｍ−３以上であることがさらに好ましく、１．０×１０２０ｃｍ−３以上であることがよりいっそう好ましい。一方、イオン注入による半導体の表面の荒れを抑制する観点から、「Ｎｄ−Ｎａ［ｃｍ−３］」は、１．０×１０２１ｃｍ−３以下であることが好ましく、４．０×１０２０ｃｍ−３以下であることがより好ましい。また、「ｐ型不純物Ｍｇ濃度（Ｎａ）［ｃｍ−３］」は、１．０×１０１８ｃｍ−３以上であることが好ましい。
Ａ−５．第２評価試験
試験者は、第１評価試験の実施例２と実施例７のサンプルを用いて、接触抵抗と熱処理の有無及び熱処理温度との関係を評価した。
図１１は、第２評価試験の結果を示す図である。図１１において、「熱処理温度［℃］」は、熱処理の温度を示し、他の項目は図１０と同じ内容を意味する。「熱処理温度［℃］」の項目において「なし」とは、熱処理を行っていないとこを示す。熱処理条件は、窒素雰囲気下にて５分とした。なお、図１０における実施例２と図１１における実施例８は同じ結果を示し、図１０における実施例７と図１１における実施例１３は同じ結果を示す。
図１１に示す結果から、熱処理の有無や熱処理温度の差により、接触抵抗は大きく変動しないことが分かる。つまり、「Ｎｄ−Ｎａ［ｃｍ−３］」が１．０×１０１９ｃｍ−３以上である場合、熱安定性の高い半導体装置が得られることが分かる。また、電極を形成後に、熱処理を行ってもよく、行わなくてもよいことが図１１に示す結果から分かる。
Ａ−６．第３評価試験
試験者は、第１評価試験の電極として用いたパラジウム（Ｐｄ）やニッケル（Ｎｉ）の変わりに、電極としてその他の金属を用いた場合に、ｐ型半導体領域３２０に対するオーミック特性が得られるかどうかの評価を行った。
図１２は、第３評価試験の結果を示す図である。この試験では、試験者は、ＩＶ特性からオーミック特性が得られるかどうかを評価した。パラジウム（Ｐｄ）及びニッケル（Ｎｉ）の代わりの電極として、半導体と接触する側から順にチタン（Ｔｉ）層（厚み：３０ｎｍ）と、アルミニウム（Ａｌ）層（厚み：３００ｎｍ）とを積層した電極（「比較電極」とも呼ぶ）を用いた。
図１２において、紙面左側から順に、（ｉ）電極としてパラジウム（Ｐｄ）を用いた場合の結果と、（ｉｉ）電極としてニッケル（Ｎｉ）を用いた結果と、（ｉｉｉ）比較電極を用いた結果を示す。図１２において、縦軸は電流［ｍＡ］を示し、横軸は電圧［Ｖ］を示す。
図１２に示す結果から、電極としてパラジウム（Ｐｄ）やニッケル（Ｎｉ）を用いた場合において、電極と半導体との間にオーミック特性が得られることが分かった。一方、比較電極を用いた場合において、±５Ｖ以上の電圧を印加するまで電流が流れず、比較電極と半導体との間にオーミック特性が得られないことが分かった。換言すると、パラジウム（Ｐｄ）やニッケル（Ｎｉ）では、ｐ型ＧａＮに対してオーミック特性が得られたが、比較電極では、ｐ型ＧａＮに対してオーミック特性が得られないことが分かった。
Ｂ．第２実施形態
図１３は、第２実施形態における半導体装置１００Ａの構成を模式的に示す断面図である。半導体装置１００Ａは、第１実施形態における半導体装置１００と比較して、第１電極１４１及び第２電極１４４が同一の電極１４１Ａで形成されている点が異なるが、それ以外は同じである。つまり、半導体装置１００Ａは、第１実施形態における第１電極１４１及び第２電極１４４の機能を有し、第１実施形態における第１電極１４１及び第２電極１４４が連続してつながっている電極１４１Ａを備える。このような形態とすることにより、半導体装置１００Ａの微細化が可能となる。第１実施形態では、第１電極１４１と第２電極１４４とを接触させないために、フォトレジストによるパターニングの限界寸法を考慮する必要があるが、第２実施形態では、第１実施形態に比べて、そのようなことを考慮しなくてよい。
Ｃ．第３実施形態
図１４は、第３実施形態における半導体装置１００Ｂの構成を模式的に示す断面図である。半導体装置１００Ｂは、第１実施形態における半導体装置１００と比較して、ｐ型半導体領域１１４と第２電極１４４との間に、ｐ型半導体領域１１８を備える点が異なるが、それ以外は同じである。本実施形態において、ｐ型半導体領域１１８は、ｐ型不純物であるマグネシウム（Ｍｇ）濃度がｐ型半導体領域１１４よりも高い層である。本実施形態において、ｐ型半導体領域のｐ型不純物濃度は、第２電極１４４と接触する面から離れるほど低くなる。このような形態とすることにより、ｐ型半導体領域１１８と第２電極１４４との接触抵抗を低くすることができる。なお、第３実施形態の半導体装置１００Ｂにおいて、第１電極１４１と第２電極１４４とは異なる電極として形成されているが、第１電極１４１と第２電極１４４とは同一の電極により形成されていてもよい。
Ｄ．他の実施形態
本発明は、上述の実施形態や実施例に限られるものではなく、その趣旨を逸脱しない範囲において種々の構成で実現することができる。例えば、発明の概要の欄に記載した各形態中の技術的特徴に対応する実施形態、実施例、変形例中の技術的特徴は、上述の課題の一部または全部を解決するために、あるいは、上述の効果の一部または全部を達成するために、適宜、差し替えや、組み合わせを行うことが可能である。また、その技術的特徴が本明細書中に必須なものとして説明されていなければ、適宜、削除することが可能である。
上述の実施形態において、第２電極１４４とｐ型半導体領域１１４とが接する面と、第１電極１４１とｎ型半導体領域１１６とが接する面とは同一平面上である。しかし、本発明はこれに限られない。第２電極１４４とｐ型半導体領域１１４とが接する面と、第１電極１４１とｎ型半導体領域１１６とが接する面とは同一平面上でなく、異なる平面上であってもよい。
図１５及び図１６は、変形例を示す模式図であり、第２電極１４４とｐ型半導体領域１１４とが接する面と、第１電極１４１とｎ型半導体領域１１６とが接する面とは同一平面上でない態様を示す模式図である。図１５において、第２電極１４４とｐ型半導体領域１１４Ｃとが接する面が、第１電極１４１とｎ型半導体領域１１６とが接する面よりも下方（−Ｚ軸方向側）に位置する。図１６において、第１電極１４１とｎ型半導体領域１１６とが接する面が、第２電極１４４とｐ型半導体領域１１４Ｄとが接する面よりも下方（−Ｚ軸方向側）に位置する。なお、図１６において、ｎ型半導体領域１１６の下方には、基板１１０が配されているが、Ｚ軸方向におけるｎ型半導体領域１１６と基板１１０との間に、ｐ型半導体領域１１４Ｄが配されていてもよい。
本発明が適用される半導体装置は、上述の実施形態で説明した縦型トレンチＭＯＳＦＥＴに限られず、例えば、ｐｎ接合ダイオードや、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）などであってもよい。
上述の実施形態において、第１電極１４１と第２電極１４４とは、パラジウム（Ｐｄ）から主に形成されている。しかし、本発明はこれに限らない。パラジウム（Ｐｄ）の変わりに、ニッケル（Ｎｉ）や白金（Ｐｔ）を用いてもよい。これらの元素は、いずれも第１０族元素であり、物理化学的な特性が似ている。また、パラジウム（Ｐｄ）の仕事関数は５．１２ｅＶであり、ニッケル（Ｎｉ）の仕事関数は５．１５ｅＶであり、白金（Ｐｔ）の仕事関数は５．６５ｅＶである。つまり、これらの元素の仕事関数はいずれも５．１ｅＶ以上であり、この点においてもこれらの元素の特性が似ている。
上述の実施形態において、基板の材質は、窒化ガリウム（ＧａＮ）に限らず、窒化アルミニウムガリウム（ＡｌＧａＮ）でもよく、窒化インジウムガリウム（ＩｎＧａＮ）でもよく、窒化アルミニウムガリウムインジウム（ＡｌＧａＩｎＮ）でもよい。また、アルミニウムやガリウムやインジウムの配合比は特に限定されない。
上述の実施形態において、ｐ型半導体領域１１４に含まれるアクセプタ元素は、マグネシウム（Ｍｇ）であるが、例えば、亜鉛（Ｚｎ）を用いてもよい。
上述の実施形態において、ｎ型半導体領域１１６に含まれるドナー元素は、ケイ素（Ｓｉ）であるが、例えば、ゲルマニウム（Ｇｅ）を用いてもよい。
上述の実施形態において、イオン注入の回数は、１回であってもよいし、２回であってもよいし、３回以上であってもよい。イオン注入の条件（例えば、加速電圧およびドーズ量など）は、適宜調整できる。膜２１０の膜厚は、イオン注入の条件に応じて、適宜変更してよい。また、膜２１０の材質は、二酸化ケイ素（ＳｉＯ２）に限らず、窒化ケイ素（ＳｉＮ）、酸窒化ケイ素（ＳｉＯＮ）、酸化アルミニウム（Ａｌ２Ｏ３）であってもよい。
上述の実施形態において、絶縁膜の材質は、電気絶縁性を有する材質であればよく、二酸化ケイ素（ＳｉＯ2）の他、窒化ケイ素（ＳｉＮｘ）、酸化アルミニウム（Ａｌ2Ｏ3）、窒化アルミニウム（ＡｌＮ）、酸化ジルコニウム（ＺｒＯ2）、酸化ハフニウム（ＨｆＯ2）、酸窒化ケイ素（ＳｉＯＮ）、酸窒化アルミニウム（ＡｌＯＮ）、酸窒化ジルコニウム（ＺｒＯＮ）、酸窒化ハフニウム（ＨｆＯＮ）などの少なくとも１つであってもよい。絶縁膜は、単層であってもよいし、２層以上であってもよい。絶縁膜を形成する手法は、ＡＬＤに限らず、ＥＣＲスパッタであってもよいし、ＥＣＲ−ＣＶＤであってもよい。
１００…半導体装置
１００Ａ…半導体装置
１００Ｂ…半導体装置
１１０…基板
１１２…半導体層
１１４…ｐ型半導体領域（半導体層）
１１４Ｃ…ｐ型半導体領域
１１４Ｄ…ｐ型半導体領域
１１６…ｎ型半導体領域（半導体層）
１１６Ａ…イオン注入領域
１１８…ｐ型半導体領域
１２１…コンタクトホール
１２２…トレンチ
１２４…コンタクトホール
１２８…トレンチ
１３０…絶縁膜
１４１…第１電極
１４１Ａ…電極
１４２…ゲート電極
１４３…ドレイン電極
１４４…第２電極
２１０…膜
２２０…マスク
２４０…キャップ膜
３００…半導体素子
３１０…基板
３１１…バッファ層
３１２…半導体層
３２０…ｐ型半導体領域
３３０…ｎ型半導体領域
３４１…電極
３４４…電極

Claims (9)

  1. 半導体装置であって、
    ガリウムを含む窒化物半導体から形成されたｎ型半導体領域と、
    前記ｎ型半導体領域と接し、前記窒化物半導体から形成されたｐ型半導体領域と、
    前記ｎ型半導体領域とオーミック接触する第１電極と、
    前記ｐ型半導体領域とオーミック接触する第２電極と、を備え、
    前記第１電極と、前記第２電極とは、同じ金属から主に形成されており、
    前記同じ金属は、パラジウム、ニッケル、白金からなる群より選ばれる少なくとも一つの金属であり、
    前記ｎ型半導体領域のｐ型不純物濃度と、前記ｐ型半導体領域のｐ型不純物濃度は、実質的に同じであり、
    前記ｎ型半導体領域において、ｎ型不純物濃度とｐ型不純物濃度の差は、１．０×１０ ２０ ｃｍ−３以上である、半導体装置。
  2. 請求項１に記載の半導体装置であって、
    前記第１電極と前記第２電極とは同一の電極である、半導体装置。
  3. 請求項１又は請求項２に記載の半導体装置であって、
    前記ｎ型半導体領域において、ｎ型不純物濃度とｐ型不純物濃度の差は、１．０×１０２１ｃｍ−３以下である、半導体装置。
  4. 請求項１から請求項３のいずれか１項に記載の半導体装置であって、
    前記窒化物半導体は、アルミニウムとインジウムとの少なくとも一方を含む、半導体装置。
  5. 請求項１から請求項４のいずれか１項に記載の半導体装置であって、
    前記ｐ型半導体領域のｐ型不純物濃度は、１．０×１０１８ｃｍ−３以上である、半導体装置。
  6. 請求項１から請求項５のいずれか１項に記載の半導体装置であって、
    前記ｐ型半導体領域に含まれるｐ型不純物は、マグネシウムと亜鉛との少なくとも一方を含む、半導体装置。
  7. 請求項１から請求項６のいずれか１項に記載の半導体装置であって、
    前記ｎ型半導体領域に含まれるｎ型不純物は、ケイ素とゲルマニウムとの少なくとも一方を含む、半導体装置。
  8. 請求項１から請求項７のいずれか１項に記載の半導体装置であって、
    前記ｐ型半導体領域のｐ型不純物濃度は、前記第２電極と接触する面から離れるほど低くなる、半導体装置。
  9. 請求項１から請求項８のいずれか１項に記載の半導体装置であって、
    前記ｎ型半導体領域と前記第１電極とが接触する面と、前記ｐ型半導体領域と前記第２電極とが接する面とは、異なる平面上にある、半導体装置。
JP2016046903A 2016-03-10 2016-03-10 半導体装置 Active JP6515842B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016046903A JP6515842B2 (ja) 2016-03-10 2016-03-10 半導体装置
US15/449,745 US10153352B2 (en) 2016-03-10 2017-03-03 Semiconductor device
CN201710131034.8A CN107180860B (zh) 2016-03-10 2017-03-07 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016046903A JP6515842B2 (ja) 2016-03-10 2016-03-10 半導体装置

Publications (2)

Publication Number Publication Date
JP2017163021A JP2017163021A (ja) 2017-09-14
JP6515842B2 true JP6515842B2 (ja) 2019-05-22

Family

ID=59787251

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016046903A Active JP6515842B2 (ja) 2016-03-10 2016-03-10 半導体装置

Country Status (3)

Country Link
US (1) US10153352B2 (ja)
JP (1) JP6515842B2 (ja)
CN (1) CN107180860B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7119350B2 (ja) * 2017-11-22 2022-08-17 富士電機株式会社 縦型ＧａＮ系半導体装置の製造方法および縦型ＧａＮ系半導体装置
US11164950B2 (en) * 2019-03-07 2021-11-02 Toyoda Gosei Co., Ltd. Semiconductor device and production method

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2783349B2 (ja) 1993-07-28 1998-08-06 日亜化学工業株式会社 ｎ型窒化ガリウム系化合物半導体層の電極及びその形成方法
JP2803742B2 (ja) * 1993-04-28 1998-09-24 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子及びその電極形成方法
JP2803741B2 (ja) * 1993-03-19 1998-09-24 日亜化学工業株式会社 窒化ガリウム系化合物半導体の電極形成方法
DE69425186T3 (de) 1993-04-28 2005-04-14 Nichia Corp., Anan Halbleitervorrichtung aus einer galliumnitridartigen III-V-Halbleiterverbindung und Verfahren zu ihrer Herstellung
JP3334290B2 (ja) * 1993-11-12 2002-10-15 株式会社デンソー 半導体装置
JP3620926B2 (ja) 1995-06-16 2005-02-16 豊田合成株式会社 ｐ伝導形３族窒化物半導体の電極及び電極形成方法及び素子
JPH09232632A (ja) * 1995-12-22 1997-09-05 Toshiba Corp 半導体発光素子及びその製造方法
JP4175157B2 (ja) 2003-03-25 2008-11-05 日産自動車株式会社 炭化珪素半導体装置とその製造方法
JP2006313773A (ja) 2005-05-06 2006-11-16 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP2008053448A (ja) * 2006-08-24 2008-03-06 Rohm Co Ltd Ｍｉｓ型電界効果トランジスタおよびその製造方法
JP4524298B2 (ja) 2007-06-04 2010-08-11 パナソニック株式会社 半導体装置の製造方法
US7960782B2 (en) 2007-12-26 2011-06-14 Rohm Co., Ltd. Nitride semiconductor device and method for producing nitride semiconductor device
JP2009177110A (ja) * 2007-12-26 2009-08-06 Rohm Co Ltd 窒化物半導体素子および窒化物半導体素子の製造方法
JP5234927B2 (ja) * 2008-05-22 2013-07-10 株式会社豊田中央研究所 半導体装置の製造方法
JP6048103B2 (ja) * 2012-12-11 2016-12-21 豊田合成株式会社 半導体素子の製造方法
JP6007770B2 (ja) * 2012-12-14 2016-10-12 豊田合成株式会社 半導体装置
JP6025058B2 (ja) 2013-07-30 2016-11-16 ウシオ電機株式会社 窒化物半導体発光素子
JP2015032744A (ja) * 2013-08-05 2015-02-16 株式会社東芝 半導体装置および半導体装置の製造方法
JP2015056486A (ja) * 2013-09-11 2015-03-23 株式会社東芝 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20170263725A1 (en) 2017-09-14
US10153352B2 (en) 2018-12-11
CN107180860B (zh) 2020-08-28
JP2017163021A (ja) 2017-09-14
CN107180860A (zh) 2017-09-19

Similar Documents

Publication Publication Date Title
JP6520785B2 (ja) 半導体装置の製造方法
US10074728B2 (en) Semiconductor device
JP6528366B2 (ja) 縦型トレンチｍｏｓｆｅｔの製造方法
JP6341077B2 (ja) 半導体装置の製造方法
JP6531691B2 (ja) 縦型トレンチｍｏｓｆｅｔの製造方法
US9548204B2 (en) Semiconductor device, manufacturing method of the same and method of suppressing decrease of flat band voltage
JP6183310B2 (ja) 半導体装置およびその製造方法
US20150295096A1 (en) Semiconductor Device And Manufacturing Method Thereof
JP2015023073A (ja) 半導体装置
US20160365421A1 (en) Semiconductor Device And Manufacturing Method Thereof
JP6544252B2 (ja) 半導体装置、電力変換装置及び半導体装置の製造方法
US20160079371A1 (en) Semiconductor device
JP6515842B2 (ja) 半導体装置
JP2016111254A (ja) 半導体装置およびその製造方法
US10177234B2 (en) Semiconductor device
US9852925B2 (en) Method of manufacturing semiconductor device
JP6673125B2 (ja) 半導体装置
JP6485303B2 (ja) 半導体装置およびその製造方法ならびに電力変換装置
JP2015023074A (ja) 半導体装置
CN105448694B (zh) 半导体装置及其制造方法
JP2016184660A (ja) 半導体装置およびその製造方法
JP2016162945A (ja) 半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180423

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190319

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190401

R150 Certificate of patent or registration of utility model

Ref document number: 6515842

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R157 Certificate of patent or utility model (correction)

Free format text: JAPANESE INTERMEDIATE CODE: R157