[go: up one dir, main page]

JP6328698B2 - 電子回路パッケージ - Google Patents

電子回路パッケージ Download PDF

Info

Publication number
JP6328698B2
JP6328698B2 JP2016145891A JP2016145891A JP6328698B2 JP 6328698 B2 JP6328698 B2 JP 6328698B2 JP 2016145891 A JP2016145891 A JP 2016145891A JP 2016145891 A JP2016145891 A JP 2016145891A JP 6328698 B2 JP6328698 B2 JP 6328698B2
Authority
JP
Japan
Prior art keywords
circuit package
film
electronic circuit
magnetic
magnetic film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016145891A
Other languages
English (en)
Other versions
JP2018018867A (ja
Inventor
賢一 川畑
賢一 川畑
敏雄 早川
敏雄 早川
俊郎 大久保
俊郎 大久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2016145891A priority Critical patent/JP6328698B2/ja
Priority to US15/641,568 priority patent/US10269726B2/en
Publication of JP2018018867A publication Critical patent/JP2018018867A/ja
Application granted granted Critical
Publication of JP6328698B2 publication Critical patent/JP6328698B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Geometry (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Regulation Of General Use Transformers (AREA)
  • Coils Or Transformers For Communication (AREA)

Description

本発明は電子回路パッケージに関し、特に、電磁気シールド機能と磁気シールド機能を併せ持つ複合シールド機能を有する電子回路パッケージに関する。
近年、スマートフォンなどの電子機器は、高性能な無線通信回路及びデジタルチップが採用され、使用する半導体ＩＣの動作周波数も上昇する傾向にある。さらに複数の半導体ＩＣを最短配線で接続する２．５Ｄ構造や３Ｄ構造をもったシステムインパッケージ（ＳＩＰ）化が加速し、電源系回路のモジュール化も今後増加していくと予測される。さらに多数の電子部品（インダクタ、コンデンサ、抵抗、フィルターなどの受動部品、トランジスタ、ダイオードなどの能動部品、半導体ＩＣなどの集積回路部品、並びに、その他電子回路構成に必要な部品の総称）がモジュール化された電子回路モジュールも今後益々増加していくことが予測され、これらを総称した電子回路パッケージがスマートフォンなどの電子機器の高機能化および小型化、薄型化により高密度実装される傾向にある。これらの傾向は、一方でノイズによる誤動作及び電波障害が顕著となることを示し、従来のノイズ対策では誤動作や電波障害を防止することが困難である。このため、近年においては、電子回路パッケージのセルフシールド化が進み、導電性ペーストもしくはメッキやスパッタ法による電磁気シールドの提案及び実用化がなされているが、今後はさらに高いシールド特性が要求される。
これを実現すべく、近年においては電磁気シールド機能と磁気シールド機能を併せ持つ複合シールド構造の提案がなされている。複合シールド構造を得るためには、導電膜（金属膜）による電磁気シールドと磁性膜による磁気シールドを電子回路パッケージに形成する必要がある。
例えば、特許文献１に記載された半導体パッケージは、磁性層と金属膜が積層されてなるシールドケース（シールドカン）を接着剤によってモールド樹脂に接着した構成を有している。また、特許文献２に記載された半導体パッケージは、モールド樹脂の表面を金属シールドで覆うとともに、半導体チップの上面が露出するようモールド樹脂に凹部を設け、凹部を金属などで埋め込んだ構成を有している。
米国特許公開第２０１１／０３０４０１５号明細書 米国特許公開第２０１３／０３０７１２８号明細書
しかしながら、特許文献１のように接着剤を用いてシールドケースを貼り付ける構成では、低背化に不利であるばかりでなく、金属膜を基板上のグランドパターンに接続することが困難となる。また、特許文献２のように、モールド樹脂に形成した凹部を金属などで埋める構成では、放熱性は高められるものの、複合シールド構造ではないことから、特に低周波領域におけるシールド特性が不十分である。
したがって、本発明は、高い複合シールド効果と低背化を両立可能な電子回路パッケージを提供することを目的とする。
本発明による電子回路パッケージは、電源パターンを有する基板と、前記基板の表面の第１の領域に搭載された第１の電子部品と、前記第１の電子部品を埋め込むよう前記基板の前記表面を覆うモールド樹脂と、前記モールド樹脂の少なくとも上面を覆う磁性膜と第１の金属膜の積層体と、を備え、前記第１の金属膜は、前記電源パターンに接続されており、前記磁性膜は、前記第１の領域上において膜厚が選択的に厚い形状を有していることを特徴とする。
本発明によれば、モールド樹脂の少なくとも上面に磁性膜及び金属膜の積層膜が形成されていることから、複合シールド特性を得ることができる。しかも、第１の電子部品の上方においては、磁性膜の膜厚が厚いことから、第１の電子部品に対する複合シールド特性を高めることができる。つまり、電子回路パッケージは、基板に搭載された全ての電子部品が同レベルのノイズ源となるわけではなく、特定の電子部品が特に強いノイズ源となることが多い。また、基板に搭載された全ての電子部品が均等に外部ノイズに弱いわけではなく、特定の電子部品が特に外来ノイズに弱い場合も多い。そして、本発明においては、ノイズ対策が必要な電子部品の上方において磁性膜の膜厚を厚くしており、これにより当該電子部品を中心として発生するピークノイズを抑制することができ、かつ外部ノイズに弱い電子部品の誤動作を防止することができる。しかも、磁性膜の膜厚は、第１の電子部品の上方において選択的に厚くなっていることから、第１の電子部品が他の電子部品よりも高さが低い場合においては、低背化を実現することも可能となる。さらに、多くの磁性材料はモールド樹脂よりも熱伝導率が高いため、放熱性を高めることも可能となる。
本発明において、前記モールド樹脂の前記上面は、前記第１の領域において凹部を有し、前記磁性膜の一部は、前記凹部に設けられていることが好ましい。これによれば、磁性膜の上面を平坦とすることができる。
本発明において、前記磁性膜は前記第１の金属膜と前記モールド樹脂の間に位置していても構わない。或いは、前記第１の金属膜は、前記モールド樹脂と前記磁性膜との間に位置していても構わない。前者によれば、第１の電子部品から発せられるノイズを効果的に遮断することができ、後者によれば、第１の電子部品に入射する外来ノイズを効果的に遮断することができる。また、前記磁性膜を覆う第２の金属膜をさらに備えることにより、両方の効果を得ることもできる。
本発明による電子回路パッケージは、前記基板の前記表面の第２の領域に搭載された第２の電子部品をさらに備え、前記第１の電子部品は前記第２の電子部品よりも高さが低いことが好ましい。これによれば、第１の電子部品と第２の電子部品の高さの差を利用して凹部を形成していることから、磁性膜を設けることによる電子回路パッケージ全体の高さの増大を最小限に抑えることが可能となる。
本発明において、前記第１の電子部品の上面は前記凹部に露出しており、これにより前記第１の電子部品の上面は、前記磁性膜又は前記第１の金属膜と接していることが好ましい。これによれば、磁性膜の膜厚をより厚くすることができることから、磁気シールド特性を高めることができる。しかも、第１の電子部品の上面が磁性膜又は第１の金属膜と接していることから、高い放熱効率を得ることが可能となる。
本発明において、前記凹部の平面サイズは前記第１の電子部品の平面サイズよりも大きく、これにより前記凹部は平面視で前記第１の電子部品の全体と重なることが好ましい。これによれば、磁性膜と金属膜の積層体で第１の電子部品の全体を覆うことが可能となる。
本発明において、前記磁性膜は、前記モールド樹脂の側面の一部を覆う部分を有していることが好ましい。これによれば、第１の電子部品から側面方向に放射されるノイズや、側面方向から第１の電子部品に入射するノイズを減衰させることが可能となる。
本発明において、前記電源パターンは前記基板の前記表面又は側面に露出しており、前記第１の金属膜は前記基板の前記表面又は前記側面に露出した前記電源パターンと接していることが好ましい。これによれば、金属膜を電源パターンに容易かつ確実に接続することが可能となる。
本発明において、前記磁性膜は、熱硬化性樹脂材料に磁性フィラーが分散された複合磁性材料からなる膜であっても構わないし、軟磁性材料からなる薄膜もしくは箔であっても構わないし、フェライトなどからなる薄膜、バルクシートであっても構わない。複合磁性材料からなる膜を用いる場合、前記磁性フィラーは、フェライト又は軟磁性金属からなることが好ましく、前記磁性フィラーの表面が絶縁コートされていることがより好ましい。
本発明において、前記金属膜は、Ａｕ、Ａｇ、Ｃｕ及びＡｌからなる群から選ばれた少なくとも１つの金属を主成分とすることが好ましく、前記金属膜の表面が酸化防止被覆で覆われていることが好ましい。
このように、本発明によれば、高い複合シールド効果と低背化を両立することが可能となる。
図１は、本発明の第１の実施形態による電子回路パッケージ１１Ａの構成を示す断面図である。 図２は、電子回路パッケージ１１Ａの製造方法を説明するための工程図である。 図３は、電子回路パッケージ１１Ａの製造方法を説明するための工程図である。 図４は、電子回路パッケージ１１Ａの製造方法を説明するための工程図である。 図５は、電子回路パッケージ１１Ａの製造方法を説明するための工程図である。 図６は、モールド樹脂４０に凹部４７を形成する第１の方法を説明するための工程図である。 図７は、モールド樹脂４０に凹部４７を形成する第２の方法を説明するための工程図である。 図８は、モールド樹脂４０に凹部４７を形成する第２の方法を説明するための工程図である。 図９は、モールド樹脂４０に凹部４７を形成する第３の方法を説明するための工程図である。 図１０は、モールド樹脂４０に凹部４７を形成する第３の方法を説明するための工程図である。 図１１は、モールド樹脂４０に凹部４７を形成する第３の方法を説明するための工程図である。 図１２は、第１の実施形態の第１の変形例による電子回路パッケージ１１Ｂの構成を示す断面図である。 図１３は、第１の実施形態の第２の変形例による電子回路パッケージ１１Ｃの構成を示す断面図である。 図１４は、側面磁性膜５３の第１のレイアウトを示す平面図である。 図１５は、側面磁性膜５３の第２のレイアウトを示す平面図である。 図１６は、側面磁性膜５３の第３のレイアウトを示す平面図である。 図１７は、側面磁性膜５３の第４のレイアウトを示す平面図である。 図１８は、本発明の第２の実施形態による電子回路パッケージ１２Ａの構成を示す断面図である。 図１９は、電子回路パッケージ１２Ａの製造方法を説明するための工程図である。 図２０は、電子回路パッケージ１２Ａの製造方法を説明するための工程図である。 図２１は、第２の実施形態の第１の変形例による電子回路パッケージ１２Ｂの構成を示す断面図である。 図２２は、第２の実施形態の第２の変形例による電子回路パッケージ１２Ｃの構成を示す断面図である。 図２３は、本発明の第３の実施形態による電子回路パッケージ１３Ａの構成を示す断面図である。 図２４は、電子回路パッケージ１３Ａの製造方法を説明するための工程図である。 図２５は、電子回路パッケージ１３Ａの製造方法を説明するための工程図である。 図２６は、電子回路パッケージ１３Ａの製造方法を説明するための工程図である。 図２７は、第３の実施形態の第１の変形例による電子回路パッケージ１３Ｂの構成を示す断面図である。 図２８は、第３の実施形態の第２の変形例による電子回路パッケージ１３Ｃの構成を示す断面図である。
以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。
＜第１の実施形態＞
図１は、本発明の第１の実施形態による電子回路パッケージ１１Ａの構成を示す断面図である。
図１に示すように、本実施形態による電子回路パッケージ１１Ａは、基板２０と、基板２０に搭載された複数の電子部品３１，３２と、電子部品３１，３２を埋め込むよう基板２０の表面２１を覆うモールド樹脂４０と、モールド樹脂４０の上面４１を覆う磁性膜５０と、磁性膜５０の上面５１及びモールド樹脂４０の側面４２を覆う金属膜６０とを備えている。
本実施形態による電子回路パッケージ１１Ａの種類については特に限定されないが、例えば、高周波信号を取り扱う高周波モジュールや、電源制御を行う電源モジュール、２．５Ｄ構造や３Ｄ構造をもったシステムインパッケージ（ＳＩＰ）、無線通信用またはデジタル回路用半導体パッケージなどが挙げられる。図１においては、２つの電子部品３１，３２のみを図示しているが、実際にはより多くの電子部品が内蔵されている。
基板２０は、内部に多数の配線が埋め込まれた両面および多層配線構造を有しており、ＦＲ−４、ＦＲ−５、ＢＴ、シアネートエステル、フェノール、イミドなど熱硬化性樹脂ベースの有機基板、液晶ポリマーなど熱可塑性樹脂ベースの有機基板、ＬＴＣＣ基板、ＨＴＣＣ基板、フレキシブル基板など種類は問わない。本実施形態では基板２０が４層構造であり、基板２０の表面２１及び裏面２２に形成された配線層と、内部に埋め込まれた２層の配線層を有している。基板２０の表面２１には、複数のランドパターン２３が形成されている。ランドパターン２３は、電子部品３１，３２と接続するための内部電極であり、両者はハンダ２４（或いは導電性ペースト）を介して電気的且つ機械的に接続される。一例として、電子回路３１はコントローラなどの半導体チップであり、電子回路３２はキャパシタやコイルなどの受動部品である。電子部品の一部（例えば薄型化された半導体チップなど）は、基板２０に埋め込まれていても構わない。
半導体チップである電子部品３１は、基板２０の表面２１の第１の領域２１Ａに搭載され、受動部品である電子部品３２は、基板２０の表面２１の第２の領域２１Ｂに搭載されている。第１の領域２１Ａと第２の領域２１Ｂは、平面視で互いに異なる領域である。本実施形態においては、第１の領域２１Ａに搭載された電子部品３１の方が、第２の領域２１Ｂに搭載された電子部品３２よりも高さが低い。また、電子部品３１は、ノイズの発生が顕著であり、或いは、外来ノイズの影響を受けやすい部品である。本実施形態においては、この電子部品３１に対して複合シールド効果が選択的に高められた構造を採る。
ランドパターン２３は、基板２０の内部に形成された内部配線２５を介して、基板２０の裏面２２に形成された外部端子２６に接続される。実使用時においては、電子回路パッケージ１１Ａが図示しないマザーボードなどに実装され、マザーボード上のランドパターンと電子回路パッケージ１１Ａの外部端子２６が電気的に接続される。ランドパターン２３、内部配線２５及び外部端子２６を構成する導体の材料としては、銅、銀、金、ニッケル、クロム、アルミニウム、パラジウム、インジウムなどの金属もしくはその金属合金であっても構わないし、樹脂やガラスをバインダーとした導電材料であっても構わないが、基板２０が有機基板またはフレキシブル基板である場合は、コストや導電率などの観点より銅、銀を用いることが好ましい。これら導電材料の形成方法としては、印刷、メッキ、箔ラミネート、スパッタ、蒸着、インクジェットなどの方法を用いることができる。
尚、図１において、符号の末尾にＧが付された内部配線２５は、電源パターンであることを意味する。電源パターン２５Ｇは、典型的には、接地電位が与えられるグランドパターンであるが、固定電位が与えられるパターンであればグランドパターンに限定されるものではない。
モールド樹脂４０は、電子部品３１，３２を埋め込むよう基板２０の表面２１を覆って設けられている。本実施形態においては、モールド樹脂４０の側面４２と基板２０の側面２７が同一平面を構成している。モールド樹脂４０の材料としては、熱硬化性もしくは熱可塑性材料をベースとし、熱膨張係数を合わせるためのフィラーを配合した材料を用いることができる。
モールド樹脂４０の上面４１は、電子部品３１が搭載された第１の領域２１Ａ上において凹部４７を有している。したがって、凹部４７に相当する位置においては、モールド樹脂４０の厚さが他の部分よりも薄くなっている。特に、電子部品３２が搭載された第２の領域２１Ｂ上には凹部４７が設けられておらず、したがって、第１の領域２１Ａ上におけるモールド樹脂４０の厚さは、第２の領域２１Ｂ上におけるモールド樹脂４０の厚さよりも薄い。本実施形態においては、凹部４７の平面サイズが電子部品３１の平面サイズよりも大きく、これにより凹部４７は平面視で電子部品３１の全体と重なっている。本実施形態においては、電子部品３１の方が電子部品３２よりも低背であることから、モールド樹脂４０の全体の厚さを厚くすることなく、このような凹部４７を形成することが可能である。凹部４７の底面は、電子部品３２の上面よりも高くても構わない。
モールド樹脂４０の上面４１には、凹部４７を埋め込むよう、磁性膜５０が設けられている。このため、磁性膜５０は、第１の領域２１Ａの上方において膜厚が選択的に厚く、第２の領域２１Ｂを含む他の領域の上方においては膜厚が薄い形状を有している。このため、磁性膜５０を設けているにもかかわらず、電子回路パッケージ１１Ａの全体の高さの増大が最小限に抑えられる。
特に限定されるものではないが、磁性膜５０は、接着剤などを介在することなくモールド樹脂４０に直接接触していることが好ましい。磁性膜５０は、熱硬化性樹脂材料に磁性フィラーが分散された複合磁性材料からなる膜、軟磁性材料やフェライトからなる薄膜、或いは、箔またはバルクシートからなり、磁気シールドとして機能する。
磁性膜５０として複合磁性材料からなる膜を選択する場合、熱硬化性樹脂材料としては、エポキシ樹脂、フェノール樹脂、シリコーン樹脂、ジアリルフタレート樹脂、ポリイミド樹脂、ウレタン樹脂等を用いることができ、印刷法、成型法、スリットノズル塗布法、スプレー法、ディスペンス法、インジェクション法、トランスファー法、コンプレッション成型法、未硬化のシート状樹脂を用いたラミネート法などの厚膜工法を用いて形成することができる。熱硬化性材料を使用することで、耐熱性、絶縁性、耐衝撃性、落下強度など、電子回路パッケージに要求される信頼性が高められる。
また、磁性フィラーとしては、フェライト又は軟磁性金属を用いることが好ましく、バルクでの透磁率が高い軟磁性金属を用いることが特に好ましい。フェライト又は軟磁性金属としては、Ｆｅ，Ｎｉ，Ｚｎ，Ｍｎ，Ｃｏ，Ｃｒ，Ｍｇ，Ａｌ，Ｓｉからなる群から選ばれた１又は２以上の金属、或いはその酸化物が挙げられる。具体例としては、Ｎｉ−Ｚｎ系、Ｍｎ−Ｚｎ、Ｎｉ−Ｃｕ−Ｚｎ系などのフェライト、パーマロイ（Ｆｅ−Ｎｉ合金）、スーパーパーマロイ（Ｆｅ−Ｎｉ−Ｍｏ合金）、センダスト（Ｆｅ−Ｓｉ−Ａｌ合金）、Ｆｅ−Ｓｉ合金、Ｆｅ−Ｃｏ合金、Ｆｅ−Ｃｒ合金、Ｆｅ−Ｃｒ−Ｓｉ合金、Ｆｅ等を挙げることができる。磁性フィラーの形状については特に限定されないが、高充填化するためには球状とし、最密充填となるように複数の粒度分布のフィラーをブレンド、配合してもよい。透磁率実数成分の遮蔽効果と透磁率虚数成分のロスの熱変換効果を最大限に引き出すためには、アスペクト５以上の扁平粉を配向させて形成することがさらに好ましい。
磁性フィラーの表面は、流動性、密着性、絶縁性向上のために、Ｓｉ，Ａｌ，Ｔｉ，Ｍｇなどの金属の酸化物、或いは、有機材料によって絶縁コートされていることが好ましい。絶縁コートは、磁性フィラーの表面に熱硬化性材料をコート処理、もしくは、金属アルコキシドの脱水反応によって酸化膜を形成してもよく、酸化ケイ素のコート被膜形成が最も好ましい。さらにその上に有機官能性カップリング処理を施すとさらに好適である。
複合磁性材料は、印刷法、成型法、スリットノズル塗布法、スプレー法、ディスペンス法、未硬化のシート状樹脂を用いたラミネート法などの公知の方法を用いてモールド樹脂４０の凹部４７を含む上面４１の全面に形成することができる。
また、磁性膜５０として軟磁性材料もしくはフェライトからなる薄膜を選択する場合、その材料としては、Ｆｅ，Ｎｉ，Ｚｎ，Ｍｎ，Ｃｏ，Ｃｒ，Ｍｇ，Ａｌ，Ｓｉからなる群から選ばれた１又は２以上の金属、或いはその酸化物を用いることができ、スパッタリング法、蒸着法などの薄膜工法の他、メッキ法、スプレー法、ＡＤ法、溶射法などを用いてモールド樹脂４０の凹部４７を含む上面４１の全面に形成することができる。この場合、磁性膜５０の材料は、必要とされる透磁率と周波数から適時選択すればよいが、低周波（ｋＨｚ〜１００ＭＨｚ）側のシールド効果を上げるためには、Ｆｅ−Ｃｏ、Ｆｅ−Ｎｉ、Ｆｅ−Ａｌ、Ｆｅ−Ｓｉ系の合金が最も好ましい。一方、高周波（５０〜数百ＭＨｚ）のシールド効果を上げるためには、ＮｉＺｎ、ＭｎＺｎ、ＮｉＣｕＺｎなどのフェライト膜もしくはＦｅが最も好ましい。
さらに、磁性膜５０の一部として箔またはバルクシートを用いる場合には、あらかじめ箔またはバルクシートを凹部４７の平面サイズと一致するサイズに加工しておき、これをモールド樹脂４０の凹部４７に貼り付けることによって凹部４７を埋め込んだ後、平坦化されたモールド樹脂４０の上面４１に複合磁性材料からなる膜、軟磁性材料やフェライトからなる薄膜、或いは、別の箔またはバルクシートを形成すればよい。
磁性膜５０の上面５１、モールド樹脂４０の側面４２、並びに、基板２０の側面２７は、金属膜６０で覆われている。金属膜６０は電磁気シールドであり、Ａｕ、Ａｇ、Ｃｕ及びＡｌからなる群から選ばれた少なくとも１つの金属を主成分とすることが好ましい。金属膜６０はできるだけ低抵抗であることが好ましく、コストなどを鑑みるとＣｕを用いることが最も好ましい。また、金属膜６０の外側表面は、ＳＵＳ，Ｎｉ，Ｃｒ，Ｔｉ，黄銅などの防食性の金属、或いは、エポキシ、フェノール、イミド、ウレタン、シリコーンなどの樹脂からなる酸化防止被覆で覆われていることが好ましい。これは、金属膜６０は熱、湿度などの外部環境で酸化劣化するため、これを抑制及び防止するために上記処理を施すことが好ましい。金属膜６０の形成方法は、スパッタリング法、蒸着法、無電解メッキ法、電解メッキ法など公知の方法より適時選択すればよく、金属膜６０を形成する前に密着性向上前処理であるプラズマ処理、カップリング処理、ブラスト処理、エッチング処理などを施しても良い。さらに、金属膜６０の下地として、チタンやクロム、ＳＵＳなどの高密着性金属膜を事前に薄く形成しても構わない。
図１に示すように、基板２０の側面２７には電源パターン２５Ｇが露出しており、金属膜６０は基板２０の側面２７を覆うことによって電源パターン２５Ｇと接続されている。金属膜６０は、基板２０の表面２１に形成された電源パターン２５Ｇと接続されていても構わない。
特に限定されるものではないが、金属膜６０と磁性膜５０の界面における抵抗値は、１０６Ω以上であることが好ましい。これによれば、電磁波ノイズが金属膜６０に入射されることにより生じる渦電流がほとんど磁性膜５０に流れ込まないことから、渦電流の流入による磁性膜５０の磁気特性の低下を防止することが可能となる。金属膜６０と磁性膜５０の界面における抵抗値とは、両者が直接接している場合には磁性膜５０の表面抵抗を指し、両者間に絶縁膜が存在する場合には、絶縁膜の表面抵抗を指す。
金属膜６０と磁性膜５０の界面における抵抗値を１０６Ω以上とする方法としては、磁性膜５０の材料として十分に表面抵抗の高い材料を用いるか、或いは、磁性膜５０の上面５１に薄い絶縁材料を形成する方法が挙げられる。
このように、本実施形態による電子回路パッケージ１１Ａは、モールド樹脂４０の上面４１が磁性膜５０及び金属膜６０からなる積層膜で覆われていることから、基板２０に搭載された電子部品３１，３２に対する複合シールド構造を得ることが可能となる。しかも、ノイズ対策が特に必要な電子部品３１の上方において磁性膜５０の膜厚が増大されていることから、電子部品３１に対する複合シールド効果を高めることが可能となる。特に、本実施形態においては、磁性膜５０と金属膜６０がこの順に積層されていることから、磁性膜５０と金属膜６０の形成位置が逆である場合と比べ、電子部品３１から放射される電磁波ノイズがより効果的に遮蔽される。これは、電子部品３１から発生した電磁波ノイズが磁性膜５０を通過する際にその一部が吸収され、吸収されなかった電磁波ノイズの一部が金属膜６０で反射し、磁性膜５０を再び通過するからである。このように、磁性膜５０は入射した電磁波ノイズに対して２度作用するので、電子部品３１から放射される電磁波ノイズを効果的に遮蔽することができる。
しかも、本実施形態においては、モールド樹脂４０の上面４１に凹部４７が設けられており、磁性膜５０の一部がモールド樹脂４０の凹部４７に埋め込まれていることから、磁性膜５０を付加することによる電子回路パッケージ１１Ａの全体の高さの増大を抑えることが可能となり、低背化の要請を満たすことができる。
また、磁性膜５０をモールド樹脂４０の上面４１に直接形成すれば、両者間に接着剤などが介在しないことから、製品の低背化によりいっそう有利である。しかも、本実施形態においては、磁性膜５０がモールド樹脂４０の上面４１にのみ形成されていることから、金属膜６０を電源パターン２５Ｇに容易に接続することが可能となる。
次に、本実施形態による電子回路パッケージ１１Ａの製造方法について説明する。
図２〜図５は、電子回路パッケージ１１Ａの製造方法を説明するための工程図である。
まず、図２に示すように、多層配線構造を有する集合基板２０Ａを用意する。集合基板２０Ａの表面２１には複数のランドパターン２３が形成されており、集合基板２０Ａの裏面２２には複数の外部端子２６が形成されている。また、集合基板２０Ａの内層には、電源パターン２５Ｇを含む複数の内部配線２５が形成されている。なお、図２に示す破線ａは、その後のダイシング工程において切断されるべき部分を指している。図２に示すように、電源パターン２５Ｇは、平面視で破線ａと重なる位置に設けられている。
次に、図２に示すように、ランドパターン２３に接続されるよう、集合基板２０Ａの表面２１に複数の電子部品３１，３２を搭載する。具体的には、ランドパターン２３上にハンダ２４を供給した後、電子部品３１，３２を搭載し、リフローを行うことによって電子部品３１，３２をランドパターン２３に接続すればよい。
次に、図３に示すように、電子部品３１，３２を埋め込むよう、集合基板２０Ａの表面２１をモールド樹脂４０で覆う。モールド樹脂４０の形成方法としては、コンプレッション、インジェクション、印刷、ディスペンス、ノズル塗付プロセスなどを用いることができる。この時、第１の領域２１Ａの上方、つまり、電子部品３１を覆う部分には凹部４７が形成されるよう、モールド樹脂４０を形成する。
モールド樹脂４０に凹部４７を形成する方法としては、図６に示すように、モールド材料４０ａをプレスする金型８１，８２のうち、モールド樹脂４０の上面４１側となる金型８１に凹部４７に対応した凸部８３を形成しておく方法が挙げられる。この方法によれば、工程数を増やすことなく、モールド樹脂４０に凹部４７を形成することができる。
別の方法として、図７に示すように、凸部８３を持たない金型８１，８２を用いてモールド材料４０ａをプレスした後、図８に示すように、第１の領域２１Ａ上が開口したマスク８４を介してブラストなどを行うことによって凹部４７を形成しても構わない。或いは、図９に示すように、モールド樹脂４０の平坦な上面４１に金属膜８５を形成した後、図１０に示すように第１の領域２１Ａ上に形成された金属膜８５をパターニングにより除去し、図１１に示すように、パターニングされた金属膜８５を介してブラストなどを行うことによって凹部４７を形成しても構わない。
このようにして凹部４７を有するモールド樹脂４０を形成した後、図４に示すように、凹部４７を埋め込むよう、モールド樹脂４０の上面４１に磁性膜５０を形成する。この場合、モールド樹脂４０と磁性膜５０の密着性を向上させるために、モールド樹脂４０の上面４１をブラスト、エッチングなどの手法で物理的な凹凸を形成したり、プラズマや短波長ＵＶなどで表面改質したり、有機官能性カップリング処理などを施しても構わない。
ここで、磁性膜５０として複合磁性材料からなる膜を用いる場合は、印刷法、成型法、スリットノズル塗布法、スプレー法、ディスペンス法、インジェクション法、トランスファー法、コンプレッション成型法、未硬化のシート状樹脂を用いたラミネート法などの厚膜工法を用いることができる。印刷法、スリットノズル塗付法、スプレー法、ディスペンス法などによる形成時においては、必要に応じて複合磁性材料の粘度を調整することが好ましい。粘度の調整は、沸点が５０〜３００℃である１又は２種類以上の溶剤を用いて希釈すればよい。熱硬化性材料は、主剤、硬化剤、硬化促進剤を基本とするが、主剤、硬化剤は２種以上を要求特性に応じてブレンドしてもよい。また、必要に応じ、溶剤を混合してもよく、密着性、流動性向上のためのカップリング剤、難燃化のための難燃剤、着色のための染料、顔料、可とう性付与などの非反応性樹脂材料、熱膨張係数調整などの目的で非磁性のフィラーをブレンド、配合してもよい。材料はニーダーやミキサー、真空脱泡撹拌装置、３本ロールなどの既知の方法で混錬、分散すればよい。
また、磁性膜５０として軟磁性材料やフェライトからなる薄膜を用いる場合は、スパッタリング法、蒸着法などの薄膜工法の他、メッキ法、スプレー法、ＡＤ法、溶射法などを用いることができる。さらに、磁性膜５０として箔またはバルクシートを用いる場合には、凹部４７の平面サイズに合わせてあらかじめ箔またはバルクシートをカットし、接着剤などを用いて凹部４７に貼り付けた後、さらに、複合磁性材料からなる膜、軟磁性材料やフェライトからなる薄膜、或いは、別の箔またはバルクシートを形成すればよい。
次に、図５に示すように、破線ａに沿って集合基板２０Ａを切断することにより基板２０を個片化する。本実施形態においては、電源パターン２５Ｇがダイシング位置である破線ａを横切っているため、破線ａに沿って集合基板２０Ａを切断すると、基板２０の側面２７からは電源パターン２５Ｇが露出する。
そして、磁性膜５０の上面５１、モールド樹脂４０の側面４２、並びに、基板２０の側面２７を覆うよう、金属膜６０を形成すれば、本実施形態による電子回路パッケージ１１Ａが完成する。金属膜６０の形成方法としては、スパッタリング法、蒸着法、無電解メッキ法、電解メッキ法などを用いることができる。また、金属膜６０を形成する前に、密着性向上前処理であるプラズマ処理、カップリング処理、ブラスト処理、エッチング処理などを施しても良い。さらに、金属膜６０の下地として、チタンやクロムなどの高密着性金属膜を事前に薄く形成しても構わない。
このように、本実施形態による電子回路パッケージ１１Ａの製造方法によれば、モールド樹脂４０の形成と同時に、或いは、モールド樹脂４０を形成した後に凹部４７を形成し、この凹部４７を埋め込むよう、モールド樹脂４０の上面４１の全面に磁性膜５０を形成していることから、電子回路パッケージ１１Ａの全体の高さの増大を最小限に抑えつつ、電子部品３１，３２の上方を磁性膜５０及び金属膜６０の積層膜で覆うことが可能となる。しかも、集合基板２０Ａを切断することによって電源パターン２５Ｇを露出させていることから、金属膜６０を電源パターン２５Ｇに容易かつ確実に接続することが可能となる。
図１２は、第１の実施形態の第１の変形例による電子回路パッケージ１１Ｂの構成を示す断面図である。
図１２に示すように、第１の変形例による電子回路パッケージ１１Ｂは、電子部品３１の上面が凹部４７に露出しており、これにより磁性膜５０が電子部品３１の上面と接している点において、図１に示した電子回路パッケージ１１Ａと相違している。その他の構成は、図１に示した電子回路パッケージ１１Ａと同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
図１２に示す構成によれば、第１の領域２１Ａの上方における磁性膜５０の膜厚をより厚くすることができることから、磁気シールド特性を高めることができる。しかも、磁性膜５０の材料として、モールド樹脂４０よりも熱伝導率の高い材料を用いれば、電子部品３１に対する放熱性を高めることも可能となる。図１２に示す構造を得るためには、例えば、凹部４７を形成するためのブラスト工程において、電子部品３１の上面が露出するまでブラストを行えばよい。或いは、金型８１，８２を用いてモールド樹脂４０を形成する際に、あらかじめ電子部品３１の上面に磁性膜５０を貼り付けておき、この状態でモールド形成した後、さらに、薄い磁性膜５０を別途形成することによって図１２に示す構造を得ることもできる。
図１３は、第１の実施形態の第２の変形例による電子回路パッケージ１１Ｃの構成を示す断面図である。
図１３に示すように、第２の変形例による電子回路パッケージ１１Ｃは、磁性膜５０の一部である側面磁性膜５３がモールド樹脂４０の側面４２の一部を覆っている点において、図１に示した電子回路パッケージ１１Ａと相違している。その他の構成は、図１に示した電子回路パッケージ１１Ａと同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
図１３に示す構成によれば、電子部品３１から側面方向に放射されるノイズや、側面方向から電子部品３１に入射するノイズを減衰させることが可能となる。この場合、側面磁性膜５３は、平面視で凹部４７と同じ長さを有していても構わないし（図１４参照）、凹部４７よりも長くても構わない（図１５参照）。また、電子部品３１が基板２０の角部近傍に搭載されている場合は、平面視で凹部４７の２辺に沿って側面磁性膜５３を設けても構わないし（図１６参照）、２辺ともに平面視における長さを拡大しても構わない（図１７参照）。いずれも場合も、モールド樹脂４０に凹部４７を形成する際に、側面磁性膜５３を形成すべき領域に別の凹部を形成し、この凹部に磁性材料を埋め込むことによって側面磁性膜５３を形成することができる。
＜第２の実施形態＞
図１８は、本発明の第２の実施形態による電子回路パッケージ１２Ａの構成を示す断面図である。
図１８に示すように、本実施形態による電子回路パッケージ１２Ａは、磁性膜５０と金属膜６０の積層順序が逆である点において、図１に示した電子回路パッケージ１１Ａと相違している。つまり、金属膜６０がモールド樹脂４０と磁性膜５０との間に位置している。その他の構成は、図１に示した電子回路パッケージ１１Ａと同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
本実施形態においても、ノイズ対策が特に必要な電子部品３１の上方が金属膜６０と膜厚の厚い磁性膜５０の積層膜によって覆われることから、電子部品３１に対する複合シールド効果を高めることが可能となる。特に、本実施形態においては、金属膜６０と磁性膜５０がこの順に積層されていることから、電子部品３１に入射する電磁波ノイズがより効果的に遮蔽される。これは、外来の電磁波ノイズが磁性膜５０を通過する際にその一部が吸収され、吸収されなかった電磁波ノイズの一部が金属膜６０で反射し、磁性膜５０を再び通過するからである。このように、磁性膜５０は外来の電磁波ノイズに対して２度作用するので、電子部品３１に入射する外来ノイズを効果的に遮蔽することができる。
次に、本実施形態による電子回路パッケージ１２Ａの製造方法について説明する。
まず、図２及び図３を用いて説明した方法により、凹部４７を有するモールド樹脂４０を集合基板２０Ａの表面２１に形成した後、図１９に示すように、破線ａに沿って集合基板２０Ａを切断することにより基板２０を個片化する。これにより、基板２０の側面２７からは電源パターン２５Ｇが露出する。
次に、図２０に示すように、凹部４７を含むモールド樹脂４０の上面４１及び側面４２、並びに、基板２０の側面２７を覆うよう、金属膜６０を形成する。これにより、金属膜６０は、基板２０の側面２７に露出する電源パターン２５Ｇに接続される。また、凹部４７は、金属膜６０によって覆われる。この時、金属膜６０によって凹部４７が完全に埋まらないよう、凹部４７の深さ及び金属膜６０の厚さを設定する必要がある。
最後に、凹部４７を埋め込むよう、モールド樹脂４０の上面４１に磁性膜５０を形成すれば、本実施形態による電子回路パッケージ１２Ａが完成する。このように、本実施形態による電子回路パッケージ１２Ａの製造方法によれば、先に金属膜６０を形成していることから、金属膜６０と磁性膜５０をこの順に積層することが可能となる。
図２１は、第２の実施形態の第１の変形例による電子回路パッケージ１２Ｂの構成を示す断面図である。
図２１に示すように、第１の変形例による電子回路パッケージ１２Ｂは、電子部品３１の上面が凹部４７に露出しており、これにより金属膜６０が電子部品３１の上面と接している点において、図１８に示した電子回路パッケージ１２Ａと相違している。その他の構成は、図１８に示した電子回路パッケージ１２Ａと同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
図２１に示す構成によれば、第１の領域２１Ａの上方における磁性膜５０の膜厚をより厚くすることができることから、磁気シールド特性を高めることができる。しかも、電子部品３１の上面が熱伝導率の高い金属膜６０と接していることから、高い放熱効率を得ることが可能となる。
図２２は、第２の実施形態の第２の変形例による電子回路パッケージ１２Ｃの構成を示す断面図である。
図２２に示すように、第２の変形例による電子回路パッケージ１２Ｃは、磁性膜５０の一部である側面磁性膜５３がモールド樹脂４０の側面４２の一部を覆っている点において、図１８に示した電子回路パッケージ１２Ａと相違している。その他の構成は、図１８に示した電子回路パッケージ１２Ａと同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
図２２に示す構成によれば、電子部品３１から側面方向に放射されるノイズや、側面方向から電子部品３１に入射するノイズを減衰させることが可能となる。この場合も、側面磁性膜５３は、平面視で凹部４７と同じ長さを有していても構わないし（図１４参照）、凹部４７よりも長くても構わない（図１５参照）。また、電子部品３１が基板２０の角部近傍に搭載されている場合は、平面視で凹部４７の２辺に沿って側面磁性膜５３を設けても構わないし（図１６参照）、２辺ともに平面視における長さを拡大しても構わない（図１７参照）。
＜第３の実施形態＞
図２３は、本発明の第３の実施形態による電子回路パッケージ１３Ａの構成を示す断面図である。
図２３に示すように、本実施形態による電子回路パッケージ１３Ａは、磁性膜５０の上面が別の金属膜６３で覆われている点において、図１８に示した電子回路パッケージ１２Ａと相違している。その他の構成は、図１８に示した電子回路パッケージ１２Ａと同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
本実施形態においては、モールド樹脂４０の上面４１が第１の金属膜６０、磁性膜５０及び第２の金属膜６３からなる３層の積層膜によって覆われるとともに、ノイズ対策が特に必要な電子部品３１の上方において磁性膜５０の膜厚が厚くなっている。このため、第１の実施形態と同様、電子部品３１から発せられる電磁波ノイズを効果的に遮蔽することができるとともに、第２の実施形態と同様、電子部品３１に入射する外来ノイズについても効果的に遮蔽することができる。これにより、低背化を実現しつつ、非常に高いシールド効果を得ることが可能となる。
次に、本実施形態による電子回路パッケージ１３Ａの製造方法について説明する。
まず、図２及び図３を用いて説明した方法により、凹部４７を有するモールド樹脂４０を集合基板２０Ａの表面２１に形成した後、図２４に示すように、凹部４７を含むモールド樹脂４０の上面４１を覆うよう、金属膜６０を形成する。これにより、金属膜６０は凹部４７の底部に形成される。この時、金属膜６０によって凹部４７が完全に埋まらないよう、凹部４７の深さ及び金属膜６０の厚さを設定する必要がある。
次に、図２５に示すように、凹部４７を埋め込むよう、モールド樹脂４０の上面４１に磁性膜５０を形成した後、図２６に示すように、破線ａに沿って集合基板２０Ａを切断することにより基板２０を個片化する。これにより、基板２０の側面２７からは電源パターン２５Ｇが露出する。
最後に、磁性膜５０の上面５１、モールド樹脂４０の側面４２、並びに、基板２０の側面２７を覆うよう、金属膜６３を形成すれば、本実施形態による電子回路パッケージ１３Ａが完成する。このように、本実施形態による電子回路パッケージ１３Ａの製造方法によれば、磁性膜５０を形成する前後において、金属膜６０及び６３を形成していることから、第１の金属膜６０、磁性膜５０及び第２の金属膜６３からなる３層の積層膜を得ることが可能となる。
図２７は、第３の実施形態の第１の変形例による電子回路パッケージ１３Ｂの構成を示す断面図である。
図２７に示すように、第１の変形例による電子回路パッケージ１３Ｂは、電子部品３１の上面が凹部４７に露出しており、これにより金属膜６０が電子部品３１の上面と接している点において、図２３に示した電子回路パッケージ１３Ａと相違している。その他の構成は、図２３に示した電子回路パッケージ１３Ａと同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
図２７に示す構成によれば、第１の領域２１Ａの上方における磁性膜５０の膜厚をより厚くすることができることから、磁気シールド特性を高めることができる。しかも、電子部品３１の上面が熱伝導率の高い金属膜６０と接していることから、高い放熱効率を得ることが可能となる。
図２８は、第３の実施形態の第２の変形例による電子回路パッケージ１３Ｃの構成を示す断面図である。
図２８に示すように、第２の変形例による電子回路パッケージ１３Ｃは、磁性膜５０の一部である側面磁性膜５３がモールド樹脂４０の側面４２の一部を覆っている点において、図２３に示した電子回路パッケージ１３Ａと相違している。その他の構成は、図２３に示した電子回路パッケージ１３Ａと同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
図２８に示す構成によれば、電子部品３１から側面方向に放射されるノイズや、側面方向から電子部品３１に入射するノイズを減衰させることが可能となる。この場合も、側面磁性膜５３は、平面視で凹部４７と同じ長さを有していても構わないし（図１４参照）、凹部４７よりも長くても構わない（図１５参照）。また、電子部品３１が基板２０の角部近傍に搭載されている場合は、平面視で凹部４７の２辺に沿って側面磁性膜５３を設けても構わないし（図１６参照）、２辺ともに平面視における長さを拡大しても構わない（図１７参照）。
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
＜複合磁性ペーストの作成＞
以下の方法によって、複合磁性ペーストを作成した。
まず、Ｆｅ系の組成からなる球状の磁性フィラーとして、三菱製鋼株式会社製ＡＫＴ４．５Ｓｉ−５．０Ｃｒ（Ｄ５０＝３０μｍ）及びＢＡＳＦ社製カルボニル鉄粉（Ｄ５０＝６μｍ）を用意した。次に、ＡＫＴ４．５Ｓｉ−５．０Ｃｒとカルボニル鉄粉を重量比で８：２となるよう計量し、熱硬化性樹脂に対して９０ｗｔ％添加した。使用した熱硬化性樹脂、主剤としてＤＩＣ社製８３０Ｓ（ビスフェノールＡ型エポキシ樹脂）、硬化剤として主剤に対し０．５当量の日本カーバイド工業社製ＤｉｃｙＤＤ（ジジアンジアミド）、硬化促進剤として主剤に対し１ｗｔ％の四国化成工業社製Ｃ１１Ｚ−ＣＮ（イミダゾール）をそれぞれ使用した。そして、これらを配合後、真空脱泡撹拌装置にて混錬撹拌し、１０ｒｐｍでの粘度が５０Ｐａ・ｓとなるように適時ブチルカルビトールアセテートを添加し、更に真空脱泡撹拌装置にて混錬、撹拌して複合磁性材料ペーストを得た。
＜磁性膜シートの物性評価＞
次に、基板に５０Ωの抵抗が実装されたたシールド評価用基板を用意し、モールド材料として住友ベークライト社製Ｇ−７７０Ｈを使用し、コンプレッションモールドにて封止成型した。その後、図９〜図１１を用いて説明した方法を用いて、平面視で５０Ωの抵抗が実装された部分を包含する３ｍｍ×３ｍｍのエリアに深さ１００μｍの凹部を形成した。ブラストは、ウェットブラストによって行った。
次に、この凹部を埋め込むようモールド樹脂の全面に上述した複合磁性材ペーストを塗布し、１８０℃で６０分加熱硬化した。その後、ダイサーで個品化処理を行うことによって、基板の側面にグランドパターンを露出させた。そして、無電解メッキを施すことにより、グランドパターンと接するよう、磁性膜の上面、モールド樹脂の上面及び側面、並びに、基板の側面にＣｕ（膜厚１μｍ）とＮｉ（膜厚２μｍ）の積層膜からなる金属膜を形成し、ノイズ減衰量測定サンプルＡ（実施例）を得た。
一方、磁性膜及び金属膜を省略した他は、ノイズ減衰量測定サンプルＡと同様の方法でノイズ減衰量測定サンプルＢ（比較例）を作製した。
そして、ノイズ減衰量測定サンプルＡ，Ｂをシグナルジェネレータに接続して任意周波数の信号を５０Ωの抵抗に送信し、各サンプルから放射されるノイズ量を近傍磁界測定装置によって測定した。その結果、ノイズ減衰量測定サンプルＢと比べ、ノイズ減衰量測定サンプルＡは、１００ＭＨｚで約４５ｄＢμＶ、１．２ＧＨｚで約５０ｄＢμＶの減衰効果が確認された。また、ノイズ減衰量測定サンプルＢでは、ノイズ発生源である５０Ωの抵抗の付近に明確なピークが確認されたが、ノイズ減衰量測定サンプルＡではピークが消えており、全面がほぼ同レベルまで減衰していることが確認された。これは、磁性膜の膜厚をパッケージ全体で厚くするのではなく、ノイズの発生源に対して磁性膜の膜厚を選択的に厚くすることでピークノイズは消失し、充分なシールド効果が得られることを示しており、本発明の有効性が検証された。
１１Ａ〜１１Ｃ，１２Ａ〜１２Ｃ，１３Ａ〜１３Ｃ 電子回路パッケージ
２０ 基板
２０Ａ 集合基板
２１ 基板の表面
２１Ａ 第１の領域
２１Ｂ 第２の領域
２２ 基板の裏面
２３ ランドパターン
２４ ハンダ
２５ 内部配線
２５Ｇ 電源パターン
２６ 外部端子
２７ 基板の側面
３１ 第１の電子部品
３２ 第２の電子部品
４０ モールド樹脂
４０ａ モールド材料
４１ モールド樹脂の上面
４２ モールド樹脂の側面
４７ 凹部
５０ 磁性膜
５１ 磁性膜の上面
５３ 側面磁性膜
６０ 第１の金属膜
６３ 第２の金属膜
８１，８２ 金型
８３ 凸部
８４ マスク
８５ 金属膜

Claims (11)

  1. 電源パターンを有する基板と、
    前記基板の表面の第１の領域に搭載された第１の電子部品と、
    前記基板の前記表面の第２の領域に搭載された第２の電子部品と、
    前記第１及び第２の電子部品を埋め込むよう前記基板の前記表面を覆うモールド樹脂と、
    前記モールド樹脂の少なくとも上面を覆う磁性膜と第１の金属膜の積層体と、を備え、
    前記第１の金属膜は、前記電源パターンに接続されており、
    前記第１の電子部品は前記第２の電子部品よりも高さが低く、
    前記モールド樹脂の前記上面は、前記第１の領域において凹部を有し、
    前記磁性膜の一部は、前記凹部に設けられており、
    前記磁性膜は、前記第２の領域上の膜厚よりも前記第１の領域上の膜厚の方が厚いことを特徴とする電子回路パッケージ。
  2. 前記磁性膜は、前記第１の金属膜と前記モールド樹脂の間に位置することを特徴とする請求項１に記載の電子回路パッケージ。
  3. 前記第１の金属膜は、前記モールド樹脂と前記磁性膜との間に位置することを特徴とする請求項１に記載の電子回路パッケージ。
  4. 前記磁性膜を覆う第２の金属膜をさらに備えることを特徴とする請求項３に記載の電子回路パッケージ。
  5. 前記第１の電子部品の上面は前記凹部に露出しており、これにより前記第１の電子部品の上面は、前記磁性膜又は前記第１の金属膜と接していることを特徴とする請求項１乃至４のいずれか一項に記載の電子回路パッケージ。
  6. 前記凹部の平面サイズは前記第１の電子部品の平面サイズよりも大きく、これにより前記凹部は平面視で前記第１の電子部品の全体と重なることを特徴とする請求項１乃至５のいずれか一項に記載の電子回路パッケージ。
  7. 前記磁性膜は、前記モールド樹脂の側面の一部を覆う部分を有していることを特徴とする請求項１乃至６のいずれか一項に記載の電子回路パッケージ。
  8. 前記電源パターンは前記基板の前記表面又は側面に露出しており、前記第１の金属膜は前記基板の前記表面又は前記側面に露出した前記電源パターンと接していることを特徴とする請求項１乃至７のいずれか一項に記載の電子回路パッケージ。
  9. 前記磁性膜は、熱硬化性樹脂材料に磁性フィラーが分散された複合磁性材料からなる膜、又は、軟磁性材料あるいはフェライトからなる薄膜、箔、若しくはバルクシートであることを特徴とする請求項１乃至８のいずれか一項に記載の電子回路パッケージ。
  10. 前記第１の金属膜は、Ａｕ、Ａｇ、Ｃｕ及びＡｌからなる群から選ばれた少なくとも１つの金属を主成分とし、且つ、表面が酸化防止被覆で覆われていることを特徴とする請求項１乃至９のいずれか一項に記載の電子回路パッケージ。
  11. 前記第１の電子部品は、半導体チップ又は受動部品であることを特徴とする請求項１乃至１０のいずれか一項に記載の電子回路パッケージ。
JP2016145891A 2016-07-26 2016-07-26 電子回路パッケージ Active JP6328698B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016145891A JP6328698B2 (ja) 2016-07-26 2016-07-26 電子回路パッケージ
US15/641,568 US10269726B2 (en) 2016-07-26 2017-07-05 Electronic circuit package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016145891A JP6328698B2 (ja) 2016-07-26 2016-07-26 電子回路パッケージ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017003470A Division JP2018019057A (ja) 2017-01-12 2017-01-12 電子回路パッケージ

Publications (2)

Publication Number Publication Date
JP2018018867A JP2018018867A (ja) 2018-02-01
JP6328698B2 true JP6328698B2 (ja) 2018-05-23

Family

ID=61011663

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016145891A Active JP6328698B2 (ja) 2016-07-26 2016-07-26 電子回路パッケージ

Country Status (2)

Country Link
US (1) US10269726B2 (ja)
JP (1) JP6328698B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10937710B2 (en) 2019-06-13 2021-03-02 Samsung Electro-Mechanics Co., Ltd. Electronic component module

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6478001B2 (ja) * 2016-12-05 2019-03-06 株式会社村田製作所 電子部品
DE112017006387B4 (de) * 2016-12-21 2024-07-11 Mitsubishi Electric Corporation Halbleitereinheit
WO2018135555A1 (ja) * 2017-01-18 2018-07-26 株式会社村田製作所 モジュール
CN210223996U (zh) * 2017-02-28 2020-03-31 株式会社村田制作所 带薄膜屏蔽层的电子部件
WO2019167908A1 (ja) * 2018-02-28 2019-09-06 株式会社村田製作所 高周波モジュール
KR102052834B1 (ko) * 2018-07-27 2019-12-09 삼성전기주식회사 코일 부품
DE102018214778A1 (de) * 2018-08-30 2020-03-05 Siemens Aktiengesellschaft Verfahren zur Fertigung von Leiterbahnen und Elektronikmodul
KR102574453B1 (ko) 2018-09-03 2023-09-04 삼성전자 주식회사 우수한 열 방출 특성 및 전자기 차폐 특성을 갖는 반도체 패키지
JP7143896B2 (ja) * 2018-10-05 2022-09-29 株式会社村田製作所 モジュール
WO2020085380A1 (ja) * 2018-10-25 2020-04-30 株式会社村田製作所 電子部品モジュール及び電子部品モジュールの製造方法
GB2581149B (en) * 2019-02-05 2021-11-10 Pragmatic Printing Ltd Flexible interposer
WO2020250823A1 (ja) * 2019-06-13 2020-12-17 株式会社村田製作所 モジュール
WO2020262077A1 (ja) * 2019-06-27 2020-12-30 株式会社村田製作所 電子部品モジュール
CN114846918A (zh) * 2019-12-20 2022-08-02 株式会社村田制作所 电子部件模块以及电子部件模块的制造方法
US11605598B2 (en) * 2020-04-17 2023-03-14 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
KR102208360B1 (ko) 2020-04-21 2021-01-28 엔트리움 주식회사 반도체 패키지 및 그 제조 방법
US12055633B2 (en) * 2020-08-25 2024-08-06 Lumentum Operations Llc Package for a time of flight device
US11664327B2 (en) * 2020-11-17 2023-05-30 STATS ChipPAC Pte. Ltd. Selective EMI shielding using preformed mask
JP7533197B2 (ja) * 2020-12-18 2024-08-14 株式会社村田製作所 半導体装置、及び半導体モジュール
CN113013118B (zh) * 2021-02-20 2024-03-08 英韧科技股份有限公司 应用磁性盖封装的封装级芯片、芯片模组及电子产品

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02220496A (ja) 1989-02-22 1990-09-03 Hitachi Ltd 高周波増幅モジュール
JPH05235582A (ja) 1992-02-25 1993-09-10 Advantest Corp 磁気シールド材
JPH0897486A (ja) * 1994-09-22 1996-04-12 Hitachi Cable Ltd ホールセンサ
JP2008258478A (ja) * 2007-04-06 2008-10-23 Murata Mfg Co Ltd 電子部品装置およびその製造方法
JP2009218484A (ja) * 2008-03-12 2009-09-24 Tdk Corp 電子モジュール、および電子モジュールの製造方法
JP2010087058A (ja) * 2008-09-30 2010-04-15 Sanyo Electric Co Ltd 高周波モジュール
JP2010206182A (ja) * 2009-02-05 2010-09-16 Toshiba Corp 電磁シールドシート
KR101855294B1 (ko) * 2010-06-10 2018-05-08 삼성전자주식회사 반도체 패키지
KR101798571B1 (ko) * 2012-02-16 2017-11-16 삼성전자주식회사 반도체 패키지
JP5576548B1 (ja) * 2013-07-10 2014-08-20 太陽誘電株式会社 回路モジュール及びその製造方法
US9293421B2 (en) * 2014-03-06 2016-03-22 Tdk Corporation Electronic component module
JP6036739B2 (ja) * 2014-04-04 2016-11-30 株式会社村田製作所 モジュールおよびその製造方法
US10157855B2 (en) * 2015-06-03 2018-12-18 Advanced Semiconductor Engineering, Inc. Semiconductor device including electric and magnetic field shielding

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10937710B2 (en) 2019-06-13 2021-03-02 Samsung Electro-Mechanics Co., Ltd. Electronic component module

Also Published As

Publication number Publication date
JP2018018867A (ja) 2018-02-01
US20180033738A1 (en) 2018-02-01
US10269726B2 (en) 2019-04-23

Similar Documents

Publication Publication Date Title
JP6328698B2 (ja) 電子回路パッケージ
JP5988004B1 (ja) 電子回路パッケージ
JP6407186B2 (ja) 電子回路パッケージ
JP6376230B2 (ja) 電子回路パッケージ
JP5988003B1 (ja) 電子回路パッケージ
JP6380615B2 (ja) 複合磁性封止材料及びこれをモールド材として用いた電子回路パッケージ
US9966343B2 (en) Electronic circuit package
JP6394719B2 (ja) 電子回路パッケージ
CN110034075B (zh) 使用具有导电性的模制材料的电路封装
JP6791287B2 (ja) 複合磁性封止材料を用いた電子回路パッケージ
US20190035744A1 (en) Electronic circuit package using composite magnetic sealing material
CN109119380B (zh) 使用复合磁性密封材料的电子电路封装
JP2018019057A (ja) 電子回路パッケージ

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180418

R150 Certificate of patent or registration of utility model

Ref document number: 6328698

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250