JP6313949B2 - 送信装置、受信装置、及びチップ - Google Patents

Description

本発明は、送信装置、受信装置、デジタル放送システム及びチップに関する。

日本における地上デジタル放送方式であるＩＳＤＢ-Ｔ（Ｉｎｔｅｇｒａｔｅｄ Ｓｅｒｖｉｃｅｓ Ｄｉｇｉｔａｌ Ｂｒｏａｄｃａｓｔｉｎｇ - Ｔｅｒｒｅｓｔｒｉａｌ）方式では、６４ＱＡＭ、１６ＱＡＭ、ＱＰＳＫ、ＤＱＰＳＫなどのキャリア変調方式が用いられている。すなわち、ＩＳＤＢ−Ｔでは、偶数のビットによって構成される偶数ビット列を１つのシンボルとしてＩＱ平面にマッピングするキャリア変調方式が採用されている（例えば、非特許文献１）。

「地上デジタルテレビジョン放送の伝送方式 標準規格」 ＡＲＩＢ ＳＴＤ−Ｂ３1

ところで、次世代地上放送方式では、奇数のビットによって構成される奇数ビット列を１つ又は複数のシンボルとしてＩＱ平面にマッピングするケースについて検討されている。このように、奇数ビット列を１つのシンボルとしてＩＱ平面にマッピングするケースにおいて、受信特性を改善する点については、現時点では何ら検討されていない。

そこで、本発明は、上述した課題を解決するためになされたものであり、奇数ビットを表すシンボルをＩＱ平面にマッピングするケースにおいて、受信特性を改善することを可能とする送信装置、受信装置、デジタル放送システム及びチップを提供することを目的とする。

第１の特徴は、所定数のビットによって構成される単位ビット列に含まれるビットの並び順を入れ替えるインターリーブ部と、前記インターリーブ部から出力されるビット列をＩＱ平面上にマッピングするマッピング部とを備えた送信装置であって、前記インターリーブ部は、奇数のビットによって構成される奇数ビット列が１つ又は複数のシンボルとしてマッピングされる場合において、奇数ビット用テーブルを参照して、前記奇数ビット列毎にビットの並び順を入れ替えることを要旨とする。

第２の特徴は、ＩＱ平面にマッピングされたシンボルをビット列にデマッピングするデマッピング部と、前記デマッピング部から出力されるビット列に含まれるビットの並び順を入れ替えるデインターリーブ部とを備えた受信装置であって、前記デインターリーブ部は、前記ＩＱ平面にマッピングされた１つ又は複数のシンボルが奇数のビットによって構成される奇数ビット列にデマッピングされる場合において、奇数ビット用テーブルを参照して、前記奇数ビット列毎にビットの並び順を入れ替えることを要旨とする。

第３の特徴は、受信装置に搭載されるチップであって、ＩＱ平面にマッピングされたシンボルをビット列にデマッピングするデマッピング部と、前記デマッピング部から出力されるビット列に含まれるビットの並び順を入れ替えるデインターリーブ部とを備え、前記デインターリーブ部は、前記ＩＱ平面にマッピングされた１つ又は複数のシンボルが奇数のビットによって構成される奇数ビット列にデマッピングされる場合において、奇数ビット用テーブルを参照して、前記奇数ビット列毎にビットの並び順を入れ替えることを要旨とする。

第４の特徴は、送信装置及び受信装置を備えるデジタル放送システムであって、前記送信装置は、所定数のビットによって構成される単位ビット列に含まれるビットの並び順を入れ替えるインターリーブ部と、前記インターリーブ部から出力されるビット列をＩＱ平面上にマッピングするマッピング部とを備え、前記インターリーブ部は、奇数のビットによって構成される奇数ビット列が１つ又は複数のシンボルとしてマッピングされる場合において、奇数ビット用テーブルを参照して、前記奇数ビット列毎にビットの並び順を入れ替えており、前記受信装置は、前記ＩＱ平面にマッピングされたシンボルをビット列にデマッピングするデマッピング部と、前記デマッピング部から出力されるビット列に含まれるビットの並び順を入れ替えるデインターリーブ部とを備え、前記デインターリーブ部は、前記ＩＱ平面にマッピングされた１つ又は複数のシンボルが奇数のビットによって構成される奇数ビット列にデマッピングされる場合において、奇数ビット用テーブルを参照して、前記奇数ビット列毎にビットの並び順を入れ替えることを要旨とする。

本発明によれば、奇数ビットを表すシンボルをＩＱ平面にマッピングするケースにおいて、受信特性を改善することを可能とする送信装置、受信装置、デジタル放送システム及びチップを提供することができる。

図１は、第１実施形態に係る送信装置１０を示すブロック図である。 図２は、第１実施形態に係る受信装置２０を示すブロック図である。 図３は、変更例１に係る付加ビットの追加を説明するための図である。 図４は、実施例１を説明するための図である。 図５は、実施例１を説明するための図である。 図６は、実施例２を説明するための図である。 図７は、実施例２を説明するための図である。 図８は、実施例３を説明するための図である。 図９は、実施例３を説明するための図である。

次に、本発明の実施形態について説明する。なお、以下の図面の記載において、同一または類似の部分には、同一または類似の符号を付している。ただし、図面は模式的なものであり、各寸法の比率などは現実のものとは異なることに留意すべきである。

したがって、具体的な寸法などは以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。

［実施形態の概要］
実施形態に係る送信装置は、所定数のビットによって構成される単位ビット列に含まれるビットの並び順を入れ替えるインターリーブ部と、前記インターリーブ部から出力されるビット列をＩＱ平面上にマッピングするマッピング部とを備える。前記インターリーブ部は、奇数のビットによって構成される奇数ビット列が１つ又は複数のシンボルとしてマッピングされる場合において、奇数ビット用テーブルを参照して、前記奇数ビット列毎にビットの並び順を入れ替える。

実施形態では、インターリーブ部は、ＩＱ平面にマッピングされた１つ又は複数のシンボルが奇数のビットによって構成される奇数ビット列にマッピングされる場合において、奇数ビット用テーブルを参照して、奇数ビット列毎にビットの並び順を入れ替える。従って、奇数ビットを表すシンボルをＩＱ平面にマッピングするケースにおいて、受信特性を改善することができる。

［第１実施形態］
（デジタル放送システム）
以下において、第１実施形態に係るデジタル放送システムについて説明する。図１は、第１実施形態に係る送信装置１０を示すブロック図であり、図２は、第１実施形態に係る受信装置２０を示すブロック図である。デジタル放送システムは、送信装置１０及び受信装置２０を備える。

実施形態において、デジタル放送システムは、次世代地上放送方式に対応するデジタル放送システムである。例えば、デジタル放送システムでは、ＭＩＭＯ（Ｍｕｌｔｉｐｌｅ Ｉｎｐｕｔ Ｍｕｌｔｉｐｌｅ Ｏｕｔｐｕｔ）技術、ＯＦＤＭ（Ｏｒｔｈｏｇｏｎａｌ Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ）技術が適用される。デジタル放送システムでは、送信装置１０から受信装置２０に対して、複数の階層に属する階層化データ（例えば、１セグメント、１３セグメント）が送信される。

図１に示すように、送信装置１０は、誤り訂正符号化部１１と、ビットインターリーブ部１２と、マッピング部１３と、ＭＩＭＯ−ＯＦＤＭ変調部１４とを備える。送信装置１０は、例えば、放送局等に設けられる。

誤り訂正符号化部１１は、固定長を有する誤り訂正符号ブロックを生成する。具体的には、誤り訂正符号化部１１は、所定フォーマットを有するＴＳ（Ｔｒａｎｓｐｏｒｔ Ｓｔｒｅａｍ）などの入力データに誤り訂正符号を付与する。ここで、誤り訂正符号ブロックは、所定数のビットによって構成される単位ビット列の一例である。誤り訂正符号ブロックは、ヘッダ、ペイロード及びパリティビットによって構成されており、例えば、６４８００のビット長を有する。

ビットインターリーブ部１２は、誤り訂正符号化部１１から出力されるビット列の並び順を入れ替える。具体的には、ビットインターリーブ部１２は、パリティインターリーブ部１２Ａと、パリティアンドコラムツイスト部１２Ｂと、ビットトゥセル部１２Ｃとを有する。

パリティインターリーブ部１２Ａは、誤り訂正符号ブロックに含まれるパリティビット列の並び順を入れ替える。

パリティアンドコラムツイスト部１２Ｂは、誤り訂正符号ブロックの全体を構成するビット列の並び順を入れ替える。詳細には、パリティアンドコラムツイスト部１２Ｂは、複数の横行及び複数の縦列によって定義される空間において、縦列に沿って書き込まれたビットを横行に沿って読み出すことによって、ビット列の並び順を入れ替える。また、ビットの書き込みを開始する位置は、縦列毎に異なっている。

ビットトゥセル部１２Ｃは、パリティアンドコラムツイスト部１２Ｂから出力されたビット列の並び順を、１つ又は複数のシンボルを構成する所定数のビット毎に、ビットの並び順を入れ替える。言い換えると、ビットトゥセル部１２Ｃは、１つ又は複数のシンボルを構成するビット列内において、ビットの並び順を入れ替える。

ここで、ビットトゥセル部１２Ｃは、奇数のビットによって構成される奇数ビット列が１つ又は複数のシンボルとしてマッピングされる場合において、奇数ビット用テーブルを参照して、奇数ビット列毎にビットの並び順を入れ替える。

なお、ビットトゥセル部１２Ｃは、偶数のビットによって構成される偶数ビット列が１つ又は複数のシンボルとしてマッピングされる場合において、偶数ビット用テーブルを参照して、偶数ビット列毎にビットの並び順を入れ替えてもよい。

マッピング部１３は、ビットインターリーブ部１２から出力されるビット列をＩＱ平面上にマッピングする。具体的には、マッピング部１３は、キャリア変調処理の変調多値数に応じて定められる所定数のビットによって構成されるビット列をＩＱ平面上にマッピングする。キャリア変調処理としては、奇数のビット列を１又は複数シンボルとしてマッピングする３２ＱＡＭ、１２８ＱＡＭ、５１２ＱＡＭ、２０４８ＱＡＭ等が用いられる。或いは、キャリア変調処理として、偶数のビット列を１又は複数シンボルとしてマッピングする６４ＱＡＭ、２５６ＱＡＭ、１０２４ＱＡＭ等が用いられてもよい。

ＭＩＭＯ−ＯＦＤＭ変調部１４は、マッピング部１３から出力されるシンボルによって構成されるＯＦＤＭフレーム（伝送フレーム）を生成する。ＯＦＤＭフレーム（伝送フレーム）は、所定数のサブキャリア（周波数軸）及び所定数のシンボル数（時間軸）によって定義される。

続いて、ＭＩＭＯ−ＯＦＤＭ変調部１４は、ＯＦＤＭフレームを構成する各シンボルに対して、時空間符号化処理を行って２系統の信号を生成して、２系統の信号に対してキャリア変調、ＩＦＦＴ処理及び直交変換を行って無線信号Ｔｘ１，Ｔｘ２を生成する。ＭＩＭＯ−ＯＦＤＭ変調部１４は、複数のアンテナを用いて、無線信号Ｔｘ１，Ｔｘを受信装置２０に送信する。なお、２系統の信号は、同一の信号であってもよいが、伝送効率の観点では、異なる信号であることが好ましい。

ここで、ＯＦＤＭフレーム（伝送フレーム）は、ＴＭＣＣ（Ｔｒａｎｓｍｉｓｓｉｏｎ ａｎｄ Ｍｕｌｔｉｐｌｅｘｉｎｇ Ｃｏｎｆｉｇｕｒａｔｉｏｎ Ｃｏｎｔｒｏｌ）信号、ＡＣ（Ａｕｘｉｌｉａｒｙ Ｃｈａｎｎｅｌ）信号等の制御信号を含む。例えば、ＴＭＣＣ信号は、複数の階層のそれぞれの伝送パラメータ（変調方式、セグメント数、符号化率等）を示す信号、ＯＦＤＭフレーム（伝送フレーム）の同期をとるための同期信号を含む。

図２に示すように、受信装置２０は、周波数変換部２１と、直交復調部２２と、ＭＩＭＯ−ＯＦＤＭ復調部２３と、対数尤度比算出部２４と、ビットデインターリーブ部２５と、誤り訂正復号部２６とを備える。受信装置２０は、例えば、家庭内に固定的に設置される受像器、ユーザが持ち運び可能な移動端末に設けられる。

周波数変換部２１は、複数のアンテナを用いて、無線信号Ｒｘ１，Ｒｘ２を受信する。具体的には、周波数変換部２１は、周波数変換によって、無線信号Ｒｘ１，Ｒｘ２をベースバンド信号に変換してＡＤ変換などによってデジタル化する。

第１実施形態では、複数のアンテナによって無線信号Ｒｘ１，Ｒｘ２を受信するため、受信装置２０は、無線信号Ｒｘ１を処理する周波数変換部２１Ａと、無線信号Ｒｘ２を処理する周波数変換部２１Ｂとを備える。

直交復調部２２は、周波数変換部２１によって変換された周波数成分の直交復調を行う。

第１実施形態では、複数のアンテナによって無線信号Ｒｘ１，Ｒｘ２を受信するため、受信装置２０は、無線信号Ｒｘ１に対応する信号を処理する周波数変換部２１Ａと、無線信号Ｒｘ２に対応する信号を処理する周波数変換部２１Ｂとを備える。

ＭＩＭＯ−ＯＦＤＭ復調部２３は、周波数変換部２１Ａ及び周波数変換部２１Ｂから出力される２系統の信号に対してＦＦＴ処理、ＭＩＭＯ復号処理及びキャリア復調処理を行って、所定数のサブキャリア（周波数軸）及び所定数のシンボル数（時間軸）によって定義されるＯＦＤＭフレーム（伝送フレーム）を取得する。ＯＦＤＭフレーム（伝送フレーム）の同期は、上述したＴＭＣＣ信号によって行われる。

対数尤度比算出部２４は、ＭＩＭＯ−ＯＦＤＭ復調部２３から出力されたシンボル位置に対応するビット列を取得し、取得されたビット列を構成するビット毎のＬＬＲ（対数尤度比）を算出する。すなわち、第１実施形態においては、対数尤度比算出部２４は、ＩＱ平面にマッピングされたシンボルをビット列（ＬＬＲ）にデマッピングするデマッピング部の機能を含む。

ビットデインターリーブ部２５は、対数尤度比算出部２４から出力されるビット（ＬＬＲ）列に含まれるビット（ＬＬＲ）の並び順を入れ替える。ビットデインターリーブ部２５は、上述したビットインターリーブ部１２とは逆の手順でビット（ＬＬＲ）の並び順を入れ替えるため、その詳細については省略する。

第１実施形態においては、ビットデインターリーブ部２５は、ＩＱ平面にマッピングされた１つ又は複数のシンボルが奇数のビットによって構成される奇数ビット列にデマッピングされる場合において、奇数ビット用テーブルを参照して、奇数ビット列毎にビットの並び順を入れ替えることに留意すべきである。

なお、ビットデインターリーブ部２５は、ビットトゥセル部１２Ｃと同様に、ＩＱ平面にマッピングされた１つ又は複数のシンボルが偶数のビットによって構成される偶数ビット列にデマッピングされる場合において、偶数ビット用テーブルを参照して、偶数ビット列毎にビットの並び順を入れ替えてもよい。

誤り訂正復号部２６は、ビットデインターリーブ部２５から出力されたビット（ＬＬＲ）列から所定長の誤り訂正ブロックを抽出して、誤り訂正ブロックの誤り訂正を行う。

（作用及び効果）
第１実施形態では、ビットインターリーブ部１２は、ＩＱ平面にマッピングされた１つ又は複数のシンボルが奇数のビットによって構成される奇数ビット列にマッピングされる場合において、奇数ビット用テーブルを参照して、奇数ビット列毎にビットの並び順を入れ替える。従って、奇数ビットを表すシンボルをＩＱ平面にマッピングするケースにおいて、受信特性を改善することができる。

［変更例１］
以下において、第１実施形態の変更例１について説明する。変更例１においては、ビットインターリーブ部１２（詳細には、パリティアンドコラムツイスト部１２Ｂ）は、奇数ビット列が１つ又は複数のシンボルとしてＩＱ平面上にマッピングされる場合において、所定数が奇数によって割り切れない場合に、奇数によって割り切れるように、単位ビット列に付加ビットを追加する。

例えば、誤り訂正符号ブロックが６４８００のビット長を有する場合において、キャリア変調処理として２０４８ＱＡＭが用いられるケースについて、図３を参照しながら説明する。

このようなケースにおいて、１つのシンボルとしてＩＱ平面上にマッピングされるビット数（すなわち、変調多値数）は、”１１”である。このような場合には、誤り訂正符号ブロックのビット長”６４８００”は、”１１”で割り切ることができない。従って、パリティアンドコラムツイスト部１２Ｂは、図３に示すように、誤り訂正符号化部１１から出力される誤り訂正符号ブロックに１ビットの付加ビットを追加して、インターリーブ対象のビット列のビット長を”６４８０１”に設定する。これによって、インターリーブ対象のビット列のビット長を”６４８０１”が”１１”で割り切れる。

このように、１つのシンボルとしてＩＱ平面上にマッピングされるビット数によって誤り訂正符号ブロックのビット長（所定数）が割り切れない場合に、誤り訂正符号ブロックに付加ビットを付加することによって、ビットトゥセル部１２Ｃのインターリーブを適切に行うことができる。

なお、ＩＱ平面にマッピングされた１つのシンボルが奇数ビット列にマッピングされる場合において、所定数のビットによって構成される単位ビット列に追加された付加ビットをビットデインターリーブ部２５が除去することは勿論である。

ここで、偶数のビットによって構成される偶数ビット列が１つ又は複数のシンボルとしてＩＱ平面上にマッピングされる場合において、誤り訂正符号ブロックのビット長（所定数）は、偶数ビット列のビット長によって割り切れるように設定されることに留意すべきである。すなわち、付加ビットの追加及び除去は、奇数のビットによって構成される奇数ビット列が１つ又は複数のシンボルとしてＩＱ平面上にマッピングされるケースに特有の処理である。

なお、誤り訂正符号ブロックが１６２００のビット長を有する場合において、キャリア変調処理として２０４８ＱＡＭが用いられる場合には、パリティアンドコラムツイスト部１２Ｂは、図３に示すように、誤り訂正符号化部１１から出力される誤り訂正符号ブロックに３ビットの付加ビットを追加して、インターリーブ対象のビット列のビット長を”１６２０３”に設定する。これによって、インターリーブ対象のビット列のビット長を”１６２０３”が”１１”で割り切れる。

［実施例１］
以下において、実施例１について説明する。実施例１では、誤り訂正符号ブロックは、６４８００のビット長を有しており、キャリア変調処理として５１２ＱＡＭが用いられる。

実施例１では、１つのシンボルとしてＩＱ平面上にマッピングされるビット数（すなわち、変調多値数）は、”９”である。このような場合には、誤り訂正符号ブロックのビット長”６４８００”は、”９”で割り切れる。従って、付加ビットの追加は不要である。

上述したビットトゥセル部１２Ｃは、図４に示す奇数ビット用テーブルを参照して、奇数ビット列毎にビットの並び順を入れ替える。

ここで、奇数ビット用テーブルを用いてビットインターリーブを行う効果について、シミュレーションを行った。シミュレーション条件は、ＦＦＴサイズ＝８ｋ、ＧＩ（Ｇｕａｒｄ Ｉｎｔｅｒｖａｌ）＝１／８、符号化率＝３／４である。

図５に示すように、図４に示す奇数ビット用テーブルを用いるビットインターリーブを行うケース（Ｂｉｔ Ｉｎｔｅｒｌｅａｖｅ）においては、図４に示す奇数ビット用テーブルを用いるビットインターリーブを行わないケース（ｗ／ｏ Ｂｉｔ Ｉｎｔｅｒｌｅａｖｅ）よりも、ブロックエラー率（ＢＥＲ）が低下することが確認された。特に、Ｃ／Ｎ（Ｃａｒｒｉｅｒ ｔｏ Ｎｏｉｓｅ Ｒａｔｉｏ）が高い環境下において、ブロックエラー率（ＢＥＲ）が低下した。

［実施例２］
以下において、実施例２について説明する。実施例２では、誤り訂正符号ブロックは、６４８００のビット長を有しており、キャリア変調処理として２０４８ＱＡＭが用いられる。

このようなケースにおいて、１つのシンボルとしてＩＱ平面上にマッピングされるビット数（すなわち、変調多値数）は、”１１”である。このような場合には、誤り訂正符号ブロックのビット長”６４８００”は、”１１”で割り切れない。従って、パリティアンドコラムツイスト部１２Ｂは、誤り訂正符号ブロックに１ビットの付加ビットを追加する。

上述したビットトゥセル部１２Ｃは、図６に示す奇数ビット用テーブルを参照して、奇数ビット列毎にビットの並び順を入れ替える。

ここで、奇数ビット用テーブルを用いてビットインターリーブを行う効果について、シミュレーションを行った。シミュレーション条件は、ＦＦＴサイズ＝８ｋ、ＧＩ（Ｇｕａｒｄ Ｉｎｔｅｒｖａｌ）＝１／８、符号化率＝３／４である。

図７に示すように、図６に示す奇数ビット用テーブルを用いるビットインターリーブを行うケース（Ｂｉｔ Ｉｎｔｅｒｌｅａｖｅ）においては、図６に示す奇数ビット用テーブルを用いるビットインターリーブを行わないケース（ｗ／ｏ Ｂｉｔ Ｉｎｔｅｒｌｅａｖｅ）よりも、ブロックエラー率（ＢＥＲ）が低下することが確認された。実施例２では、Ｃ／Ｎ（Ｃａｒｒｉｅｒ ｔｏ Ｎｏｉｓｅ Ｒａｔｉｏ）の全体に亘って、ブロックエラー率（ＢＥＲ）が低下した。

［実施例３］
以下において、実施例３について説明する。実施例２では、誤り訂正符号ブロックは、６４８００のビット長を有しており、キャリア変調処理として１２８ＱＡＭが用いられる。

このようなケースにおいて、１つのシンボルとしてＩＱ平面上にマッピングされるビット数（すなわち、変調多値数）は、”７”である。このような場合には、誤り訂正符号ブロックのビット長”６４８００”は、”７”で割り切れない。従って、パリティアンドコラムツイスト部１２Ｂは、誤り訂正符号ブロックに６ビットの付加ビットを追加する。

上述したビットトゥセル部１２Ｃは、図８に示す奇数ビット用テーブルを参照して、奇数ビット列毎にビットの並び順を入れ替える。

ここで、奇数ビット用テーブルを用いてビットインターリーブを行う効果について、シミュレーションを行った。シミュレーション条件は、ＦＦＴサイズ＝８ｋ、ＧＩ（Ｇｕａｒｄ Ｉｎｔｅｒｖａｌ）＝１／８、符号化率＝３／４である。

図９に示すように、図８に示す奇数ビット用テーブルを用いるビットインターリーブを行うケース（Ｂｉｔ Ｉｎｔｅｒｌｅａｖｅ）においては、図８に示す奇数ビット用テーブルを用いるビットインターリーブを行わないケース（ｗ／ｏ Ｂｉｔ Ｉｎｔｅｒｌｅａｖｅ）よりも、ブロックエラー率（ＢＥＲ）が低下することが確認された。特に、Ｃ／Ｎ（Ｃａｒｒｉｅｒ ｔｏ Ｎｏｉｓｅ Ｒａｔｉｏ）が高い環境下において、ブロックエラー率（ＢＥＲ）が低下した。

［その他の実施形態］
本発明は上述した実施形態によって説明したが、この開示の一部をなす論述及び図面は、この発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。

実施形態では特に明示していないが、上述した実施形態は、ＭＩＭＯ（Ｍｕｌｔｉｐｌｅ Ｉｎｐｕｔ Ｍｕｌｔｉｐｌｅ Ｏｕｔｐｕｔ）技術が用いられるシステムだけではなくて、ＭＩＳＯ（Ｍｕｌｔｉｐｌｅ Ｉｎｐｕｔ Ｓｉｎｇｌｅ Ｏｕｔｐｕｔ）技術又はＳＩＳＯ（Ｓｉｎｇｌｅ Ｉｎｐｕｔ Ｓｉｎｇｌｅ Ｏｕｔｐｕｔ）技術が用いられるシステムに適用されてもよい。

実施形態では、所定数のビットによって構成される単位ビット列として、誤り訂正符号ブロックを例示した。しかしながら、実施形態は、これに限定されるものではない。単位ビット列は、誤り訂正符号ブロック以外の単位であってもよい。

実施形態では特に触れていないが、送信装置１０及び受信装置２０が行う各処理をコンピュータに実行させるプログラムが提供されてもよい。また、プログラムは、コンピュータ読取り可能媒体に記録されていてもよい。コンピュータ読取り可能媒体を用いれば、コンピュータにプログラムをインストールすることが可能である。ここで、プログラムが記録されたコンピュータ読取り可能媒体は、非一過性の記録媒体であってもよい。非一過性の記録媒体は、特に限定されるものではないが、例えば、ＣＤ−ＲＯＭやＤＶＤ−ＲＯＭ等の記録媒体であってもよい。

或いは、送信装置１０及び受信装置２０が行う各処理を実行するためのプログラムを記憶するメモリ及びメモリに記憶されたプログラムを実行するプロセッサによって構成されるチップが提供されてもよい。

１０…送信装置、１１…誤り訂正符号化部、１２…ビットインターリーブ部、１３…マッピング部、１４…ＭＩＭＯ−ＯＦＤＭ変調部、２０…受信装置、２１…周波数変換部、２２…直交復調部、２３…ＭＩＭＯ−ＯＦＤＭ復調部、２４・・・対数尤度比算出部、２５・・・ビットデインターリーブ部、２６…誤り訂正復号部

Claims (4)

1. デジタル放送システムにおける送信装置であって、
   入力データに誤り訂正符号を付与することによって、固定のビット長を有する誤り訂正符号ブロックを生成する誤り訂正符号化部と、
   前記誤り訂正符号化部から出力される前記誤り訂正符号ブロックに含まれるビットの並び順を入れ替えるインターリーブ部と、
   前記インターリーブ部から出力されるビット列をＩＱ平面上にマッピングするマッピング部とを備え、
   前記固定のビット長は、偶数のビットによって構成される偶数ビット列が１つ又は複数のシンボルとして前記ＩＱ平面上にマッピングされる場合における前記偶数によって割り切れるように設定されており、
   前記インターリーブ部は、
   前記マッピング部によって、奇数のビットによって構成される奇数ビット列が１つ又は複数のシンボルとしてマッピングされる場合において、
   前記固定のビット長が前記奇数によって割り切れない場合に、前記奇数によって割り切れるように、前記誤り訂正符号ブロックに付加ビットを追加し、
   前記付加ビットが付加された前記誤り訂正符号ブロックに対して、奇数ビット用テーブルを参照して、前記奇数ビット列毎にビットの並び順を入れ替える
   ことを特徴とする送信装置。
2. 前記インターリーブ部は、
   前記マッピング部によって、偶数のビットによって構成される偶数ビット列が１つ又は複数のシンボルとしてマッピングされる場合において、
   前記誤り訂正符号ブロックに対して、偶数ビット用テーブルを参照して、偶数ビット列毎にビットの並び順を入れ替える
   ことを特徴とする請求項１に記載の送信装置。
3. 請求項１又は２に記載の送信装置から送信された信号を受信する受信装置であって、
   ＩＱ平面にマッピングされたシンボルをビット列にデマッピングするデマッピング部と、
   前記デマッピング部から出力されるビット列に含まれるビットの並び順を入れ替えるデインターリーブ部とを備え、
   前記デインターリーブ部は、
   前記デマッピング部によって、前記ＩＱ平面にマッピングされた１つ又は複数のシンボルが奇数のビットによって構成される奇数ビット列にデマッピングされる場合において、
   奇数ビット用テーブルを参照して、前記奇数ビット列毎にビットの並び順を入れ替えるとともに、前記誤り訂正符号ブロックに追加された前記付加ビットを除去する
   ことを特徴とする受信装置。
4. 請求項１又は２に記載の送信装置から送信された信号を受信する受信装置に搭載されるチップであって、
   ＩＱ平面にマッピングされたシンボルをビット列にデマッピングするデマッピング部と、
   前記デマッピング部から出力されるビット列に含まれるビットの並び順を入れ替えるデインターリーブ部とを備え、
   前記デインターリーブ部は、
   前記デマッピング部によって、前記ＩＱ平面にマッピングされた１つ又は複数のシンボルが奇数のビットによって構成される奇数ビット列にデマッピングされる場合において、
   奇数ビット用テーブルを参照して、前記奇数ビット列毎にビットの並び順を入れ替えるとともに、前記誤り訂正符号ブロックに追加された前記付加ビットを除去する
   ことを特徴とするチップ。

Images