JP6249868B2 - 半導体基板及び半導体素子 - Google Patents
半導体基板及び半導体素子 Download PDFInfo
- Publication number
- JP6249868B2 JP6249868B2 JP2014086397A JP2014086397A JP6249868B2 JP 6249868 B2 JP6249868 B2 JP 6249868B2 JP 2014086397 A JP2014086397 A JP 2014086397A JP 2014086397 A JP2014086397 A JP 2014086397A JP 6249868 B2 JP6249868 B2 JP 6249868B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- semiconductor substrate
- concentration
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 103
- 239000000758 substrate Substances 0.000 title claims description 69
- 229910052799 carbon Inorganic materials 0.000 claims description 135
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 133
- 229910052723 transition metal Inorganic materials 0.000 claims description 39
- 150000003624 transition metals Chemical class 0.000 claims description 39
- 150000004767 nitrides Chemical class 0.000 claims description 24
- 230000007423 decrease Effects 0.000 description 11
- 230000004888 barrier function Effects 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 238000002441 X-ray diffraction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 229910002704 AlGaN Inorganic materials 0.000 description 2
- ATUOYWHBWRKTHZ-UHFFFAOYSA-N Propane Chemical compound CCC ATUOYWHBWRKTHZ-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 2
- 230000005533 two-dimensional electron gas Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000001294 propane Substances 0.000 description 1
- 229910052706 scandium Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
- H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
- H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
- H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02378—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02579—P-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
- H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
- H10D62/854—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs further characterised by the dopants
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本発明は、半導体基板及びこの半導体基板を用いて作製された半導体素子に関する。
窒化物半導体を用いた半導体基板は、高周波かつ高出力で動作するパワー素子等に用いられている。特に、マイクロ波、準ミリ波、ミリ波等の高周波帯域において増幅を行うのに適したものとして、例えば高電子移動度トランジスタ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ：ＨＥＭＴ）等が知られている。
窒化物半導体を用いた半導体基板として、Ｓｉ基板上に、バッファ層、ＧａＮ層、ＡｌＧａＮからなるバリア層が順次積層された半導体基板が知られている。
ＧａＮ層のうち下部の層（高抵抗層）は、縦方向及び横方向の電気抵抗を高めることで、トランジスタのオフ特性向上、縦方向リークの抑制により高耐圧化が可能となる。そのためＧａＮ層に炭素をドープし、ＧａＮ結晶中に深い準位を形成し、ｎ型の伝導を抑制させる。
一方、ＧａＮ層のうち上部の層は、チャネル層として機能し、キャリアをトラップさせる準位が形成されると電流コラプス（出力電流特性の再現性が劣化する現象）の要因となりうるため、炭素等の濃度を十分低下させる必要がある（特許文献１−３参照）。
ＧａＮ層のうち下部の層（高抵抗層）は、縦方向及び横方向の電気抵抗を高めることで、トランジスタのオフ特性向上、縦方向リークの抑制により高耐圧化が可能となる。そのためＧａＮ層に炭素をドープし、ＧａＮ結晶中に深い準位を形成し、ｎ型の伝導を抑制させる。
一方、ＧａＮ層のうち上部の層は、チャネル層として機能し、キャリアをトラップさせる準位が形成されると電流コラプス（出力電流特性の再現性が劣化する現象）の要因となりうるため、炭素等の濃度を十分低下させる必要がある（特許文献１−３参照）。
また、特許文献４には、ＧａＮ層にＦｅを添加することで高抵抗化を図ることが開示され、Ｆｅのエネルギー準位を安定化させるために炭素をさらに添加することも開示されている。
また、特許文献５には、寄生容量を低減させるとともに高耐圧化させるために、ＧａＮ層にＦｅを添加することが開示されている。
また、特許文献５には、寄生容量を低減させるとともに高耐圧化させるために、ＧａＮ層にＦｅを添加することが開示されている。
上述のように、高抵抗層は炭素濃度を高くすることで、デバイスの縦方向（厚み方向）リーク電流を抑制し、トランジスタのオフ特性を向上させるために用いているが、炭素濃度の高い高抵抗層の結晶性について本発明者らは調べた。
図９に高抵抗層の結晶性の成長温度依存性を示し、図１０に高抵抗層の炭素濃度の成長温度依存性を示す。
図９−１０からわかるように、成長温度を下げると高抵抗層の炭素濃度を増加させることができるが、逆に高抵抗層の結晶性が低くなっている。
図９−１０からわかるように、成長温度を下げると高抵抗層の炭素濃度を増加させることができるが、逆に高抵抗層の結晶性が低くなっている。
高抵抗層の結晶性が低くなると、リーク電流が増加するとともに、その上に形成されるチャネル層の結晶性も低くなることによって、チャネル層における電子移動度の低下や電流コラプスを引き起こすという問題がある。
本発明は、上記問題点に鑑みてなされたものであって、高抵抗層の高抵抗を維持しながら結晶性を高くすることでリーク電流を低減させるとともに、その上に形成されるチャネル層の結晶性も高くすることでチャネル層における電子移動度の低下や電流コラプスの発生を抑制できる半導体基板及び半導体素子を提供することを目的とする。
上記目的を達成するために、本発明は、基板と、前記基板上の窒化物系半導体からなり、炭素を含むバッファ層と、前記バッファ層上の窒化物系半導体からなり、炭素を含む高抵抗層と、前記高抵抗層上の窒化物系半導体からなるチャネル層とを有する半導体基板であって、前記高抵抗層は、前記バッファ層よりも炭素濃度が低い第１の領域と、前記第１の領域と前記チャネル層との間に設けられ、前記第１の領域よりも炭素濃度が高い第２の領域とを有することを特徴とする半導体基板を提供する。
このように、高抵抗層が、バッファ層よりも炭素濃度が低い第１の領域と、第１の領域とチャネル層との間にあって、第１の領域よりも炭素濃度が高い第２の領域とを有することで、高抵抗層の高抵抗を維持しながら結晶性を高くすることができ、それによってリーク電流を低減させるとともに、その上に形成されるチャネル層の結晶性も高くすることでチャネル層における電子移動度の低下や電流コラプスの発生を抑制できる。
このとき、前記第１の領域が遷移金属を含み、前記第１の領域の遷移金属濃度が前記第２の領域の遷移金属濃度より高いことが好ましい。
第１の領域が第２の領域の遷移金属濃度より高い濃度で遷移金属を含むことで、炭素濃度の低い第１の領域において縦方向リーク電流の増加を抑制することができるとともに、第１の領域の結晶性をさらに高くすることができ、これにより第１の領域より上に形成される窒化物系半導体の結晶性をさらに改善することができる。
第１の領域が第２の領域の遷移金属濃度より高い濃度で遷移金属を含むことで、炭素濃度の低い第１の領域において縦方向リーク電流の増加を抑制することができるとともに、第１の領域の結晶性をさらに高くすることができ、これにより第１の領域より上に形成される窒化物系半導体の結晶性をさらに改善することができる。
このとき、前記第１の領域の遷移金属濃度が、１×１０１７ａｔｏｍｓ／ｃｍ３以上、１×１０２０ａｔｏｍｓ／ｃｍ３以下、特に１×１０１８ａｔｏｍｓ／ｃｍ３以上、１×１０１９ａｔｏｍｓ／ｃｍ３以下であることが好ましい。
第１の領域の遷移金属濃度がこのような濃度範囲であれば、第１の領域における縦方向リーク電流の増加を確実に抑制することができ、第１の領域より上に形成される窒化物系半導体の結晶性を確実に改善することができる。
第１の領域の遷移金属濃度がこのような濃度範囲であれば、第１の領域における縦方向リーク電流の増加を確実に抑制することができ、第１の領域より上に形成される窒化物系半導体の結晶性を確実に改善することができる。
このとき、前記第１の領域が遷移金属を含み、前記第１の領域の厚さが３ｎｍ以上、３０００ｎｍ以下であることが好ましい。
第１の領域が遷移金属を含む場合に、第１の領域の厚さがこのような範囲であれば、第１の領域の高抵抗を維持しながら、第１の領域より上に形成される窒化物系半導体の結晶性を改善することができる。
第１の領域が遷移金属を含む場合に、第１の領域の厚さがこのような範囲であれば、第１の領域の高抵抗を維持しながら、第１の領域より上に形成される窒化物系半導体の結晶性を改善することができる。
このとき、前記第１の領域が遷移金属を含まず、前記第１の領域の厚さが３ｎｍ以上、５００ｎｍ以下であることが好ましい。
第１の領域が遷移金属を含まない場合に、第１の領域の厚さがこのような範囲であれば、縦方向リーク電流の抑制を維持しながら、第１の領域より上に形成される窒化物系半導体の結晶性を改善することができる。
第１の領域が遷移金属を含まない場合に、第１の領域の厚さがこのような範囲であれば、縦方向リーク電流の抑制を維持しながら、第１の領域より上に形成される窒化物系半導体の結晶性を改善することができる。
このとき、前記第１の領域は、前記バッファ層と接していることが好ましい。
このように結晶性の高い第１の領域をよりバッファ層側に（すなわち、より基板側に）設けることにより、第１の領域より上に形成される窒化物系半導体の結晶性をより効果的に改善することができる。
このように結晶性の高い第１の領域をよりバッファ層側に（すなわち、より基板側に）設けることにより、第１の領域より上に形成される窒化物系半導体の結晶性をより効果的に改善することができる。
このとき、前記第１の領域の炭素濃度が１×１０１８ａｔｏｍｓ／ｃｍ３未満であり、前記第２の領域の炭素濃度が１×１０１８ａｔｏｍｓ／ｃｍ３以上、１×１０１９ａｔｏｍｓ／ｃｍ３以下であることが好ましい。
第１の領域及び第２の領域の炭素濃度として、このような濃度範囲を好適に用いることができる。
第１の領域及び第２の領域の炭素濃度として、このような濃度範囲を好適に用いることができる。
また、本発明は、上記の半導体基板を用いて作製された半導体素子であって、前記チャネル層上に電極が設けられているものであることを特徴とする半導体素子を提供する。
このような本発明の半導体基板を用いて作製された半導体素子であれば、高抵抗層の高抵抗を維持しながら結晶性を高くすることができ、それによってリーク電流を低減させるとともに、その上に形成されるチャネル層の結晶性も高くすることでチャネル層における電子移動度の低下や電流コラプスの発生を抑制できる。
以上のように、本発明によれば、高抵抗層の高抵抗を維持しながら結晶性を高くすることができ、それによってリーク電流を低減させるとともに、その上に形成されるチャネル層の結晶性も高くすることでチャネル層における電子移動度の低下や電流コラプスの発生を抑制できる。
前述のように、高抵抗層は炭素濃度を高くすることで、デバイスの縦方向リーク電流を抑制し、トランジスタのオフ特性を向上させるために用いているが、炭素濃度を高くすると高抵抗層の結晶性が低くなる。高抵抗層の結晶性が低くなると、リーク電流が増加するとともに、その上に形成されるチャネル層の結晶性も低くなることによって、チャネル層における電子移動度の低下や電流コラプスを引き起こすという問題があった。
そこで、本発明者らは、高抵抗層の高抵抗を維持しながら結晶性を高くすることでリーク電流を低減させるとともに、その上に形成されるチャネル層の結晶性も高くすることでチャネル層における電子移動度の低下や電流コラプスの発生を抑制できる半導体基板について鋭意検討を重ねた。その結果、高抵抗層中に、バッファ層よりも炭素濃度が低い第１の領域と、第１の領域とチャネル層との間に設けられ第１の領域よりも炭素濃度が高い第２の領域とを設けることで、高抵抗層の高抵抗を維持しながら結晶性を高くすることができ、それによってリーク電流を低減させるとともに、その上に形成されるチャネル層の結晶性も高くすることでチャネル層における電子移動度の低下や電流コラプスの発生を抑制できることを見出し、本発明をなすに至った。
以下、本発明について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
まず、本発明の実施態様の一例を示す半導体基板について、図１−２を参照しながら説明する。
図１は本発明の実施態様の一例を示す半導体基板の深さ方向の濃度分布を示した図であり、図２は本発明の半導体基板の断面図である。
図１は本発明の実施態様の一例を示す半導体基板の深さ方向の濃度分布を示した図であり、図２は本発明の半導体基板の断面図である。
図２に示す本発明の実施態様の一例を示す半導体基板１０は、基板１２と、基板１２上に設けられたバッファ層１４と、バッファ層１４上に設けられた窒化物系半導体（例えば、ＧａＮ）からなり、遷移金属及び炭素を不純物として含む高抵抗層１５と、高抵抗層１５上に設けられた能動層２２を有している。
ここで、基板１２は、例えば、Ｓｉ又はＳｉＣからなる基板である。また、バッファ層１４は、例えば、窒化物系半導体からなる第一の層と、第一の層と組成の異なる窒化物系半導体からなる第二の層とが繰り返し積層された積層体で構成されるバッファ層である。
第一の層は例えば、ＡｌｙＧａ１−ｙＮからなり、第二の層は例えば、ＡｌｘＧａ１−ｘＮ（０≦ｘ＜ｙ≦１）からなる。
具体的には、第一の層はＡｌＮとすることができ、第二の層はＧａＮとすることができる。
ここで、基板１２は、例えば、Ｓｉ又はＳｉＣからなる基板である。また、バッファ層１４は、例えば、窒化物系半導体からなる第一の層と、第一の層と組成の異なる窒化物系半導体からなる第二の層とが繰り返し積層された積層体で構成されるバッファ層である。
第一の層は例えば、ＡｌｙＧａ１−ｙＮからなり、第二の層は例えば、ＡｌｘＧａ１−ｘＮ（０≦ｘ＜ｙ≦１）からなる。
具体的には、第一の層はＡｌＮとすることができ、第二の層はＧａＮとすることができる。
能動層２２は、窒化物系半導体からなるチャネル層１８と、チャネル層１８上に設けられた窒化物系半導体からなるバリア層２０とを有している。チャネル層１８は例えば、ＧａＮからなり、バリア層２０は例えば、ＡｌＧａＮからなる。
高抵抗層１５は、炭素濃度がバッファ層１４より低く遷移金属の濃度が一定である低炭素層（第１の領域）１６と、低炭素層１６とチャネル層１８との間に設けられ炭素濃度が低炭素層１６より高く遷移金属が低炭素層１６側からチャネル層１８側に向かって減少している高炭素層（第２の領域）１７とを含んでいる。
なお、図１において、高抵抗層１５が遷移金属を含んでいる場合を示しているが、高抵抗層１５は遷移金属を含んでいなくてもよい。
高抵抗層１５が、バッファ層１４よりも炭素濃度が低い低炭素層１６と、低炭素層１６とチャネル層１８との間に設けられ低炭素層１６よりも炭素濃度が高い高炭素層１７とを有することで、高抵抗層１５の高抵抗を維持しながら結晶性を高くすることができ、それによってリーク電流を低減させるとともに、その上に形成されるチャネル層１８の結晶性も高くすることでチャネル層における電子移動度の低下や電流コラプスの発生を抑制できる。
なお、図１において、高抵抗層１５が遷移金属を含んでいる場合を示しているが、高抵抗層１５は遷移金属を含んでいなくてもよい。
高抵抗層１５が、バッファ層１４よりも炭素濃度が低い低炭素層１６と、低炭素層１６とチャネル層１８との間に設けられ低炭素層１６よりも炭素濃度が高い高炭素層１７とを有することで、高抵抗層１５の高抵抗を維持しながら結晶性を高くすることができ、それによってリーク電流を低減させるとともに、その上に形成されるチャネル層１８の結晶性も高くすることでチャネル層における電子移動度の低下や電流コラプスの発生を抑制できる。
半導体基板１０において、遷移金属をＦｅとすることができる。
このように、遷移金属としてＦｅを好適に用いることができる。なお、遷移金属としてＳｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ等を用いることもできる。
このように、遷移金属としてＦｅを好適に用いることができる。なお、遷移金属としてＳｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ等を用いることもできる。
炭素の添加は、窒化物系半導体層をＭＯＶＰＥ（有機金属気相成長）法によって成長させるときに、原料ガス（ＴＭＧ（トリメチルガリウム）等）に含まれる炭素が膜中に取り込まれることによって行われるものであるが、プロパン等のドーピングガスによって行うこともできる。
半導体基板１０において、低炭素層１６が遷移金属を含む場合、低炭素層１６の遷移金属濃度が高炭素層１７の遷移金属濃度より高いことが好ましい。
低炭素層１６が高炭素層１７より高い濃度で遷移金属を含むことで、炭素濃度の低い低炭素層１６において縦方向リーク電流の増加を抑制することができるとともに、低炭素層１６の結晶性をさらに高くすることができ、これにより第１の領域より上に形成される窒化物系半導体の結晶性をさらに改善することができる。
低炭素層１６が高炭素層１７より高い濃度で遷移金属を含むことで、炭素濃度の低い低炭素層１６において縦方向リーク電流の増加を抑制することができるとともに、低炭素層１６の結晶性をさらに高くすることができ、これにより第１の領域より上に形成される窒化物系半導体の結晶性をさらに改善することができる。
低炭素層１６の遷移金属濃度が、１×１０１７ａｔｏｍｓ／ｃｍ３以上、１×１０２０ａｔｏｍｓ／ｃｍ３以下、特に１×１０１８ａｔｏｍｓ／ｃｍ３以上、１×１０１９ａｔｏｍｓ／ｃｍ３以下であることが好ましい。
低炭素層１６の遷移金属濃度がこのような濃度範囲であれば、低炭素層１６における縦方向リーク電流の増加を確実に抑制することができ、低炭素層１６より上に形成される窒化物系半導体の結晶性を確実に改善することができる。
低炭素層１６の遷移金属濃度がこのような濃度範囲であれば、低炭素層１６における縦方向リーク電流の増加を確実に抑制することができ、低炭素層１６より上に形成される窒化物系半導体の結晶性を確実に改善することができる。
半導体基板１０において、低炭素層１６が遷移金属を含む場合、低炭素層１６の厚さが３ｎｍ以上、３０００ｎｍ以下であることが好ましく、５ｎｍ以上、２０００ｎｍ以下であることが特に好ましい。
低炭素層１６が遷移金属を含む場合に、低炭素層１６の厚さがこのような範囲であれば、低炭素層１６の高抵抗を維持しながら、低炭素層１６より上に形成される窒化物系半導体の結晶性を改善することができる。
低炭素層１６が遷移金属を含む場合に、低炭素層１６の厚さがこのような範囲であれば、低炭素層１６の高抵抗を維持しながら、低炭素層１６より上に形成される窒化物系半導体の結晶性を改善することができる。
半導体基板１０において、低炭素層１６が遷移金属を含まない場合、低炭素層１６の厚さが３ｎｍ以上、５００ｎｍ以下であることが好ましく、５ｎｍ以上、２００ｎｍ以下であることが特に好ましい。
低炭素層１６が遷移金属を含まない場合に、低炭素層１６の厚さがこのような薄い範囲であれば、縦方向リーク電流の抑制を維持しながら、低炭素層１６より上に形成される窒化物系半導体の結晶性を改善することができる。
低炭素層１６が遷移金属を含まない場合に、低炭素層１６の厚さがこのような薄い範囲であれば、縦方向リーク電流の抑制を維持しながら、低炭素層１６より上に形成される窒化物系半導体の結晶性を改善することができる。
半導体基板１０において、低炭素層１６は、バッファ層１４と接していることが好ましい。
このように結晶性の高い低炭素層１６をよりバッファ層１４側（すなわち、より基板１２側に）設けることにより、低炭素層１６より上に形成される窒化物系半導体の結晶性をより効果的に改善することができる。
このように結晶性の高い低炭素層１６をよりバッファ層１４側（すなわち、より基板１２側に）設けることにより、低炭素層１６より上に形成される窒化物系半導体の結晶性をより効果的に改善することができる。
ここで、低炭素層１６の炭素濃度が１×１０１８ａｔｏｍｓ／ｃｍ３未満であり、前記第２の領域の炭素濃度が１×１０１８ａｔｏｍｓ／ｃｍ３以上、１×１０１９ａｔｏｍｓ／ｃｍ３以下であることが好ましい。
第１の領域及び第２の領域の炭素濃度として、このような濃度範囲を好適に用いることができる。
第１の領域及び第２の領域の炭素濃度として、このような濃度範囲を好適に用いることができる。
次に、本発明の実施態様の一例を示す半導体素子について、図３を参照しながら説明する。
図３は本発明の実施態様の一例を示す半導体素子の断面図である。
半導体素子１１は、本発明の半導体基板１０を用いて作製されたものであり、能動層２２上に設けられた第一電極２６、第二電極２８、制御電極３０を有している。
半導体素子１１において、第一電極２６及び第二電極２８は、第一電極２６から、チャネル層１８内に形成された二次元電子ガス層２４を介して、第二電極２８に電流が流れるように配置されている。
第一電極２６と第二電極２８との間に流れる電流は、制御電極３０に印可される電位によってコントロールすることができる。
図３は本発明の実施態様の一例を示す半導体素子の断面図である。
半導体素子１１は、本発明の半導体基板１０を用いて作製されたものであり、能動層２２上に設けられた第一電極２６、第二電極２８、制御電極３０を有している。
半導体素子１１において、第一電極２６及び第二電極２８は、第一電極２６から、チャネル層１８内に形成された二次元電子ガス層２４を介して、第二電極２８に電流が流れるように配置されている。
第一電極２６と第二電極２８との間に流れる電流は、制御電極３０に印可される電位によってコントロールすることができる。
半導体素子１１は、本発明の実施態様の一例を示す半導体基板１０を用いて作製されたものであり、高抵抗層の高抵抗を維持しながら結晶性を高くすることができ、それによってリーク電流を低減させるとともに、その上に形成されるチャネル層の結晶性も高くすることでチャネル層における電子移動度の低下や電流コラプスの発生を抑制できる。
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例１）
図１に示す深さ方向の濃度分布を有する図２に示すような半導体基板を作製した。ただし、遷移金属としてＦｅを用い、低炭素層１６における炭素濃度は、５×１０１７ａｔｏｍｓ／ｃｍ３とし、高炭素層１７における炭素濃度は２×１０１８ａｔｏｍｓ／ｃｍ３とし、低炭素層１６におけるＦｅの濃度は、３×１０１８ａｔｏｍｓ／ｃｍ３とした。また、低炭素層１６の厚さは５００ｎｍとし、高炭素層１７の厚さは１６００ｎｍとした。
作製された半導体基板を用いて図３に示すような半導体素子を作製した。
図１に示す深さ方向の濃度分布を有する図２に示すような半導体基板を作製した。ただし、遷移金属としてＦｅを用い、低炭素層１６における炭素濃度は、５×１０１７ａｔｏｍｓ／ｃｍ３とし、高炭素層１７における炭素濃度は２×１０１８ａｔｏｍｓ／ｃｍ３とし、低炭素層１６におけるＦｅの濃度は、３×１０１８ａｔｏｍｓ／ｃｍ３とした。また、低炭素層１６の厚さは５００ｎｍとし、高炭素層１７の厚さは１６００ｎｍとした。
作製された半導体基板を用いて図３に示すような半導体素子を作製した。
（実施例２）
図４に示す深さ方向の濃度分布を有する図２に示すような半導体基板を作製した。ただし、高抵抗層１５には遷移金属を添加せず、低炭素層１６における炭素濃度は、３×１０１７ａｔｏｍｓ／ｃｍ３とし、高炭素層１７における炭素濃度は２×１０１８ａｔｏｍｓ／ｃｍ３とした。また、低炭素層１６の厚さは１００ｎｍとし、高炭素層１７の厚さは１６００ｎｍとした。
作製された半導体基板を用いて図３に示すような半導体素子を作製した。
図４に示す深さ方向の濃度分布を有する図２に示すような半導体基板を作製した。ただし、高抵抗層１５には遷移金属を添加せず、低炭素層１６における炭素濃度は、３×１０１７ａｔｏｍｓ／ｃｍ３とし、高炭素層１７における炭素濃度は２×１０１８ａｔｏｍｓ／ｃｍ３とした。また、低炭素層１６の厚さは１００ｎｍとし、高炭素層１７の厚さは１６００ｎｍとした。
作製された半導体基板を用いて図３に示すような半導体素子を作製した。
（実施例３）
実施例２と同様にして半導体基板を作製した。ただし、低炭素層１６の厚さは２００ｎｍとし、高炭素層１７の厚さは１５００ｎｍとした。
作製した半導体基板において、低炭素層１６上の０００２方向のＧａＮ層（高炭素層１７を含む）の結晶性をＸ線回折を用いて測定した。その結果を図８に示す。
作製された半導体基板を用いて図３に示すような半導体素子を作製した。
実施例２と同様にして半導体基板を作製した。ただし、低炭素層１６の厚さは２００ｎｍとし、高炭素層１７の厚さは１５００ｎｍとした。
作製した半導体基板において、低炭素層１６上の０００２方向のＧａＮ層（高炭素層１７を含む）の結晶性をＸ線回折を用いて測定した。その結果を図８に示す。
作製された半導体基板を用いて図３に示すような半導体素子を作製した。
（実施例４）
実施例２と同様にして半導体基板を作製した。ただし、低炭素層１６の厚さは４００ｎｍとし、高炭素層１７の厚さは１３００ｎｍとした。
作製した半導体基板において、低炭素層１６上の０００２方向のＧａＮ層（高炭素層１７を含む）の結晶性をＸ線回折を用いて測定した。その結果を図８に示す。
作製された半導体基板を用いて図３に示すような半導体素子を作製した。
実施例２と同様にして半導体基板を作製した。ただし、低炭素層１６の厚さは４００ｎｍとし、高炭素層１７の厚さは１３００ｎｍとした。
作製した半導体基板において、低炭素層１６上の０００２方向のＧａＮ層（高炭素層１７を含む）の結晶性をＸ線回折を用いて測定した。その結果を図８に示す。
作製された半導体基板を用いて図３に示すような半導体素子を作製した。
（比較例）
実施例２と同様にして半導体基板を作製した。ただし、低炭素層１６は形成せずに、高炭素層１７の厚さは１７００ｎｍとした。
作製した半導体基板において、高炭素層１７を含む０００２方向のＧａＮ層の結晶性をＸ線回折を用いて測定した。その結果を図８に示す。
作製された半導体基板を用いて図３に示すような半導体素子（ただし、低炭素層１６は形成されていない）を作製した。
実施例２と同様にして半導体基板を作製した。ただし、低炭素層１６は形成せずに、高炭素層１７の厚さは１７００ｎｍとした。
作製した半導体基板において、高炭素層１７を含む０００２方向のＧａＮ層の結晶性をＸ線回折を用いて測定した。その結果を図８に示す。
作製された半導体基板を用いて図３に示すような半導体素子（ただし、低炭素層１６は形成されていない）を作製した。
（実施例５）
図５（ａ）に示す深さ方向の濃度分布を有する図６に示すような半導体基板を作製した。
図５−６に示す半導体基板１０’は、高抵抗層１５がさらに、炭素濃度が低炭素層１６より高い高炭素層（第３の領域）１９をバッファ層１４と低炭素層１６との間に含んでいることを除いて、図４、図２に示す半導体基板１０と同様の構成となっている。ただし、高抵抗層１５には遷移金属を添加せず、低炭素層１６における炭素濃度は、３×１０１７ａｔｏｍｓ／ｃｍ３とし、高炭素層１７における炭素濃度は２×１０１８ａｔｏｍｓ／ｃｍ３とし、高炭素層１９における炭素濃度は２×１０１８ａｔｏｍｓ／ｃｍ３とした。また、低炭素層１６の厚さは１００ｎｍとし、高炭素層１７の厚さは８００ｎｍとし、高炭素層１９の厚さは８００ｎｍとした。
なお、図５（ｂ）に示すように、低炭素層１６と高炭素層１７との間に炭素濃度が徐々に増加する遷移領域２１を設けてもよい。
作製された半導体基板を用いて図７に示すような半導体素子を作製した。
図７に示す半導体素子１１’は、高抵抗層１５がさらに、炭素濃度が低炭素層１６より高い高炭素層（第３の領域）１９をバッファ層１４と低炭素層１６との間に含んでいることを除いて、図３の半導体素子１１と同様の構成となっている。
図５（ａ）に示す深さ方向の濃度分布を有する図６に示すような半導体基板を作製した。
図５−６に示す半導体基板１０’は、高抵抗層１５がさらに、炭素濃度が低炭素層１６より高い高炭素層（第３の領域）１９をバッファ層１４と低炭素層１６との間に含んでいることを除いて、図４、図２に示す半導体基板１０と同様の構成となっている。ただし、高抵抗層１５には遷移金属を添加せず、低炭素層１６における炭素濃度は、３×１０１７ａｔｏｍｓ／ｃｍ３とし、高炭素層１７における炭素濃度は２×１０１８ａｔｏｍｓ／ｃｍ３とし、高炭素層１９における炭素濃度は２×１０１８ａｔｏｍｓ／ｃｍ３とした。また、低炭素層１６の厚さは１００ｎｍとし、高炭素層１７の厚さは８００ｎｍとし、高炭素層１９の厚さは８００ｎｍとした。
なお、図５（ｂ）に示すように、低炭素層１６と高炭素層１７との間に炭素濃度が徐々に増加する遷移領域２１を設けてもよい。
作製された半導体基板を用いて図７に示すような半導体素子を作製した。
図７に示す半導体素子１１’は、高抵抗層１５がさらに、炭素濃度が低炭素層１６より高い高炭素層（第３の領域）１９をバッファ層１４と低炭素層１６との間に含んでいることを除いて、図３の半導体素子１１と同様の構成となっている。
図８からわかるように、低炭素層１６の膜厚が増加するとともに、低炭素層１６上のＧａＮ層の結晶性が高くなっている。すなわち、低炭素層１６を形成しない比較例と比較して、低炭素層１６を形成した実施例３−４の半導体基板の低炭素層１６上のＧａＮ層（高炭素層１７を含む）の結晶性は高くなっており、低炭素層１６の膜厚の厚い実施例４では低炭素層１６の膜厚の薄い実施例３と比較して結晶性がより高くなっている。
さらに、実施例１−５の半導体素子において、比較例の半導体素子と比較して縦方向リーク電流が減少し、チャネル層において電子移動度の低下や電流コラプスの発生が抑制されていることが確認できた。
さらに、実施例１−５の半導体素子において、比較例の半導体素子と比較して縦方向リーク電流が減少し、チャネル層において電子移動度の低下や電流コラプスの発生が抑制されていることが確認できた。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
例えば、各実施形態において、低炭素層１６、高炭素層１７、１９の各層のいずれか１つが基板１２側からチャネル１８側に向かって炭素濃度が徐々に増加していてもよい。
例えば、各実施形態において、低炭素層１６、高炭素層１７、１９の各層のいずれか１つが基板１２側からチャネル１８側に向かって炭素濃度が徐々に増加していてもよい。
１０，１０’…半導体基板、 １１，１１’…半導体素子、 １２…基板、
１４…バッファ層、 １５…高抵抗層、 １６…低炭素層（第１の領域）、
１７…高炭素層（第２の領域）、 １８…チャネル層、
１９…高炭素層（第３の領域）、 ２０…バリア層、 ２１…遷移領域、
２２…能動層、 ２４…二次元電子ガス層、 ２６…第一電極、 ２８…第二電極、
３０…制御電極。
１４…バッファ層、 １５…高抵抗層、 １６…低炭素層（第１の領域）、
１７…高炭素層（第２の領域）、 １８…チャネル層、
１９…高炭素層（第３の領域）、 ２０…バリア層、 ２１…遷移領域、
２２…能動層、 ２４…二次元電子ガス層、 ２６…第一電極、 ２８…第二電極、
３０…制御電極。
Claims (7)
- 基板と、
前記基板上の窒化物系半導体からなり、炭素を含むバッファ層と、
前記バッファ層上の窒化物系半導体からなり、炭素を含む高抵抗層と、
前記高抵抗層上の窒化物系半導体からなるチャネル層と
を有する半導体基板であって、
前記高抵抗層は、
前記バッファ層よりも炭素濃度が低い第１の領域と、
前記第１の領域と前記チャネル層との間に設けられ、前記第１の領域よりも炭素濃度が高い第２の領域と
を有し、
前記第１の領域が遷移金属を含み、前記第１の領域の遷移金属濃度が前記第２の領域の遷移金属濃度より高いことを特徴とする半導体基板。 - 前記第１の領域の遷移金属濃度が、１×１０１７ａｔｏｍｓ／ｃｍ３以上、１×１０２０ａｔｏｍｓ／ｃｍ３以下であることを特徴とする請求項１に記載の半導体基板。
- 前記第１の領域の遷移金属濃度が、１×１０１８ａｔｏｍｓ／ｃｍ３以上、１×１０１９ａｔｏｍｓ／ｃｍ３以下であることを特徴とする請求項２に記載の半導体基板。
- 前記第１の領域が遷移金属を含み、前記第１の領域の厚さが３ｎｍ以上、３０００ｎｍ以下であることを特徴とする請求項１から請求項３のいずれか一項に記載の半導体基板。
- 前記第１の領域は、前記バッファ層と接していることを特徴とする請求項１から請求項４のいずれか一項に記載の半導体基板。
- 前記第１の領域の炭素濃度が１×１０１８ａｔｏｍｓ／ｃｍ３未満であり、前記第２の領域の炭素濃度が１×１０１８ａｔｏｍｓ／ｃｍ３以上、１×１０１９ａｔｏｍｓ／ｃｍ３以下であることを特徴とする請求項１から請求項５のいずれか一項に記載の半導体基板。
- 請求項１から請求項６のいずれか一項に記載の半導体基板を用いて作製された半導体素子であって、前記チャネル層上に電極が設けられているものであることを特徴とする半導体素子。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014086397A JP6249868B2 (ja) | 2014-04-18 | 2014-04-18 | 半導体基板及び半導体素子 |
| KR1020167028953A KR102121097B1 (ko) | 2014-04-18 | 2015-03-12 | 반도체 기판 및 반도체 소자 |
| US15/302,684 US9876101B2 (en) | 2014-04-18 | 2015-03-12 | Semiconductor substrate and semiconductor device |
| CN201580020389.9A CN106233440B (zh) | 2014-04-18 | 2015-03-12 | 半导体基板和半导体元件 |
| PCT/JP2015/001371 WO2015159481A1 (ja) | 2014-04-18 | 2015-03-12 | 半導体基板及び半導体素子 |
| TW104109013A TWI596765B (zh) | 2014-04-18 | 2015-03-20 | Semiconductor substrate and semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014086397A JP6249868B2 (ja) | 2014-04-18 | 2014-04-18 | 半導体基板及び半導体素子 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2015207624A JP2015207624A (ja) | 2015-11-19 |
| JP2015207624A5 JP2015207624A5 (ja) | 2016-11-17 |
| JP6249868B2 true JP6249868B2 (ja) | 2017-12-20 |
Family
ID=54323709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014086397A Active JP6249868B2 (ja) | 2014-04-18 | 2014-04-18 | 半導体基板及び半導体素子 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US9876101B2 (ja) |
| JP (1) | JP6249868B2 (ja) |
| KR (1) | KR102121097B1 (ja) |
| CN (1) | CN106233440B (ja) |
| TW (1) | TWI596765B (ja) |
| WO (1) | WO2015159481A1 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6654957B2 (ja) * | 2015-04-23 | 2020-02-26 | ローム株式会社 | 窒化物半導体デバイス |
| CN107546260A (zh) * | 2016-06-29 | 2018-01-05 | 江西省昌大光电科技有限公司 | 一种半绝缘GaN薄膜及其制备方法 |
| JP6759886B2 (ja) * | 2016-09-06 | 2020-09-23 | 富士通株式会社 | 半導体結晶基板、半導体装置、半導体結晶基板の製造方法及び半導体装置の製造方法 |
| JP6615075B2 (ja) * | 2016-09-15 | 2019-12-04 | サンケン電気株式会社 | 半導体デバイス用基板、半導体デバイス、及び、半導体デバイス用基板の製造方法 |
| EP3486939B1 (en) | 2017-11-20 | 2020-04-01 | IMEC vzw | Method for forming a semiconductor structure for a gallium nitride channel device |
| CN113424326B (zh) * | 2019-02-01 | 2024-06-14 | 苏州晶湛半导体有限公司 | 一种半导体结构及其制备方法 |
| JP7393138B2 (ja) * | 2019-06-24 | 2023-12-06 | 住友化学株式会社 | Ｉｉｉ族窒化物積層体 |
| JP7269190B2 (ja) * | 2020-02-27 | 2023-05-08 | 株式会社東芝 | 窒化物結晶、光学装置、半導体装置、窒化物結晶の製造方法 |
| CN111952365A (zh) * | 2020-08-14 | 2020-11-17 | 中国科学院半导体研究所 | 碳掺杂调控的GaN基HEMT外延结构及其制作方法 |
| JP7388422B2 (ja) * | 2021-12-23 | 2023-11-29 | 信越半導体株式会社 | 窒化物半導体基板の製造方法 |
| WO2023127520A1 (ja) * | 2021-12-27 | 2023-07-06 | ローム株式会社 | 窒化物半導体装置およびその製造方法 |
| CN119013443A (zh) * | 2022-03-14 | 2024-11-22 | 三菱化学株式会社 | GaN外延基板 |
| CN119384879A (zh) * | 2022-06-28 | 2025-01-28 | 三菱电机株式会社 | 半导体装置 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4589043B2 (ja) | 2004-07-14 | 2010-12-01 | 株式会社日立国際電気 | データ伝送装置 |
| JP4653671B2 (ja) * | 2005-03-14 | 2011-03-16 | 株式会社東芝 | 発光装置 |
| JP4792814B2 (ja) | 2005-05-26 | 2011-10-12 | 住友電気工業株式会社 | 高電子移動度トランジスタ、電界効果トランジスタ、エピタキシャル基板、エピタキシャル基板を作製する方法およびｉｉｉ族窒化物系トランジスタを作製する方法 |
| US9331192B2 (en) * | 2005-06-29 | 2016-05-03 | Cree, Inc. | Low dislocation density group III nitride layers on silicon carbide substrates and methods of making the same |
| JP5064824B2 (ja) | 2006-02-20 | 2012-10-31 | 古河電気工業株式会社 | 半導体素子 |
| JP4531071B2 (ja) * | 2007-02-20 | 2010-08-25 | 富士通株式会社 | 化合物半導体装置 |
| JP4234180B2 (ja) * | 2007-07-02 | 2009-03-04 | 三菱電機株式会社 | 窒化物系半導体積層構造の製造方法および半導体光素子の製造方法 |
| JP4462330B2 (ja) * | 2007-11-02 | 2010-05-12 | 住友電気工業株式会社 | Ｉｉｉ族窒化物電子デバイス |
| JP2010123725A (ja) | 2008-11-19 | 2010-06-03 | Sanken Electric Co Ltd | 化合物半導体基板及び該化合物半導体基板を用いた半導体装置 |
| JP5188545B2 (ja) * | 2009-09-14 | 2013-04-24 | コバレントマテリアル株式会社 | 化合物半導体基板 |
| JP5696392B2 (ja) | 2010-07-29 | 2015-04-08 | 住友電気工業株式会社 | 半導体装置 |
| JP6024075B2 (ja) * | 2010-07-30 | 2016-11-09 | 住友電気工業株式会社 | 半導体装置およびその製造方法 |
| WO2012066701A1 (ja) * | 2010-11-19 | 2012-05-24 | パナソニック株式会社 | 窒化物半導体装置 |
| JP2013033930A (ja) * | 2011-06-29 | 2013-02-14 | Sumitomo Electric Ind Ltd | Ｉｉｉ族窒化物半導体素子、及び、ｉｉｉ族窒化物半導体素子の製造方法 |
| US8796738B2 (en) | 2011-09-21 | 2014-08-05 | International Rectifier Corporation | Group III-V device structure having a selectively reduced impurity concentration |
| KR101262726B1 (ko) * | 2011-12-30 | 2013-05-09 | 일진엘이디(주) | 탄소 도핑된 ｐ형 질화물층을 포함하는 질화물계 발광소자 제조 방법 |
| JP6002508B2 (ja) * | 2012-09-03 | 2016-10-05 | 住友化学株式会社 | 窒化物半導体ウェハ |
| WO2015008532A1 (ja) * | 2013-07-19 | 2015-01-22 | シャープ株式会社 | 電界効果トランジスタ |
| JP2015053328A (ja) * | 2013-09-05 | 2015-03-19 | 富士通株式会社 | 半導体装置 |
| JP6283250B2 (ja) * | 2014-04-09 | 2018-02-21 | サンケン電気株式会社 | 半導体基板及び半導体素子 |
-
2014
- 2014-04-18 JP JP2014086397A patent/JP6249868B2/ja active Active
-
2015
- 2015-03-12 CN CN201580020389.9A patent/CN106233440B/zh active Active
- 2015-03-12 KR KR1020167028953A patent/KR102121097B1/ko active IP Right Grant
- 2015-03-12 WO PCT/JP2015/001371 patent/WO2015159481A1/ja active Application Filing
- 2015-03-12 US US15/302,684 patent/US9876101B2/en active Active
- 2015-03-20 TW TW104109013A patent/TWI596765B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2015207624A (ja) | 2015-11-19 |
| CN106233440A (zh) | 2016-12-14 |
| KR102121097B1 (ko) | 2020-06-09 |
| CN106233440B (zh) | 2019-09-27 |
| KR20160141756A (ko) | 2016-12-09 |
| TWI596765B (zh) | 2017-08-21 |
| US9876101B2 (en) | 2018-01-23 |
| WO2015159481A1 (ja) | 2015-10-22 |
| TW201541635A (zh) | 2015-11-01 |
| US20170033209A1 (en) | 2017-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6249868B2 (ja) | 半導体基板及び半導体素子 | |
| TWI614895B (zh) | 半導體基板及半導體元件 | |
| KR102174546B1 (ko) | 반도체 디바이스 및 반도체 디바이스를 설계하는 방법 | |
| JP6539128B2 (ja) | 半導体デバイス用基板、半導体デバイス、並びに半導体デバイスの製造方法 | |
| US9793363B1 (en) | GaN semiconductor device comprising carbon and iron | |
| US20130256681A1 (en) | Group iii nitride-based high electron mobility transistor | |
| US20170263769A1 (en) | Iii-nitride transistor with enhanced doping in base layer | |
| US20160211357A1 (en) | Semiconductor device | |
| US20150325680A1 (en) | Semiconductor device and method for manufacturing the same | |
| WO2012029292A1 (ja) | 半導体基板、絶縁ゲート型電界効果トランジスタおよび半導体基板の製造方法 | |
| JP6197344B2 (ja) | 半導体装置 | |
| CN105990419A (zh) | 半导体装置及其制造方法 | |
| JP2016134563A (ja) | 半導体装置 | |
| JP2015201575A (ja) | 半導体基板の製造方法、半導体素子の製造方法、半導体基板、並びに半導体素子 | |
| JP2013243196A (ja) | ダイオードの設計方法、ダイオード、及び、ダイオードの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160930 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161111 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170606 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170718 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171107 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171121 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6249868 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |