[go: up one dir, main page]

JP7393138B2 - Ｉｉｉ族窒化物積層体 - Google Patents

Ｉｉｉ族窒化物積層体 Download PDF

Info

Publication number
JP7393138B2
JP7393138B2 JP2019116392A JP2019116392A JP7393138B2 JP 7393138 B2 JP7393138 B2 JP 7393138B2 JP 2019116392 A JP2019116392 A JP 2019116392A JP 2019116392 A JP2019116392 A JP 2019116392A JP 7393138 B2 JP7393138 B2 JP 7393138B2
Authority
JP
Japan
Prior art keywords
layer
concentration
group iii
iii nitride
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019116392A
Other languages
English (en)
Other versions
JP2021002617A (ja
Inventor
僚多 磯野
丈士 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd filed Critical Sumitomo Chemical Co Ltd
Priority to JP2019116392A priority Critical patent/JP7393138B2/ja
Priority to US16/906,270 priority patent/US20210005717A1/en
Priority to CN202010575266.4A priority patent/CN112133746A/zh
Publication of JP2021002617A publication Critical patent/JP2021002617A/ja
Priority to JP2023199121A priority patent/JP7503193B2/ja
Application granted granted Critical
Publication of JP7393138B2 publication Critical patent/JP7393138B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
    • H10D30/4732—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/112—Constructional design considerations for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layers, e.g. by using channel stoppers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、ＩＩＩ族窒化物積層体に関する。
炭化シリコン基板上にＩＩＩ族窒化物層を成長させたエピタキシャル基板の開発が進められている。このようなエピタキシャル基板は、例えば、高電子移動度トランジスタ（ＨＥＭＴ）等の半導体装置を作製するための材料として用いられる（特許文献１参照）。
このようなエピタキシャル基板を用いたＨＥＭＴにおいて、リーク電流を抑制することが望まれる。
特開２０１８－２００９３４号公報
本発明の一目的は、炭化シリコン基板上にＩＩＩ族窒化物層を成長させたエピタキシャル基板を用いたＨＥＭＴにおいて、リーク電流を抑制するための技術を提供することである。
本発明の一態様によれば
炭化シリコンで構成された基板と、
窒化アルミニウムで構成され、前記基板上に形成された第１層と、
窒化ガリウムで構成され、前記第１層上に形成された第２層と、
前記第２層を構成する窒化ガリウムよりも電子親和力の小さいＩＩＩ族窒化物で構成され、前記第２層上に形成された第３層と、
を有し、
前記第２層を均等な厚さに３分割した場合の下層部分における平均シリコン濃度が、１×１０１６／ｃｍ３未満である、
ＩＩＩ族窒化物積層体
が提供される。
本発明の他の態様によれば、
炭化シリコンで構成された基板と、
窒化アルミニウムで構成され、前記基板上に形成された第１層と、
窒化ガリウムで構成され、前記第１層上に形成された第２層と、
前記第２層を構成する窒化ガリウムよりも電子親和力の小さいＩＩＩ族窒化物で構成され、前記第２層上に形成された第３層と、
を有し、
前記第２層を均等な厚さに３分割した場合の下層部分における平均酸素濃度が、１×１０１６／ｃｍ３未満である、
ＩＩＩ族窒化物積層体
が提供される。
炭化シリコン基板上にＩＩＩ族窒化物層を成長させたエピタキシャル基板を用いたＨＥＭＴにおいて、リーク電流を抑制するための技術が提供される。
図１（ａ）および図１（ｂ）は、本発明の一実施形態によるＩＩＩ族窒化物積層体を示す概略断面図であり、図１（ａ）はエピタキシャル基板の態様の、図１（ｂ）はＨＥＭＴの態様の、ＩＩＩ族窒化物積層体を示す。 図２は、実験例により得られた、エピ層におけるＳｉ濃度のＳＩＭＳプロファイルである。 図３は、実験例により得られた、エピ層におけるＯ濃度のＳＩＭＳプロファイルである。 図４（ａ）は、一実施形態によるＩＩＩ族窒化物積層体が有するエピ基板の製造に用いられるＭＯＶＰＥ装置を概念的に示す概略図であり、図４（ｂ）は、一実施形態によるＩＩＩ族窒化物積層体が有するエピ層の成長工程を例示する概略的なタイミングチャートである。
＜本発明の一実施形態＞
本発明の一実施形態によるＩＩＩ族窒化物積層体１００（以下、積層体１００ともいう）について説明する。図１（ａ）および図１（ｂ）は、積層体１００を例示する概略断面図である。積層体１００は、基板１１０と、ＩＩＩ族窒化物で構成され基板１１０上に形成されたＩＩＩ族窒化物層１５０（以下、エピ層１５０ともいう）と、を有する。エピ層１５０は、核生成層１２０と、バッファ／チャネル層１３０と、バリア層１４０と、を有する。
本実施形態による積層体１００は、詳細は後述するように、バッファ／チャネル層１３０の下層部分において、シリコン濃度および酸素濃度のうちの少なくとも一方が抑制されていることで、リーク電流が抑制されていることを、一つの特徴とする。
積層体１００は、例えば、基板１１０とエピ層１５０とを有するエピタキシャル基板１６０（以下、エピ基板１６０ともいう）の態様であってよい。図１（ａ）は、エピ基板１６０の態様の積層体１００を例示する。積層体１００は、また例えば、エピ基板１６０を材料として形成された半導体装置の態様、より具体的には、エピ層１５０の（バリア層１４０の）上方に電極２１０（ソース電極２１１、ゲート電極２１２およびドレイン電極２１３）が設けられることで形成された高電子移動度トランジスタ（ＨＥＭＴ）２００の態様であってよい。図１（ｂ）は、ＨＥＭＴ２００の態様の積層体１００を例示する。ＨＥＭＴ２００の態様の積層体１００は、ウエハの態様であってもよいし、ウエハが分割されたチップの態様であってもよい。
以下、図１（ｂ）を参照し、ＨＥＭＴ２００の態様の積層体１００の構造について例示的に説明する。基板１１０は、炭化シリコン（ＳｉＣ）で構成されており、エピ層１５０をヘテロエピタキシャル成長させるための下地基板である。基板１１０を構成するＳｉＣとして、例えば、ポリタイプ４Ｈまたはポリタイプ６Ｈの半絶縁性ＳｉＣが用いられる。ここで「半絶縁性」とは、例えば、比抵抗が１０５Ωｃｍ以上である状態をいう。基板１１０の、エピ層１５０を成長させる下地となる表面は、例えば（０００１）面（ｃ面のシリコン面）である。
基板１１０上に（基板１１０の直上に）、核生成層１２０が形成されている。核生成層１２０は、窒化アルミニウム（ＡｌＮ）で構成されており、バッファ／チャネル層１３０の結晶成長のための核を生成する核生成層として機能する。核生成層１２０の厚さは、例えば、１ｎｍ以上２００ｎｍ以下（好ましくは５ｎｍ以上３０ｎｍ以下）である。核生成層１２０は、リーク電流を抑制するために、過度に薄くないことが好ましく、ピットの発生を抑制するために、過度に厚くないことが好ましい。
核生成層１２０上に（核生成層１２０の直上に）、バッファ／チャネル層１３０（以下、チャネル層１３０ともいう）が形成されている。チャネル層１３０は、窒化ガリウム（ＧａＮ）で構成されている。チャネル層１３０の下側の部分は、チャネル層１３０の上側の部分の結晶性を向上させるためのバッファ層として機能する。また、チャネル層１３０の上側の部分は、ＨＥＭＴ２００の動作時に電子が走行するチャネル層として機能する。チャネル層（バッファ／チャネル層）１３０の厚さは、例えば、１００ｎｍ以上１３００ｎｍ以下である。チャネル層１３０は、ピットの発生を抑制するために、過度に薄くないことが好ましく、コストを抑制するために、過度に厚くないことが好ましい。
チャネル層１３０上に、バリア層１４０が形成されている。バリア層１４０は、チャネル層１３０を構成するＧａＮよりも電子親和力の小さいＩＩＩ族窒化物、例えば、ＩＩＩ族元素としてアルミニウム（Ａｌ）およびガリウム（Ｇａ）を含む窒化アルミニウムガリウム（ＡｌＧａＮ）で構成されている。バリア層１４０は、チャネル層１３０に２次元電子ガス（２ＤＥＧ）を生成させるとともに、２ＤＥＧをチャネル層１３０内に空間的に閉じ込めるバリア層として機能する。バリア層１４０の厚さは、例えば、１ｎｍ以上５０ｎｍ（好ましくは１０ｎｍ以上５０ｎｍ以下）である。バリア層１４０を構成するＡｌＧａＮのＡｌ組成は、例えば、０．１以上０．５以下である。高Ａｌ組成で膜厚が厚いと、バリア層１４０を構成する結晶が壊れやすく、また、低Ａｌ組成で膜厚が薄いと、バリア層１４０の特性が低下しやすい。このため、低Ａｌ組成で膜厚を厚くするか、高Ａｌ組成で結晶性が壊れない程度の膜厚となるように、バリア層１４０を形成することが好ましい。
なお、バリア層１４０上に、必要に応じ、キャップ層が形成されてよい。つまり、エピ層１５０は、必要に応じ、キャップ層を有してよい。キャップ層は、例えばＧａＮで構成されており、ＨＥＭＴ２００のデバイス特性（閾値電圧の制御性等）を向上させるために、バリア層１４０とゲート電極２１２との間に介在する。
エピ層１５０上に（バリア層１４０の上方に）、ＨＥＭＴ２００の電極２１０として、ソース電極２１１、ゲート電極２１２およびドレイン電極２１３が形成されている。ゲート電極２１２は、例えば、ニッケル（Ｎｉ）層と金（Ａｕ）層とが積層されたＮｉ／Ａｕ層で構成されている。なお、本明細書で、積層をＸ／Ｙと記載した場合、Ｘ、Ｙの順で積層されていることを示す。
ソース電極２１１およびドレイン電極２１３のそれぞれは、例えば、チタン（Ｔｉ）層とＡｌ層とが積層されたＴｉ／Ａｌ層で構成されている。ソース電極２１１およびドレイン電極２１３のそれぞれは、また例えば、Ｔｉ／Ａｌ層上にＮｉ／Ａｕ層が積層されることで構成されていてもよい。
ＨＥＭＴ２００のソース電極２１１とドレイン電極２１３との間に電圧を印加した際の、チャネル層（バッファ／チャネル層）１３０におけるリーク電流の流れ（電子の移動方向）を、破線の矢印２０１で概略的に示す。
本願発明者は、実験例として、エピ層１５０の成長条件を様々に変化させてＨＥＭＴ２００を作製し、リーク電流が小さかった、実施形態に係るエピ層１５０（以下、実施例のエピ層１５０ともいう）と、リーク電流が大きかった、比較形態に係るエピ層１５０（以下、比較例のエピ層１５０ともいう）との違いについて検討した。その結果、チャネル層１３０における不純物濃度の２次イオン質量分析（ＳＩＭＳ）プロファイル（深さ方向分布）に関して、以下のような知見を見出した。
実施例のエピ層１５０を有するＨＥＭＴ２００におけるリーク電流は、好ましくは１×１０－６Ａ未満であり、より好ましくは１×１０－７Ａ未満である。これに対し、比較例のエピ層１５０を有するＨＥＭＴ２００におけるリーク電流は、１×１０－６Ａ以上であり、例えば１×１０－５Ａ程度である。リーク電流として、オフリーク電流が例示される。オフリーク電流の測定は、形成されたＨＥＭＴ２００においてゲート電極２１２に十分な負電圧を印加して素子をピンチオフすなわちオフ状態にしたうえで、ソース電極２１１およびドレイン電極２１３間に例えば５０Ｖ程度の電圧を印加することで実施できる。なお、オフリーク電流を低減することで、素子間リーク電流の低減も図られる。素子間リーク電流の測定は、ウエハ上の各素子をイオン注入法あるいはＩＣＰエッチング等により分離したのち、隣接する素子間のオーミック電極間に例えば５０Ｖ程度の電圧を印加することで実施できる。
図２および図３を参照し、当該知見について説明する。チャネル層１３０における不純物濃度としては、シリコン濃度、酸素濃度および炭素濃度が例示される。図２は、実験例により得られた、エピ層１５０（核生成層１２０、チャネル層１３０およびバリア層１４０）におけるシリコン（Ｓｉ）濃度のＳＩＭＳプロファイルである。図３は、実験例により得られた、エピ層１５０における酸素（Ｏ）濃度のＳＩＭＳプロファイルである。以下、ＳＩＭＳプロファイルを、単に、プロファイルと称することもある。
図２および図３には、アルミニウム（Ａｌ）濃度、ガリウム（Ｇａ）濃度、および、炭素（Ｃ）濃度のプロファイルも示す。Ａｌ濃度、Ｇａ濃度およびＣ濃度のプロファイルは、図２と図３とで共通である。
図２および図３において、Ｓｉ、ＯおよびＣについては、左側の軸（Ｃｏｎｃｅｎｔｒａｔｉｏｎ（Ａｔｏｍｓ／ｃｍ３））の表示により、濃度を（濃度の直接的な数値として）示す。ＡｌおよびＧａについては、右側の軸（Ｓｅｃｏｎｄａｒｙ ｉｏｎ ｉｎｔｅｎｓｉｔｙ（ｃｏｕｎｔｓ／ｓｅｃ））の表示により、濃度を、濃度に対応するＳＩＭＳのカウント数として示す。
図２においてはＳｉ濃度プロファイルを、図３においてはＯ濃度プロファイルを、実線で示す。図２および図３において、Ａｌ濃度プロファイルを、破線で示し、Ｇａ濃度プロファイルを、一点鎖線で示し、Ｃ濃度プロファイルを、点線で示す。実施例のエピ層１５０におけるプロファイルを、太線で示し、比較例のエピ層１５０におけるプロファイルを、細線で示す。比較例のＳｉ濃度プロファイルおよびＯ濃度プロファイルは、それぞれ、２つの試料に対する結果（２本の線）を示す。
核生成層１２０の直上に配置された領域であって、Ａｌ濃度が、核生成層１２０におけるピーク濃度（図２および図３の例では４×１０５ｃｏｕｎｔｓ／ｓｅｃ）に対し、１／１０００以下（図２および図３の例では４×１０２ｃｏｕｎｔｓ／ｓｅｃ以下）に低下している領域を、チャネル層（バッファ／チャネル層）１３０として規定している。つまり、Ａｌ濃度が、チャネル層１３０の直下に形成されＡｌＮで構成された核生成層１２０からチャネル層１３０に向け立ち下がって、核生成層１２０におけるピーク濃度の１／１０００に達する深さ位置が、チャネル層１３０の下端と規定されている。また、Ａｌ濃度が、チャネル層１３０からチャネル層１３０の直上に形成されＡｌＧａＮで構成されたバリア層１４０に向け立ち上がって、チャネル層１３０の下端を規定する濃度と同じ濃度に達する深さ位置が、チャネル層１３０の上端と規定されている。
チャネル層１３０の下端から、チャネル層１３０の１／３の厚さの部分ずつ、チャネル層１３０の下層部分１３０Ｌ、中層部分１３０Ｍおよび上層部分１３０Ｕが規定されている。また、チャネル層１３０の下層部分１３０Ｌの下端（つまりチャネル層１３０の下端）から、下層部分１３０Ｌの１／３の厚さの部分ずつ、下層部分１３０Ｌの下層部分１３０ＬＬ、中層部分１３０ＬＭおよび上層部分１３０ＬＵが規定されている。つまり、チャネル層１３０の下層部分１３０Ｌは、チャネル層１３０を均等な厚さに３分割した場合の下層部分である。また、下層部分１３０Ｌの中層部分１３０ＬＭは、下層部分１３０Ｌを均等な厚さに３分割した場合の、（分割された下層部分Ｌにおける）中層部分である。
なお、実施例と比較例とで、Ａｌ濃度が核生成層１２０におけるピーク濃度から１／１０００以下となる領域は、つまり、チャネル層１３０の厚さ範囲は、厳密には一致していないが、ほぼ同様である。図２および図３には、実施例のチャネル層１３０の厚さ範囲を示す。
チャネル層１３０の下端よりも下方に、つまり、図２および図３においてチャネル層１３０の右方に、核生成層１２０が配置されている。また、チャネル層１３０の上端よりも上方に、つまり、図２および図３においてチャネル層１３０の左方に、バリア層１４０が配置されている。
Ａｌ濃度プロファイルおよびＧａ濃度プロファイルについては、実施例と比較例とで、大きな違いは見られない。核生成層１２０においてＡｌ濃度がピークを示す深さ位置を、以下、Ａｌピーク深さ位置ともいう。
Ｓｉ濃度プロファイルについては、実施例と比較例とで、大きな違いが見られる。実施例と比較例との違いは、特に、チャネル層１３０の下層部分１３０Ｌで顕著である。実施例と比較例とで共通に、核生成層１２０のＡｌピーク深さ位置において、Ｓｉ濃度は、１×１０２１／ｃｍ３以上の高さを示す。これは、薄い核生成層１２０の直下にＳｉＣで構成される基板１１０が存在するからではないかと推測される。また、実施例と比較例とで共通に、Ｓｉ濃度は、核生成層１２０からチャネル層１３０に向けて減少し、チャネル層１３０の下端近傍で（下層部分１３０ＬＬ内で）、１×１０１７／ｃｍ３未満まで減少する。
比較例のＳｉ濃度は、チャネル層１３０の下層部分１３０Ｌの、下層部分１３０ＬＬおよび中層部分１３０ＬＭにおいて、１×１０１６／ｃｍ３以上の高さを維持し、下層部分１３０Ｌの上層部分１３０ＬＵにおいて、１×１０１６／ｃｍ３未満に減少する。
減少する。
これに対し、実施例のＳｉ濃度は、チャネル層１３０の下層部分１３０Ｌの下層部分１３０ＬＬにおいて、１×１０１６／ｃｍ３未満に減少し、下層部分１３０Ｌの中層部分１３０ＬＭおよび上層部分１３０ＬＵにおいて、１×１０１６／ｃｍ３未満の低さ、または、概ね１×１０１５／ｃｍ３未満の低さ（最大でも２×１０１５／ｃｍ３程度）を維持する。
実施例と比較例とで共通に、Ｓｉ濃度は、チャネル層１３０の、中層部分１３０Ｌおよび上層部分１３０Ｕの上端近傍までの厚さ範囲内において、１×１０１６／ｃｍ３未満の低さを維持する。これらの厚さ範囲内において、実施例のＳｉ濃度は、比較例のＳｉ濃度よりもやや低く、概ね１×１０１５／ｃｍ３未満の低さ（最大でも２×１０１５／ｃｍ３程度）を維持している。Ｓｉ濃度は、チャネル層１３０の上層部分１３０Ｕの上端近傍より上方では、バリア層１４０に向けて増加している。
このように、実施例と比較例とで、チャネル層１３０の下層部分１３０ＬにおけるＳｉ濃度の分布が顕著に異なるという知見が得られた。下層部分１３０Ｌにおける平均Ｓｉ濃度は、例えば、急激な濃度変化が少ない、下層部分１３０Ｌの中層部分１３０ＬＭにおける平均濃度で規定される。チャネル層１３０の下層部分１３０Ｌにおける平均Ｓｉ濃度は、比較例では、１×１０１６／ｃｍ３以上であるのに対し、実施例では、１×１０１６／ｃｍ３未満、好ましくは１×１０１５／ｃｍ３未満である。
Ｏ濃度プロファイルについても、Ｓｉ濃度プロファイルと同様に、実施例と比較例とで大きな違いが見られ、実施例と比較例との違いは、特に、チャネル層１３０の下層部分１３０Ｌで顕著である。
比較例のＯ濃度は、チャネル層１３０の下層部分１３０Ｌにおいて、概ね１×１０１６／ｃｍ３以上の高さを示し、中層部分１３０Ｍに向けて減少する傾向を有する。比較例のＯ濃度は、チャネル層１３０の中層部分１３０Ｍにおいて、１×１０１６／ｃｍ３未満の低さを示した後、チャネル層１３０の上層部分１３０Ｕにおいて、バリア層１４０に向けて増加する傾向を有する。
これに対し、実施例のＯ濃度は、チャネル層１３０の下層部分１３０Ｌおよび中層部分１３０Ｍにおいて、概ね、１×１０１６／ｃｍ３未満の低さを示す。実施例のＯ濃度は、比較例のＯ濃度と同様に、チャネル層１３０の上層部分１３０Ｕにおいて、バリア層１４０に向けて増加する傾向を有する。
このように、実施例と比較例とで、チャネル層１３０の下層部分１３０ＬにおけるＯ濃度の分布が顕著に異なるという知見が得られた。下層部分１３０Ｌにおける平均Ｏ濃度は、下層部分１３０Ｌにおける平均Ｓｉ濃度と同様に、例えば、下層部分１３０Ｌの中層部分１３０ＬＭにおける平均濃度で規定される。チャネル層１３０の下層部分１３０Ｌにおける平均Ｏ濃度は、比較例では、１×１０１６／ｃｍ３以上であるのに対し、実施例では、１×１０１６／ｃｍ３未満である。
Ｃ濃度プロファイルについて、実施例と比較例とで、大きな違いは見られない。核生成層１２０のＡｌピーク深さ位置において、Ｃ濃度は、１×１０２１／ｃｍ３以上の高さを示す。これは、薄い核生成層１２０の直下にＳｉＣで構成される基板１１０が存在するからではないかと推測される。Ｃ濃度は、核生成層１２０からチャネル層１３０に向けて減少し、チャネル層１３０において下端近傍で、１×１０１６／ｃｍ３程度まで減少する。Ｃ濃度は、チャネル層１３０の概ね全厚さ範囲内で１～２×１０１６／ｃｍ３程度であり、バリア層１４０で増加する傾向を有する。
チャネル層１３０の下層部分１３０Ｌにおける平均Ｃ濃度は、下層部分１３０Ｌにおける平均Ｓｉ濃度または平均Ｏ濃度と同様に、例えば、下層部分１３０Ｌの中層部分１３０ＬＭにおける平均濃度で規定される。実施例において、チャネル層１３０の下層部分１３０Ｌにおける平均Ｓｉ濃度および平均Ｏ濃度は、それぞれ、下層部分１３０Ｌにおける平均Ｃ濃度よりも低いという特徴を有する。またさらに、実施例において好ましくは、チャネル層１３０の下層部分１３０Ｌの中層部分１３０ＬＭの全厚さ範囲内で、（平均でない）Ｓｉ濃度およびＯ濃度は、それぞれ、Ｃ濃度より低いという特徴を有する。
チャネル層１３０を含むエピ層１５０は、後述のように、例えば有機金属気相成長（ＭＯＶＰＥ）で成長される。この成長の際、有機原料に起因するＣが、チャネル層１３０等に混入する。チャネル層１３０が含有するＣの濃度は（下層部分１３０Ｌにおける平均Ｃ濃度は）、過度に高くならないように、例えば１×１０１７／ｃｍ３未満となるように、成長条件により制御される。
以上説明したように、実験例で得られた各種不純物のＳＩＭＳプロファイルについて検討を行ったところ、本願発明者は、実施例では、比較例に対して、チャネル層１３０の下層部分１３０ＬにおけるＳｉ濃度の分布およびＯ濃度の分布が顕著に異なること、より具体的には、下層部分１３０ＬにおいてＳｉ濃度およびＯ濃度が顕著に減少していることを見出した。
実施例においてリーク電流が減少しているメカニズムは明確でないが、ＳＩＭＳプロファイルにおいて、このようなＳｉ濃度の顕著な減少およびＯ濃度の顕著な減少が観察されることから、実施例におけるＳｉ濃度の減少、および、Ｏ濃度の減少のうちの少なくとも一方が、リーク電流の減少に寄与しているのではないかと推測される。
実験例において、エピ層１５０の成長条件を様々に変化させた。その結果、詳細は後述するように、実施例のエピ層１５０は、例えば、ＡｌＮで構成される核生成層１２０の形成に起因するＡｌの、チャネル層１３０への混入を抑制する製造方法により形成できるという知見が得られた。
チャネル層１３０へのＡｌの混入抑制と、チャネル層１３０の下層部分１３０ＬにおけるＳｉ濃度およびＯ濃度の減少との関係性は明確ではないが、一つの考え方としては、Ａｌ混入を抑制することで、チャネル層１３０の成長初期におけるＧａＮ結晶の成長態様が変化することに伴って、チャネル層１３０にＳｉとＯとが取り込まれにくくなったのではないか、と考えられる。なお、チャネル層１３０へのＡｌの混入が非常に微少であるために、実施例と比較例とにおけるチャネル層１３０へのＡｌ混入の差は、ＳＩＭＳプロファイルに明確に反映されるほどではない、と考えられる。
次に、実施形態による積層体１００の製造方法について説明する。ここでは、ＨＥＭＴ２００の態様である積層体１００の製造方法について例示する。まず、エピ基板１６０の製造方法について説明する。基板１１０としてＳｉＣ基板を準備する。基板１１０の上方に、エピ層１５０を構成する各層である、核生成層１２０、チャネル層１３０およびバリア層１４０を、例えばＭＯＶＰＥにより成長させることで、エピ基板１６０を形成する。
ＩＩＩ族原料ガスのうちＡｌ原料ガスとしては、例えばトリメチルアルミニウム（Ａｌ（ＣＨ３）３、ＴＭＡ）ガスが用いられる。ＩＩＩ族原料ガスのうちＧａ原料ガスとしては、例えばトリメチルガリウム（Ｇａ（ＣＨ３）３、ＴＭＧ）ガスが用いられる。Ｖ族原料ガスである窒素（Ｎ）原料ガスとしては、例えばアンモニア（ＮＨ３）が用いられる。キャリアガスとしては、例えば、窒素ガス（Ｎ２ガス）および水素ガス（Ｈ２ガス）の少なくとも一方が用いられる。また、後述のクリーニングに用いるクリーニングガスとしては、例えばアンモニアガス、また例えば塩素ガスが用いられる。成長温度は、例えば、９００℃～１４００℃の範囲で選択可能であり、ＩＩＩ族原料ガスに対するＶ族原料ガスの流量比であるＶ／ＩＩＩ比は、例えば、１０～５０００の範囲で選択可能である。形成する各層の組成に応じて、各原料ガスの供給量の比率が調整される。形成する各層の厚さは、たとえば予備実験で得た成長速度から設計厚さに対応する成長時間を算出することで、成長時間により制御できる。
以下、チャネル層１３０へのＡｌの混入を抑制するための方法について、例示的に説明する。図４（ａ）は、本実施形態によるエピ基板１６０の製造に用いられるＭＯＶＰＥ装置３００を概念的に示す概略図である。ＭＯＶＰＥ装置３００の反応炉３１０内に、基板１１０を載置するためのサセプタ３２０が設置されている。サセプタ３２０の載置面の下方に、基板１１０を所定の温度に加熱するためのヒータ３３０が設置されている。反応炉３１０内に、基板１１０に向けて各種のガスを供給するためのガス管３４１、３４２、３４３および３４４が導入されている。
ガス管３４１は、ＩＩＩ族原料のうちＡｌ原料（例えばＴＭＡ）を供給する。ガス管３４２は、Ａｌ原料以外のＩＩＩ族原料、ここではＧａ原料（例えばＴＭＧ）を供給する。ガス管３４３は、Ｖ族原料（例えばＮＨ３）を供給する。ガス管３４４は、反応炉３１０の炉壁等に付着したＡｌ原料を除去するクリーニングを行うためのクリーニングガスを供給する。
図４（ｂ）は、本実施形態によるエピ層１５０の成長工程を例示する概略的なタイミングチャートである。核生成層１２０の形成工程では、基板１１０に向けてＡｌ原料ガスおよびＮ原料ガスを供給することで、ＡｌＮを成長させることにより、核生成層１２０を形成する。核生成層１２０の形成に起因して、反応炉３１０の炉壁等に、Ａｌ原料が付着する。
核生成層１２０の形成に続くクリーニング工程では、反応炉３１０内にクリーニングガスを供給することで、反応炉３１０の炉壁等に付着したＡｌ原料を除去する。クリーニングとして塩素ガスを使う場合は、核生成層１２０を形成した基板１１０を、一旦反応炉３１０の外に出した状態で、クリーニング工程を行う。これは、クリーニング工程により核生成層１２０がエッチングされることを防止するためである。クリーニングとしてアンモニアガスを使う場合は、基板１１０を反応炉３１０の外に出さなくともよい。クリーニング工程において、核生成層１２０の形成工程でＡｌ原料の供給に用いられたガス管３４１内にもクリーニングガス（例えばアンモニアガス、また例えば塩素ガス）を流すことで、ガス管３４１の内壁に付着したＡｌ原料を除去することがより好ましい。
クリーニング工程に続くチャネル層１３０の形成工程では、基板１１０に向けてＧａ原料ガスおよびＮ原料ガスを供給することで、ＧａＮを成長させることにより、チャネル層１３０を形成する。本実施形態では、チャネル層１３０の形成工程に先立ち、クリーニング工程を行って反応炉３１０の炉壁等に付着したＡｌ原料を除去しておくことにより、チャネル層１３０を形成する際のＡｌ混入が抑制される。
また、本実施形態では、Ａｌ原料ガスを供給するガス管３４１と、Ｇａ原料ガスを供給するガス管３４２と、を別々にしている。これにより、Ａｌ原料ガスとＧａ原料ガスとを共通のガス管から供給する態様において生じるような、ガス管に残留したＡｌ原料ガスがＧａ原料ガスとともに供給されることを防止できるため、チャネル層１３０におけるＡｌ混入が、さらに抑制される。
本実施形態では、このように、核生成層１２０の形成に起因するＡｌの、チャネル層１３０への混入を抑制することで、チャネル層１３０の下層部分１３０ＬにおけるＳｉ濃度およびＯ濃度が抑制されたエピ層１５０を形成することができる。なお、クリーニング工程における、クリーニングガスの流量、クリーニング工程が行われる時間の長さ等の諸条件は、チャネル層１３０の下層部分１３０ＬにおけるＳｉ濃度およびＯ濃度が、抑制された所定の濃度となるように、予備実験により定めることができる。
チャネル層１３０の形成工程に続くバリア層１４０の形成工程では、基板１１０に向けてＡｌ原料ガス、Ｇａ原料ガスおよびＮ原料ガスを供給することで、ＡｌＧａＮを成長させることにより、バリア層１４０を形成する。以上のように、基板１１０上にエピ層１５０を成長させることで、エピ基板１６０を製造する。
次に、ＨＥＭＴ２００の製造方法について説明する。エピ基板１６０が製造された後、エピ層１５０上に電極２１０（ソース電極２１１、ゲート電極２１２およびドレイン電極２１３）を形成することで、ＨＥＭＴ２００を製造する。なお、ＨＥＭＴ２００の製造の際、必要に応じ、保護膜等の他の部材を形成してもよい。電極２１０、保護膜等は、公知の手法で形成されてよい。以上のようにして、本実施形態による積層体１００が製造される。
以上説明したように、本実施形態によれば、バッファ層（バッファ／チャネル層）１３０の下層部分１３０ＬにおけるＳｉ濃度およびＯ濃度のうちの少なくとも一方が抑制されていることで、積層体１００におけるリーク電流を抑制することが可能となる。
＜本発明の好ましい態様＞
以下、本発明の好ましい態様について付記する。
（付記１）
炭化シリコンで構成された基板と、
窒化アルミニウムで構成され、前記基板上に（前記基板の直上に）形成された第１層と、
窒化ガリウムで構成され、前記第１層上に（前記第１層の直上に）形成された第２層と、
前記第２層を構成する窒化ガリウムよりも電子親和力の小さいＩＩＩ族窒化物（アルミニウムを含有するＩＩＩ族窒化物、窒化アルミニウムガリウム）で構成され、前記第２層上に形成された第３層と、
を有し、
前記第２層を均等な厚さに３分割した場合の下層部分における平均シリコン濃度が、１×１０１６／ｃｍ３未満である、
ＩＩＩ族窒化物積層体。
（付記２）
前記第２層の前記下層部分における平均シリコン濃度が、１×１０１５／ｃｍ３未満である、付記１に記載のＩＩＩ族窒化物積層体。
（付記３）
前記第２層の前記下層部分における平均酸素濃度が、１×１０１６／ｃｍ３未満である、付記１または２に記載のＩＩＩ族窒化物積層体。
（付記４）
前記第２層の前記下層部分における平均シリコン濃度が、前記第２層の前記下層部分における平均炭素濃度よりも低い、付記１～３のいずれか１つに記載のＩＩＩ族窒化物積層体。
（付記５）
前記第２層の前記下層部分における平均酸素濃度が、前記第２層の前記下層部分における平均炭素濃度よりも低い、付記１～４のいずれか１つに記載のＩＩＩ族窒化物積層体。
（付記６）
前記第２層の前記下層部分における平均炭素濃度が、１×１０１７／ｃｍ３未満である、付記４または５に記載のＩＩＩ族窒化物積層体。
（付記７）
炭化シリコンで構成された基板と、
窒化アルミニウムで構成され、前記基板上に（前記基板の直上に）形成された第１層と、
窒化ガリウムで構成され、前記第１層上に（前記第１層の直上に）形成された第２層と、
前記第２層を構成する窒化ガリウムよりも電子親和力の小さいＩＩＩ族窒化物（アルミニウムを含有するＩＩＩ族窒化物、窒化アルミニウムガリウム）で構成され、前記第２層上に形成された第３層と、
を有し、
前記第２層を均等な厚さに３分割した場合の下層部分における平均酸素濃度が、１×１０１６／ｃｍ３未満である、
ＩＩＩ族窒化物積層体。
（付記８）
前記第１層のアルミニウム濃度がピークを示す深さ位置におけるシリコン濃度が、１×１０２１／ｃｍ３以上である、付記１～７のいずれか１つに記載のＩＩＩ族窒化物積層体。
（付記９）
前記第１層のアルミニウム濃度がピークを示す深さ位置における炭素濃度が、１×１０２１／ｃｍ３以上である、付記１～８のいずれか１つに記載のＩＩＩ族窒化物積層体。
（付記１０）
前記第３層の上方に配置された電極、を有し、
高電子移動度トランジスタとして用いられる、付記１～９のいずれか１つに記載のＩＩＩ族窒化物積層体。
（付記１１）
前記高電子移動度トランジスタのゲート電極に負電圧を印加してオフ状態としたうえで、ソース電極およびドレイン電極間に５０Ｖの電圧を印加することで測定される、前記高電子移動度トランジスタにおけるリーク電流（オフリーク電流）が、好ましくは１×１０－６Ａ未満であり、より好ましくは１×１０－７Ａ未満である、付記１０に記載のＩＩＩ族窒化物積層体。
（付記１２）
前記第２層は、前記第１層における（ＳＩＭＳのカウント数として示される）アルミニウム濃度のピーク濃度に対し、アルミニウム濃度が１／１０００以下となっている領域として規定されている、付記１～１１のいずれか１つに記載のＩＩＩ族窒化物積層体。
（付記１３）
前記第２層の前記下層部分における平均シリコン濃度、平均酸素濃度、または、平均炭素濃度は、前記下層部分を均等な厚さに３分割した場合の、分割された前記下層部分の中層部分における平均濃度として規定されている、付記１～１２のいずれか１つに記載のＩＩＩ族窒化物積層体。
１００…ＩＩＩ族窒化物積層体、１１０…基板、１２０…核生成層、１３０…バッファ／チャネル層、１４０…バリア層、１５０…ＩＩＩ族窒化物層、１６０…エピタキシャル基板、２００…ＨＥＭＴ、２１０…電極、２１１…ソース電極、２１２…ゲート電極、２１３…ドレイン電極、３００…ＭＯＶＰＥ装置、３１０…反応炉、３２０…サセプタ、３３０…ヒータ、３４１～３４４…ガス管

Claims (6)

  1. 炭化シリコンで構成された基板と、
    窒化アルミニウムで構成され、前記基板上に形成された第１層と、
    窒化ガリウムで構成され、前記第１層上に形成された第２層と、
    前記第２層を構成する窒化ガリウムよりも電子親和力の小さいＩＩＩ族窒化物で構成され、前記第２層上に形成された第３層と、
    を有し、
    前記第１層のアルミニウム濃度がピークを示す深さ位置におけるシリコン濃度および炭素濃度の少なくとも一方が、１×１０ ２１ ／ｃｍ ３ 以上であり、
    前記第２層を均等な厚さに３分割した場合の下層部分における平均シリコン濃度が、１×１０１６／ｃｍ３未満である、
    ＩＩＩ族窒化物積層体。
  2. 前記第２層の前記下層部分における平均シリコン濃度が、１×１０１５／ｃｍ３未満である、請求項１に記載のＩＩＩ族窒化物積層体。
  3. 前記第２層の前記下層部分における平均酸素濃度が、１×１０１６／ｃｍ３未満である、請求項１または２に記載のＩＩＩ族窒化物積層体。
  4. 前記第２層の前記下層部分における平均シリコン濃度が、前記第２層の前記下層部分における平均炭素濃度よりも低い、請求項１～３のいずれか１項に記載のＩＩＩ族窒化物積層体。
  5. 前記第２層の前記下層部分における平均酸素濃度が、前記第２層の前記下層部分における平均炭素濃度よりも低い、請求項１～４のいずれか１項に記載のＩＩＩ族窒化物積層体。
  6. 炭化シリコンで構成された基板と、
    窒化アルミニウムで構成され、前記基板上に形成された第１層と、
    窒化ガリウムで構成され、前記第１層上に形成された第２層と、
    前記第２層を構成する窒化ガリウムよりも電子親和力の小さいＩＩＩ族窒化物で構成され、前記第２層上に形成された第３層と、
    を有し、
    前記第１層のアルミニウム濃度がピークを示す深さ位置におけるシリコン濃度および炭素濃度の少なくとも一方が、１×１０ ２１ ／ｃｍ ３ 以上であり、
    前記第２層を均等な厚さに３分割した場合の下層部分における平均酸素濃度が、１×１０１６／ｃｍ３未満である、
    ＩＩＩ族窒化物積層体。
JP2019116392A 2019-06-24 2019-06-24 Ｉｉｉ族窒化物積層体 Active JP7393138B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019116392A JP7393138B2 (ja) 2019-06-24 2019-06-24 Ｉｉｉ族窒化物積層体
US16/906,270 US20210005717A1 (en) 2019-06-24 2020-06-19 Group-iii nitride laminate
CN202010575266.4A CN112133746A (zh) 2019-06-24 2020-06-22 Iii族氮化物层叠体
JP2023199121A JP7503193B2 (ja) 2019-06-24 2023-11-24 Ｉｉｉ族窒化物積層体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019116392A JP7393138B2 (ja) 2019-06-24 2019-06-24 Ｉｉｉ族窒化物積層体

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023199121A Division JP7503193B2 (ja) 2019-06-24 2023-11-24 Ｉｉｉ族窒化物積層体

Publications (2)

Publication Number Publication Date
JP2021002617A JP2021002617A (ja) 2021-01-07
JP7393138B2 true JP7393138B2 (ja) 2023-12-06

Family

ID=73850595

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019116392A Active JP7393138B2 (ja) 2019-06-24 2019-06-24 Ｉｉｉ族窒化物積層体
JP2023199121A Active JP7503193B2 (ja) 2019-06-24 2023-11-24 Ｉｉｉ族窒化物積層体

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023199121A Active JP7503193B2 (ja) 2019-06-24 2023-11-24 Ｉｉｉ族窒化物積層体

Country Status (3)

Country Link
US (1) US20210005717A1 (ja)
JP (2) JP7393138B2 (ja)
CN (1) CN112133746A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7269190B2 (ja) * 2020-02-27 2023-05-08 株式会社東芝 窒化物結晶、光学装置、半導体装置、窒化物結晶の製造方法
CN115101585B (zh) * 2022-08-22 2022-11-15 江西兆驰半导体有限公司 氮化镓基高电子迁移率晶体管及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006147663A (ja) 2004-11-16 2006-06-08 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2008277655A (ja) 2007-05-02 2008-11-13 Hitachi Cable Ltd 半導体エピタキシャルウェハ及び電界効果トランジスタ
JP2008546175A (ja) 2005-05-19 2008-12-18 レイセオン・カンパニー 窒化ガリウム高電子移動度トランジスタ構造
WO2019069364A1 (ja) 2017-10-03 2019-04-11 三菱電機株式会社 窒化物系電界効果トランジスタ

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7935985B2 (en) * 2007-03-29 2011-05-03 The Regents Of The University Of Califonia N-face high electron mobility transistors with low buffer leakage and low parasitic resistance
JP5262206B2 (ja) * 2008-03-12 2013-08-14 豊田合成株式会社 Ｉｉｉ族窒化物半導体層の製造方法及びｉｉｉ族窒化物半導体発光素子の製造方法
JP4677499B2 (ja) * 2008-12-15 2011-04-27 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
JP5696392B2 (ja) * 2010-07-29 2015-04-08 住友電気工業株式会社 半導体装置
JP5649112B2 (ja) 2010-07-30 2015-01-07 パナソニック株式会社 電界効果トランジスタ
JP5883331B2 (ja) 2012-01-25 2016-03-15 住友化学株式会社 窒化物半導体エピタキシャルウェハの製造方法及び電界効果型窒化物トランジスタの製造方法
JP6152700B2 (ja) 2013-05-23 2017-06-28 住友電気工業株式会社 半導体装置の製造方法
JP6249868B2 (ja) * 2014-04-18 2017-12-20 サンケン電気株式会社 半導体基板及び半導体素子
JP2016004948A (ja) * 2014-06-18 2016-01-12 株式会社東芝 半導体装置
US10109736B2 (en) * 2015-02-12 2018-10-23 Taiwan Semiconductor Manufacturing Co., Ltd. Superlattice buffer structure for gallium nitride transistors
US9614124B2 (en) * 2015-02-27 2017-04-04 Tohoku University Substrate having annealed aluminum nitride layer formed thereon and method for manufacturing the same
JP2016167499A (ja) * 2015-03-09 2016-09-15 株式会社東芝 半導体装置
JP6539128B2 (ja) * 2015-06-29 2019-07-03 サンケン電気株式会社 半導体デバイス用基板、半導体デバイス、並びに半導体デバイスの製造方法
DE112016005022T5 (de) * 2015-11-02 2018-08-02 Ngk Insulators, Ltd. Epitaxialsubstrat für halbleiterelemente, halbleiterelement und produktionsverfahren für epitaxialsubstrate für halbleiterelemente
TWI793076B (zh) * 2017-06-30 2023-02-21 晶元光電股份有限公司 半導體元件
WO2020155095A1 (zh) * 2019-02-01 2020-08-06 苏州晶湛半导体有限公司 一种半导体结构及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006147663A (ja) 2004-11-16 2006-06-08 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2008546175A (ja) 2005-05-19 2008-12-18 レイセオン・カンパニー 窒化ガリウム高電子移動度トランジスタ構造
JP2008277655A (ja) 2007-05-02 2008-11-13 Hitachi Cable Ltd 半導体エピタキシャルウェハ及び電界効果トランジスタ
WO2019069364A1 (ja) 2017-10-03 2019-04-11 三菱電機株式会社 窒化物系電界効果トランジスタ

Also Published As

Publication number Publication date
JP2021002617A (ja) 2021-01-07
CN112133746A (zh) 2020-12-25
US20210005717A1 (en) 2021-01-07
JP2024019212A (ja) 2024-02-08
JP7503193B2 (ja) 2024-06-19

Similar Documents

Publication Publication Date Title
JP2023081467A (ja) Ｉｉｉ族窒化物積層体
JP5543076B2 (ja) 電界効果トランジスタ用エピタキシャル基板
JP7503193B2 (ja) Ｉｉｉ族窒化物積層体
JP5787417B2 (ja) 窒化物半導体基板
JP5788296B2 (ja) 窒化物半導体基板及びその製造方法
US7947578B2 (en) Method for fabricating semiconductor device
JP6305137B2 (ja) 窒化物半導体積層物および半導体装置
US9276103B2 (en) Nitride semiconductor and fabricating method thereof
US7981744B2 (en) Field-effect transistor, semiconductor device, a method for manufacturing them, and a method of semiconductor crystal growth
JP7261196B2 (ja) 半導体装置
JP5746927B2 (ja) 半導体基板、半導体デバイスおよび半導体基板の製造方法
JP6519920B2 (ja) 半導体基板の製造方法、及び半導体装置の製造方法
JP6815278B2 (ja) 窒化物半導体積層物、半導体装置、窒化物半導体積層物の製造方法および半導体装置の製造方法
JP4682541B2 (ja) 半導体の結晶成長方法
JP7384580B2 (ja) Ｉｉｉ族窒化物積層体
JP5664262B2 (ja) 電界効果型トランジスタ及び電界効果型トランジスタ用エピタキシャルウエハ
JP2011258782A (ja) 窒化物半導体基板
JP7457053B2 (ja) 窒化物半導体積層物、半導体装置、および窒化物半導体積層物の製造方法
JP7201571B2 (ja) 窒化物半導体基板および窒化物半導体装置
EP2701199A2 (en) Nitride semiconductor and fabricating method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220413

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20221223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230613

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231124

R150 Certificate of patent or registration of utility model

Ref document number: 7393138

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150